JP2018110231A - Ｉｇｂｔ半導体構造 - Google Patents

Ｉｇｂｔ半導体構造 Download PDF

Info

Publication number
JP2018110231A
JP2018110231A JP2017251624A JP2017251624A JP2018110231A JP 2018110231 A JP2018110231 A JP 2018110231A JP 2017251624 A JP2017251624 A JP 2017251624A JP 2017251624 A JP2017251624 A JP 2017251624A JP 2018110231 A JP2018110231 A JP 2018110231A
Authority
JP
Japan
Prior art keywords
semiconductor structure
layer
igbt semiconductor
region
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017251624A
Other languages
English (en)
Other versions
JP6926366B2 (ja
Inventor
ドゥーデク フォルカー
Dudek Volker
ドゥーデク フォルカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
35 Power Electronics GmbH
Original Assignee
35 Power Electronics GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 35 Power Electronics GmbH filed Critical 35 Power Electronics GmbH
Publication of JP2018110231A publication Critical patent/JP2018110231A/ja
Application granted granted Critical
Publication of JP6926366B2 publication Critical patent/JP6926366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ＩＧＢＴ半導体構造を提供する。
【解決手段】は、それぞれがＧａＡｓ化合物を含有しているか、またはそれぞれＧａＡｓ化合物から成る、ｐ+基板と、ｎ-層と、ｎ-層に接している少なくとも１つのｐ領域と、ｐ領域に接している少なくとも１つのｎ+領域と、誘電層と、３つの端子コンタクトと、を有しており、ｐ領域は、ｎ-層と共に第１のｐｎ接合部を形成しており、ｎ+領域は、少なくとも１つのｐ領域と共に第２のｐｎ接合部を形成しており、誘電層は、第１のｐｎ接合部および第２のｐｎ接合部を覆っており、第２の端子コンタクトは、フィールドプレートとして誘電層の上に形成されており、ｐ+基板とｎ-層との間には、１μｍ〜５０μｍの層厚（Ｄ３）および１０12〜１０17ｃｍ-3のドーパント濃度を備えており、かつドープされた中間層が配置されており、中間層は、少なくともｐ+基板と素材結合によって結合されている。
【選択図】図１

Description

本発明は、ｐ+基板、ｎ-層、ｐ領域、ｎ+領域、誘電層ならびに３つの端子コンタクトを備えているＩＧＢＴ半導体構造に関する。
Ｊｏｓｅｆ Ｌｕｔｚ等の「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ」Ｓｐｒｉｎｇｅｒ Ｖｅｒｌａｇ、２０１１年、ＩＳＢＮ９７８−３−６４２−１１１２４−２、第１０章、第３２２頁、３２３頁および３３０頁から、ＩＧＢＴの種々の実施の形態が公知である。その種の電力素子は、ケイ素またはＳｉＣを基礎として製造される。
ＧａＡｓを基礎としている、高耐圧性を有しているｐ−ｎ−ｉ−ｐトランジスタならびに高耐圧性を有している半導体ダイオードｐ+−ｎ−ｎ+は、Ｇｅｒｍａｎ Ａｓｈｋｉｎａｚｉの「ＧａＡｓ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ」、ＩＳＢＮ９６５−７０９４−１９−４、第５章、第９７頁、ないし第７．８章、第２２５頁から公知である。
例えば原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いる、ＧａＡｓを基礎としている酸化物層の堆積は、Ｍ．Ｘｕ等の論文「Ｎｅｗ Ｉｎｓｉｇｈｔ ｉｎｔｏ Ｆｅｒｍｉ−Ｌｅｖｅｌ Ｕｎｐｉｎｎｉｎｇ ｏｎ ＧａＡｓ： Ｉｍｐａｃｔ ｏｆ Ｄｉｆｆｅｒｅｎｔ Ｓｕｒｆａｃｅ Ｏｒｉｅｎｔａｔｉｏｎｓ」、Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｍｅｅｔｉｎｇ（ＩＥＤＭ）、ＩＥＥＥ、２００９年、第８６５頁〜第８６８頁、およびＧ．Ｋ．Ｄａｌａｐａｔｉ等の「Ｉｍｐａｃｔ ｏｆ Ｂｕｆｆｅｒ Ｌａｙｅｒ ｏｎ Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｅｄ ＴｉＡｌＯ Ａｌｌｏｙ Ｄｉｅｌｅｃｔｒｉｃ Ｑｕａｌｉｔｙ ｆｏｒ Ｅｐｉｔａｘｉａｌ−ＧａＡｓ／Ｇｅ Ｄｅｖｉｃｅ Ａｐｐｌｉｃａｔｉｏｎ」、ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ、Ｖｏｌ．６０、Ｎｏ．１、２０１３年に記載されている。
この背景を基礎とする、本発明の課題は、従来技術をさらに発展させた装置を提供することである。
この課題は、請求項１の特徴を備えているＩＧＢＴ半導体構造によって解決される。本発明の有利な構成は、従属請求項の対象である。
本発明の対象によれば、上面および下面を備えているＩＧＢＴ半導体構造が提供される。
ＩＧＢＴ半導体構造は、そのＩＧＢＴ半導体構造の下面に形成されているｐ+基板と、そのｐ+基板の上に載置されたｎ-層と、を有している。
ｎ-層は、接しているｐ領域と、そのｐ領域に接している、少なくとも１つのｎ+領域と、を有している。
とりわけ、堆積された酸化物から成る誘電層、ＩＧＢＴ半導体構造の下面と導電性に接続されている第１の端子コンタクト、第２の端子コンタクトおよび第３の端子コンタクトを有している。
ｐ+基板は、５×１０18〜５×１０20ｃｍ-3のドーパント濃度および５０〜５００μｍの層厚を有している。
ｎ-層は、１０12〜１０17ｃｍ-3のドーパント濃度および１０〜３００μｍの層厚を有している。
少なくとも１つのｐ領域は、１０14〜１０18ｃｍ-3のドーパント濃度を有しており、少なくとも１つのｎ+領域は、少なくとも１０19ｃｍ-3のドーパント濃度を有しており、ここで少なくとも１つのｐ領域は、ｎ-層と共に第１のｐｎ接合部を形成している。
ｎ+領域は、ｐ領域と共に第２のｐｎ接合部を形成している。
ｐ+基板、ｎ-層、ｐ領域ならびにｎ+領域は、それぞれＧａＡｓ化合物を含有しているか、またはそれぞれＧａＡｓ化合物から成る。
第１の端子コンタクト、第２の端子コンタクトおよび第３の端子コンタクトは、それぞれ金属または金属化合物を含有しているか、もしくはそれぞれ金属または金属化合物から成り、ここで第２の端子コンタクトは、フィールドプレートとして、誘電層の上に形成されている。
第３の端子コンタクトは、少なくとも１つのｐ領域および少なくとも１つのｎ+領域と導電的に接続されている。
とりわけ、端子コンタクトはそれぞれ半導体構造の表面に配置されている。
誘電層は、少なくとも、第１のｐｎ接合部および第２のｐｎ接合部を覆っており、かつｎ-層、ｐ領域およびｎ+領域と素材結合によって結合されている。
付加的に、ｐ+基板とｎ-層との間には、１μｍ〜５０μｍの層厚および１０12〜１０17ｃｍ-3のドーパント濃度を備えており、かつドープされた中間層が配置されており、この場合、中間層は、少なくともｐ+基板と素材結合によって結合されている。
第２の端子コンタクトは、ゲートと称されることを言及しておく。第１の端子コンタクトは、典型的には、コレクタまたはアノードと称され、他方、第３の端子コンタクトは、エミッタまたはカソードと称される。
端子コンタクトは層として形成されていると解される。端子コンタクトは、それぞれ導電性であって金属性の特性を有しており、またとりわけ、金属性かつ導電性の半導体層または金属層またはそれら２つの層の組合せを含んでいるか、もしくはそのような層から成る。端子コンタクトは、直接的に接しているドープされた半導体層との、電気的に低抵抗性のコンタクトを形成している。
さらに、端子コンタクトはとりわけボンディングワイヤを用いて、コンタクトフィンガ、いわゆるピンに接続されていると解される。
さらに、中間層は、接している層と比較すると、少なくとも、異なるドーパント濃度を有していると解される。
有利には、ＧａＡｓ半導体構造では、ケイ素に比べて、電荷がより少ない実効質量を有している。また、Ｓｉに比べて、素子が破壊されることなく、ｐｎ接合部においてより高い温度を達成することもできる。これによって、ＧａＡｓ半導体構造を用いて、同等のＳｉ半導体構造に比べて高いスイッチング周波数および低い損失を達成することができる。
さらなる利点は、ＩＩＩ−ＩＶ族ＩＧＢＴ半導体構造を、ＳｉＣから成る同等の半導体構造に比べて廉価に製造できることである。
本発明によるＩＩＩ−Ｖ族ＩＧＢＴ半導体構造の別の利点は、３００℃までの高い温度耐性である。換言すれば、ＩＩＩ−Ｖ族半導体ダイオードを、高温の環境下でも使用することができる。
第１の実施の形態においては、中間層は、ｐ型ドープされて形成されており、また代替的な発展形態によれば、ドーパントとして亜鉛および／またはケイ素を含有している。中間層のドーパント濃度は、好適には、ｐ+基板のドーパント濃度よりも低い。特に好適には、ドーパント濃度は、係数２〜５オーダ未満の係数まで間の範囲にある。
１つの別の実施の形態においては、中間層は、ｎ型ドープされて形成されており、かつドーパントとして、とりわけケイ素および／またはスズを含有している。中間層のドーパント濃度は、好適には、ｎ+基板のドーパント濃度よりも低い。特に好適には、ドーパント濃度は、ｎ-層のドーパント濃度よりも係数１００まで低い。
１つの別の実施の形態によれば、ＩＧＢＴ半導体構造は、ｎ型ドープされたバッファ層を有しており、このバッファ層は、中間層とｎ-層との間に配置されており、１０12〜１０16ｃｍ-3のドーパント濃度および１μｍ〜５０μｍの層厚を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る。
１つの別の実施の形態においては、ＩＧＢＴ半導体構造は、トレンチ型のＩＧＢＴ半導体構造として形成されており、この場合、誘電層は、ＩＧＢＴ半導体構造の上面に対して垂直に延びている。
ｐ+基板は、好適には、亜鉛を含有している。ｎ-層および／またはｎ+領域は、好適には、ケイ素および／またはクロムおよび／またはパラジウムおよび／またはスズを含有しており、この場合、ＩＧＢＴ半導体構造は、特に好適にはモノリシックに形成されている。
１つの別の実施の形態によれば、ＩＧＢＴ半導体構造の全高は、最大で１５０〜５００μｍであり、かつ／またはＩＧＢＴ半導体構造の辺長または直径は、１ｍｍ〜１５ｍｍの間である。
１つの別の実施の形態においては、ｐ領域および／またはｎ領域は、ＩＧＢＴ半導体構造の上面において円形に形成されているか、または構造の端面にそれぞれ配置されている半円形でもって形成されている。
１つの発展形態によれば、誘電層は、堆積された酸化物を含有しており、かつ１０ｎｍ〜１μｍまでの層厚を有している。
１つの別の実施の形態においては、スタック状の層構造は、ｎ-層とｐ+基板との間に形成されている半導体ボンディングを有している。
用語「半導体ボンディング」は、用語「ウェハボンディング」と同義で用いられていることを言及しておく。
１つの実施の形態においては、ｐ+基板から成る層構造は、第１の部分スタックを形成しており、またｎ+層およびｎ-層、また場合によってはバッファ層から成る層構造は、第２の部分スタックを形成している。
１つの発展形態においては、スタック状の層構造は、ｐ+基板とｎ-層との間に配置されている中間層を有している。ここで、第１の部分スタックは、中間層を含んでいる。半導体ボンディングは、中間層とｎ-層との間に、または中間層とバッファ層との間に配置されている。
１つの発展形態においては、第１の部分スタックおよび第２の部分スタックは、それぞれモノリシックに形成されている。
１つの別の発展形態においては、ｐ+基板から出発してエピタキシを用いて中間層が形成されることによって、第１の部分スタックは形成される。とりわけ、ｐ-層として形成されている中間層は、１０13Ｎ／ｃｍ-3未満のドーパントを有しているか、つまり中間層は、真性ドーピングされているか、または１０13Ｎ／ｃｍ-3〜１０15Ｎ／ｃｍ-3の間のドーパントを有している。１つの実施の形態においては、ｐ+基板は、ボンディングの前または後に、研磨プロセスによって２００μｍ〜５００μｍの間の厚さまで薄くされる。
１つの別の実施の形態においては、ｎ-基板から出発して、ｎ-基板がウェハボンディングプロセスによって第２のスタックと、すなわちｎ+層と接合されることによって、第２のスタックは形成される。１つの実施の形態においては、ｎ+層は、ｎ+基板として形成されている。
さらなるプロセスステップにおいて、ｎ-基板が所望の厚さまで薄くされる。
１つの発展形態においては、ｎ-基板ないしｎ-層が薄くされた後に、エピタキシプロセスによってバッファ層は形成される。
とりわけ、ｎ-基板ないしｎ-層の厚さは、５０μｍ〜２５０μｍまでの間の範囲にある。とりわけ、ｎ-基板のドーパントは、１０13Ｎ／ｃｍ-3〜１０15Ｎ／ｃｍ-3の間の範囲にある。ウェハボンディングの１つの利点は、厚いｎ-層を容易に形成できることにある。これによって、エピタキシの際の長い堆積プロセスが省略される。また、ウェハボンディングによって、積層欠陥の数を低減することもできる。
１つの代替的な実施の形態においては、ｎ-基板は、１０10Ｎ／ｃｍ-3より高く、かつ１０13Ｎ／ｃｍ-3未満のドーパントを有している。ドーパントを極端に低くすることによって、ｎ-基板を、真性層と解することもできる。
１つの発展形態においては、ｎ-基板またはバッファ層の表面は、半導体ボンディングプロセスステップによって、第１のスタックに直接的に接合される。続いて、ｎ-基板の裏面が、ｎ-層の所望の厚さまで薄くされる。ｎ-基板ないしｎ-層を薄くした後に、エピタキシまたは高ドーズ注入によって、１０18Ｎ／ｃｍ-3〜５×１０19Ｎ／ｃｍ-3未満の間の範囲のドーパントを用いてｎ+層が形成される。
ｎ-基板を薄くすることは、とりわけＣＭＰステップを用いて、すなわち化学機械研磨を用いて行われると解される。
以下では、図面を参照しながら、本発明を詳細に説明する。図中、同種の部分には、同一の参照番号を付している。図示の実施の形態は、非常に概略的に示されている。つまり、間隔、横方向および縦方向の大きさは、縮尺通りではなく、また別記しない限りは、導き出すことができる相互の幾何学的な関係も有していない。
ＩＧＢＴの本発明による第１の実施の形態の概略図を示す。 ＩＧＢＴの本発明による第１の実施の形態の概略的な平面図を示す。 ＩＧＢＴの本発明による第２の実施の形態の概略図を示す。 ＩＧＢＴの本発明による第３の実施の形態の概略図を示す。 ＩＧＢＴの本発明による第３の実施の形態の概略的な平面図を示す。 ＩＧＢＴの本発明による第４の実施の形態の概略図を示す。
図１は、３つの端子コンタクト１４、１６、１８ならびに誘電層２０を備えているＩＧＢＴ半導体構造１０の第１の実施の形態の断面図を示す。以下では半導体構造１０とも記すＩＧＢＴ半導体構造１０は、上面１２および下面２２を有するようにスタック状に形成されており、また図示の実施例においては、いわゆるノンパンチスルー型の設計および全高Ｈ１を有している。
第１の端子コンタクト１４は、金属層として形成されており、この金属層は素材結合によって、半導体構造１０の下面２２と結合されている。
ＩＧＢＴ半導体構造の一番下の層は、ｐ+基板２４を形成している。したがって、ｐ+基板は、半導体構造１０の下面２２を形成しており、かつ層厚Ｄ１を有している。ｐ+基板には、弱くｎ型ドープされているか、または弱くｐ型ドープされている、層厚Ｄ３の薄い中間層２６および層厚Ｄ２のｎ-層２８が、この記載の順序で続いている。
図示の実施例においては、ｎ-層２８は、半導体構造１０の上面１２の少なくとも一部を形成している。半導体構造１０の上面１２の別の部分は、ｐ領域３２によって形成され、ここでは、ｐ領域３２が、ＩＧＢＴ半導体構造１０の上面１２から深さＴ１まで、ｎ-層内に延びている。
半導体構造１０の上面１２の別の部分は、ｎ+領域３４によって形成され、ここでは、ｎ+領域が、半導体構造１０の上面１２からＴ１よりも浅い深さＴ２まで、ｐ領域内に延びている。
つまり、半導体構造１０の上面１２に接して、ｐ領域とｎ-層との間の第１のｐｎ接合部３６と、ｎ+領域とｐ領域との間の第２のｐｎ接合部３８と、が形成されており、ここでは、誘電層２０が、少なくとも、第１のｐｎ接合部３６および第２のｐｎ接合部３８を覆っており、半導体構造１０の上面１２と、特にｎ+領域、ｐ領域およびｎ-層と素材結合によって結合されており、かつ層厚Ｄ５を有している。
第２の端子コンタクト１６は、フィールドプレートとして、誘電層２０の、半導体構造１０とは反対側の表面に形成されている。
第３の端子コンタクト１８は、同様に、金属層として形成されており、この金属層は素材結合によって、半導体構造１０の上面１２の、ｐ領域およびｎ+領域から形成された部分と結合されている。
ｎ+領域３４、ｐ領域３２およびｎ-層２８は、誘電層２０および３つの端子コンタクト１４、１６、１８と共に、ＭＯＳトランジスタ、すなわちバイポーラモジュールを形成しており、その一方で、ｐ基板２４、中間層２６およびｎ-層２８は、ｐｉｎダイオードを表している。
図２には、ＩＧＢＴ半導体構造１０の上面１２の平面図が示されている。ｐ領域３２もｎ+領域３４も円形に形成されている。ＩＧＢＴ半導体構造１０は、第１の辺長Ｋ１および第２の辺長Ｋ２を備えている矩形の上面１２を有している。
図３には、ＩＧＢＴ半導体構造１０の別の実施の形態が示されている。以下では、図１との相異のみを説明する。半導体構造１０は、いわゆるパンチスルー型のＩＧＢＴとして形成されており、中間層２６とｎ層２８との間には、弱くｎ型ドープされているかまたは弱くｐ型ドープされている、層厚Ｄ４のバッファ層４０が配置されている。
図４には、ＩＧＢＴ半導体構造１０の別の実施の形態が示されている。以下では、図１および図３との相異のみを説明する。半導体構造１０は、いわゆるトレンチ型のＩＧＢＴとして形成されている。
ｐ領域３２はｎ-層の上に、またｎ+領域３４はｐ領域３２の上に、それぞれ層として形成されており、半導体構造１０は、上面１２から層状のｎ領域および層状のｐ領域を貫通してｎ-層まで達する溝４２、いわゆるトレンチを有している。
第１のｐｎ接合部３６および第２のｐｎ接合部３８は、溝４２の側面４４に対して垂直に延びている。溝の側面４４ならび底部４８は、誘電層２０によって覆われている。フィールドプレートとして形成されている第２の端子コンタクト１６は、相応に、誘電層２０上に延びている。第３の端子コンタクト１８は、溝４２の側面４４とは反対側に位置している、半導体構造１０の側面５０に配置されており、かつ層状のｎ+領域３４ならびに層状のｐ領域３２と導電的に接続されている。
図６に示されている１つの代替的な実施の形態においては、第３の端子コンタクト１８が上面１２に配置されている。換言すれば、第２のｐｎ接合部３８は、図１に示した実施の形態に応じて、表面においても形成されている。
図４によるトレンチ型のＩＧＢＴの概略的な平面図が図５に示されている。溝４２は、長円の形状を有しており、またＩＧＢＴ半導体構造１０は、直径Ａ１を有している。
図６には、ＩＧＢＴ半導体構造１０の別の実施の形態が示されている。以下では、図４との相異のみを説明する。同様にトレンチ型のＩＧＢＴとして形成されている半導体構造１０は、中間層２６とｎ-層２８との間にバッファ層４０を有している。

Claims (16)

  1. 上面（１２）および下面（２２）を備えているＩＧＢＴ半導体構造（１０）において、
    前記ＩＧＢＴ半導体構造（１０）の前記下面（２２）に形成されており、５×１０18〜５×１０20ｃｍ-3のドーパント濃度および５０〜５００μｍの層厚（Ｄ１）を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、ｐ+基板（２４）と、
    １０12〜１０17ｃｍ-3のドーパント濃度および１０〜３００μｍの層厚（Ｄ２）を備えており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、ｎ-層（２８）と、
    １０14〜１０18ｃｍ-3のドーパント濃度を備えており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、前記ｎ-層（２８）に接している少なくとも１つのｐ領域（３２）と、
    少なくとも１０19ｃｍ-3のドーパント濃度を備えており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成る、前記ｐ領域（３２）に接している少なくとも１つのｎ+領域（３４）と、
    誘電層（２０）と、
    前記ＩＧＢＴ半導体構造（１０）の前記下面（２２）と導電的に接続されており、かつ金属または金属化合物を含有しているか、または金属または金属化合物から成る、第１の端子コンタクト（１４）と、
    それぞれが、金属または金属化合物を含有しているか、または金属または金属化合物から成る、第２の端子コンタクト（１６）および第３の端子コンタクト（１８）と、
    を有しており、
    前記少なくとも１つのｐ領域（３２）は、前記ｎ-層（２８）と共に、第１のｐｎ接合部（３６）を形成しており、
    前記少なくとも１つのｎ+領域（３４）は、前記少なくとも１つのｐ領域（３２）と共に、第２のｐｎ接合部（３８）を形成しており、
    前記誘電層（２０）は、少なくとも、前記第１のｐｎ接合部（３６）および前記第２のｐｎ接合部（３８）を覆っており、かつ前記ｎ-層（２８）、前記ｐ領域（３２）および前記ｎ+領域（３４）と素材結合によって結合されており、
    前記第２の端子コンタクト（１６）は、フィールドプレートとして、前記誘電層（２０）の上に形成されており、
    前記第３の端子コンタクト（１８）は、前記少なくとも１つのｐ領域（３２）および前記少なくとも１つのｎ+領域（３４）と導電的に接続されている、
    ＩＧＢＴ半導体構造（１０）において、
    前記ｐ+基板（２４）と前記ｎ-層（２８）との間には、１μｍ〜５０μｍの層厚（Ｄ３）および１０12〜１０17ｃｍ-3のドーパント濃度を備えており、かつドープされた中間層（２６）が配置されており、
    前記中間層（２６）は、少なくとも、前記ｐ+基板（２４）と素材結合によって結合されている、ことを特徴とする
    ＩＧＢＴ半導体構造（１０）。
  2. 前記中間層（２６）は、ｐ型ドープされて形成されていることを特徴とする、
    請求項１記載のＩＧＢＴ半導体構造（１０）。
  3. 前記中間層（２６）のドーパント濃度は、前記ｐ+基板（２４）のドーパント濃度よりも低くされているか、または前記中間層（２６）のドーパント濃度は、前記ｐ+基板（２４）のドーパント濃度の、係数２〜５オーダ未満の係数までの間の範囲にあることを特徴とする、
    請求項２記載のＩＧＢＴ半導体構造（１０）。
  4. 前記中間層（２６）は、亜鉛および／またはケイ素を含有していることを特徴とする、
    請求項２または３記載のＩＧＢＴ半導体構造（１０）。
  5. 前記中間層（２６）は、ｎ型ドープされて形成されていることを特徴とする、
    請求項１記載のＩＧＢＴ半導体構造（１０）。
  6. 前記中間層（２６）は、ケイ素および／またはスズを含有していることを特徴とする、
    請求項５記載のＩＧＢＴ半導体構造（１０）。
  7. 前記中間層（２６）のドーパント濃度は、前記ｎ-層（２８）のドーパント濃度よりも係数１００まで程度低いことを特徴とする、
    請求項５または６記載のＩＧＢＴ半導体構造（１０）。
  8. 前記ＩＧＢＴ半導体構造（１０）は、ｎ型ドープされたバッファ層（４０）を有しており、前記バッファ層（４０）は、前記中間層（２６）と前記ｎ-層（２８）との間に配置されており、１０12〜１０17ｃｍ-3のドーパント濃度および１μｍ〜５０μｍの層厚（Ｄ４）を有しており、かつＧａＡｓ化合物を含有しているか、またはＧａＡｓ化合物から成ることを特徴とする、
    請求項１から７までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
  9. 前記ＩＧＢＴ半導体構造（１０）は、トレンチ型のＩＧＢＴ半導体構造（１０）として形成されており、前記誘電層（２０）は、前記ＩＧＢＴ半導体構造（１０）の前記上面（１２）に対して垂直に延びていることを特徴とする、
    請求項１から８までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
  10. 前記ｐ+基板（２４）は、亜鉛を含有していることを特徴とする、
    請求項１から９までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
  11. 前記ｎ-層（２８）および／または前記ｎ+領域（３４）は、ケイ素および／またはクロムおよび／またはパラジウムおよび／またはスズを含有していることを特徴とする、
    請求項１から１０までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
  12. 前記ＩＧＢＴ半導体構造（１０）は、モノリシックに形成されていることを特徴とする、
    請求項１から１１までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
  13. 前記ＩＧＢＴ半導体構造（１０）の全高（Ｈ１）は、最大で１５０〜５００μｍであることを特徴とする、
    請求項１から１２までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
  14. 前記ｐ領域（３２）および／または前記ｎ+領域（３４）は、前記ＩＧＢＴ半導体構造（１０）の前記上面（１２）において、楕円形または真円形に形成されていることを特徴とする、
    請求項１から１３までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
  15. 前記ＩＧＢＴ半導体構造（１０）は、１ｍｍ〜１５ｍｍまでの辺長（Ｋ１，Ｋ２）または直径（Ａ１）を有していることを特徴とする、
    請求項１から１４までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
  16. 前記誘電層（２０）は、堆積された酸化物を含有しており、かつ１０ｎｍ〜１μｍまでの層厚（Ｄ５）を有していることを特徴とする、
    請求項１から１５までのいずれか１項記載のＩＧＢＴ半導体構造（１０）。
JP2017251624A 2016-12-28 2017-12-27 Ｉｇｂｔ半導体構造 Active JP6926366B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016015475.6A DE102016015475B3 (de) 2016-12-28 2016-12-28 IGBT Halbleiterstruktur
DE102016015475.6 2016-12-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020174768A Division JP7283768B2 (ja) 2016-12-28 2020-10-16 Ｉｇｂｔ半導体構造

Publications (2)

Publication Number Publication Date
JP2018110231A true JP2018110231A (ja) 2018-07-12
JP6926366B2 JP6926366B2 (ja) 2021-08-25

Family

ID=60676752

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017251624A Active JP6926366B2 (ja) 2016-12-28 2017-12-27 Ｉｇｂｔ半導体構造
JP2020174768A Active JP7283768B2 (ja) 2016-12-28 2020-10-16 Ｉｇｂｔ半導体構造

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020174768A Active JP7283768B2 (ja) 2016-12-28 2020-10-16 Ｉｇｂｔ半導体構造

Country Status (5)

Country Link
US (1) US11171226B2 (ja)
EP (1) EP3343636B1 (ja)
JP (2) JP6926366B2 (ja)
CN (2) CN114664922A (ja)
DE (1) DE102016015475B3 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019000166B4 (de) * 2019-01-14 2022-08-04 Tdk-Micronas Gmbh Bauelementhalbleiterstruktur
DE102019000165B4 (de) * 2019-01-14 2024-06-27 Tdk-Micronas Gmbh Halbleitersensorstruktur
JP7046894B2 (ja) * 2019-11-27 2022-04-04 株式会社北電子 遊技機

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837294A (ja) * 1994-07-25 1996-02-06 Hitachi Ltd 半導体装置及びそれを用いたインバータ装置
JPH0964350A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 半導体装置
JP2000357801A (ja) * 1999-06-16 2000-12-26 Toyota Motor Corp ヘテロ接合型半導体装置
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
JP2001176884A (ja) * 1999-12-17 2001-06-29 Nec Corp 電界効果トランジスタ及びその製造方法
JP2005286042A (ja) * 2004-03-29 2005-10-13 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2009016482A (ja) * 2007-07-03 2009-01-22 Renesas Technology Corp 半導体装置およびその製造方法
WO2010098294A1 (ja) * 2009-02-24 2010-09-02 三菱電機株式会社 炭化珪素半導体装置
JP2014082521A (ja) * 2010-04-06 2014-05-08 Mitsubishi Electric Corp 電力用半導体装置
JP2015156489A (ja) * 2014-02-20 2015-08-27 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 後側の電極に直接隣接するゾーンを有する半導体素子およびｒｃ−ｉｇｂｔ
US20160322472A1 (en) * 2015-04-30 2016-11-03 Infineon Technologies Ag Producing a Semiconductor Device by Epitaxial Growth

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1247293B (it) * 1990-05-09 1994-12-12 Int Rectifier Corp Dispositivo transistore di potenza presentante una regione ultra-profonda, a maggior concentrazione
US5359220A (en) 1992-12-22 1994-10-25 Hughes Aircraft Company Hybrid bipolar/field-effect power transistor in group III-V material system
DE69416619T2 (de) * 1993-05-12 1999-09-30 Zaidan Hojin Handotai Kenkyu Shinkokai, Sendai Halbleiterspeicheranordnung und Verfahren zur Herstellung
JPH09172167A (ja) * 1995-12-19 1997-06-30 Toshiba Corp 半導体装置
US7485920B2 (en) * 2000-06-14 2009-02-03 International Rectifier Corporation Process to create buried heavy metal at selected depth
DE10120656C2 (de) * 2001-04-27 2003-07-10 Infineon Technologies Ag Halbleiterbauelement mit erhöhter Avalanche-Festigkeit
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE102004039209B4 (de) * 2004-08-12 2009-04-23 Infineon Technologies Austria Ag Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
US7902542B2 (en) * 2006-06-14 2011-03-08 3M Innovative Properties Company Adapted LED device with re-emitting semiconductor construction
US20080157117A1 (en) * 2006-12-28 2008-07-03 Mcnutt Ty R Insulated gate bipolar transistor with enhanced conductivity modulation
US7888794B2 (en) * 2008-02-18 2011-02-15 Infineon Technologies Ag Semiconductor device and method
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8779510B2 (en) * 2010-06-01 2014-07-15 Alpha And Omega Semiconductor Incorporated Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US8390060B2 (en) * 2010-07-06 2013-03-05 Maxpower Semiconductor, Inc. Power semiconductor devices, structures, and related methods
US8614478B2 (en) * 2010-07-26 2013-12-24 Infineon Technologies Austria Ag Method for protecting a semiconductor device against degradation, a semiconductor device protected against hot charge carriers and a manufacturing method therefor
IT1402879B1 (it) * 2010-11-19 2013-09-27 St Microelectronics Srl Dispositivo igbt con regioni di emettitore sepolte
US8354733B2 (en) * 2011-03-04 2013-01-15 International Rectifier Corporation IGBT power semiconductor package having a conductive clip
JP5733417B2 (ja) * 2011-11-15 2015-06-10 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013147710A1 (en) * 2012-03-29 2013-10-03 Agency For Science, Technology And Research Iii-nitride high electron mobility transistor structures and methods for fabrication of same
JP6011066B2 (ja) * 2012-06-28 2016-10-19 住友電気工業株式会社 半導体装置の製造方法
US9447767B2 (en) * 2012-07-03 2016-09-20 Fuji Electric Co., Ltd. Single chip igniter and internal combustion engine ignition device
US9263271B2 (en) * 2012-10-25 2016-02-16 Infineon Technologies Ag Method for processing a semiconductor carrier, a semiconductor chip arrangement and a method for manufacturing a semiconductor device
US9166005B2 (en) * 2013-03-01 2015-10-20 Infineon Technologies Austria Ag Semiconductor device with charge compensation structure
US9425153B2 (en) * 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US20140306284A1 (en) * 2013-04-12 2014-10-16 Infineon Technologies Austria Ag Semiconductor Device and Method for Producing the Same
US20150014706A1 (en) * 2013-07-15 2015-01-15 Laurence P. Sadwick Vertical Hetero Wide Bandgap Transistor
US9570570B2 (en) * 2013-07-17 2017-02-14 Cree, Inc. Enhanced gate dielectric for a field effect device with a trenched gate
JP6119564B2 (ja) * 2013-11-08 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9337270B2 (en) * 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
US9184248B2 (en) * 2014-02-04 2015-11-10 Maxpower Semiconductor Inc. Vertical power MOSFET having planar channel and its method of fabrication
CN104241126B (zh) * 2014-09-17 2017-10-31 中航（重庆）微电子有限公司 沟槽型igbt及制备方法
DE102014113375A1 (de) * 2014-09-17 2016-03-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit feldeffektstruktur
DE102014223315B4 (de) * 2014-11-14 2019-07-11 Infineon Technologies Ag Halbleiter-Metall-Übergang
US9443973B2 (en) * 2014-11-26 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
DE102015106979B4 (de) * 2015-05-05 2023-01-12 Infineon Technologies Austria Ag Halbleiterwafer und Verfahren zum Herstellen von Halbleitervorrichtungen in einem Halbleiterwafer
DE102015114177A1 (de) * 2015-08-26 2017-03-02 Infineon Technologies Ag Halbleitervorrichtung, Siliziumwafer und Verfahren zum Herstellen eines Siliziumwafers

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837294A (ja) * 1994-07-25 1996-02-06 Hitachi Ltd 半導体装置及びそれを用いたインバータ装置
JPH0964350A (ja) * 1995-08-23 1997-03-07 Toshiba Corp 半導体装置
JP2000357801A (ja) * 1999-06-16 2000-12-26 Toyota Motor Corp ヘテロ接合型半導体装置
JP2001077357A (ja) * 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
JP2001176884A (ja) * 1999-12-17 2001-06-29 Nec Corp 電界効果トランジスタ及びその製造方法
JP2005286042A (ja) * 2004-03-29 2005-10-13 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
JP2009016482A (ja) * 2007-07-03 2009-01-22 Renesas Technology Corp 半導体装置およびその製造方法
WO2010098294A1 (ja) * 2009-02-24 2010-09-02 三菱電機株式会社 炭化珪素半導体装置
JP2014082521A (ja) * 2010-04-06 2014-05-08 Mitsubishi Electric Corp 電力用半導体装置
JP2015156489A (ja) * 2014-02-20 2015-08-27 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 後側の電極に直接隣接するゾーンを有する半導体素子およびｒｃ−ｉｇｂｔ
US20160322472A1 (en) * 2015-04-30 2016-11-03 Infineon Technologies Ag Producing a Semiconductor Device by Epitaxial Growth

Also Published As

Publication number Publication date
US20180182874A1 (en) 2018-06-28
CN114664922A (zh) 2022-06-24
US11171226B2 (en) 2021-11-09
EP3343636A1 (de) 2018-07-04
JP2021005740A (ja) 2021-01-14
JP7283768B2 (ja) 2023-05-30
EP3343636B1 (de) 2020-07-08
CN108258030A (zh) 2018-07-06
JP6926366B2 (ja) 2021-08-25
DE102016015475B3 (de) 2018-01-11

Similar Documents

Publication Publication Date Title
JP7030348B2 (ja) Ｉｉｉ－ｖ族半導体ダイオード
JP6567118B2 (ja) Ｉｉｉ−ｖ族半導体ダイオード
US9911733B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6603349B2 (ja) Ｉｉｉ−ｖ族半導体ダイオード
JP7283768B2 (ja) Ｉｇｂｔ半導体構造
JP2018082172A (ja) Ｉｉｉ−ｖ族半導体ダイオード
JP6713669B2 (ja) スタック型のｉｉｉ−ｖ族半導体ダイオード
US10236339B2 (en) Semiconductor device
CN109545842B (zh) 碳化硅器件终端结构及其制作方法
JP6771125B2 (ja) スタック型のｉｉｉ−ｖ族半導体モジュール
JP2017135175A (ja) 半導体装置、電力変換装置及び半導体装置の製造方法
JP6885619B2 (ja) スタック型のｉｉｉ−ｖ族半導体モジュール
JP2012248736A (ja) 半導体装置
JP6570599B2 (ja) スタック状のショットキーダイオード
CN113614924A (zh) 半导体装置以及半导体装置的制造方法
CN111180421B (zh) 用于静电防护的晶体管结构及其制造方法
CN216054719U (zh) 半导体结构
US20240194668A1 (en) Electrostatic discharge protection structure
CN110854187B (zh) 半导体装置
KR20230155954A (ko) 적층형 나노 반도체층을 포함하는 바이폴라 접합 트랜지스터 및 pn 접합 다이오드
JP2021141146A (ja) 半導体装置
JP2017123361A (ja) 半導体装置
KR20160100524A (ko) 질화물계 절연 게이트 바이폴라 트랜지스터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181126

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201016

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201016

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201026

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201027

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20201211

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20201222

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210329

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210412

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210524

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210628

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210628

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210706

R150 Certificate of patent or registration of utility model

Ref document number: 6926366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150