JP2018088781A - 電圧変換装置 - Google Patents

Abstract

【課題】小負荷から大負荷までの広範囲にわたって電力変換効率をさらに高め、かつ、大負荷から小負荷へ遷移する際のリップルを抑制する。【解決手段】電圧変換装置１００Ａは、並列に接続された第１電圧変換回路１ａと第２電圧変換回路２ａとを備え、各電圧変換回路は、ハーフブリッジ回路としても動作するフルブリッジ回路を有している。大負荷状態では、双方の電圧変換回路１ａ、２ａがフルブリッジ動作を行い、小負荷状態では、一方の電圧変換回路１ａがハーフブリッジ動作を行う。負荷２０が大負荷から小負荷へ切り替わる過程で、一方の電圧変換回路１ａがフルブリッジ動作、他方の電圧変換回路２ａがハーフブリッジ動作を行う第１遷移状態と、一方の電圧変換回路２ａが動作を停止し、他方の電圧変換回路１ａのみがフルブリッジ動作を行う第２遷移状態と、双方の電圧変換回路１ａ、２ａがハーフブリッジ動作を行う第３遷移状態とを経る。【選択図】図９

Description

本発明は、ＤＣ−ＤＣコンバータなどの電圧変換装置に関し、特に、負荷の状態に応じて切り替えられる２つの電圧変換回路を備えた電圧変換装置に関する。

たとえば、車両においては、バッテリ（直流電源）の電圧を所定の電圧に変換して、車載機器などの負荷へ供給するＤＣ−ＤＣコンバータが搭載されている。負荷の状態は、機器の稼動状況に応じて変化し、消費電力が小さいときは、負荷は小負荷状態となり、消費電力が大きいときは、負荷は大負荷状態となる。そして、車両の場合は、負荷が頻繁に変動することから、電圧変換装置には、小負荷から大負荷までの広範囲にわたって、効率良く電圧を変換できる性能が要求される。この対策として、大負荷用の電圧変換回路と小負荷用の電圧変換回路とを並列に接続した電圧変換装置が特許文献１〜５に記載されている。

特許文献１では、定格電力の異なる第１コンバータユニットおよび第２コンバータユニットが並列に接続され、第１の出力電力領域で第１コンバータユニットのみを駆動し、第２の出力電力領域で第２コンバータユニットのみを駆動し、第３の出力電力領域で第１および第２コンバータユニットを駆動するようにしている。

特許文献２では、小容量ＤＣ−ＤＣコンバータと大容量ＤＣ−ＤＣコンバータとが並列に接続され、切換制御装置により、負荷の必要供給電力が大きい場合は大容量ＤＣ−ＤＣコンバータを駆動し、負荷の必要供給電力が小さい場合は、大容量ＤＣ−ＤＣコンバータを休止させて小容量ＤＣ−ＤＣコンバータを駆動するようにしている。

特許文献３では、小負荷への電源供給時に効率の高い第１電源回路と、大負荷への電源供給時に効率の高い第２電源回路とが並列に接続され、第１電源回路は、第２電源回路の出力電圧を検知して、出力端子に電圧を出力するか否かを制御するようにしている。

特許文献４では、ハーフブリッジ型コンバータで構成される主電力変換器と、フルブリッジ型コンバータで構成される補助電力変換器とが並列に接続され、負荷への大部分の電力を主電力変換器から供給し、残りの電力については、補助電力変換器のスイッチング素子のスイッチング動作により、負荷への出力電圧を調整するようにしている。

特許文献５では、通常動作用の第１コンバータと小負荷時動作用の第２コンバータとが並列に接続され、通常動作から小負荷時動作への切替時には、第２コンバータを停止させずに第１コンバータを停止させ、小負荷時動作から通常動作への切替時には、第１コンバータによる電力の出力を再開させるようにしている。

また、特許文献６〜１０には、フルブリッジ型コンバータにおいて、４つのスイッチング素子のうち特定の素子のみをオン・オフさせることで、フルブリッジ回路をハーフブリッジ回路として動作させること、および、負荷容量などに応じて、フルブリッジ回路とハーフブリッジ回路とを切り替えることが記載されている。

ところで、大負荷用の電圧変換回路と小負荷用の電圧変換回路とでは、電力変換効率の特性が異なる。大負荷用の電圧変換回路では、出力電力が大きい領域で変換効率が高いが、出力電力が小さい領域では変換効率が低くなる。一方、小負荷用の電圧変換回路では、出力電力が小さい領域で変換効率が高いが、大電力を出力することはできない。そこで、たとえば特許文献１のように、負荷の変動に応じて電圧変換装置の出力電力が変化する場合は、最も効率が高くなる電圧変換回路に運転を切り替えることで、小負荷から大負荷までの広範囲にわたって、変換効率を高く維持することができる。

特開２０１２−２４４８６２号公報 特開２００１−２０４１３７号公報 特開２００４−６２３３１号公報 特開２００９−６０７４７号公報 特開２０１２−１０４３４号公報 特開２０１１−１４２７６５号公報 特開２０１４−２００１７３号公報 特開２０１６−３９６６３号公報 特表２０１４−５１３９１５号公報 特表２０１６−５１２４１９号公報

本発明の課題は、小負荷から大負荷までの広範囲にわたって、電力変換効率を従来よりもさらに高めた電圧変換装置を提供することにある。本発明の他の課題は、大負荷から小負荷へ遷移する際に、出力電流の急変によるリップルの発生を抑制することにある。

本発明に係る電圧変換装置は、直流電源と負荷との間に設けられる電圧変換装置であって、直流電源の電圧を所定レベルの電圧に変換する第１電圧変換回路と、直流電源の電圧を所定レベルの電圧に変換する第２電圧変換回路と、第１電圧変換回路および第２電圧変換回路の動作を制御する制御部とを備えている。第１電圧変換回路と第２電圧変換回路とは、並列に接続されている。第１電圧変換回路および第２電圧変換回路は、それぞれ、フルブリッジ回路を構成する４つのスイッチング素子を有している。それぞれのフルブリッジ回路は、一部のスイッチング素子のみがスイッチング動作を行うことで、ハーフブリッジ回路として動作する。制御部は、負荷が一定容量以上の大負荷である状態下では、第１電圧変換回路および第２電圧変換回路の双方のフルブリッジ回路を動作させ、負荷が一定容量未満の小負荷である状態下では、第１電圧変換回路および第２電圧変換回路の一方のフルブリッジ回路をハーフブリッジ回路として動作させる。負荷が大負荷から小負荷へ切り替わる過程では、第１遷移状態、第２遷移状態、第３遷移状態の少なくとも１つの遷移状態を経る。

第１遷移状態では、第１電圧変換回路および第２電圧変換回路の一方のフルブリッジ回路の動作を維持したまま、他方のフルブリッジ回路をハーフブリッジ回路として動作させる。第２遷移状態では、第１電圧変換回路および第２電圧変換回路の一方の動作を停止させるとともに、他方のフルブリッジ回路のみを動作させる。第３遷移状態では、第１電圧変換回路および第２電圧変換回路の双方のフルブリッジ回路を、ハーフブリッジ回路として動作させる。好ましくは、全ての遷移状態を経るように、第１遷移状態から第２遷移状態へ遷移し、第２遷移状態から第３遷移状態へ遷移する。

負荷が大負荷から小負荷へ切り替わる場合、電圧変換装置の出力電力が小負荷用の電力まで低下するには一定の時間を要し、その間に中間負荷状態が存在する。このため、出力電力が低下する過程で、たとえば小負荷時にハーフブリッジ回路として動作する場合に高効率となるように設計された第１電圧変換回路が、ハーフブリッジ回路として動作していると、この第１電圧変換回路は中負荷時には低効率となるため、電圧変換装置の電力変換効率も低下する。しかるに、本発明では、電圧変換装置の出力電力が低下する過程で、たとえば第２遷移状態において第１電圧変換回路がフルブリッジ回路として動作するので、この状態下で第１電圧変換回路が高効率となるように設計をすれば、電圧変換装置の電力変換効率は高く維持される。このため、大負荷から小負荷へ切り替わる場合の電力変換効率が向上し、従来よりも一層効率良く電圧を変換することができる。また、大負荷から小負荷へ直接遷移しないので、出力電流の急変によるリップルの発生を抑制することができる。

本発明において、第１および第２電圧変換回路のそれぞれのフルブリッジ回路は、ハーフブリッジ回路として動作させる代わりに、フォワード回路として動作させることも可能である。

本発明において、第１電圧変換回路で全てのスイッチング素子がスイッチング動作を行うフルブリッジ動作が行われた累積回数と、第２電圧変換回路でフルブリッジ動作が行われた累積回数とを記録する、動作状態記録部をさらに設けてもよい。この場合、制御部は、動作状態記録部に記録されている、第１電圧変換回路における累積回数と、第２電圧変換回路における累積回数との差が一定値を超えると、各電圧変換回路のフルブリッジ動作の回数を均等化するための均等化処理を実行する。

動作状態記録部には、フルブリッジ動作が行われた累積回数に代えて、フルブリッジ動作が行われた累積時間を記録してもよい。この場合、制御部は、動作状態記録部に記録されている、第１電圧変換回路における累積時間と、第２電圧変換回路における累積時間との差が一定値を超えると、各電圧変換回路のフルブリッジ動作の時間を均等化するための均等化処理を実行する。

本発明によれば、小負荷から大負荷までの広範囲にわたって、電力変換効率を従来よりもさらに高め、かつ、大負荷から小負荷への遷移の際に、出力電流の急変によるリップルの発生を抑制することが可能な電圧変換装置を提供することができる。

本発明に係る電圧変換装置のブロック図である。 第１実施形態の回路構成を示した図である。 フルブリッジ回路をハーフブリッジ回路として動作させる場合の回路状態を示した図である。 第１実施形態の小負荷時の動作を説明する図である。 第１実施形態の準中負荷時の動作を説明する図である。 第１実施形態の中負荷時の動作を説明する図である。 第１実施形態の準大負荷時の動作を説明する図である。 第１実施形態の大負荷時の動作を説明する図である。 第１実施形態の大負荷から小負荷への切替時の動作を説明する図である。 第２実施形態の回路構成を示した図である。 フルブリッジ回路をフォワード回路として動作させる場合の回路状態を示した図である。 第２実施形態の小負荷時の動作を説明する図である。 第２実施形態の準中負荷時の動作を説明する図である。 第２実施形態の中負荷時の動作を説明する図である。 第２実施形態の準大負荷時の動作を説明する図である。 第２実施形態の大負荷時の動作を説明する図である。 第２実施形態の大負荷から小負荷への切替時の動作を説明する図である。 電圧変換装置の他の例を示したブロック図である。

本発明に係る電圧変換装置の実施形態につき、図面を参照しながら説明する。各図において、同一の部分または対応する部分には、同一の符号を付してある。

最初に、図１を参照して、電圧変換装置の全体構成を説明する。図１において、電圧変換装置１００は、直流電源Ｂと負荷２０との間に設けられる。電圧変換装置１００には、電圧変換部１０、制御部１１、およびゲートドライバ１２が備わっている。この電圧変換装置１００は、たとえば車両に搭載され、直流電源（バッテリ）Ｂの電圧を昇圧して負荷２０に供給するＤＣ−ＤＣコンバータとして利用される。負荷２０には、ヘッドライト、空調装置、オーディオ装置、カーナビゲーション装置などの車載機器や、電動ステアリング装置、パワーウィンドウ装置など各種の負荷が含まれる。

電圧変換部１０は、第１電圧変換回路１、第２電圧変換回路２、スイッチＳ１、およびスイッチＳ２を有している。第１電圧変換回路１と第２電圧変換回路２とは、直流電源Ｂと負荷２０との間に並列に接続されており、それぞれ直流電源Ｂの電圧を所定レベルの電圧に変換する。各電圧変換回路１、２の具体的構成については、後で詳細に説明する。スイッチＳ１は、直流電源Ｂの正極と第１電圧変換回路１との間に設けられている。スイッチＳ２は、直流電源Ｂの正極と第２電圧変換回路２との間に設けられている。直流電源Ｂの負極は、グランドに接地されている。

制御部１１は、ＣＰＵやメモリなどから構成されている。制御部１１は、ゲートドライバ１２の動作を制御するための制御信号を、ゲートドライバ１２へ与えるとともに、スイッチＳ１、Ｓ２の動作を制御するための制御信号を、スイッチＳ１、Ｓ２にそれぞれ与える。制御部１１には、車両に搭載されているＥＣＵ（電子制御装置）などから外部信号が入力され、制御部１１は、この外部信号に基づいて、所定の制御動作を行う。

ゲートドライバ１２は、制御部１１からの制御信号により動作し、第１電圧変換回路１および第２電圧変換回路２に備わる複数のスイッチング素子（後述）をオン・オフさせるためのゲート信号を出力する。このゲート信号は、たとえば、所定のデューティを持ったＰＷＭ（Pulse Width Modulation）信号であり、各スイッチング素子のゲートへ与えられる。

図２は、第１実施形態に係る電圧変換装置１００Ａの具体的な回路構成を示している。第１電圧変換回路１ａは、４つのスイッチング素子Ｑ１〜Ｑ４を備えたフルブリッジ型コンバータから構成されており、第２電圧変換回路２ａも、４つのスイッチング素子Ｑ５〜Ｑ８を備えたフルブリッジ型コンバータから構成されている。

最初に、第１電圧変換回路１ａについて説明する。第１電圧変換回路１ａは、入力側と出力側を絶縁するトランスＴＲ１を有している。トランスＴＲ１の一次側には、フルブリッジ回路を構成するスイッチング素子Ｑ１〜Ｑ４と、コンデンサＣ１と、インダクタＬ１とが設けられている。トランスＴＲ１の二次側には、整流用のダイオードＤ１、Ｄ２と、平滑用のインダクタＬ２およびコンデンサＣ２とが設けられている。トランスＴＲ１の一次側は、直流電源Ｂの直流電圧をスイッチングして交流電圧に変換する回路であり、トランスＴＲ１の二次側は、交流電圧を整流および平滑して直流電圧に変換する回路である。

スイッチング素子Ｑ１〜Ｑ４は、ＭＯＳ型のＦＥＴからなり、ドレイン・ソース間の電路に対して並列接続された寄生ダイオードを有している。スイッチング素子Ｑ１、Ｑ３のドレインは、スイッチＳ１を介して直流電源Ｂの正極に接続されている。スイッチング素子Ｑ１、Ｑ３のソースは、それぞれスイッチング素子Ｑ２、Ｑ４のドレインに接続されている。スイッチング素子Ｑ２、Ｑ４のソースは、グランドに接地されている。スイッチング素子Ｑ１〜Ｑ４の各ゲートは、ゲートドライバ１２に接続されている。

コンデンサＣ１の一端は、スイッチング素子Ｑ１、Ｑ２の接続点に接続されている。コンデンサＣ１の他端は、インダクタＬ１の一端に接続されている。インダクタＬ１の他端は、一次巻線Ｗ１の一端に接続されている。一次巻線Ｗ１の他端は、スイッチング素子Ｑ３、Ｑ４の接続点に接続されている。コンデンサＣ１とインダクタＬ１は、直列共振回路を構成している。

トランスＴＲ１の二次巻線は、巻線Ｗ２ａと巻線Ｗ２ｂとからなり、これらの接続点（中間タップ）はグランドに接地されている。巻線Ｗ２ａにはダイオードＤ１のアノードが接続されており、巻線Ｗ２ｂにはダイオードＤ２のアノードがが接続されている。ダイオードＤ１のカソードは、ダイオードＤ２のカソードと共に、インダクタＬ２の一端に接続されている。インダクタＬ２の他端は、コンデンサＣ２の一端に接続されている。コンデンサＣ２の一端は、負荷２０に接続される。コンデンサＣ２の他端は、グランドに接地されている。

次に、第２電圧変換回路２ａについて説明する。第２電圧変換回路２ａは、入力側と出力側を絶縁するトランスＴＲ２を有している。トランスＴＲ２の一次側には、フルブリッジ回路を構成するスイッチング素子Ｑ５〜Ｑ８と、コンデンサＣ３と、インダクタＬ３とが設けられている。トランスＴＲ２の二次側には、整流用のダイオードＤ３、Ｄ４と、平滑用のインダクタＬ４およびコンデンサＣ４とが設けられている。トランスＴＲ２の一次側は、直流電源Ｂの直流電圧をスイッチングして交流電圧に変換する回路であり、トランスＴＲ２の二次側は、交流電圧を整流および平滑して直流電圧に変換する回路である。

スイッチング素子Ｑ５〜Ｑ８は、ＭＯＳ型のＦＥＴからなり、ドレイン・ソース間の電路に対して並列接続された寄生ダイオードを有している。スイッチング素子Ｑ５、Ｑ７のドレインは、スイッチＳ２を介して直流電源Ｂの正極に接続されている。スイッチング素子Ｑ５、Ｑ７のソースは、それぞれスイッチング素子Ｑ６、Ｑ８のドレインに接続されている。スイッチング素子Ｑ６、Ｑ８のソースは、グランドに接地されている。スイッチング素子Ｑ５〜Ｑ８の各ゲートは、ゲートドライバ１２に接続されている。

コンデンサＣ３の一端は、スイッチング素子Ｑ５、Ｑ６の接続点に接続されている。コンデンサＣ３の他端は、インダクタＬ３の一端に接続されている。インダクタＬ３の他端は、一次巻線Ｗ３の一端に接続されている。一次巻線Ｗ３の他端は、スイッチング素子Ｑ７、Ｑ８の接続点に接続されている。コンデンサＣ３とインダクタＬ３は、直列共振回路を構成している。

トランスＴＲ２の二次巻線は、巻線Ｗ４ａと巻線Ｗ４ｂとからなり、これらの接続点（中間タップ）はグランドに接地されている。巻線Ｗ４ａにはダイオードＤ３のアノードが接続されており、巻線Ｗ４ｂにはダイオードＤ４のアノードがが接続されている。ダイオードＤ３のカソードは、ダイオードＤ４のカソードと共に、インダクタＬ４の一端に接続されている。インダクタＬ４の他端は、コンデンサＣ４の一端に接続されている。コンデンサＣ４の一端は、負荷２０に接続される。コンデンサＣ４の他端は、グランドに接地されている。

ゲートドライバ１２は、第１電圧変換回路１ａのスイッチング素子Ｑ１〜Ｑ４の各ゲートへ、それぞれＱ１〜Ｑ４ゲート信号を出力し、また、第２電圧変換回路２ａのスイッチング素子Ｑ５〜Ｑ８の各ゲートへ、それぞれＱ５〜Ｑ８ゲート信号を出力する。これらのゲート信号がＨ（High レベル）の区間で、各スイッチング素子Ｑ１〜Ｑ８はオン状態となり、ゲート信号がＬ（Low レベル）の区間で、各スイッチング素子Ｑ１〜Ｑ８はオフ状態となる。

スイッチＳ１、Ｓ２は、たとえばリレーから構成されている。スイッチＳ１の動作は、制御部１１から出力されるＳ１オン／オフ信号によって制御され、Ｓ１オン信号の場合はスイッチＳ１はオンし、Ｓ１オフ信号の場合はスイッチＳ１はオフする。同様に、スイッチＳ２の動作は、制御部１１から出力されるＳ２オン／オフ信号によって制御され、Ｓ２オン信号の場合はスイッチＳ２はオンし、Ｓ２オフ信号の場合はスイッチＳ２はオフする。

次に、上述した第１実施形態の電圧変換装置１００Ａの動作について、図３〜図８を参照しながら説明する。第１実施形態では、第１電圧変換回路１ａと第２電圧変換回路２ａの各フルブリッジ回路を、負荷２０の容量に応じてハーフブリッジ回路としても動作させる。以下では、フルブリッジ回路がハーフブリッジ回路として動作することを「ハーフブリッジ動作」、フルブリッジ回路として動作することを「フルブリッジ動作」という。

図３は、第１電圧変換回路１ａをハーフブリッジ動作させる場合の回路状態を示している。この場合、スイッチング素子Ｑ１を常時オンの状態とし、スイッチング素子Ｑ２を常時オフの状態として、スイッチング素子Ｑ３、Ｑ４をオン・オフさせることで、４つのスイッチング素子Ｑ１〜Ｑ４で構成されるフルブリッジ回路は、ハーフブリッジ回路として動作する。第２電圧変換回路２ａの、４つのスイッチング素子Ｑ５〜Ｑ８で構成されるフルブリッジ回路についても同様である。

図３（ａ）のように、スイッチング素子Ｑ３がオフで、スイッチング素子Ｑ４がオンのときは、トランスＴＲ１の一次側において、直流電源Ｂ→スイッチＳ１→スイッチング素子Ｑ１→コンデンサＣ１→インダクタＬ１→一次巻線Ｗ１→スイッチング素子Ｑ４の経路で電流が流れる。この電流により、トランスＴＲ１の二次側において、二次巻線Ｗ２ａから、ダイオードＤ１およびインダクタＬ２を介して、コンデンサＣ２に電流が流れ、コンデンサＣ２が充電される。コンデンサＣ２の両端電圧は、第１電圧変換回路１ａの出力電圧であり、負荷２０に供給される。

また、図３（ｂ）のように、スイッチング素子Ｑ３がオンで、スイッチング素子Ｑ４がオフのときは、トランスＴＲ１の一次側において、コンデンサＣ１→スイッチング素子Ｑ１→スイッチング素子Ｑ３→一次巻線Ｗ１→インダクタＬ１の経路で、コンデンサＣ１の放電電流が流れる。この電流により、トランスＴＲ１の二次側において、二次巻線Ｗ２ｂから、ダイオードＤ２およびインダクタＬ２を介して、コンデンサＣ２に電流が流れ、コンデンサＣ２が充電される。コンデンサＣ２の両端電圧は、第１電圧変換回路１ａの出力電圧であり、負荷２０に供給される。

図４〜図８は、負荷２０の容量が、負荷ランク１から負荷ランク５まで、５段階に変化する場合の、第１および第２電圧変換回路１ａ、２ａの状態を示している。負荷ランク１は、負荷２０の容量が最も小さい場合で、負荷ランク５は、負荷２０の容量が最も大きい場合である。

図４は、負荷ランク１（小負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が小負荷であることを判別し、Ｓ１オン信号とＳ２オフ信号とを出力する。これにより、スイッチＳ１がオン、スイッチＳ２がオフとなり、第１電圧変換回路１ａが直流電源Ｂに接続され、第２電圧変換回路２ａは直流電源Ｂから切り離される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１電圧変換回路１ａのスイッチング素子Ｑ１〜Ｑ４の各ゲートに、それぞれＱ１〜Ｑ４ゲート信号を出力する。

ここで、Ｑ１ゲート信号はＨに固定され、Ｑ２ゲート信号はＬに固定されているため、スイッチング素子Ｑ１は常時オン状態となり、スイッチング素子Ｑ２は常時オフ状態となる。一方、Ｑ３ゲート信号およびＱ４ゲート信号は、所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ３、Ｑ４はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ａのフルブリッジ回路は、図３で示したように、ハーフブリッジ回路として動作する。

このように、負荷ランク１（小負荷）の場合は、第１電圧変換回路１ａのみがハーフブリッジ動作を行い、第２電圧変換回路２ａは停止状態となる。したがって、電圧変換装置１００Ａの出力電力は、第１電圧変換回路１ａから出力される小負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ３、Ｑ４を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ａの出力電力を制御する。

図５は、負荷ランク２（準中負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が準中負荷であることを判別し、Ｓ１オン信号とＳ２オン信号とを出力する。これにより、スイッチＳ１、Ｓ２が共にオンとなり、第１電圧変換回路１ａと第２電圧変換回路２ａの双方が直流電源Ｂに接続される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１および第２電圧変換回路１ａ、２ａのスイッチング素子Ｑ１〜Ｑ８の各ゲートに、それぞれＱ１〜Ｑ８ゲート信号を出力する。

ここで、Ｑ１ゲート信号とＱ５ゲート信号はＨに固定され、Ｑ２ゲート信号とＱ６ゲート信号はＬに固定されているため、スイッチング素子Ｑ１、Ｑ５は常時オン状態となり、スイッチング素子Ｑ２、Ｑ６は常時オフ状態となる。一方、Ｑ３ゲート信号、Ｑ４ゲート信号、Ｑ７ゲート信号、およびＱ８ゲート信号は、所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ３、Ｑ４、Ｑ７、Ｑ８はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ａのフルブリッジ回路と、第２電圧変換回路２ａのフルブリッジ回路とは、共にハーフブリッジ回路として動作する。

このように、負荷ランク２（準中負荷）の場合は、第１電圧変換回路１ａと第２電圧変換回路２ａの双方がハーフブリッジ動作を行う。したがって、電圧変換装置１００Ａの出力電力は、第１電圧変換回路１ａと第２電圧変換回路２ａの各出力電力が合算された、準中負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ３、Ｑ４、Ｑ７、Ｑ８を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ａの出力電力を制御する。

図６は、負荷ランク３（中負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が中負荷であることを判別し、Ｓ１オン信号とＳ２オフ信号とを出力する。これにより、スイッチＳ１がオン、スイッチＳ２がオフとなり、第１電圧変換回路１ａが直流電源Ｂに接続され、第２電圧変換回路２ａは直流電源Ｂから切り離される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１電圧変換回路１ａのスイッチング素子Ｑ１〜Ｑ４の各ゲートに、それぞれＱ１〜Ｑ４ゲート信号を出力する。

ここで、Ｑ１〜Ｑ４ゲート信号は、いずれも所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ１〜Ｑ４はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ａはフルブリッジ動作を行う。

フルブリッジ回路の動作は、概略以下のとおりである。スイッチング素子Ｑ１、Ｑ４がオン、スイッチング素子Ｑ２、Ｑ３がオフの期間では、トランスＴＲ１の一次側において、直流電源Ｂ→スイッチＳ１→スイッチング素子Ｑ１→コンデンサＣ１→インダクタＬ１→一次巻線Ｗ１→スイッチング素子Ｑ４の経路で電流が流れる。この電流により、トランスＴＲ１の二次側において、二次巻線Ｗ２ａから、ダイオードＤ１およびインダクタＬ２を介して、コンデンサＣ２に電流が流れ、コンデンサＣ２が充電される。コンデンサＣ２の両端電圧は、第１電圧変換回路１ａの出力電圧であり、負荷２０に供給される。

一方、スイッチング素子Ｑ１、Ｑ４がオフ、スイッチング素子Ｑ２、Ｑ３がオンの期間では、トランスＴＲ１の一次側において、直流電源Ｂ→スイッチＳ１→スイッチング素子Ｑ３→一次巻線Ｗ１→インダクタＬ１→コンデンサＣ１→スイッチング素子Ｑ２の経路で電流が流れる。この電流により、トランスＴＲ１の二次側において、二次巻線Ｗ２ｂから、ダイオードＤ２およびインダクタＬ２を介して、コンデンサＣ２に電流が流れ、コンデンサＣ２が充電される。コンデンサＣ２の両端電圧は、第１電圧変換回路１ａの出力電圧であり、負荷２０に供給される。

このように、負荷ランク３（中負荷）の場合は、第１電圧変換回路１ａのみがフルブリッジ動作を行い、第２電圧変換回路２ａは停止状態となる。したがって、電圧変換装置１００Ａの出力電力は、第１電圧変換回路１ａから出力される中負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ１〜Ｑ４を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ａの出力電力を制御する。

図７は、負荷ランク４（準大負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が準大負荷であることを判別し、Ｓ１オン信号とＳ２オン信号とを出力する。これにより、スイッチＳ１、Ｓ２が共にオンとなり、第１電圧変換回路１ａと第２電圧変換回路２ａの双方が直流電源Ｂに接続される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１および第２電圧変換回路１ａ、２ａのスイッチング素子Ｑ１〜Ｑ８の各ゲートに、それぞれＱ１〜Ｑ８ゲート信号を出力する。

ここで、Ｑ１〜Ｑ４ゲート信号は、いずれも所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ１〜Ｑ４はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ａは、フルブリッジ動作を行う。一方、Ｑ５ゲート信号はＨに固定され、Ｑ６ゲート信号はＬに固定されているため、スイッチング素子Ｑ５は常時オン状態となり、スイッチング素子Ｑ６は常時オフ状態となる。また、Ｑ７ゲート信号およびＱ８ゲート信号は、所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ７、Ｑ８はオン・オフしてスイッチング動作を行う。すなわち、第２電圧変換回路２ａはハーフブリッジ動作を行う。

このように、負荷ランク４（準大負荷）の場合は、第１電圧変換回路１ａがフルブリッジ動作を行い、第２電圧変換回路２ａがハーフブリッジ動作を行う。したがって、電圧変換装置１００Ａの出力電力は、第１電圧変換回路１ａと第２電圧変換回路２ａの各出力電力が合算された、準大負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ１〜Ｑ４、Ｑ７、Ｑ８を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ａの出力電力を制御する。

図８は、負荷ランク５（大負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が大負荷であることを判別し、Ｓ１オン信号とＳ２オン信号とを出力する。これにより、スイッチＳ１、Ｓ２が共にオンとなり、第１電圧変換回路１ａと第２電圧変換回路２ａの双方が直流電源Ｂに接続される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１および第２電圧変換回路１ａ、２ａのスイッチング素子Ｑ１〜Ｑ８の各ゲートに、それぞれＱ１〜Ｑ８ゲート信号を出力する。

ここで、Ｑ１〜Ｑ４ゲート信号は、いずれも所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ１〜Ｑ４はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ａは、フルブリッジ動作を行う。また、Ｑ５〜Ｑ８ゲート信号も、所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ５〜Ｑ８はオン・オフしてスイッチング動作を行う。すなわち、第２電圧変換回路２ａも、フルブリッジ動作を行う。

このように、負荷ランク５（大負荷）の場合は、第１電圧変換回路１ａと第２電圧変換回路２ａの双方がフルブリッジ動作を行う。したがって、電圧変換装置１００Ａの出力電力は、第１電圧変換回路１ａと第２電圧変換回路２ａの各出力電力が合算された、大負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ１〜Ｑ８を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ａの出力電力を制御する。

以上のとおり、第１実施形態においては、負荷ランク１（小負荷）では、第１電圧変換回路１ａのみがハーフブリッジ動作を行い、負荷ランク２（準中負荷）では、第１、第２電圧変換回路１ａ、２ａの双方がハーフブリッジ動作を行い、負荷ランク３（中負荷）では、第１電圧変換回路１ａのみがフルブリッジ動作を行い、負荷ランク４（準大負荷）では、第１電圧変換回路１ａがフルブリッジ動作、第２電圧変換回路２ａがハーフブリッジ動作を行い、負荷ランク５（大負荷）では、第１、第２電圧変換回路１ａ、２ａの双方がフルブリッジ動作を行う。

ここで、第１電圧変換回路１ａは、ハーフブリッジ動作を行う場合に、小負荷に応じた電力を定格出力（指定条件下で安全に達成できる最大出力電力）としている。また、第１電圧変換回路１ａは、フルブリッジ動作を行う場合に、中負荷に応じた電力を定格出力としており、当該出力において変換効率が最も高くなるように設計されている。すなわち、上記定格出力付近で、スイッチング素子Ｑ１〜Ｑ４が、両端電圧がゼロの状態でオンするＺＶＳ（ゼロボルトスイッチング）動作を行うようになっている。以上は、第２電圧変換回路２ａについても同様である。ＺＶＳによってスイッチング損失が低減する結果、変換効率が向上する。このため、負荷状況に応じて、図４〜図８に示したように第１、第２電圧変換回路１ａ、２ａを動作させることで、小負荷から大負荷までの広範囲にわたって、効率良く電圧を変換することができる。

しかしながら、負荷２０は車両の状況に応じて頻繁に変動することから、負荷ランク１〜５のそれぞれの定常状態だけでなく、負荷が変動する過渡状態においても、電力変換効率を高く維持することが望まれる。また、負荷２０が大負荷から急に小負荷へ変化した場合は、出力電流の急激な変化に起因してリップルが発生し、負荷２０へ悪影響を及ぼすおそれがある。本発明は、このような観点から、負荷変動時の電力変換効率を向上させることで、さらに効率良く電圧変換を行えるようにするとともに、出力電流の急激な変化によるリップルを抑制するものである。

図９は、負荷２０が大負荷から小負荷へ切り替わる負荷変動時の動作を説明する図である。

図９において、（ａ）〜（ｅ）は、それぞれ図８〜図４を簡略化して表したものである。負荷２０が大負荷（負荷ランク５）の場合は、（ａ）のように、第１電圧変換回路１ａと第２電圧変換回路２ａが、共にフルブリッジ動作をしている。この状態から、負荷２０が小負荷（負荷ランク１）へ切り替わった場合、（ｅ）のように第２電圧変換回路２ａを停止させて、第１電圧変換回路１ａのみをハーフブリッジ動作させるのが従来の方法である。

しかるに、本発明では、負荷２０が大負荷から小負荷へ切り替わる過程で、まず（ｂ）のように、第２電圧変換回路２ａをフルブリッジ動作からハーフブリッジ動作へ切り替える（負荷ランク４）。次に、（ｃ）のように、第２電圧変換回路２ａの動作を停止させ、第１電圧変換回路１ａのみをフルブリッジ動作させる（負荷ランク３）。その後、（ｄ）のように、第１電圧変換回路２ａをフルブリッジ動作からハーフブリッジ動作へ切り替えるとともに、第２電圧変換回路２ａをハーフブリッジ動作させる（負荷ランク２）。そして、最後に、（ｅ）のように、第２電圧変換回路２ａを停止させて、第１電圧変換回路１ａのみをハーフブリッジ動作させる（負荷ランク１）。すなわち、大負荷（負荷ランク５）から小負荷（負荷ランク１）へ直接遷移するのではなく、その途中で、準大負荷（負荷ランク４）、中負荷（負荷ランク３）、準中負荷（負荷ランク２）といった中間負荷状態を経て、段階的に小負荷へ遷移する点が本発明の特徴である。

図９において、（ｂ）の準大負荷状態は、本発明における「第１遷移状態」の一例であり、（ｃ）の中負荷状態は、本発明における「第２遷移状態」の一例であり、（ｄ）の準中負荷状態は、本発明における「第３遷移状態」の一例である（図１７においても同様）。

負荷２０が大負荷から小負荷へ切り替わる場合、図９の（ａ）から直接（ｅ）へ回路状態を切り替えても、電圧変換装置１００Ａの出力電力が小負荷用の電力まで低下するには一定の時間を要する。つまり、その間に前述の中間負荷状態が存在する。このため、出力電力が低下する過程において、第１電圧変換回路１ａがハーフブリッジ動作をしていると、この状態の第１電圧変換回路１ａは、中負荷では電力変換効率が低下するため、電圧変換装置１００Ａの電力変換効率も低下する。

しかるに、本発明では、電圧変換装置１００Ａの出力電力が低下する過程において、第１電圧変換回路１ａが中負荷時にフルブリッジ動作をするので、電圧変換装置１００Ａの電力変換効率が高く維持される。このため、大負荷から小負荷へ切り替わる場合の電力変換効率が向上し、従来よりも一層効率良く電圧を変換することができる。

また、大負荷からいきなり小負荷へ遷移した場合は、電圧変換装置１００Ａの出力電流の急激な変化に起因してリップルが発生するが、本発明では、大負荷から段階的に小負荷へ遷移させるので、出力電流の急激な変化が緩和され、リップルの発生を抑制することができる。

なお、図９の（ａ）〜（ｅ）は、負荷２０が大負荷から小負荷へ切り替わる場合のシーケンスであるが、負荷２０が小負荷から大負荷へ切り替わる場合は、逆に（ｅ）〜（ａ）のシーケンスとなる。

図１０は、第２実施形態に係る電圧変換装置１００Ｂの具体的な回路構成を示している。本実施形態でも、第１電圧変換回路１ｂと第２電圧変換回路２ｂは、いずれも、４つのスイッチング素子を備えたフルブリッジ型コンバータから構成されている。但し、第１電圧変換回路１ｂでは、第１実施形態の第１電圧変換回路１ａ（図２）におけるコンデンサＣ１が省略されている。また、第２電圧変換回路２ｂでは、第１実施形態の第２電圧変換回路２ａ（図２）におけるコンデンサＣ３が省略されている。その他の構成については、第１実施形態と同じであるので、重複説明を省略する。

次に、第２実施形態の電圧変換装置１００Ｂの動作について、図１１〜図１６を参照しながら説明する。第２実施形態では、第１電圧変換回路１ｂと第２電圧変換回路２ｂの各フルブリッジ回路を、負荷２０の容量に応じてフォワード回路としても動作させる。以下では、フルブリッジ回路がフォワード回路として動作することを「フォワード動作」という。

図１１は、第１電圧変換回路１ｂをフォワード動作させる場合の回路状態を示している。この場合、スイッチング素子Ｑ２、Ｑ３を常時オフの状態として、スイッチング素子Ｑ１、Ｑ４を共にオンまたはオフさせることで、４つのスイッチング素子Ｑ１〜Ｑ４で構成されるフルブリッジ回路は、フォワード回路として動作する。第２電圧変換回路２ｂの、４つのスイッチング素子Ｑ５〜Ｑ８で構成されるフルブリッジ回路についても同様である。

図１１（ａ）のように、スイッチング素子Ｑ１、Ｑ４が共にオンになると、トランスＴＲ１の一次側において、直流電源Ｂ→スイッチＳ１→スイッチング素子Ｑ１→インダクタＬ１→一次巻線Ｗ１→スイッチング素子Ｑ４の経路で電流が流れる。この電流により、トランスＴＲ１の二次側において、二次巻線Ｗ２ａから、ダイオードＤ１およびインダクタＬ２を介して、コンデンサＣ２に電流が流れ、コンデンサＣ２が充電される。コンデンサＣ２の両端電圧は、第１電圧変換回路１ｂの出力電圧であり、負荷２０に供給される。

また、図１１（ｂ）のように、スイッチング素子Ｑ１、Ｑ４が共にオフになると、トランスＴＲ１の一次側において、スイッチング素子Ｑ２、Ｑ３の寄生ダイオードを経由して、矢印で示す回生電流が流れる。また、トランスＴＲ１の二次側において、二次巻線Ｗ２ｂから、ダイオードＤ２を介して、インダクタＬ２とコンデンサＣ２に電流が流れる。

図１２〜図１６は、負荷２０の容量が、負荷ランク１から負荷ランク５まで、５段階に変化する場合の、第１および第２電圧変換回路１ｂ、２ｂの状態を示している。

図１２は、負荷ランク１（小負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が小負荷であることを判別し、Ｓ１オン信号とＳ２オフ信号とを出力する。これにより、スイッチＳ１がオン、スイッチＳ２がオフとなり、第１電圧変換回路１ｂが直流電源Ｂに接続され、第２電圧変換回路２ｂは直流電源Ｂから切り離される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１電圧変換回路１ｂのスイッチング素子Ｑ１〜Ｑ４の各ゲートに、それぞれＱ１〜Ｑ４ゲート信号を出力する。

ここで、Ｑ２ゲート信号とＱ３ゲート信号は、共にＬに固定されているため、スイッチング素子Ｑ２、Ｑ３は常時オフ状態となる。一方、Ｑ１ゲート信号およびＱ４ゲート信号は、所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ１、Ｑ４はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ｂのフルブリッジ回路は、図１１で示したように、フォワード回路として動作する。

このように、負荷ランク１（小負荷）の場合は、第１電圧変換回路１ｂのみがフォワード動作を行い、第２電圧変換回路２ｂは停止状態となる。したがって、電圧変換装置１００Ｂの出力電力は、第１電圧変換回路１ｂから出力される小負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ１、Ｑ４を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ｂの出力電力を制御する。

図１３は、負荷ランク２（準中負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が準中負荷であることを判別し、Ｓ１オン信号とＳ２オン信号とを出力する。これにより、スイッチＳ１、Ｓ２が共にオンとなり、第１電圧変換回路１ｂと第２電圧変換回路２ｂの双方が直流電源Ｂに接続される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１および第２電圧変換回路１ｂ、２ｂのスイッチング素子Ｑ１〜Ｑ８の各ゲートに、それぞれＱ１〜Ｑ８ゲート信号を出力する。

ここで、Ｑ２ゲート信号、Ｑ３ゲート信号、Ｑ６ゲート信号、およびＱ７ゲート信号は、いずれもＬに固定されているため、スイッチング素子Ｑ２、Ｑ３、Ｑ６、Ｑ７は常時オフ状態となる。一方、Ｑ１ゲート信号、Ｑ４ゲート信号、Ｑ５ゲート信号、およびＱ８ゲート信号は、いずれも所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ１、Ｑ４、Ｑ５、Ｑ８はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ｂのフルブリッジ回路と、第２電圧変換回路２ｂのフルブリッジ回路とは、共にフォワード回路として動作する。

このように、負荷ランク２（準中負荷）の場合は、第１電圧変換回路１ｂと第２電圧変換回路２ｂの双方がフォワード動作を行う。したがって、電圧変換装置１００Ｂの出力電圧は、第１電圧変換回路１ｂと第２電圧変換回路２ｂの各出力電力が合算された、準中負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ１、Ｑ４、Ｑ５、Ｑ８を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ｂの出力電力を制御する。

図１４は、負荷ランク３（中負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が中負荷であることを判別し、Ｓ１オン信号とＳ２オフ信号とを出力する。これにより、スイッチＳ１がオン、スイッチＳ２がオフとなり、第１電圧変換回路１ｂが直流電源Ｂに接続され、第２電圧変換回路２ｂは直流電源Ｂから切り離される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１電圧変換回路１ｂのスイッチング素子Ｑ１〜Ｑ４の各ゲートに、それぞれＱ１〜Ｑ４ゲート信号を出力する。

ここで、Ｑ１〜Ｑ４ゲート信号は、いずれも所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ１〜Ｑ４はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ｂはフルブリッジ動作を行う。

このように、負荷ランク３（中負荷）の場合は、第１電圧変換回路１ｂのみがフルブリッジ動作を行い、第２電圧変換回路２ｂは停止状態となる。したがって、電圧変換装置１００Ｂの出力電力は、第１電圧変換回路１ｂから出力される中負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ１〜Ｑ４を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ｂの出力電力を制御する。

図１５は、負荷ランク４（準大負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が準大負荷であることを判別し、Ｓ１オン信号とＳ２オン信号とを出力する。これにより、スイッチＳ１、Ｓ２が共にオンとなり、第１電圧変換回路１ｂと第２電圧変換回路２ｂの双方が直流電源Ｂに接続される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１および第２電圧変換回路１ｂ、２ｂのスイッチング素子Ｑ１〜Ｑ８の各ゲートに、それぞれＱ１〜Ｑ８ゲート信号を出力する。

ここで、Ｑ１〜Ｑ４ゲート信号は、いずれも所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ１〜Ｑ４はオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ｂは、フルブリッジ動作を行う。一方、Ｑ６ゲート信号とＱ７ゲート信号は、共にＬに固定されているため、スイッチング素子Ｑ６、Ｑ７は常時オフ状態となる。また、Ｑ５ゲート信号およびＱ８ゲート信号は、所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ５、Ｑ８はオン・オフしてスイッチング動作を行う。すなわち、第２電圧変換回路２ｂはフォワード動作を行う。

このように、負荷ランク４（準大負荷）の場合は、第１電圧変換回路１ｂがフルブリッジ動作を行い、第２電圧変換回路２ｂがフォワード動作を行う。したがって、電圧変換装置１００Ｂの出力電力は、第１電圧変換回路１ｂと第２電圧変換回路２ｂの各出力電力が合算された、準大負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ１〜Ｑ４、Ｑ５、Ｑ８を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ｂの出力電力を制御する。

図１６は、負荷ランク５（大負荷）の場合の回路状態を示している。この場合、制御部１１は、ＥＣＵ等から入力される外部信号に基づいて、負荷２０が大負荷であることを判別し、Ｓ１オン信号とＳ２オン信号とを出力する。これにより、スイッチＳ１、Ｓ２が共にオンとなり、第１電圧変換回路１ｂと第２電圧変換回路２ｂの双方が直流電源Ｂに接続される。そして、ゲートドライバ１２は、制御部１１からの制御信号に基づいて、第１および第２電圧変換回路１ｂ、２ｂのスイッチング素子Ｑ１〜Ｑ８の各ゲートに、それぞれＱ１〜Ｑ８ゲート信号を出力する。

ここで、Ｑ１〜Ｑ４ゲート信号は、いずれも所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ１〜Ｑ４がオン・オフしてスイッチング動作を行う。すなわち、第１電圧変換回路１ｂは、フルブリッジ動作を行う。また、Ｑ５〜Ｑ８ゲート信号も、所定のデューティを持ったＰＷＭ信号であり、この信号によってスイッチング素子Ｑ５〜Ｑ８がオン・オフしてスイッチング動作を行う。すなわち、第２電圧変換回路２ｂも、フルブリッジ動作を行う。

このように、負荷ランク５（大負荷）の場合は、第１電圧変換回路１ｂと第２電圧変換回路２ｂの双方がフルブリッジ動作を行う。したがって、電圧変換装置１００Ｂの出力電力は、第１電圧変換回路１ｂと第２電圧変換回路２ｂの各電力が合算された、大負荷に見合った電力となる。制御部１１は、スイッチング素子Ｑ１〜Ｑ８を駆動するゲート信号のデューティを調整することで、電圧変換装置１００Ｂの出力電力を制御する。

以上のとおり、第２実施形態においては、負荷ランク１（小負荷）では、第１電圧変換回路１ｂのみがフォワード動作を行い、負荷ランク２（準中負荷）では、第１、第２電圧変換回路１ｂ、２ｂの双方がフォワード動作を行い、負荷ランク３（中負荷）では、第１電圧変換回路１ｂのみがフルブリッジ動作を行い、負荷ランク４（準大負荷）では、第１電圧変換回路１ｂがフルブリッジ動作、第２電圧変換回路２ｂがフォワード動作を行い、負荷ランク５（大負荷）では、第１、第２電圧変換回路１ｂ、２ｂの双方がフルブリッジ動作を行う。

ここで、第１電圧変換回路１ｂは、フォワード動作を行う場合に、小負荷に応じた電力を定格出力としている。また、第１電圧変換回路１ｂは、フルブリッジ動作を行う場合に、中負荷に応じた電力を定格出力としており、当該出力において変換効率が最も高くなるように設計されている。すなわち、上記定格出力付近で、スイッチング素子Ｑ１〜Ｑ４が前述のＺＶＳ動作を行うようになっている。以上は、第２電圧変換回路２ｂについても同様である。ＺＶＳによってスイッチング損失が低減する結果、変換効率が向上する。このため、負荷状況に応じて、図１２〜図１６に示したように第１、第２電圧変換回路１ｂ、２ｂを動作させることで、小負荷から大負荷までの広範囲にわたって、効率良く電圧を変換することができる。

また、第２実施形態においても、第１実施形態の場合と同様に、負荷変動の過渡状態での電力変換効率を高く維持するとともに、出力電流の急変によるリップルの発生を抑制するための手法が採用される。図１７は、負荷２０が大負荷から小負荷へ切り替わる負荷変動時の動作を説明する図である。ここに示されるシーケンスは、第１実施形態の場合（図９）と基本的に同じであるので、以下では簡単に説明するにとどめる。

大負荷から小負荷への切替時において、図１７（ａ）の大負荷状態から、まず（ｂ）のように、第２電圧変換回路２ｂをフルブリッジ動作からフォワード動作へ切り替える（負荷ランク４）。次に、（ｃ）のように第２電圧変換回路２ｂを停止させ（負荷ランク３）、その後、（ｄ）のように第１電圧変換回路１ｂをフォワード動作へ切り替えるとともに、第２電圧変換回路２ｂをフォワード動作させる（負荷ランク２）。最後に、（ｅ）のように第２電圧変換回路２ｂを停止させて、第１電圧変換回路１ｂのみをフォワード動作させる（負荷ランク１）。このようにして、第１実施形態と同様に、大負荷から中間負荷状態を経て、段階的に小負荷へ遷移させる。

なお、図１７の（ａ）〜（ｅ）は、負荷２０が大負荷から小負荷へ切り替わる場合のシーケンスであるが、負荷２０が小負荷から大負荷へ切り替わる場合は、逆に（ｅ）〜（ａ）のシーケンスとなる。

ところで、第１実施形態において、第１電圧変換回路１ａは、図６〜図８の３つの場合にフルブリッジ動作を行うのに対し、第２電圧変換回路２ａは、図８の場合のみフルブリッジ動作を行う。したがって、この動作パターンが繰り返されると、第１電圧変換回路１ａのスイッチング素子Ｑ１〜Ｑ４のスイッチング回数が、第２電圧変換回路２ａのスイッチング素子Ｑ５〜Ｑ８のスイッチング回数に比べて増大し、スイッチング素子Ｑ１〜Ｑ４の寿命が短くなる。これは、第２実施形態についても言えることである。

そこで、この対策として、第１電圧変換回路１（１ａ、１ｂ）がフルブリッジ動作を行う回数と、第２電圧変換回路２（２ａ、２ｂ）がフルブリッジ動作を行う回数とを均等化することが考えられる。具体的には、図１８に示すように、制御部１１に動作状態記録部１１ａを設け、この動作状態記録部１１ａに、第１電圧変換回路１でフルブリッジ動作が行われた累積回数と、第２電圧変換回路２でフルブリッジ動作が行われた累積回数とを記録する。そして、両者の差が一定値を超えると、制御部１１は、各電圧変換回路１、２のフルブリッジ動作の回数を均等化するための均等化処理を実行する。

均等化処理では、以下のような制御が行われる。第１実施形態では、制御部１１は、図７の場合に、第１電圧変換回路１ａをハーフブリッジ動作させ、第２電圧変換回路２ａをフルブリッジ動作させる。また、制御部１１は、図６の場合に、第２電圧変換回路２ａをフルブリッジ動作させ、第１電圧変換回路１ａを停止させる。同様に、第２実施形態では、制御部１１は、図１５の場合に、第１電圧変換回路１ｂをフォワード動作させ、第２電圧変換回路２ｂをフルブリッジ動作させる。また制御部１１は、図１４の場合に、第２電圧変換回路２ｂをフルブリッジ動作させ、第１電圧変換回路１ｂを停止させる。このようにすることで、双方の電圧変換回路１、２におけるフルブリッジ動作の回数が均等化されるので、一方の電圧変換回路のスイッチング素子の寿命が短くなるのを防止することができる。

なお、ここでは、動作状態記録部１１ａに、フルブリッジ動作が行われた累積回数を記録したが、累積回数に代えて、または累積回数に加えて、フルブリッジ動作が行われた累積時間を記録してもよい。この場合も、制御部１１は、各電圧変換回路１、２における累積時間の差が一定値を超えると、フルブリッジ動作の時間を均等化するための均等化処理を実行する。

本発明では、以上述べた実施形態以外にも、以下のような種々の実施形態を採用することができる。

各実施形態においては、負荷ランクが１〜５の５段階に変化する場合を例に挙げたが、負荷ランクがたとえば１〜３の３段階に変化する場合にも、本発明を適用することができる。この場合は、負荷ランク１が小負荷、負荷ランク２が中負荷、負荷ランク３が大負荷となり、大負荷から小負荷へ遷移するときのシーケンスは、図９および図１７の（ａ）→（ｃ）→（ｅ）となる。また、負荷ランクが４段階に変化する場合にも、本発明は適用が可能である。

図９および図１７では、大負荷から小負荷へ遷移する場合に、（ｂ）〜（ｄ）の３つの遷移状態を経る例を挙げたが、（ｂ）〜（ｄ）のうちの１つまたは２つの遷移状態を経るようにしてもよい。

各実施形態においては、制御部１１は、ＥＣＵなどから供給される外部信号に基づいて負荷２０の状態を判別したが、これに代えて、負荷２０の電流、電圧、または電力を検出する検出部を設け、この検出部の出力に基づいて負荷状態を判別してもよい。

各実施形態においては、直流電源Ｂと電圧変換回路１、２との間に設けられるスイッチＳ１、Ｓ２としてリレーを例に挙げたが、リレーの替わりにＦＥＴやトランジスタなどを用いてもよい。また、スイッチＳ１、Ｓ２を省略して、電圧変換回路１、２が常時直流電源Ｂに接続された状態とし、ゲートドライバ１２からゲート信号が与えられたときに、電圧変換回路１、２が動作を開始するようにしてもよい。

各実施形態においては、トランスＴＲ１、ＴＲ２によって入力側（一次側）と出力側（二次側）が絶縁された絶縁型のＤＣ−ＤＣコンバータを例に挙げたが、本発明は非絶縁型のＤＣ−ＤＣコンバータにも適用することができる。

各実施形態においては、電圧変換装置１００がＤＣ−ＤＣコンバータであったが、本発明の電圧変換装置は、ＤＣ−ＡＣコンバータであってもよい。この場合は、トランスＴＲ１、ＴＲ２の二次側で得られた直流電圧をスイッチングして交流電圧に変換する電圧変換回路が付加される。

各実施形態においては、スイッチング素子Ｑ１〜Ｑ８としてＦＥＴを用いたが、ＦＥＴの替わりにトランジスタやＩＧＢＴなどを用いてもよい。

各実施形態においては、二次側の整流素子としてダイオードＤ１〜Ｄ４を用いたが、ダイオードの替わりにＦＥＴを用いてもよい。

各実施形態においては、車両に搭載される電圧変換装置を例に挙げたが、本発明は、車両用以外の電圧変換装置にも適用することができる。

１、１ａ、１ｂ 第１電圧変換回路
２、２ａ、２ｂ 第２電圧変換回路
１１ 制御部
１１ａ 動作状態記録部
２０ 負荷
１００、１００Ａ、１００Ｂ 電圧変換装置
Ｂ 直流電源
Ｑ１〜Ｑ８ スイッチング素子

Claims (5)

1. 直流電源と負荷との間に設けられる電圧変換装置であって、
   前記直流電源の電圧を所定レベルの電圧に変換する第１電圧変換回路と、
   前記直流電源の電圧を所定レベルの電圧に変換する第２電圧変換回路と、
   前記第１電圧変換回路および前記第２電圧変換回路の動作を制御する制御部と、を備え、
   前記第１電圧変換回路と前記第２電圧変換回路とが並列に接続された電圧変換装置において、
   前記第１電圧変換回路および前記第２電圧変換回路は、それぞれ、フルブリッジ回路を構成する４つのスイッチング素子を有し、
   前記それぞれのフルブリッジ回路は、一部のスイッチング素子のみがスイッチング動作を行うことでハーフブリッジ回路として動作し、
   前記制御部は、
   前記負荷が一定容量以上の大負荷である状態下では、前記第１電圧変換回路および前記第２電圧変換回路の双方のフルブリッジ回路を動作させ、
   前記負荷が一定容量未満の小負荷である状態下では、前記第１電圧変換回路および前記第２電圧変換回路の一方のフルブリッジ回路をハーフブリッジ回路として動作させ、
   前記負荷が大負荷から小負荷へ切り替わる過程で、
   前記第１電圧変換回路および前記第２電圧変換回路の一方のフルブリッジ回路の動作を維持したまま、他方のフルブリッジ回路をハーフブリッジ回路として動作させる第１遷移状態、
   前記第１電圧変換回路および前記第２電圧変換回路の一方の動作を停止させるとともに、他方のフルブリッジ回路のみを動作させる第２遷移状態、
   前記第１電圧変換回路および前記第２電圧変換回路の双方のフルブリッジ回路を、ハーフブリッジ回路として動作させる第３遷移状態、
   の少なくとも１つの遷移状態を経る、ことを特徴とする電圧変換装置。
2. 直流電源と負荷との間に設けられる電圧変換装置であって、
   前記直流電源の電圧を所定レベルの電圧に変換する第１電圧変換回路と、
   前記直流電源の電圧を所定レベルの電圧に変換する第２電圧変換回路と、
   前記第１電圧変換回路および前記第２電圧変換回路の動作を制御する制御部と、を備え、
   前記第１電圧変換回路と前記第２電圧変換回路とが並列に接続された電圧変換装置において、
   前記第１電圧変換回路および前記第２電圧変換回路は、それぞれ、フルブリッジ回路を構成する４つのスイッチング素子を有し、
   前記それぞれのフルブリッジ回路は、一部のスイッチング素子のみがスイッチング動作を行うことでフォワード回路として動作し、
   前記制御部は、
   前記負荷が一定容量以上の大負荷である状態下では、前記第１電圧変換回路および前記第２電圧変換回路の双方のフルブリッジ回路を動作させ、
   前記負荷が一定容量未満の小負荷である状態下では、前記第１電圧変換回路および前記第２電圧変換回路の一方のフルブリッジ回路をフォワード回路として動作させ、
   前記負荷が前記大負荷から前記小負荷へ切り替わる過程で、
   前記第１電圧変換回路および前記第２電圧変換回路の一方のフルブリッジ回路の動作を維持したまま、他方のフルブリッジ回路をフォワード回路として動作させる第１遷移状態、
   前記第１電圧変換回路および前記第２電圧変換回路の一方の動作を停止させるとともに、他方のフルブリッジ回路のみを動作させる第２遷移状態、
   前記第１電圧変換回路および前記第２電圧変換回路の双方のフルブリッジ回路を、フォワード回路として動作させる第３遷移状態、
   の少なくとも１つの遷移状態を経る、ことを特徴とする電圧変換装置。
3. 請求項１または請求項２に記載の電圧変換装置において、
   前記第１遷移状態から前記第２遷移状態へ遷移し、前記第２遷移状態から前記第３遷移状態へ遷移する、ことを特徴とする電圧変換装置。
4. 請求項１ないし請求項３のいずれかに記載の電圧変換装置において、
   前記第１電圧変換回路で全てのスイッチング素子がスイッチング動作を行うフルブリッジ動作が行われた累積回数と、前記第２電圧変換回路で前記フルブリッジ動作が行われた累積回数とを記録する、動作状態記録部をさらに備え、
   前記制御部は、前記動作状態記録部に記録されている、前記第１電圧変換回路における前記累積回数と、前記第２電圧変換回路における前記累積回数との差が一定値を超えると、前記各電圧変換回路のフルブリッジ動作の回数を均等化するための均等化処理を実行する、ことを特徴とする電圧変換装置。
5. 請求項４に記載の電圧変換装置において、
   前記動作状態記録部は、前記フルブリッジ動作が行われた累積回数に代えて、前記フルブリッジ動作が行われた累積時間を記録し、
   前記制御部は、前記動作状態記録部に記録されている、前記第１電圧変換回路における前記累積時間と、前記第２電圧変換回路における前記累積時間との差が一定値を超えると、前記各電圧変換回路のフルブリッジ動作の時間を均等化するための均等化処理を実行する、ことを特徴とする電圧変換装置。

Images