JP2018049898A5 - - Google Patents

Download PDF

Info

Publication number
JP2018049898A5
JP2018049898A5 JP2016183763A JP2016183763A JP2018049898A5 JP 2018049898 A5 JP2018049898 A5 JP 2018049898A5 JP 2016183763 A JP2016183763 A JP 2016183763A JP 2016183763 A JP2016183763 A JP 2016183763A JP 2018049898 A5 JP2018049898 A5 JP 2018049898A5
Authority
JP
Japan
Prior art keywords
metal
metal element
processing chamber
substrate
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016183763A
Other languages
English (en)
Other versions
JP6548622B2 (ja
JP2018049898A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2016183763A priority Critical patent/JP6548622B2/ja
Priority claimed from JP2016183763A external-priority patent/JP6548622B2/ja
Priority to US15/673,121 priority patent/US9970107B2/en
Priority to CN201710702298.4A priority patent/CN107863289B/zh
Publication of JP2018049898A publication Critical patent/JP2018049898A/ja
Publication of JP2018049898A5 publication Critical patent/JP2018049898A5/ja
Application granted granted Critical
Publication of JP6548622B2 publication Critical patent/JP6548622B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (12)

  1. (a)処理室内に収容された基板に対して、第1の金属元素を含む第1の金属含有ガスを供給する工程と、
    (b)前記処理室から前記第1の金属含有ガスを除去する工程と、
    (c)前記基板に対して、反応ガスを供給する工程と、
    (d)前記処理室から前記反応ガスを除去する工程と、
    を有し、前記(a)〜(d)を複数回繰り返して、前記第1の金属元素を含む第1の金属層を形成する工程と、
    (e)前記処理室内に収容された前記第1の金属層が形成された基板に対して、前記第1の金属元素より酸素との結合が強い性質を有する第2の金属元素を含む第2の金属含有ガスを供給する工程と、
    (f)前記処理室から前記第2の金属含有ガスを除去する工程と、
    (g)前記基板に対して、前記反応ガスを供給する工程と、
    (h)前記処理室から前記反応ガスを除去する工程と、
    を有し、前記(e)〜(h)を1回行って、前記第1の金属層上に、直接、前記第2の金属元素を含む第2の金属層を形成する工程と、
    を有し、前記第1の金属層を形成する工程と、前記第2の金属層を形成する工程と、を複数回繰り返して、前記第1の金属元素および前記第2の金属元素を含み、前記第1の金属層より仕事関数が高く、かつ酸素との結合が強い導電膜を前記基板上に形成する工程を有する半導体装置の製造方法。
  2. 前記導電膜は、前記第2の金属元素の3結合以内に前記第1の金属元素が配置されるよう組成される請求項1に記載の半導体装置の製造方法。
  3. 前記第1の金属元素はチタンであり、第2の金属元素はタングステンである請求項1または2に記載の半導体装置の製造方法。
  4. 前記第1の金属含有ガスおよび前記第2の金属含有ガスはハロゲン化物であって、前記反応ガスは窒化ガスであり、前記導電膜は金属窒化膜である請求項1乃至3のいずれか一項に記載の半導体装置の製造方法。
  5. 前記(a)〜(d)を10〜80回繰り返して行う請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
  6. 前記(a)〜(d)を10〜15回繰り返して行う請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
  7. 前記(a)〜(d)を行う回数は、前記導電膜に含まれる前記第1の金属元素と前記第2の金属元素が1:1となるような回数である請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。
  8. 前記第2の金属層を形成する工程では、前記(e)の前に、前記処理室内に収容された前記第1の金属層が形成された基板に対して、還元ガスを供給する工程と、前記処理室から前記還元ガスを除去する工程と、を行う請求項1乃至7のいずれか一項に記載の半導体装置の製造方法。
  9. 前記還元ガスはモノシラン、ジボラン、ジシランのいずれである請求項8に記載の半導体装置の製造方法。
  10. (a)処理室内に収容された基板に対して、第1の金属元素を含む第1の金属含有ガスを供給する工程と、
    (b)前記処理室から前記第1の金属含有ガスを除去する工程と、
    (c)前記基板に対して、反応ガスを供給する工程と、
    (d)前記処理室から前記反応ガスを除去する工程と、
    を有し、前記(a)〜(d)を複数回繰り返して、前記第1の金属元素を含む第1の金属層を形成する工程と、
    (e)前記処理室内に収容された前記第1の金属層が形成された基板に対して、前記第1の金属元素より酸素との結合が強い性質を有する第2の金属元素を含む第2の金属含有ガスを供給する工程と、
    (f)前記処理室から前記第2の金属含有ガスを除去する工程と、
    (g)前記基板に対して、前記反応ガスを供給する工程と、
    (h)前記処理室から前記反応ガスを除去する工程と、
    を有し、前記(e)〜(h)を、前記第2の金属元素の3結合以内に前記第1の金属元素が配置されるよう複数回繰り返して、前記第1の金属層上に、直接、前記第2の金属元素を含む第2の金属層を形成する工程と、
    を有し、前記第1の金属層を形成する工程と、前記第2の金属層を形成する工程と、を複数回繰り返して、前記第1の金属元素および前記第2の金属元素を含み、前記第1の金属層より仕事関数が高く、かつ酸素との結合が強い導電膜を前記基板上に形成する工程を有する半導体装置の製造方法。
  11. 基板を収容する処理室と、
    前記基板に対して、第1の金属元素を含む第1の金属含有ガス、前記第1の金属元素より酸素との結合が強い性質を有する第2の金属元素を含む第2の金属含有ガス、反応ガスを供給するガス供給系と、
    前記処理室を排気する排気系と、
    (a)前記処理室内に収容された基板に対して、前記第1の金属含有ガスを供給する処理と、
    (b)前記処理室から前記第1の金属含有ガスを除去する処理と、
    (c)前記基板に対して、前記反応ガスを供給する処理と、
    (d)前記処理室から前記反応ガスを除去する処理と、を有し、
    前記(a)〜(d)を複数回繰り返して、前記第1の金属元素を含む第1の金属層を形成する処理と、
    (e)前記処理室内に収容された前記第1の金属層が形成された基板に対して、前記第2の金属含有ガスを供給する処理と、
    (f)前記処理室から前記第2の金属含有ガスを除去する処理と、
    (g)前記基板に対して、前記反応ガスを供給する処理と、
    (h)前記処理室から前記反応ガスを除去する処理と、
    を有し、
    前記(e)〜(h)を1回行って、前記第1の金属層上に、直接、前記第2の金属元素を含む第2の金属層を形成する処理と、を有し、前記第1の金属層を形成する処理と、前記第2の金属層を形成する処理と、を複数回繰り返して、前記第1の金属元素および前記第2の金属元素を含み、前記第1の金属層より仕事関数が高く、かつ酸素との結合が強い導電膜を前記基板上に形成する処理を行うよう前記ガス供給系および前記排気系を制御する制御系と、
    を有する基板処理装置。
  12. (a)基板処理装置の処理室内に収容された基板に対して、第1の金属元素を含む第1の金属含有ガスを供給する手順と、
    (b)前記処理室から前記第1の金属含有ガスを除去する手順と、
    (c)前記基板に対して、反応ガスを供給する手順と、
    (d)前記処理室から前記反応ガスを除去する手順と、
    を有し、前記(a)〜(d)を複数回繰り返して、前記第1の金属元素を含む第1の金属層を形成する手順と、
    (e)前記処理室内に収容された前記第1の金属層が形成された基板に対して、前記第1の金属元素より酸素との結合が強い性質を有する第2の金属元素を含む第2の金属含有ガスを供給する手順と、
    (f)前記処理室から前記第2の金属含有ガスを除去する手順と、
    (g)前記基板に対して、前記反応ガスを供給する手順と、
    (h)前記処理室から前記反応ガスを除去する手順と、
    を有し、前記(e)〜(h)を1回行って、前記第1の金属層上に、直接、前記第2の金属元素を含む第2の金属層を形成する手順と、
    を有し、前記第1の金属層を形成する手順と、前記第2の金属層を形成する手順と、を複数回繰り返して、前記第1の金属元素および前記第2の金属元素を含み、前記第1の金属層より仕事関数が高く、かつ酸素との結合が強い導電膜を前記基板上に形成する手順をコンピュータにより前記基板処理装置に実行させるプログラム。
JP2016183763A 2016-09-21 2016-09-21 半導体装置の製造方法、基板処理装置及びプログラム Active JP6548622B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016183763A JP6548622B2 (ja) 2016-09-21 2016-09-21 半導体装置の製造方法、基板処理装置及びプログラム
US15/673,121 US9970107B2 (en) 2016-09-21 2017-08-09 Method of manufacturing semiconductor device
CN201710702298.4A CN107863289B (zh) 2016-09-21 2017-08-16 半导体装置的制造方法、基板处理装置和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016183763A JP6548622B2 (ja) 2016-09-21 2016-09-21 半導体装置の製造方法、基板処理装置及びプログラム

Publications (3)

Publication Number Publication Date
JP2018049898A JP2018049898A (ja) 2018-03-29
JP2018049898A5 true JP2018049898A5 (ja) 2018-11-01
JP6548622B2 JP6548622B2 (ja) 2019-07-24

Family

ID=61618435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016183763A Active JP6548622B2 (ja) 2016-09-21 2016-09-21 半導体装置の製造方法、基板処理装置及びプログラム

Country Status (3)

Country Link
US (1) US9970107B2 (ja)
JP (1) JP6548622B2 (ja)
CN (1) CN107863289B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7515402B2 (ja) * 2018-04-19 2024-07-12 アプライド マテリアルズ インコーポレイテッド 気相堆積によるp-金属仕事関数膜の仕事関数の調整
US11152207B2 (en) * 2018-07-26 2021-10-19 Tokyo Electron Limited Method of forming titanium nitride films with (200) crystallographic texture
WO2020054299A1 (ja) * 2018-09-14 2020-03-19 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置及び記録媒体
JP7229266B2 (ja) * 2018-09-20 2023-02-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム
WO2022130559A1 (ja) 2020-12-17 2022-06-23 株式会社Kokusai Electric 半導体装置の製造方法、プログラム及び基板処理装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI119941B (fi) * 1999-10-15 2009-05-15 Asm Int Menetelmä nanolaminaattien valmistamiseksi
JPH11138996A (ja) * 1997-11-12 1999-05-25 Toyota Central Res & Dev Lab Inc 記憶部材
US6642131B2 (en) * 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
KR100924055B1 (ko) * 2005-02-17 2009-10-27 가부시키가이샤 히다치 고쿠사이 덴키 반도체 디바이스의 제조 방법 및 기판 처리 장치
US7084060B1 (en) * 2005-05-04 2006-08-01 International Business Machines Corporation Forming capping layer over metal wire structure using selective atomic layer deposition
US20070284677A1 (en) * 2006-06-08 2007-12-13 Weng Chang Metal oxynitride gate
KR20090036850A (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 플래시 메모리 소자 및 그 제조 방법
JP5774822B2 (ja) 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
CN102064133B (zh) * 2009-11-11 2013-03-27 中国科学院微电子研究所 一种制造半导体器件的方法
JP5719138B2 (ja) * 2009-12-22 2015-05-13 株式会社日立国際電気 半導体装置の製造方法および基板処理方法
US9472637B2 (en) * 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
JP2012059833A (ja) * 2010-09-07 2012-03-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5702584B2 (ja) * 2010-11-30 2015-04-15 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
CN104124164B (zh) * 2013-04-27 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法
US20140327139A1 (en) * 2013-05-02 2014-11-06 Globalfoundries Inc. Contact liner and methods of fabrication thereof
JP5864503B2 (ja) * 2013-09-30 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6336866B2 (ja) * 2013-10-23 2018-06-06 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
JP6164775B2 (ja) * 2014-08-21 2017-07-19 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
CN105428361B (zh) * 2014-09-19 2019-02-01 中国科学院微电子研究所 Cmos器件及其制造方法
JP2016072454A (ja) * 2014-09-30 2016-05-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5944549B2 (ja) * 2015-03-25 2016-07-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および半導体装置
US9418853B1 (en) * 2015-04-21 2016-08-16 United Microelectronics Corp. Method for forming a stacked layer structure

Similar Documents

Publication Publication Date Title
JP2018049898A5 (ja)
JP2015193864A5 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018166142A5 (ja)
JP2014208883A5 (ja)
JP2015138913A5 (ja)
JP2015053445A5 (ja)
JP2011006782A5 (ja)
JP4918452B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP2016066794A5 (ja)
JP2007115797A5 (ja)
JP2015111668A5 (ja)
JP2010251760A5 (ja)
JP2015159282A5 (ja) 半導体基板を処理する方法
JP6656103B2 (ja) 窒化膜の成膜方法および成膜装置
JP2017008412A5 (ja)
JP2015070177A5 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2014165395A5 (ja)
JP2016197680A5 (ja)
JP2015162544A5 (ja)
JP2016131210A5 (ja)
JP2016058676A5 (ja)
JP2019114692A5 (ja)
JP2014175509A5 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2021106216A (ja) 膜形成方法及びシステム
JPWO2022138599A5 (ja)