JP2018037533A - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2018037533A JP2018037533A JP2016169815A JP2016169815A JP2018037533A JP 2018037533 A JP2018037533 A JP 2018037533A JP 2016169815 A JP2016169815 A JP 2016169815A JP 2016169815 A JP2016169815 A JP 2016169815A JP 2018037533 A JP2018037533 A JP 2018037533A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial film
- film
- film thickness
- type
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 16
- 238000005468 ion implantation Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 238000004566 IR spectroscopy Methods 0.000 claims 5
- 238000006243 chemical reaction Methods 0.000 claims 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000003763 carbonization Methods 0.000 claims 1
- 239000012528 membrane Substances 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 154
- 239000002356 single layer Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 235
- 238000005259 measurement Methods 0.000 description 40
- 238000005033 Fourier transform infrared spectroscopy Methods 0.000 description 23
- 239000010409 thin film Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 230000001678 irradiating effect Effects 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
- G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
- G01B11/0625—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of absorption or reflection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
- G01B11/06—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
- G01B11/0616—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
- G01B11/0675—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
第1実施形態について説明する。本実施形態にかかるSiC半導体装置は、図1に示すように、MOSFETが形成されたものである。MOSFETは、SiC半導体装置のうちのセル領域に形成されており、そのセル領域を囲むように外周耐圧構造が形成されることでSiC半導体装置が構成されているが、ここではMOSFETのみ図示してある。
まず、半導体基板として、n+型基板1を用意する。そして、このn+型基板1の主表面上にSiCからなるn-型ドリフト層2、p型ベース領域3およびn+型ソース領域4を順にエピタキシャル成長させる。このとき、n-型ドリフト層2、p型ベース領域3およびn+型ソース領域4を成膜する際に、それぞれの膜厚を計測する工程を行っている。
次に、n+型ソース領域4の表面に図示しないマスクを配置し、マスクのうちのp型ディープ層5の形成予定領域を開口させる。そして、マスクを用いてRIE(Reactive Ion Etching)などの異方性エッチングを行うことにより、所定幅のトレンチ5aを形成する。
マスクを除去した後、p型層50を成膜する。このとき、埋込エピにより、トレンチ5a内にp型層50が埋め込まれることになるが、トレンチ5aを幅が狭いライン状で形成していることから、トレンチ5a内にp型層50を確実に埋め込むことが可能になる。
ドライエッチングによってp型層50のうちn+型ソース領域4の表面より上に形成された部分が取り除かれるようにエッチバックする。これにより、p型ディープ層5が形成される。
n+型ソース領域4などの上に図示しないマスクを形成したのち、マスクのうちのゲートトレンチ6の形成予定領域を開口させる。そして、マスクを用いてRIEなどの異方性エッチングを行うことで、ゲートトレンチ6を形成する。
マスクを除去した後、例えば熱酸化を行うことによって、ゲート絶縁膜7を形成し、ゲート絶縁膜7によってゲートトレンチ6の内壁面上およびn+型ソース領域4の表面上を覆う。そして、p型不純物もしくはn型不純物がドープされたPoly−Siをデポジションした後、これをエッチバックし、少なくともゲートトレンチ6内にPoly−Siを残すことでゲート電極8を形成する。
ゲート電極8およびゲート絶縁膜7の表面を覆うように、例えば酸化膜などによって構成される層間絶縁膜10を形成する。そして、層間絶縁膜10の表面上に図示しないマスクを形成したのち、マスクのうち各ゲート電極8の間に位置する部分、つまりp型ディープ層5と対応する部分およびその近傍を開口させる。この後、マスクを用いて層間絶縁膜10をパターニングすることでp型ディープ層5およびn+型ソース領域4を露出させるコンタクトホールを形成する。
層間絶縁膜10の表面上に例えば複数の金属の積層構造により構成される電極材料を形成する。そして、電極材料をパターニングすることで、ソース電極9を形成する。
第2実施形態について説明する。本実施形態は、第1実施形態に対して膜厚測定の対象を変更したものであり、その他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
第3実施形態について説明する。本実施形態は、第1実施形態に対して膜厚測定の前にイオン注入層が形成されている点が異なっているがその他については第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
2 n-型ドリフト層
3 p型ベース領域
4 n+型ソース領域
5 p型ディープ層
5a トレンチ
6 ゲートトレンチ
7 ゲート絶縁膜
8 ゲート電極
50 p型層
Claims (10)
- 炭化珪素にて形成された下地層(1)上に、4〜14μmの厚みの第1エピタキシャル膜(2)が形成された構造を用意することと、
前記第1エピタキシャル膜の表面側から赤外光を照射し、前記第1エピタキシャル膜と前記下地層との界面からの反射光と前記第1エピタキシャル膜の表面からの反射光とに基づいて、フーリエ変換赤外分光法によって前記第1エピタキシャル膜の膜厚となる第1膜厚(T1)を測定することと、
前記第1エピタキシャル膜の上に0.5〜2.0μmの厚みの第2エピタキシャル膜(3)を形成することと、
前記第2エピタキシャル膜の表面側から赤外光を照射し、前記第1エピタキシャル膜と前記下地層との界面からの反射光と前記第2エピタキシャル膜の表面からの反射光とに基づいて、フーリエ変換赤外分光法によって前記第1エピタキシャル膜と前記第2エピタキシャル膜の合計膜厚となる第2膜厚(T2)を測定することと、
前記第2膜厚から前記第1膜厚を差し引くことで前記第2エピタキシャル膜の膜厚を算出し、該第2エピタキシャル膜の膜厚を制御することと、を含む炭化珪素半導体装置の製造方法。 - 前記第1エピタキシャル膜に対してイオン注入を行うことでイオン注入層(5b)を形成することを含み、
前記イオン注入層を形成することの後に、前記第2エピタキシャル膜を形成することを行う請求項1に記載の炭化珪素半導体装置の製造方法。 - 前記第1エピタキシャル膜が形成された構造を用意することとして、前記下地層として、第1または第2導電型の基板(1)を用い、該基板の上に前記第1エピタキシャル膜として、前記基板よりも低不純物濃度とされる第1導電型のドリフト層(2)を形成することと、
前記第2エピタキシャル膜を形成することとして、前記ドリフト層の上に第2導電型のベース領域(3)を形成することと、
前記ベース領域の上層部に、前記ドリフト層よりも高不純物濃度の第1導電型の炭化珪素で構成されるソース領域(4)を形成することと、
前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ(6)と、該ゲートトレンチの内壁面に形成されるゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されるゲート電極(8)と、を有して構成されるトレンチゲート構造を形成することと、
前記ソース領域および前記ベース領域に電気的に接続されるソース電極(9)を形成することと、
前記基板の裏面側に、ドレイン電極(11)を形成することと、を含んでいる請求項1または2に記載の炭化珪素半導体装置の製造方法。 - 前記ソース領域を形成することは、前記ベース領域の上に前記ソース領域をエピタキシャル成長させることであり、
前記ソース領域を第3エピタキシャル膜として、
前記第3エピタキシャル膜の表面側から赤外光を照射し、前記第1エピタキシャル膜と前記下地層との界面からの反射光と前記第3エピタキシャル膜の表面からの反射光とに基づいて、フーリエ変換赤外分光法によって前記第1エピタキシャル膜と前記第2エピタキシャル膜および前記第3エピタキシャル膜の合計膜厚となる第3膜厚(T3)を測定することと、
前記第3膜厚から前記第2膜厚を差し引くことで前記第3エピタキシャル膜の膜厚を算出することと、を含む請求項3に記載の炭化珪素半導体装置の製造方法。 - 炭化珪素にて形成された下地層(1)上に、4〜14μmの厚みの第1エピタキシャル膜(2〜4)が形成された構造を用意することと、
前記第1エピタキシャル膜の表面側から赤外光を照射し、前記第1エピタキシャル膜と前記下地層との界面からの反射光と前記第1エピタキシャル膜の表面からの反射光とに基づいて、フーリエ変換赤外分光法によって前記第1エピタキシャル膜の膜厚となる第1膜厚(T3)を測定することと、
前記第1エピタキシャル膜の上に0.5〜2.0μmの厚みの第2エピタキシャル膜(50)を成長させることと、
前記第2エピタキシャル膜の表面側から赤外光を照射し、前記第1エピタキシャル膜と前記下地層との界面からの反射光と前記第2エピタキシャル膜の表面からの反射光とに基づいて、フーリエ変換赤外分光法によって前記第1エピタキシャル膜と前記第2エピタキシャル膜の合計膜厚となる第2膜厚(T4)を測定することと、
前記第2膜厚から前記第1膜厚を差し引くことで前記第2エピタキシャル膜の膜厚を算出することと、
算出された膜厚分、前記第2エピタキシャル膜をエッチバックして除去することと、を含む炭化珪素半導体装置の製造方法。 - 前記第2エピタキシャル膜を成長させることの前に、前記第1エピタキシャル膜に対してトレンチ(5a)を形成することを含み、前記第2エピタキシャル膜を成長させることでは前記トレンチ内に前記第2エピタキシャル膜を埋め込み、
前記第2エピタキシャル膜をエッチバックして除去することでは、算出された膜厚分、前記第2エピタキシャル膜をエッチバックして除去することで、前記トレンチ内にのみ第2エピタキシャル膜を残す請求項5に記載の炭化珪素半導体装置の製造方法。 - 前記第1エピタキシャル膜が形成された構造を用意することとして、前記下地層として、第1または第2導電型の基板(1)を用い、該基板の上に前記第1エピタキシャル膜として、前記基板よりも低不純物濃度とされる第1導電型のドリフト層(2)と、第2導電型のベース領域(3)と、前記ドリフト層よりも高不純物濃度の第1導電型の炭化珪素で構成されるソース領域(4)とを順にエピタキシャル成長させることを含み、
前記トレンチを形成することとして、前記ソース領域から前記ベース領域を貫通して前記ドリフト層に達するように前記トレンチを形成し、
前記第2エピタキシャル膜を成長させることとして、前記第二エピタキシャル膜として第2導電型層(50)をエピタキシャル成長させたのち、前記エッチバックして除去することとして、前記トレンチ内に前記第2導電型層を残すことで第2導電型のディープ層(5)を形成することを含み、
さらに、前記ソース領域の表面から前記ベース領域よりも深いゲートトレンチ(6)と、該ゲートトレンチの内壁面に形成されるゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されるゲート電極(8)と、を有して構成されるトレンチゲート構造を形成することと、
前記ソース領域および前記ベース領域に電気的に接続されるソース電極(9)を形成することと、
前記基板の裏面側に、ドレイン電極(11)を形成することと、を含んでいる請求項6に記載の炭化珪素半導体装置の製造方法。 - 下地層を構成する第1または第2導電型の炭化珪素にて構成された基板(1)と、
前記基板の上に形成され、第1導電型の炭化珪素のエピタキシャル膜によって構成されたドリフト層(2)と、
前記ドリフト層(2)の上に形成され、第2導電型の炭化珪素のエピタキシャル膜によって構成されたベース領域(3)と、
前記ベース領域の上層部に形成され、前記ドリフト層よりも高不純物濃度の第1導電型の炭化珪素で構成されたソース領域(4)と、
前記ソース領域の表面から前記ベース領域よりも深くまで形成されたゲートトレンチ(6)内に形成され、該ゲートトレンチの内壁面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、を有して構成されたトレンチゲート構造と、
前記ソース領域に電気的に接続されるソース電極(9)と、
前記基板の裏面と電気的に接続されるドレイン電極(11)とを有する縦型MOSFETを備え、
前記ドリフト層の膜厚が5〜14μmとされていると共に前記ベース領域の膜厚が0.5〜2.0μmとされ、前記ゲートトレンチの前記ベース領域の底部からの突き出し量が0.2〜0.4μmとされている炭化珪素半導体装置。 - 前記ソース領域がエピタキシャル膜によって構成されており、前記ドリフト層と前記ベース領域および前記ソース領域の合計膜厚(T3)が5〜16μmとされている請求項8に記載の炭化珪素半導体装置。
- 前記ドリフト層には、前記ゲートトレンチよりも深いトレンチ(5a)が形成されており、該トレンチ内に第2導電型のディープ層(5)が配置されている請求項8または9に記載の炭化珪素半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016169815A JP6658406B2 (ja) | 2016-08-31 | 2016-08-31 | 炭化珪素半導体装置の製造方法 |
PCT/JP2017/030407 WO2018043300A1 (ja) | 2016-08-31 | 2017-08-24 | 炭化珪素半導体装置およびその製造方法 |
US16/278,314 US10790201B2 (en) | 2016-08-31 | 2019-02-18 | Silicon carbide semiconductor device and method of manufacturing the same |
US16/997,210 US11049966B2 (en) | 2016-08-31 | 2020-08-19 | Silicon carbide semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016169815A JP6658406B2 (ja) | 2016-08-31 | 2016-08-31 | 炭化珪素半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018037533A true JP2018037533A (ja) | 2018-03-08 |
JP6658406B2 JP6658406B2 (ja) | 2020-03-04 |
Family
ID=61301813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016169815A Active JP6658406B2 (ja) | 2016-08-31 | 2016-08-31 | 炭化珪素半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10790201B2 (ja) |
JP (1) | JP6658406B2 (ja) |
WO (1) | WO2018043300A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7501303B2 (ja) | 2020-10-16 | 2024-06-18 | 株式会社デンソー | 加工ウェハ、加工ウェハの製造方法、および、炭化珪素半導体装置の製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7302286B2 (ja) * | 2019-05-23 | 2023-07-04 | 富士電機株式会社 | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223715A (ja) * | 1997-02-06 | 1998-08-21 | Toshiba Ceramics Co Ltd | 多層エピタキシャルウェーハのエピ膜厚の測定方法 |
JP2003065724A (ja) * | 2001-08-29 | 2003-03-05 | Shin Etsu Handotai Co Ltd | Ftir法による膜厚測定方法および半導体ウェーハの製造方法 |
JP2009302133A (ja) * | 2008-06-10 | 2009-12-24 | Sumco Corp | 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ |
JP2013038308A (ja) * | 2011-08-10 | 2013-02-21 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2014236189A (ja) * | 2013-06-05 | 2014-12-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2015072999A (ja) * | 2013-10-02 | 2015-04-16 | 株式会社デンソー | 炭化珪素半導体装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3158973B2 (ja) * | 1995-07-20 | 2001-04-23 | 富士電機株式会社 | 炭化けい素縦型fet |
JP3908472B2 (ja) * | 2001-03-13 | 2007-04-25 | 株式会社東芝 | 膜厚測定方法及び段差測定方法 |
JP2008016747A (ja) * | 2006-07-10 | 2008-01-24 | Fuji Electric Holdings Co Ltd | トレンチmos型炭化珪素半導体装置およびその製造方法 |
JP2009088223A (ja) * | 2007-09-28 | 2009-04-23 | Hitachi Cable Ltd | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 |
JP2009267159A (ja) * | 2008-04-25 | 2009-11-12 | Sumco Techxiv株式会社 | 半導体ウェーハの製造装置及び方法 |
JP5510309B2 (ja) * | 2010-12-22 | 2014-06-04 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
US8917398B2 (en) * | 2011-08-28 | 2014-12-23 | G & D Innovative Analysis Ltd. | Method and apparatus for supervision of optical material production |
JP5884357B2 (ja) * | 2011-09-22 | 2016-03-15 | 株式会社デンソー | 炭化珪素半導体装置 |
CN103890539B (zh) | 2011-10-26 | 2016-05-25 | 三菱电机株式会社 | 膜厚测定方法 |
JP2013145770A (ja) * | 2012-01-13 | 2013-07-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
US9087894B2 (en) * | 2012-02-10 | 2015-07-21 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the device |
JP6299102B2 (ja) * | 2012-08-07 | 2018-03-28 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP6112712B2 (ja) * | 2013-03-27 | 2017-04-12 | 国立研究開発法人産業技術総合研究所 | 炭化珪素エピタキシャルウエハの製造方法 |
JP6127748B2 (ja) * | 2013-06-10 | 2017-05-17 | 株式会社Sumco | エピタキシャルウェーハの製造方法 |
WO2016018278A1 (en) * | 2014-07-30 | 2016-02-04 | Halliburton Energy Services, Inc. | In-situ analysis of ice using surface acoustic wave spectroscopy |
JPWO2016059670A1 (ja) * | 2014-10-14 | 2017-04-27 | 三菱電機株式会社 | 炭化珪素エピタキシャルウエハの製造方法 |
JP6478884B2 (ja) * | 2015-09-11 | 2019-03-06 | 株式会社東芝 | 半導体装置 |
WO2017104751A1 (ja) * | 2015-12-18 | 2017-06-22 | 富士電機株式会社 | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 |
JP6708954B2 (ja) * | 2016-03-31 | 2020-06-10 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
DE112018006921T5 (de) * | 2018-01-22 | 2020-10-01 | Sumitomo Electric Industries, Ltd. | Siliziumkarbid-Halbleiterbauelement |
-
2016
- 2016-08-31 JP JP2016169815A patent/JP6658406B2/ja active Active
-
2017
- 2017-08-24 WO PCT/JP2017/030407 patent/WO2018043300A1/ja active Application Filing
-
2019
- 2019-02-18 US US16/278,314 patent/US10790201B2/en active Active
-
2020
- 2020-08-19 US US16/997,210 patent/US11049966B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223715A (ja) * | 1997-02-06 | 1998-08-21 | Toshiba Ceramics Co Ltd | 多層エピタキシャルウェーハのエピ膜厚の測定方法 |
JP2003065724A (ja) * | 2001-08-29 | 2003-03-05 | Shin Etsu Handotai Co Ltd | Ftir法による膜厚測定方法および半導体ウェーハの製造方法 |
JP2009302133A (ja) * | 2008-06-10 | 2009-12-24 | Sumco Corp | 膜厚測定方法、エピタキシャルウェーハの製造方法、および、エピタキシャルウェーハ |
JP2013038308A (ja) * | 2011-08-10 | 2013-02-21 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
JP2014236189A (ja) * | 2013-06-05 | 2014-12-15 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP2015072999A (ja) * | 2013-10-02 | 2015-04-16 | 株式会社デンソー | 炭化珪素半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7501303B2 (ja) | 2020-10-16 | 2024-06-18 | 株式会社デンソー | 加工ウェハ、加工ウェハの製造方法、および、炭化珪素半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US10790201B2 (en) | 2020-09-29 |
US20190181239A1 (en) | 2019-06-13 |
WO2018043300A1 (ja) | 2018-03-08 |
US11049966B2 (en) | 2021-06-29 |
US20200381313A1 (en) | 2020-12-03 |
JP6658406B2 (ja) | 2020-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6354525B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6179409B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5894383B2 (ja) | 半導体装置およびその製造方法 | |
CN110050349B (zh) | 碳化硅半导体装置及其制造方法 | |
JP5572924B2 (ja) | 半導体装置の製造方法 | |
US9379187B2 (en) | Vertically-conducting trench MOSFET | |
US9520435B2 (en) | Image sensor illuminated and connected on its back side | |
US10879106B2 (en) | Apparatus with overlapping deep trench and shallow trench and method of fabricating the same with low defect density | |
US11049966B2 (en) | Silicon carbide semiconductor device and method of manufacturing the same | |
JP5568856B2 (ja) | 半導体装置の製造方法 | |
TWI434362B (zh) | 金屬氧化物半導體測試結構、其形成方法以及用於進行晶圓驗收測試之方法 | |
US11967564B2 (en) | Method for manufacturing semiconductor device | |
JP2016086002A (ja) | 半導体装置及びその製造方法 | |
JP2012199468A (ja) | 半導体装置の製造方法 | |
JP5397402B2 (ja) | 半導体素子の製造方法 | |
JP2019062126A (ja) | 炭化珪素半導体装置 | |
JP5724997B2 (ja) | スーパージャンクション構造の縦型mosfetを有する半導体装置の製造方法 | |
CN114600251A (zh) | 碳化硅半导体装置及其制造方法 | |
JP2015138884A (ja) | 半導体装置の製造方法 | |
JP5721868B2 (ja) | 半導体装置およびその製造方法 | |
JP2006060184A (ja) | 半導体装置の製造方法 | |
JP5817138B2 (ja) | 半導体装置の製造方法 | |
US20170077227A1 (en) | Needle Field Plate MOSFET with Mesa Contacts and Conductive Posts | |
US20130168676A1 (en) | Super-Junction Structure of Semiconductor Device and Method of Forming the Same | |
JP2020098836A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200120 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6658406 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |