JP2018029138A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018029138A JP2018029138A JP2016160767A JP2016160767A JP2018029138A JP 2018029138 A JP2018029138 A JP 2018029138A JP 2016160767 A JP2016160767 A JP 2016160767A JP 2016160767 A JP2016160767 A JP 2016160767A JP 2018029138 A JP2018029138 A JP 2018029138A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- bump
- groove
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
1) 半導体チップと、該半導体チップがバンプを介してフリップチップ実装により接続されたリードフレームとを前記リードフレームの少なくとも一部を露出させた状態で全体を樹脂で一体的に封止した半導体装置であって、
前記リードフレームは前記半導体チップに相対向する面に溝を有するとともに、前記バンプは前記溝を跨いで前記リードフレームに接着されていること。
前記溝は、異なる複数の方向に伸びて前記リードフレームの面に形成したものであること。
前記溝はその終端が、前記リードフレームの各端面の内側に在るように形成したこと。
前記溝は、中心部に向かって次第に深くなるように形成したこと。
前記溝は、前記バンプに対し、前記リードフレームの最端部に形成され、前記バンプが跨ることなく前記バンプを取囲むように形成した部分も有すること。
前記バンプは半田バンプであること。
図2に示すように、リードフレーム3は半導体チップ1に相対向する面にリードフレーム3の幅方向に伸びる一本の溝10を有する。また、バンプ6は溝10を跨いでリードフレーム3に接着されている。ここで、バンプ6は半田バンプを良好に適用し得る。
リードフレーム3に形成する溝の形状は、直線的に延びるものに限定する必要はない。また、その本数も一本に限定するものではない。すなわち、本発明の実施形態に係る半導体装置のリードフレームに形成される溝は、異なる複数の方向に伸びてリードフレームの面に形成したものであればよい。ここで、「異なる複数の方向」とは、必ずしも直交する必要はなく、したがって同心円形状の溝であっても構わない。
バンプを介してリードフレームに他の部品を接合する際、通常銅で形成されたリードフレームの表面に接合用のフラックスを塗り、予め接合面の異物等を除去している。フラックスを塗りすぎた場合や半田バンプの径が大きすぎた場合等にはフラックスやバンプがリードフレームの端部から溢れて回り込み、端面に付着する場合がある。かかる状態を回避するためには、リードフレームの表面に形成した余剰のフラックスやバンプが溝に全て収納されるような構成になっていれば良い。かかる機能を兼備する溝を有するリードフレームを第5の実施例として図5に基づき説明する。
図6は、図1のリードフレームの第4の実施例を抽出・拡大し、かつ一部を切り欠いて示す断面図である。本実施例に係るリードフレーム33は、図5に示す第3の実施例と同様に余剰のフラックスやバンプ6が溝40から溢流するのを防止する構造となっている。具体的には、溝40が、中心部に向かって次第に深くなるように傾斜部40Aを形成してある。
<リードフレームの第5の実施例>
図7は、図1のリードフレームの第5の実施例を抽出・拡大し、かつ一部を切り欠いて示す平面図である。同図に示すように、本実施例に係るリードフレーム43の溝50は、図5の溝30と同様の溝50Aとともに、別の溝50Bも有する。溝50Bは、バンプ6に対し、当該リードフレーム43の最端部に形成され、バンプ6が跨ることなくバンプ6を取囲むように形成した部分である。
3,4,5,13,23,33,43 リードフレーム
6,7,8 バンプ
6A 主要部
6B 漏洩バンプ
9 樹脂
溝 10,11,12,20,3040,50、50A,50B
ボイド 100,101
Claims (6)
- 半導体チップと、該半導体チップがバンプを介してフリップチップ実装により接続されたリードフレームとを前記リードフレームの少なくとも一部を露出させた状態で全体を樹脂で一体的に封止した半導体装置であって、
前記リードフレームは前記半導体チップに相対向する面に溝を有するとともに、前記バンプは前記溝を跨いで前記リードフレームに接着されていることを特徴とする半導体装置。 - 前記溝は、異なる複数の方向に伸びて前記リードフレームの面に形成したものであることを特徴とする請求項1に記載する半導体装置。
- 前記溝はその終端が、前記リードフレームの各端面の内側に在るように形成したことを特徴とする請求項1または請求項2に記載する半導体装置。
- 前記溝は、中心部に向かって次第に深くなるように形成したことを特徴とする請求項1〜請求項3のいずれか一つに記載する半導体装置。
- 前記溝は、前記バンプに対し、前記リードフレームの最端部に形成され、前記バンプが跨ることなく前記バンプを取囲むように形成した部分も有することを特徴とする請求項1〜請求項4のいずれか一つに記載する半導体装置。
- 前記バンプは半田バンプであることを特徴とする請求項1〜請求項5のいずれか一つに記載する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160767A JP6761697B2 (ja) | 2016-08-18 | 2016-08-18 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160767A JP6761697B2 (ja) | 2016-08-18 | 2016-08-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018029138A true JP2018029138A (ja) | 2018-02-22 |
JP6761697B2 JP6761697B2 (ja) | 2020-09-30 |
Family
ID=61249131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016160767A Active JP6761697B2 (ja) | 2016-08-18 | 2016-08-18 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6761697B2 (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326807A (ja) * | 1992-05-22 | 1993-12-10 | Mitsubishi Electric Corp | 面実装形lsiのリード |
JPH09148366A (ja) * | 1995-11-21 | 1997-06-06 | Rohm Co Ltd | フィルムキャリア式半導体装置におけるインナーリードの接合構造 |
JPH10275827A (ja) * | 1997-03-31 | 1998-10-13 | Nec Corp | フェイスダウンボンディング用リードフレーム |
JPH11214414A (ja) * | 1998-01-23 | 1999-08-06 | Rohm Co Ltd | 半導体icの製造方法 |
JPH11345842A (ja) * | 1998-06-02 | 1999-12-14 | Seiko Instruments Inc | 半導体装置用リードフレーム |
JP2002289745A (ja) * | 2002-01-11 | 2002-10-04 | Fujitsu Ltd | 半導体装置及び配線基板 |
JP2009064854A (ja) * | 2007-09-05 | 2009-03-26 | Nec Electronics Corp | リードフレーム、半導体装置、及び半導体装置の製造方法 |
US20130147035A1 (en) * | 2011-12-13 | 2013-06-13 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Recesses in Conductive Layer to Detect Continuity for Interconnect Between Semiconductor Die and Substrate |
JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
CN106960828A (zh) * | 2017-05-11 | 2017-07-18 | 西安电子科技大学 | 倒装芯片式半导体封装结构 |
-
2016
- 2016-08-18 JP JP2016160767A patent/JP6761697B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326807A (ja) * | 1992-05-22 | 1993-12-10 | Mitsubishi Electric Corp | 面実装形lsiのリード |
JPH09148366A (ja) * | 1995-11-21 | 1997-06-06 | Rohm Co Ltd | フィルムキャリア式半導体装置におけるインナーリードの接合構造 |
JPH10275827A (ja) * | 1997-03-31 | 1998-10-13 | Nec Corp | フェイスダウンボンディング用リードフレーム |
US6018189A (en) * | 1997-03-31 | 2000-01-25 | Nec Corporation | Lead frame for face-down bonding |
JPH11214414A (ja) * | 1998-01-23 | 1999-08-06 | Rohm Co Ltd | 半導体icの製造方法 |
JPH11345842A (ja) * | 1998-06-02 | 1999-12-14 | Seiko Instruments Inc | 半導体装置用リードフレーム |
JP2002289745A (ja) * | 2002-01-11 | 2002-10-04 | Fujitsu Ltd | 半導体装置及び配線基板 |
JP2009064854A (ja) * | 2007-09-05 | 2009-03-26 | Nec Electronics Corp | リードフレーム、半導体装置、及び半導体装置の製造方法 |
JP2013123016A (ja) * | 2011-12-12 | 2013-06-20 | Denso Corp | 半導体装置 |
US20130147035A1 (en) * | 2011-12-13 | 2013-06-13 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming Recesses in Conductive Layer to Detect Continuity for Interconnect Between Semiconductor Die and Substrate |
CN106960828A (zh) * | 2017-05-11 | 2017-07-18 | 西安电子科技大学 | 倒装芯片式半导体封装结构 |
Also Published As
Publication number | Publication date |
---|---|
JP6761697B2 (ja) | 2020-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI421998B (zh) | Semiconductor device, lead frame and semiconductor device manufacturing method | |
KR102287698B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPWO2008078746A1 (ja) | 半導体素子の実装構造体及び半導体素子の実装方法 | |
JP5926988B2 (ja) | 半導体装置 | |
US20210265247A1 (en) | Flip chip self-alignment features for substrate and leadframe applications | |
JP6213554B2 (ja) | 半導体装置 | |
CN107636828A (zh) | 集成的夹具和引线以及制作电路的方法 | |
JP5893266B2 (ja) | 半導体装置およびその製造方法 | |
KR101740878B1 (ko) | 반도체 장치 | |
JP2010263108A (ja) | 半導体装置及びその製造方法 | |
TWI585839B (zh) | 半導體裝置的製造方法與藉此方法所製成的半導體裝置 | |
JP2010281625A (ja) | 半導体チップの検査方法 | |
JP2018029138A (ja) | 半導体装置 | |
JP6560496B2 (ja) | 半導体装置 | |
JP6723389B2 (ja) | はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法 | |
JP5851906B2 (ja) | 半導体装置およびその製造方法 | |
JP5856581B2 (ja) | 半導体装置の製造方法 | |
KR101680458B1 (ko) | 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법 | |
JP5180495B2 (ja) | 半導体装置およびその製造方法 | |
JP2011077215A (ja) | 半導体パッケージ | |
JP2011192817A (ja) | 面実装半導体装置及び面実装半導体装置の製造方法 | |
US20130264714A1 (en) | Semiconductor device and method of assembling same | |
KR101489469B1 (ko) | 패턴화된 플라스틱 볼 그리드 어레이 패키지 | |
JP2020202292A (ja) | 半導体装置、および半導体装置の製造方法 | |
CN116762166A (zh) | 用于具有增加的可靠性的半导体封装件的引线框架以及相关的封装件和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200901 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6761697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |