JP2018029138A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018029138A
JP2018029138A JP2016160767A JP2016160767A JP2018029138A JP 2018029138 A JP2018029138 A JP 2018029138A JP 2016160767 A JP2016160767 A JP 2016160767A JP 2016160767 A JP2016160767 A JP 2016160767A JP 2018029138 A JP2018029138 A JP 2018029138A
Authority
JP
Japan
Prior art keywords
lead frame
bump
groove
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016160767A
Other languages
English (en)
Other versions
JP6761697B2 (ja
Inventor
亀岡 昭彦
Akihiko Kameoka
昭彦 亀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Torex Semiconductor Ltd
Original Assignee
Torex Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Torex Semiconductor Ltd filed Critical Torex Semiconductor Ltd
Priority to JP2016160767A priority Critical patent/JP6761697B2/ja
Publication of JP2018029138A publication Critical patent/JP2018029138A/ja
Application granted granted Critical
Publication of JP6761697B2 publication Critical patent/JP6761697B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 フリップチップ実装された半導体チップとリードフレームとの間のバンプによる接続状態をパッケージの外部から簡単に検査することができ、樹脂充填した場合の半導体チップとバンプとの接合部の近傍部分およびバンプとリードフレームとの接合部の近傍部分のボイドの発生を確実に防止し得る半導体装置を提供する。【解決手段】 半導体チップ1と、該半導体チップ1がバンプ6,7,8を介してフリップチップ実装により接続されたリードフレーム3,4,5とをリードフレーム3,4,5の少なくとも一部を露出させた状態で全体を樹脂9で一体的に封止した半導体装置であって、リードフレーム3,4,5は半導体チップ1に相対向する面に溝10,11,12を有するとともに、バンプ6,7,8が溝10,11,12を跨いでリードフレーム3,4,5に接着されている。【選択図】 図1

Description

本発明は半導体装置に関し、フリップチップ実装により半導体チップをリードフレームに接続する場合に適用して有用なものである。
図8は、従来技術に係る半導体装置の構成を示す断面図である。同図に示す半導体装置は、SOT(Small Outline Transistor)系の半導体パッケージであり、半導体チップ01、リードフレーム02,03,04およびワイヤ05,06を有している。ここで、半導体チップ01とリードフレーム02,03はワイヤ05,06を介してワイヤボンディング法によりそれぞれ電気的に接続されるとともに、半導体チップ01とリードフレーム04は導電性の接着部07を介して電気的に接続されている。これら半導体チップ01、リードフレーム02,03,04およびワイヤ05,06は略四角錐台形状の樹脂08で一体的に封止してある。ここで、リードフレーム02,03の一部は外部に露出させてある。
なお、SON(Small Outlined Non-leaded Package)系の半導体装置ではあるが、半導体チップとリードフレームとをワイヤで電気的に接続したパッケージとして、例えば特許文献1に開示する半導体装置が公知である。
上述の如く半導体チップ01とリードフレーム02,03との間をワイヤボンディング法によりワイヤ05,06で接続する半導体装置においては、ワイヤ05,06の線径により、このワイヤ05,06に供給する許容電流の値が規定される。一方、近年、半導体チップ01における消費電流は増化の傾向にあり、これに伴いワイヤ05,06の許容電流も大きくなってきている。かかる現状に対してはワイヤ05,06の線径を太くすることで対処することはできる。しかしながら、通常金線で形成されるワイヤ05,06の線径を太くすることで許容電流を大きくすることは、当該半導体装置の製造コストの増大を招来することとなり、好ましくない。また、ワイヤボンディング法で作製した半導体装置は、当該半導体装置内でワイヤ05,06が占めるスペースが大きくなり、ワイヤ05,06の存在が、半導体装置の小型化、薄型化の障害要因になるという問題を有している。
そこでワイヤ05,06を用いることなく十分な電流容量を持つとともに、半導体装置の小型化、薄型化を実現する半導体チップとリードフレームとの接続方法としてフリップチップ実装が提案されている。このフリップチップ実装における半導体チップとリードフレームとの間の電気的な接続は、半導体チップの電極とリードフレームとの間に介在させたバンプと呼称されるボール状の導電部材を溶融させることで確保する。かかるフリップチップ実装においては、バンプが溶融して円柱状に変形することで断面積が広がる。この結果、半導体チップとリードフレームとの間の充分な電流容量を確保できる。また、フリップチップ実装では、半導体装置の高さ方向の寸法も小さくすることができる。この結果、その分半導体装置の小型化、薄型化を図ることができる。
特開2006−294809号公報
上述のフリップチップ実装を適用した場合、半導体チップの大電流容量化、小型化、薄型化は実現できるが、樹脂モールドにより一体化されてパッケージとなった半導体装置を対象として半導体チップとリードフレームとの間のバンプによる接続状態の良否を検査する必要がある。半導体チップとリードフレームとをバンプにより接続した後、バンプで接続した半導体チップとリードフレームとを樹脂で一体化してパッケージとする際、一体化するためのモールド用の樹脂の熱でバンプが軟化し、バンプによる前記接続状態が変化する場合があるからである。しかしながら、パッケージとなった半導体装置における半導体チップとリードフレームとの間のバンプによる接続状態を外部から適切に検査することは困難である。
さらに、上述の如くフリップチップ実装により半導体チップとリードフレームとを接続した場合、半導体チップとリードフレーム間の寸法によっては、その後に充填する樹脂が半導体チップとリードフレームとの間に十分回り込むことができず、半導体チップとバンプとの接合部の近傍部分や、バンプとリードフレームとの接合部の近傍部分にボイドが生起される場合がある。かかるボイドは機械的な脆弱部となるので可及的にその発生を除去すべきである。
本発明は、上記従来技術に鑑み、フリップチップ実装された半導体チップとリードフレームとの間のバンプによる接続状態をパッケージの外部から簡単に検査することができ、樹脂充填した場合の半導体チップとバンプとの接合部の近傍部分およびバンプとリードフレームとの接合部の近傍部分のボイドの発生を確実に防止し得る半導体装置を提供することを目的とする。
上記目的を達成する本発明の構成は、次の点を特徴とする。
1) 半導体チップと、該半導体チップがバンプを介してフリップチップ実装により接続されたリードフレームとを前記リードフレームの少なくとも一部を露出させた状態で全体を樹脂で一体的に封止した半導体装置であって、
前記リードフレームは前記半導体チップに相対向する面に溝を有するとともに、前記バンプは前記溝を跨いで前記リードフレームに接着されていること。
2) 上記1)において、
前記溝は、異なる複数の方向に伸びて前記リードフレームの面に形成したものであること。
3) 上記1)または2)において、
前記溝はその終端が、前記リードフレームの各端面の内側に在るように形成したこと。
4) 上記1)〜3)のいずれか一つにおいて、
前記溝は、中心部に向かって次第に深くなるように形成したこと。
5) 上記1)〜4)のいずれか一つにおいて、
前記溝は、前記バンプに対し、前記リードフレームの最端部に形成され、前記バンプが跨ることなく前記バンプを取囲むように形成した部分も有すること。
6) 上記1)〜5)のいずれか一つにおいて、
前記バンプは半田バンプであること。
本発明によれば、リードフレームの半導体チップに相対向する面に形成した溝を跨いでいるバンプで半導体チップとリードフレームとを接続している。このため、半導体チップとリードフレームとの接続状態が良好な場合は、バンプの主要部の外郭から溝内に漏れ出た漏洩バンプが形成されるので、前記漏洩バンプの存在をX線等の非破壊検査で検出することにより簡単に接続状態の良否を判定することができる。
さらに、樹脂モールドに利用する樹脂は、充填時には前記溝部分にも回り込んで充填される。この結果、半導体チップの一方の面と、この面に対向するリードフレームの面との間の寸法が溝の深さの分だけ大きくなったのと等価な状態となり、半導体チップとリードフレームとの間の間隙に対する樹脂の回りこみが良好に行なわれる。これにより樹脂充填した場合の半導体チップとバンプとの接合部の近傍部分およびバンプとリードフレームとの接合部の近傍部分における樹脂未充填に起因するボイドの発生を確実に防止し得る。
本発明の実施形態に係る半導体装置を示す図で、(a)はその断面図、(b)は(a)のA−A線矢視図である。 図1のリードフレームの第1の実施例を抽出・拡大し、かつ一部を切り欠いて示す平面図である。 図1のB部分を抽出・拡大して示す断面図である。 図1のリードフレームの第2の実施例を抽出・拡大し、かつ一部を切り欠いて示す平面図である。 図1のリードフレームの第3の実施例を抽出・拡大し、かつ一部を切り欠いて示す平面図である。 図1のリードフレームの第4の実施例を抽出・拡大し、かつ一部を切り欠いて示す断面図である。 図1のリードフレームの第5の実施例を抽出・拡大し、かつ一部を切り欠いて示す平面図である。 従来技術に係る半導体装置を示す断面図である。
以下、本発明の実施形態を図面に基づき詳細に説明する。
なお、以下に示す各実施形態はあくまでも例示に過ぎず、以下の実施形態で明示しない種々の変形や技術の適用を排除する意図はない。以下の実施形態の各構成は、それらの趣旨を逸脱しない範囲で種々変形して実施することができるとともに、必要に応じて取捨選択することができ、あるいは適宜組み合わせることが可能である。
図1は本発明の実施形態に係る半導体装置を示す図で、(a)はその断面図、(b)は(a)のA−A線矢視図である。両図に示すように、本実施形態に係る半導体装置は、 半導体チップ1と、該半導体チップ1がバンプ6,7,8を介してフリップチップ実装により接続されたリードフレーム3,4,5とをリードフレーム3,4,5の少なくとも一部を露出させた状態で全体を樹脂9で一体的に封止して形成してある。また、リードフレーム3,4,5にはそれぞれ溝10,11,12が形成されている。これらの溝10,11,12に関し、図2を追加してさらに詳細に説明しておく。
図2は本実施形態に係る半導体装置のリードフレーム3,4,5(以下、リードフレーム3のみに関して説明するが、当該説明は他のリードフレーム4,5に対しても同様に当てはまるので、重複する説明は省略する)を抽出・拡大し、かつ一部を切り欠いて示す平面図である。本実施形態に係る半導体装置はリードフレームが異なる複数種類のものが考えられるが、図2に示すリードフレーム3をリードフレームの第1の実施例として説明する。
<リードフレームの第1の実施例>
図2に示すように、リードフレーム3は半導体チップ1に相対向する面にリードフレーム3の幅方向に伸びる一本の溝10を有する。また、バンプ6は溝10を跨いでリードフレーム3に接着されている。ここで、バンプ6は半田バンプを良好に適用し得る。
かかるリードフレーム3を有する半導体装置においては、半導体チップ1とリードフレーム3とのバンプ6による接続状態が良好な場合は、バンプ6の主要部6Aの外郭から溝10内に漏れ出た漏洩バンプ6Bが形成される。バンプ6を溶融させて半導体チップ1とリードフレーム3とを電気的に接続する際、両者の間でバンプ6が充分溶融した場合には、溶融したバンプ6の一部が溝10内に漏洩するからである。したがって、漏洩バンプ6Bがバンプ6の主要部6Aの外郭と溝10との接触部位(図2では2箇所)の全てにおいて形成されている場合には、バンプ6による完全な接合が担保されているといい得る。したがって、漏洩バンプ6Bの存在をX線等の非破壊検査で検出することにより簡単に接続状態の良否を判定することができる。ここで、バンプ6は、主要部6Aと漏洩部6Bとを合わせた部位をいう(以下同じ)。なお、溝10が存在せず漏洩バンプ6Bが形成されない従来技術においては、X線等の非破壊検査を実施してもバンプ6による接続の良否を判断することは困難である。
さらに、本実施形態における樹脂9は、その充填時に溝10部分にも回りこんで充填される。この結果、図1のB部分を抽出・拡大して示す図3を参照すれば明らかな通り、近年益々小さくなっている半導体チップ1のリードフレーム3と相対向する側の面と、この面に対向するリードフレーム3の面との間の寸法lを、溝10が存在する部位では溝10の深さδlの分だけ大きくしたのと等価な状態とすることができる。この結果、半導体チップ1とリードフレーム3との間の間隙に対する樹脂の回り込みが良好に行なわれる。かくして、溝10を形成しないリードフレームを用いて樹脂充填した場合の半導体チップ1とバンプ6との接合部の近傍部分およびバンプとリードフレームとの接合部の近傍部分における樹脂未充填に起因するボイド100,101の発生を確実に防止し得る。このように本実施例によれば、この種のボイド100,101の発生を可及的に回避してバンプ6との境界部分における樹脂9におけるクラックの発生要因を未然に除去することができ、機械的強度に優れる半導体装置とすることができる。
<リードフレームの第2の実施例>
リードフレーム3に形成する溝の形状は、直線的に延びるものに限定する必要はない。また、その本数も一本に限定するものではない。すなわち、本発明の実施形態に係る半導体装置のリードフレームに形成される溝は、異なる複数の方向に伸びてリードフレームの面に形成したものであればよい。ここで、「異なる複数の方向」とは、必ずしも直交する必要はなく、したがって同心円形状の溝であっても構わない。
図4は、図1のリードフレームの第2の実施例を抽出・拡大し、かつ一部を切り欠いて示す平面図である。同図に示すように、本実施例に係るリードフレーム13には、その幅方向およびこれと直交する長手方向に延びるそれぞれ複数本(図では3本)の溝20が形成されている。すなわち、リードフレーム13の幅方向および長手方向にそれぞれ延びる3本づつの溝20が格子状に形成されている。
かかる本実施例においては、バンプ6の主要部6Aの外郭部と溝10との接触部位が12箇所形成される。したがって、各接触部位における漏洩バンプ6Bの有無を検査することによりバンプ6による半導体チップ1とリードフレーム13との接続状態を検出することができる。
このように、本実施例の如く溝20の数が増えれば増えるほど、接続状態の良否の程度を検出することができる。すなわち、12箇所、全ての接触部位で漏洩バンプ6Bが形成されている場合が最も良好な接続状態であるが、全ての接触部位に存在しない場合でも、接触部位の数に対する漏洩バンプ6Bの形成箇所の数や、漏洩バンプ6Bが形成されている接続部位の分布状態等を考慮することで接続状態の良否を判断することができる。
また、本実施例の如く格子状の溝20を形成した場合には、リードフレーム13に対する半導体チップ1の接合位置の精度が緩和されるため、複数種類の半導体装置に共通に適用し得るリードフレーム13とすることもできる。
<リードフレームの第3の実施例>
バンプを介してリードフレームに他の部品を接合する際、通常銅で形成されたリードフレームの表面に接合用のフラックスを塗り、予め接合面の異物等を除去している。フラックスを塗りすぎた場合や半田バンプの径が大きすぎた場合等にはフラックスやバンプがリードフレームの端部から溢れて回り込み、端面に付着する場合がある。かかる状態を回避するためには、リードフレームの表面に形成した余剰のフラックスやバンプが溝に全て収納されるような構成になっていれば良い。かかる機能を兼備する溝を有するリードフレームを第5の実施例として図5に基づき説明する。
図5は本実施形態におけるリードフレームの第3の実施例を抽出・拡大し、かつ一部を切り欠いて示す平面図である。同図に示すように、本実施例の溝30は、その終端が、リードフレーム23の各端面の内側に在るように形成してある。すなわち、溝30の長手方向の端部はリードフレーム23の幅方向の端面および長手方向の端面よりも内側で終わっており、溝30内に入り込んだフラックスやバンプ6が、溝30の端部を越えて溢流しないように工夫してある。これにより余剰のフラックスやバンプ6がリードフレーム23の端面に付着するのを未然に防止し得る。ちなみに余剰のフラックスやバンプ6がリードフレーム23の端面に付着したまま、樹脂9を充填した場合には、フラックスやバンプ6で樹脂9による密封性能が阻害される場合がある。さらに詳言すると、フラックスは酸化剤であり、またバンプ6と樹脂9とは熱膨張係数が異なるので、フラックスやバンプ6と樹脂9との境界部分での剥離等に起因するクラックを生起する場合がある。
図5に示すリードフレーム23は、溝30の終端が、リードフレーム23の各端面の内側に在るように形成した点を除き、図4に示すリードフレーム13と同様の構成となっている。したがって、リードフレーム13が発揮する作用効果は、全て発揮し得る。
<リードフレームの第4の実施例>
図6は、図1のリードフレームの第4の実施例を抽出・拡大し、かつ一部を切り欠いて示す断面図である。本実施例に係るリードフレーム33は、図5に示す第3の実施例と同様に余剰のフラックスやバンプ6が溝40から溢流するのを防止する構造となっている。具体的には、溝40が、中心部に向かって次第に深くなるように傾斜部40Aを形成してある。
かかる溝40では余剰のフラックスやバンプ6が溝40の中心部に集まるので、端部からの溢流を未然に防止することができる。
<リードフレームの第5の実施例>
図7は、図1のリードフレームの第5の実施例を抽出・拡大し、かつ一部を切り欠いて示す平面図である。同図に示すように、本実施例に係るリードフレーム43の溝50は、図5の溝30と同様の溝50Aとともに、別の溝50Bも有する。溝50Bは、バンプ6に対し、当該リードフレーム43の最端部に形成され、バンプ6が跨ることなくバンプ6を取囲むように形成した部分である。
かかる本実施例のおいては、溝50Aが他の実施例における溝10,20と同様の作用効果を発揮するが、溝50Bは余剰のフラックスやバンプ6を回収する溝として第3の実施例における溝30と同様の機能を発揮する。
なお、図5および図7に示す実施例においては、溝30、50Aを図5と同様の格子状に形成したが、これに限るものではない。溝30,50Aの本数および伸張方向は必要に応じ任意に決定し得る。
本発明は半導体デバイスを製造販売する産業分野で有効に利用することができる。
1 半導体チップ
3,4,5,13,23,33,43 リードフレーム
6,7,8 バンプ
6A 主要部
6B 漏洩バンプ
9 樹脂
溝 10,11,12,20,3040,50、50A,50B
ボイド 100,101

Claims (6)

  1. 半導体チップと、該半導体チップがバンプを介してフリップチップ実装により接続されたリードフレームとを前記リードフレームの少なくとも一部を露出させた状態で全体を樹脂で一体的に封止した半導体装置であって、
    前記リードフレームは前記半導体チップに相対向する面に溝を有するとともに、前記バンプは前記溝を跨いで前記リードフレームに接着されていることを特徴とする半導体装置。
  2. 前記溝は、異なる複数の方向に伸びて前記リードフレームの面に形成したものであることを特徴とする請求項1に記載する半導体装置。
  3. 前記溝はその終端が、前記リードフレームの各端面の内側に在るように形成したことを特徴とする請求項1または請求項2に記載する半導体装置。
  4. 前記溝は、中心部に向かって次第に深くなるように形成したことを特徴とする請求項1〜請求項3のいずれか一つに記載する半導体装置。
  5. 前記溝は、前記バンプに対し、前記リードフレームの最端部に形成され、前記バンプが跨ることなく前記バンプを取囲むように形成した部分も有することを特徴とする請求項1〜請求項4のいずれか一つに記載する半導体装置。
  6. 前記バンプは半田バンプであることを特徴とする請求項1〜請求項5のいずれか一つに記載する半導体装置。
JP2016160767A 2016-08-18 2016-08-18 半導体装置 Active JP6761697B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016160767A JP6761697B2 (ja) 2016-08-18 2016-08-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016160767A JP6761697B2 (ja) 2016-08-18 2016-08-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2018029138A true JP2018029138A (ja) 2018-02-22
JP6761697B2 JP6761697B2 (ja) 2020-09-30

Family

ID=61249131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016160767A Active JP6761697B2 (ja) 2016-08-18 2016-08-18 半導体装置

Country Status (1)

Country Link
JP (1) JP6761697B2 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326807A (ja) * 1992-05-22 1993-12-10 Mitsubishi Electric Corp 面実装形lsiのリード
JPH09148366A (ja) * 1995-11-21 1997-06-06 Rohm Co Ltd フィルムキャリア式半導体装置におけるインナーリードの接合構造
JPH10275827A (ja) * 1997-03-31 1998-10-13 Nec Corp フェイスダウンボンディング用リードフレーム
JPH11214414A (ja) * 1998-01-23 1999-08-06 Rohm Co Ltd 半導体icの製造方法
JPH11345842A (ja) * 1998-06-02 1999-12-14 Seiko Instruments Inc 半導体装置用リードフレーム
JP2002289745A (ja) * 2002-01-11 2002-10-04 Fujitsu Ltd 半導体装置及び配線基板
JP2009064854A (ja) * 2007-09-05 2009-03-26 Nec Electronics Corp リードフレーム、半導体装置、及び半導体装置の製造方法
US20130147035A1 (en) * 2011-12-13 2013-06-13 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Recesses in Conductive Layer to Detect Continuity for Interconnect Between Semiconductor Die and Substrate
JP2013123016A (ja) * 2011-12-12 2013-06-20 Denso Corp 半導体装置
CN106960828A (zh) * 2017-05-11 2017-07-18 西安电子科技大学 倒装芯片式半导体封装结构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326807A (ja) * 1992-05-22 1993-12-10 Mitsubishi Electric Corp 面実装形lsiのリード
JPH09148366A (ja) * 1995-11-21 1997-06-06 Rohm Co Ltd フィルムキャリア式半導体装置におけるインナーリードの接合構造
JPH10275827A (ja) * 1997-03-31 1998-10-13 Nec Corp フェイスダウンボンディング用リードフレーム
US6018189A (en) * 1997-03-31 2000-01-25 Nec Corporation Lead frame for face-down bonding
JPH11214414A (ja) * 1998-01-23 1999-08-06 Rohm Co Ltd 半導体icの製造方法
JPH11345842A (ja) * 1998-06-02 1999-12-14 Seiko Instruments Inc 半導体装置用リードフレーム
JP2002289745A (ja) * 2002-01-11 2002-10-04 Fujitsu Ltd 半導体装置及び配線基板
JP2009064854A (ja) * 2007-09-05 2009-03-26 Nec Electronics Corp リードフレーム、半導体装置、及び半導体装置の製造方法
JP2013123016A (ja) * 2011-12-12 2013-06-20 Denso Corp 半導体装置
US20130147035A1 (en) * 2011-12-13 2013-06-13 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Recesses in Conductive Layer to Detect Continuity for Interconnect Between Semiconductor Die and Substrate
CN106960828A (zh) * 2017-05-11 2017-07-18 西安电子科技大学 倒装芯片式半导体封装结构

Also Published As

Publication number Publication date
JP6761697B2 (ja) 2020-09-30

Similar Documents

Publication Publication Date Title
TWI421998B (zh) Semiconductor device, lead frame and semiconductor device manufacturing method
KR102287698B1 (ko) 반도체 장치 및 그 제조 방법
JPWO2008078746A1 (ja) 半導体素子の実装構造体及び半導体素子の実装方法
JP5926988B2 (ja) 半導体装置
US20210265247A1 (en) Flip chip self-alignment features for substrate and leadframe applications
JP6213554B2 (ja) 半導体装置
CN107636828A (zh) 集成的夹具和引线以及制作电路的方法
JP5893266B2 (ja) 半導体装置およびその製造方法
KR101740878B1 (ko) 반도체 장치
JP2010263108A (ja) 半導体装置及びその製造方法
TWI585839B (zh) 半導體裝置的製造方法與藉此方法所製成的半導體裝置
JP2010281625A (ja) 半導体チップの検査方法
JP2018029138A (ja) 半導体装置
JP6560496B2 (ja) 半導体装置
JP6723389B2 (ja) はんだボールを備えたパッケージング構造、及びパッケージング構造を製造する方法
JP5851906B2 (ja) 半導体装置およびその製造方法
JP5856581B2 (ja) 半導体装置の製造方法
KR101680458B1 (ko) 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
JP5180495B2 (ja) 半導体装置およびその製造方法
JP2011077215A (ja) 半導体パッケージ
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法
US20130264714A1 (en) Semiconductor device and method of assembling same
KR101489469B1 (ko) 패턴화된 플라스틱 볼 그리드 어레이 패키지
JP2020202292A (ja) 半導体装置、および半導体装置の製造方法
CN116762166A (zh) 用于具有增加的可靠性的半导体封装件的引线框架以及相关的封装件和方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20160905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200907

R150 Certificate of patent or registration of utility model

Ref document number: 6761697

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250