JPH11214414A - 半導体icの製造方法 - Google Patents

半導体icの製造方法

Info

Publication number
JPH11214414A
JPH11214414A JP1093298A JP1093298A JPH11214414A JP H11214414 A JPH11214414 A JP H11214414A JP 1093298 A JP1093298 A JP 1093298A JP 1093298 A JP1093298 A JP 1093298A JP H11214414 A JPH11214414 A JP H11214414A
Authority
JP
Japan
Prior art keywords
solder
island
semiconductor chip
semiconductor
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1093298A
Other languages
English (en)
Inventor
Masaichi Morinaga
政一 森永
Kazunori Yamada
和則 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP1093298A priority Critical patent/JPH11214414A/ja
Publication of JPH11214414A publication Critical patent/JPH11214414A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009Pre-treatment of the connector or the bonding area

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体ICの歩留りを向上させる製造方法を
提供すること。 【解決手段】 リードフレーム(4) のアイランド(5) の
上面に所要個数の半田ボール(1) を載置した後、同半田
ボール(1) の上部に半導体チップ(7) を載置し、半田ボ
ール(1) を溶融することによりアイランド(5) に半導体
チップ(7) を固着することとした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ICの製造
方法に関するものである。
【0002】
【従来の技術】従来の半導体ICの製造方法において
は、リードフレームのアイランドの上面で所定長さの棒
状の半田を溶融させて、アイランドの上面に半田を付着
させたり、或いは、リードフレームのアイランドの上面
に、所定長さに切断したテープ状の半田を載置し、その
後、同半田の上部に半導体チップを載置し、半田を溶融
させることにより、アイランドに半導体チップを固着さ
せていた。
【0003】
【発明が解決しようとする課題】ところが、上記従来の
半導体ICの製造方法にあっては、リードフレームのア
イランドの上面に載置した半田の量や位置が定まらず、
半田を溶融してアイランドに半導体チップを固着する際
に様々な不具合が生じていた。
【0004】すなわち、半田の量が少なすぎる場合に
は、アイランドと半導体チップとの接着強度が低く、製
造工程の中途で半導体チップがリードフレームから脱落
してしまうおそれがあった。
【0005】また、半田の量が多すぎる場合には、半田
溶融時に半田が半導体チップの上面にまで這い上がり、
半導体チップの損傷を招くおそれがあった。
【0006】更には、アイランドに載置した半田の位置
によっては、アイランド上で半田が均等に拡散せずに、
半田溶融時に半導体チップがアイランド上で移動してし
まい、ワイヤーボンディングが正確に行えないことがあ
った。
【0007】
【課題を解決するための手段】そこで、本発明では、リ
ードフレームのアイランドの上面に所要個数の半田ボー
ルを載置した後、同半田ボールの上部に半導体チップを
載置し、半田ボールを溶融することによりアイランドに
半導体チップを固着することとした。
【0008】また、前記アイランドの上面には、所要個
数のくぼみを形成し、同くぼみに前記半田ボールを載置
することとした。
【0009】また、前記アイランドの上面には、溝を形
成し、同溝の上部に前記半田ボールを載置することとし
た。
【0010】
【発明の実施の形態】本発明に係る半導体ICの製造方
法は次の工程からなる。
【0011】(1) まず、予め所定形状に形成した複数の
半田ボールを吸引ノズルによって吸引する。
【0012】(2) 次に、吸引ノズルを、半田ボールを吸
引保持した状態のまま、リードフレームのアイランドの
上部に移動させ、アイランドの上面に半田ボールを載置
する。
【0013】(3) 次に、半田ボールの上部に半導体チッ
プを載置し、半田ボールを溶融させることにより、アイ
ランドに半導体チップを固着する。
【0014】(4) その後、リードフレームのリードと半
導体チップの電極とをワイヤーボンディングで接続し、
リードフレームの上下面を樹脂で封止し、リードフレー
ムのリードを加工する。
【0015】従って、本発明では、リードフレームのア
イランドの上面に所要個数の半田ボールを載置した後、
同半田ボールの上部に半導体チップを載置し、半田ボー
ルを溶融することによりアイランドに半導体チップを固
着しているため、半田量を半田ボールの個数で正確に管
理することができ、アイランドと半導体チップとの接着
強度を良好に保持しながら、溶融半田が半導体チップの
上面に這い上がることによる半導体チップの損傷を防止
することができる。
【0016】また、半田ボールの載置位置を適宜設定す
ることにより、半田溶融時にアイランドの上面で半田を
略均等に拡散させることができ、これにより、半導体チ
ップがアイランドの上面で移動するのを防止でき、半導
体チップとリードフレームのリードとのワイヤーボンデ
ィングを良好に行うことができ、従って、半導体ICの
歩留りを向上させることができる。
【0017】しかも、前記アイランドの上面に所要個数
のくぼみを形成しておくことにより、半田ボールが、く
ぼみの段差によって、くぼみの内部に載置されることと
なり、半田ボールをアイランドの上面の正確な位置に載
置することができる。
【0018】また、前記アイランドの上面に溝を形成し
ておくことにより、半田溶融時に半田が溝に沿って流動
することとなり、アイランドの上面で半田を略均等に拡
散させることができる。
【0019】しかも、溝に沿って線状に流動した半田に
よってアイランドと半導体チップとを接着させることが
できるため、接着面積を良好に確保でき、接着強度を向
上させることができる。
【0020】
【実施例】以下に、本発明の実施例について図面を参照
しながら説明する。
【0021】図1は、本発明に係る半導体ICの製造工
程を示した図であり、まず、予め所定形状に形成した複
数の半田ボール1を収容した収容ケース2を用意し、同
収容ケース2の内部から吸引ノズル3によって所要個数
の半田ボール1を取り出す。
【0022】吸引ノズル3の下面には、後述する図2に
示すリードフレーム4のアイランド5の上面に格子状に
形成したくぼみ6に対応した複数の吸引口3aを形成して
いる。
【0023】次に、吸引ノズル3を、半田ボール1を吸
引保持した状態のまま、リードフレーム4のアイランド
5の上部に移動させ、アイランド5の上面に半田ボール
1を載置する。
【0024】リードフレーム4のアイランド5の上面に
は、図2に示すように、下方へ向けて湾曲状のくぼみ6
が格子状に所要個数形成されており、アイランド5の上
面に載置した半田ボール1は、図3に示すように、くぼ
み6の内部に載置される。
【0025】このように、アイランド5の上面にくぼみ
6を形成しているため、吸引ノズル3の位置が多少ずれ
ても、半田ボール1は、くぼみ6の段差によって、くぼ
み6の内部に載置されることとなり、半田ボール1をア
イランド5の上面の正確な位置に載置することができ
る。
【0026】次に、図1に示すように、半田ボール1の
上部に半導体チップ7を載置し、半田ボール1を溶融さ
せることにより、アイランド5に半導体チップ7を固着
する。
【0027】その後、リードフレーム4のリードと半導
体チップ7の電極とをワイヤーボンディングで接続し、
リードフレーム4の上下面を樹脂で封止し、リードフレ
ーム4のリードを加工して、半導体ICを製造する。
尚、かかる工程は、周知なものであり、ここでは説明を
省略する。
【0028】このように、アイランド5に半導体チップ
7を固着するために、半田ボール1を用いているため、
半田量を半田ボール1の個数で正確に管理することがで
き、これによって、アイランド5と半導体チップ7との
接着強度を良好に保持しながら、溶融半田が半導体チッ
プ7の上面に這い上がることによる半導体チップ7の損
傷を防止することができる。
【0029】また、半田ボール1の載置位置を適宜設定
することにより、半田溶融時にアイランド5の上面で半
田を略均等に拡散させることができ、これにより、半導
体チップ7がアイランド5の上面で移動するのを防止で
き、半導体チップ7とリードフレーム4のリードとのワ
イヤーボンディングを良好に行うことができ、従って、
半導体ICの歩留りを向上させることができる。
【0030】しかも、アイランド5と半導体チップ7と
の固着にペースト状の半田を用いた場合には、アイラン
ド5にペースト状の半田を塗布する際の温度や湿度によ
り、半田の粘性や密度が異なり、塗布量が一定にならな
いため、製造工程における温度や湿度の管理が必要とな
るのに対し、本発明では、半田ボール1を用いているた
め、半田の品質管理が容易であり、製造工程を簡略化す
ることができる。
【0031】また、ペースト状の半田では、内部に含有
された空気が、半田溶融時に膨張して破裂してしまい、
接着不良が生じることがあるが、半田ボール1ではかか
る不具合が生じることはない。
【0032】図4及び図5は、他実施例としてのリード
フレーム4のアイランド5を示した図であり、アイラン
ド5の上面の略中央から周縁に向けて均等に広がる溝8
を形成している。すなわち、図4に示すアイランド5で
は、上面に放心線状の溝8を刻設し、図5に示すアイラ
ンド5では、上面に同心枠状の溝8を刻設している。
【0033】そして、溝8の上部に半田ボール1を載置
した後、半田ボール1の上部に半導体チップ7を載置
し、半田ボール1を溶融させることにより、アイランド
5に半導体チップ7を固着させている。
【0034】このように、アイランド5の上面の略中央
から周縁に均等に広がる溝8を形成しているため、半田
溶融時に半田が溝8に沿って流動することとなり、アイ
ランド5の上面で半田を略均等に拡散させることができ
る。
【0035】しかも、溝8に沿って線状に流動した半田
によってアイランド5と半導体チップ7とを接着させる
ことができるため、接着面積を良好に確保でき、接着強
度を向上させることができる。
【0036】図6は、他実施例としての半導体ICの製
造工程を示した図であり、本実施例においては、リード
フレーム4のアイランド5の上面は平坦に形成してい
る。
【0037】まず、予め所定形状に形成した半田ボール
1を吸引ノズル3で吸引し、その後、半田ボール1の下
部にフラックス9を付着させる。図中、10はフラックス
収容ケースである。
【0038】次に、リードフレーム4のアイランド5の
上面に半田ボール1を載置し、同半田ボール1の上部に
半導体チップ7を載置し、半田ボール1を溶融させるこ
とにより、アイランド5に半導体チップ7を固着する。
【0039】本実施例では、半田ボール1の下部にフラ
ックス9を付着させているため、アイランド5の上面が
平坦であっても、半田ボール1がアイランド5の上面で
転がって移動してしまうことがなく、しかも、半田溶融
時にアイランド5と半導体チップ7との固着を円滑に行
うことができる。
【0040】
【発明の効果】本発明は、以上説明したような形態で実
施され、以下に記載されるような効果を奏する。
【0041】(1) 請求項1記載の本発明では、リードフ
レームのアイランドの上面に所要個数の半田ボールを載
置した後、同半田ボールの上部に半導体チップを載置
し、半田ボールを溶融することによりアイランドに半導
体チップを固着しているため、半田量を半田ボールの個
数で正確に管理することができ、アイランドと半導体チ
ップとの接着強度を良好に保持しながら、溶融半田が半
導体チップの上面に這い上がることによる半導体チップ
の損傷を防止することができる。
【0042】また、半田ボールの載置位置を適宜設定す
ることにより、半田溶融時にアイランドの上面で半田を
略均等に拡散させることができ、これにより、半導体チ
ップがアイランドの上面で移動するのを防止でき、半導
体チップとリードフレームのリードとのワイヤーボンデ
ィングを良好に行うことができ、従って、半導体ICの
歩留りを向上させることができる。
【0043】(2) 請求項2記載の本発明では、前記アイ
ランドの上面に所要個数のくぼみを形成し、同くぼみに
前記半田ボールを載置しているため、半田ボールが、く
ぼみの段差によって、くぼみの内部に載置されることと
なり、半田ボールをアイランドの上面の正確な位置に載
置することができる。
【0044】(3) 請求項3記載の本発明では、前記アイ
ランドの上面に溝を形成し、同溝の上部に前記半田ボー
ルを載置しているため、半田溶融時に半田が溝に沿って
流動することとなり、アイランドの上面で半田を略均等
に拡散させることができる。
【0045】しかも、溝に沿って線状に流動した半田に
よってアイランドと半導体チップとを接着させることが
できるため、接着面積を良好に確保でき、接着強度を向
上させることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体ICの製造工程を示す説明
図。
【図2】アイランドを示す斜視図。
【図3】同断面図。
【図4】他実施例としてのアイランドを示す斜視図。
【図5】他実施例としてのアイランドを示す斜視図。
【図6】他実施例としての半導体ICの製造工程を示す
説明図。
【符号の説明】
1 半田ボール 3 吸引ノズル 3a 吸引口 4 リードフレーム 5 アイランド 6 くぼみ 7 半導体チップ 8 溝

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 リードフレーム(4) のアイランド(5) の
    上面に所要個数の半田ボール(1) を載置した後、同半田
    ボール(1) の上部に半導体チップ(7) を載置し、半田ボ
    ール(1) を溶融することによりアイランド(5) に半導体
    チップ(7) を固着することを特徴とする半導体ICの製
    造方法。
  2. 【請求項2】 前記アイランド(5) の上面には、所要個
    数のくぼみ(6) を形成し、同くぼみ(6) に前記半田ボー
    ル(1) を載置することを特徴とする請求項1記載の半導
    体ICの製造方法。
  3. 【請求項3】 前記アイランド(5) の上面には、溝(8)
    を形成し、同溝(8)の上部に前記半田ボール(1) を載置
    することを特徴とする請求項1記載の半導体ICの製造
    方法。
JP1093298A 1998-01-23 1998-01-23 半導体icの製造方法 Pending JPH11214414A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1093298A JPH11214414A (ja) 1998-01-23 1998-01-23 半導体icの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1093298A JPH11214414A (ja) 1998-01-23 1998-01-23 半導体icの製造方法

Publications (1)

Publication Number Publication Date
JPH11214414A true JPH11214414A (ja) 1999-08-06

Family

ID=11764014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1093298A Pending JPH11214414A (ja) 1998-01-23 1998-01-23 半導体icの製造方法

Country Status (1)

Country Link
JP (1) JPH11214414A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134394A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
JP2015005559A (ja) * 2013-06-19 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
JP2015153877A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 リードフレームおよび半導体装置の製造方法
JP2018029138A (ja) * 2016-08-18 2018-02-22 トレックス・セミコンダクター株式会社 半導体装置
WO2020153366A1 (ja) * 2019-01-21 2020-07-30 株式会社新川 ボンディング装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134394A (ja) * 2005-11-08 2007-05-31 Rohm Co Ltd 半導体装置
JP2015005559A (ja) * 2013-06-19 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
JP2015153877A (ja) * 2014-02-13 2015-08-24 セイコーインスツル株式会社 リードフレームおよび半導体装置の製造方法
JP2018029138A (ja) * 2016-08-18 2018-02-22 トレックス・セミコンダクター株式会社 半導体装置
WO2020153366A1 (ja) * 2019-01-21 2020-07-30 株式会社新川 ボンディング装置
JPWO2020153366A1 (ja) * 2019-01-21 2021-09-30 株式会社新川 ボンディング装置

Similar Documents

Publication Publication Date Title
US10998288B2 (en) Method of manufacturing a semiconductor device
US5378656A (en) Leadframe, semiconductor integrated circuit device using the same, and method of and process for fabricating the same
JPH07321244A (ja) 電子部品および電子部品の製造方法
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JPH11214414A (ja) 半導体icの製造方法
JPH05235228A (ja) 電子部品の製造方法
JP2000040676A (ja) 半導体装置の製造方法
JP2000164759A (ja) プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
EP0711104A1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
KR200169583Y1 (ko) 볼 그리드 어레이 패키지
KR100263322B1 (ko) 비지에이 패키지 및 그것의 제조방법
KR200159861Y1 (ko) 반도체 패키지
JPH11195743A (ja) 半導体装置およびその製造方法
JPH04239160A (ja) 樹脂封止型電子部品の製造方法
JP2000124384A (ja) 半導体装置及びそれに用いるリードフレーム並びに半導体装置の製造方法
JPH0225061A (ja) 半導体装置およびその製造に用いるリードフレーム
JPH01278758A (ja) 電子部品塔載用基板の製造方法
JPS62165942A (ja) 混成集積回路及びその製法
JPH0758245A (ja) 半導体装置及びその製造方法
JPH04284634A (ja) チップマウント方法
KR20030066986A (ko) 전도성 접합테입 및 이를 이용한 반도체 패키지 실장 방법
JPH07240418A (ja) バンプ形成方法及び半導体装置