CN106960828A - 倒装芯片式半导体封装结构 - Google Patents
倒装芯片式半导体封装结构 Download PDFInfo
- Publication number
- CN106960828A CN106960828A CN201710328368.4A CN201710328368A CN106960828A CN 106960828 A CN106960828 A CN 106960828A CN 201710328368 A CN201710328368 A CN 201710328368A CN 106960828 A CN106960828 A CN 106960828A
- Authority
- CN
- China
- Prior art keywords
- chip
- metal coupling
- lead frame
- pin
- radiating block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 230000008878 coupling Effects 0.000 claims abstract description 54
- 238000010168 coupling process Methods 0.000 claims abstract description 54
- 238000005859 coupling reaction Methods 0.000 claims abstract description 54
- 239000000206 moulding compound Substances 0.000 claims abstract description 15
- 239000003292 glue Substances 0.000 claims abstract description 9
- 238000005266 casting Methods 0.000 claims abstract description 6
- 239000000853 adhesive Substances 0.000 claims description 4
- 230000001070 adhesive effect Effects 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 230000008646 thermal stress Effects 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 claims description 2
- 238000007711 solidification Methods 0.000 claims description 2
- 230000008023 solidification Effects 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims 1
- 230000008676 import Effects 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 238000003466 welding Methods 0.000 description 7
- YSUIQYOGTINQIN-UZFYAQMZSA-N 2-amino-9-[(1S,6R,8R,9S,10R,15R,17R,18R)-8-(6-aminopurin-9-yl)-9,18-difluoro-3,12-dihydroxy-3,12-bis(sulfanylidene)-2,4,7,11,13,16-hexaoxa-3lambda5,12lambda5-diphosphatricyclo[13.2.1.06,10]octadecan-17-yl]-1H-purin-6-one Chemical compound NC1=NC2=C(N=CN2[C@@H]2O[C@@H]3COP(S)(=O)O[C@@H]4[C@@H](COP(S)(=O)O[C@@H]2[C@@H]3F)O[C@H]([C@H]4F)N2C=NC3=C2N=CN=C3N)C(=O)N1 YSUIQYOGTINQIN-UZFYAQMZSA-N 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- SZUVGFMDDVSKSI-WIFOCOSTSA-N (1s,2s,3s,5r)-1-(carboxymethyl)-3,5-bis[(4-phenoxyphenyl)methyl-propylcarbamoyl]cyclopentane-1,2-dicarboxylic acid Chemical compound O=C([C@@H]1[C@@H]([C@](CC(O)=O)([C@H](C(=O)N(CCC)CC=2C=CC(OC=3C=CC=CC=3)=CC=2)C1)C(O)=O)C(O)=O)N(CCC)CC(C=C1)=CC=C1OC1=CC=CC=C1 SZUVGFMDDVSKSI-WIFOCOSTSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229940126543 compound 14 Drugs 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开一种倒装芯片式半导体封装结构，其包括：集成电路芯片(23)、引线框架(25)和一组金属凸块(24A‑24E)，该组金属凸块植在集成电路芯片主表面预留的表面接触垫上，引线框架设有数个彼此绝缘的引脚(25A‑25C)，这些引脚按照输出同一信号的金属凸块的排列布局延伸，集成电路芯片的下部设置开有凹槽的散热块(21)，集成电路芯片整体嵌入到凹槽内，并通过金属凸块与引线框架电连接，该芯片与框架之间填充有高导热绝缘灌封胶，形成以集成电路芯片的主表面向上的定向倒装芯片式结构，外部包裹有模塑料(26)。本发明提高了集成电路芯片的散热能力和热可靠性，可用于大功率芯片和高密度集成电路封装。
Description
技术领域
本发明涉及一种半导体封装技术领域，特别涉及一种倒装芯片式半导体封装结构，可用于大功率芯片和高密度集成电路封装。
背景技术
集成电路芯片在工作时会产生大量热量，而模塑料的低热导率会使包封的芯片热量不易逸散，为此需要对其封装结构进行设计以降低热阻。
在传统封装中一般采用引线键合的方式通过电气将芯片与引线框架相连接，这种连接方式易增加芯片和和引线间的传导电阻及热阻，且引线也容易断裂。
倒装芯片式封装则是将芯片翻转倒扣在引线框架或基板上，芯片上的金属凸块使芯片焊盘和引线框架间的电连接更加坚固。图1是带散热块的小外形晶体管SOT状封装结构的截面图，图2为图1的引线框架、金属凸块、散热块和芯片的布局示意图。
参照图1，其半导体芯片11倒向安装在引脚13A和13C上，芯片11上靠近第一引脚13A的第一接触垫通过第一金属凸块12A与第一引脚13A连接，芯片11上靠近第二引脚13C的第二接触垫通过第二金属凸块12D与第二引脚13C连接。为了提供低阻热通道，芯片11上的第三接触垫通过第三金属凸块12B与散热块15上靠近第一引脚13A的第一焊区连接，芯片11上的第四接触垫通过第四金属凸块12C与散热块15上靠近第二引脚13C的第二焊区连接。散热块的底面15S暴露在模塑料14之外。引脚安装部分的第一表面13AS、第二表面13CS与模塑料14的底表面14CS、散热块15的底面15S共面。图2是图1所示封装结构的引脚、金属凸块、散热块和芯片的布局示意图，参照图2，第三金属凸块12B、第四金属凸块12C、第五金属凸块12H、第六金属凸块12I负责将芯片11上的热量传导至散热块。
引线框架在封装中不仅负责电信号在封装体内外部的输运，还起到稳固支撑芯片的作用。然而在越来越多倒装芯片的封装实施中，由于芯片尺寸的不断减小和I/O密度的提高，芯片表面上的接触垫越来越多，植上的金属凸块遍布芯片主表面的中心和周边区域，引线框架也从芯片两侧延伸至芯片中心，确保回流后和芯片上的金属凸块充分接触。因此，芯片主表面的中间区域被引线框架占据，芯片上的热量通过金属凸块传导至散热块来提供高导热通道的方法基本失效，小尺寸、高I/O密度的芯片所生成的大量的热几乎只能传导至引线框架和模塑料。
另外，在倒装芯片封装中，由于芯片和引线框架的热膨胀系数的失配，芯片上凸块会产生热应力、应变，积累的应变能会导致凸块产生裂纹并断裂，致使封装失效。
因此，需要研究出新型的倒装芯片的封装结构以利用散热块的散热优势，同时提升封装结构的热可靠性。
发明内容
本发明的目的在于针对上述现有技术中的不足，提供一种新型的倒装芯片式半导体封装结构，通过新型散热块的散热优势，配合填充工艺，减小封装热阻和热机械应力，满足高密度、小尺寸封装的需要，提高封装结构的散热能力和热可靠性。
为实现上述目的，本发明的技术方案如下：
一种倒装芯片式半导体封装结构，包括：集成电路芯片、引线框架和一组金属凸块，该组金属凸块植在集成电路芯片主表面预留的表面接触垫上，引线框架设有数个彼此绝缘的引脚，这些引脚按照输出同一信号的金属凸块的排列布局延伸，集成电路芯片通过金属凸块与引线框架电连接，形成以集成电路芯片的主表面向上的定向倒装芯片式结构，其特征在于：
集成电路芯片的下部设有散热块，该散热块表面开有凹槽，集成电路芯片整体嵌入到凹槽内，使集成电路芯片的背面与散热块的凹槽的底面直接接触；
集成电路芯片的主表面与引线框架之间填充有高导热绝缘灌封胶，固化后形成胶层，以降低金属凸块受到的热应力，并使集成电路芯片上的热量更易于向散热块传导。
作为优选，所述引线框架的上表面及胶层和散热块的侧面包封有模塑料，引线框架的引脚一端从模塑料内水平延伸出来，经切筋成型向下形成引脚的安装部分，该引脚安装部分的底表面与散热块暴露的底表面齐平。
本发明与现有技术相比具有以下优点：
1、本发明由于采用集成电路芯片的主表面向上定向，其背面和散热块直接接触，芯片上金属凸块通过高导热绝缘灌封胶和散热块间接接触，散热块的底表面暴露在模塑料之外，引脚的安装部分的表面与散热块的底表面共面的结构，根据热传导的原理，这种设计结构不仅可以帮助芯片快速散热，而且散热块不会占用引线框架的空间，因而非常适合小型高密度电路的封装。
2、本发明由于采用带有凹槽的散热块支撑倒装芯片，高导热绝缘灌封胶固化后形成的胶层包封金属凸块的侧面，并填满芯片至引线框架的间隙，形成复合加强结构，这种加强结构可以分散金属凸块上热导应力导致的畸变，提升封装结构的热机械可靠性。
附图说明
图1为现有带散热块的封装结构截面图；
图2为图1的引线框架、金属凸块、散热块和芯片的布局示意图；
图3为本发明的倒装芯片式半导体封装结构截面图；
图4为本发明散热块的第二实施例的截面图。
具体实施方式
实施例1
参照图3，本发明的倒装芯片式半导体封装结构，包括：引线框架25、一组金属凸块24A-24E、集成电路芯片23、散热块21和模塑料26。
引线框架25上设有数个彼此绝缘的引脚，本实施例中以三个引脚25A-25C为例，芯片23的主表面预留有接触垫，接触垫根据芯片输入输出信号的要求，分布于芯片23的中心和周边区域。第一金属凸块24A植在芯片23上靠近第一引脚25A的第一接触垫29A上，第二金属凸块24B植在芯片23上靠近第一引脚25A的第二接触垫29B上，第三金属凸块24C植在芯片23上中间区域的第三接触垫29C上，第四金属凸块24D植在芯片23上靠近第三引脚25C的第四接触垫29D上，第五金属凸块24E植在芯片23上靠近第三引脚25C的第五接触垫29E上，每个接触垫的直径大于植在上面的金属凸块的直径，芯片上的电信号通过这些接触垫由金属凸块导入或导出至金属凸块。
将芯片23上金属凸块24A-24E中输运同一电信号的若干个凸块分为一个小组，即第一小组包括第一金属凸块24A，第二小组包括第二金属凸块24B、第三金属凸块24C和第四金属凸块24D，第三小组包括第五金属凸块24E。第一引脚25A从芯片23一侧按照第一小组内凸块走向向芯片23中心靠近，保证其大小能覆盖第一小组内的所有凸块；第二引脚25B从芯片23一侧按照第二小组内凸块走向向芯片23中心靠近，保证其大小能覆盖第二小组内的所有凸块；第三引脚25C从芯片23一侧按照第三小组内凸块走向向芯片23中心靠近，保证其大小能覆盖第三小组内的所有凸块。
芯片23的主表面面向封装结构顶部倒向安装到引线框架25上，芯片23上靠近第一引脚25A的第一接触垫29A通过第一金属凸块24A与第一引脚25A上的第一焊区连接，芯片23上靠近第一引脚25A的第二接触垫29B通过第二金属凸块24B与第二引脚25B上的第一焊区连接，芯片23上中间区域的第三接触垫29C通过第三金属凸块24C与第二引脚25B上的第二焊区连接，芯片23上靠近第三引脚25C的第四接触垫29D通过第四金属凸块24D与第二引脚25B上的第三焊区连接，芯片23上靠近第三引脚25C的第五接触垫29E通过第五金属凸块24E与第三引脚25C上的第一焊区连接。
梯台形状的散热块21的表面开有凹槽，凹槽的形状为梯台，芯片23的背面在去除表面氧化物或者通过机械研磨将晶片减薄后，将芯片23整体嵌入到凹槽内，使芯片23的背面散热块和散热块21上凹槽内的底表面接触。回流焊接金属凸块24A-24E和引线框架25后，向凹槽内填充高导热绝缘灌封胶，高导热绝缘灌封胶固化后形成胶层27，胶层27包覆芯片23的主表面和四个侧面，以及包覆芯片上金属凸块24A-24E的侧面，并与引线框架25接触，在凹槽周围的散热块和引线框架之间形成厚度为h＝0.05mm～0.1mm的胶柱。胶层27的热传导系数大于1.5W/m·k，体积电阻率为5x1014Ω·㎝，绝缘常数为5.0，承受温度为-60℃～260℃，瞬间温度高达310℃。
高导热绝缘灌封胶固化后，引线框架25、金属凸块24A-24E、胶层27、芯片23和散热块21连接形成倒装芯片式封装内部组件一体化结构。
模塑料26包封在该一体化结构的外部，其散热块21的底面21S暴露于模塑料26的底部，并且与表面28接触。第一引脚25A的一端从模塑料26内水平延伸出来，经切筋成型向下形成第一引脚25A的安装部分，第三引脚25C的一端从模塑料26内水平延伸出来，经切筋成型向下形成第三引脚25C的安装部分，该第一引脚25A的安装部分的底表面25AS、模塑料26的底表面26S、散热块21的底表面21S和第三引脚25C的安装部分的底表面25CS这四者共面，形成倒装芯片式封装结构。
本实施例的倒装芯片式封装结构，是通过高导热绝缘灌封胶层27和散热块21提供高导热通道，即芯片23产生的热量先通过该高导热通道传导到散热块21，再通过散热块21传导到外部支撑结构，如印刷电路板的表面28。
高导热绝缘灌封胶27固化后，芯片上的金属凸块24A-24E、芯片23及散热块21形成加强结构，芯片23和引线框架25由于热膨胀系数不同所产生的畸变将分散于该加强结构，避免了金属凸块24A-24E上积累的应变能导致凸块产生裂纹甚至断裂，提高了电气连接和机械连接的可靠性。
实施例2
本实施例的结构关系与实施例1相同，所不同的是其散热块及凹槽的形状不同，散热块和凹槽的形状结构如图4所示。本实例的散热块31形状为长方体，凹槽形状为梯台，该梯台凹槽中面积较小底面30的面积不小于芯片背面面积。
以上描述仅是本发明的两个具体实例，不构成对本发明的任何限制，显然对于本领域的技术人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (9)
1.一种倒装芯片式半导体封装结构，包括：集成电路芯片(23)、引线框架(25)和一组金属凸块(24A，24B，24C，24D，24E)，该组金属凸块(24A，24B，24C，24D，24E)植在集成电路芯片(23)主表面预留的表面接触垫上，引线框架(25)设有数个彼此绝缘的引脚(25A，25B，25C)，这些引脚按照输出同一信号的金属凸块的排列布局延伸，集成电路芯片(23)通过金属凸块与引线框架(25)电连接，形成以集成电路芯片(23)的主表面向上的定向倒装芯片式结构，其特征在于：
集成电路芯片(23)的下部设有散热块(21)，该散热块表面开有凹槽，集成电路芯片(23)整体嵌入到凹槽内，使集成电路芯片(23)的背面与散热块的凹槽的底面直接接触；
集成电路芯片(23)的主表面与引线框架(25)之间填充有高导热绝缘灌封胶，固化后形成胶层(27)，以降低金属凸块(24A，24B，24C，24D，24E)受到的热应力，并使集成电路芯片(23)上的热量更易于向散热块(21)传导。
2.如权利要求1中所述的半导体封装结构，其特征在于：引线框架(25)的上表面及胶层(27)和散热块(21)的侧面包封有模塑料(26)，引线框架(25)的引脚一端从模塑料(26)内水平延伸出来，经切筋成型向下形成引脚的安装部分，该引脚安装部分的底表面与散热块(21)暴露的底表面齐平。
3.如权利要求1中所述的半导体封装结构，其特征在于：集成电路芯片(23)，其接触垫设置在芯片主表面的中心和周边区域，芯片上的电信号通过这些接触垫由金属凸块(24A，24B，24C，24D，24E)导入或导出至金属凸块(24A，24B，24C，24D，24E)，每个接触垫的直径大于金属凸块的直径。
4.如权利要求1中所述的半导体封装结构，其特征在于：散热块(21)的形状为梯台或者长方体。
5.如权利要求1中所述的半导体封装结构，其特征在于：散热块(21)顶表面的中心区域开的凹槽为梯台。
6.如权利要求1中所述的半导体封装结构，其特征在于：高导热绝缘灌封胶固化后形成的胶层(27)包覆集成电路芯片(23)的主表面和四个侧面，以及包覆在芯片上金属凸块(24A，24B，24C，24D，24E)的侧面，并与引线框架(25)接触，在凹槽周围的散热块和引线框架之间形成厚度为h＝0.05mm～0.1mm的胶柱。
7.如权利要求6述的半导体封装结构，其特征在于：胶层(27)的热传导系数大于1.5W/m·k，体积电阻率为5x1014Ω·㎝，绝缘常数为5.0，承受温度为-60℃～260℃，瞬间温度高达310℃。
8.如权利要求1中所述的半导体封装结构，其特征在于：金属凸块(24A，24B，24C，24D，24E)的排列布局，是将金属凸块(24A，24B，24C，24D，24E)中输运同一电信号的若干个凸块分为一个小组，每个小组的凸块按照集成电路芯片(23)上预留的输运对应电信号的若干个接触垫的走向分布，即按照从芯片的边缘到芯片的中心进行排列。
9.如权利要求1中所述的半导体封装结构，其特征在于：所述引线框架(25)上的引脚(25A，25B，25C)按照输出同一信号的金属凸块的排列布局延伸，是将引线框架上位于集成电路芯片(23)平行两侧的每个引脚向芯片中心靠近，并使引脚走向与每个小组的凸块走向保持一致，且保证引脚的大小要能覆盖到对应小组内的所有凸块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710328368.4A CN106960828A (zh) | 2017-05-11 | 2017-05-11 | 倒装芯片式半导体封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710328368.4A CN106960828A (zh) | 2017-05-11 | 2017-05-11 | 倒装芯片式半导体封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106960828A true CN106960828A (zh) | 2017-07-18 |
Family
ID=59481948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710328368.4A Pending CN106960828A (zh) | 2017-05-11 | 2017-05-11 | 倒装芯片式半导体封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106960828A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018029138A (ja) * | 2016-08-18 | 2018-02-22 | トレックス・セミコンダクター株式会社 | 半導体装置 |
| CN108807299A (zh) * | 2017-08-14 | 2018-11-13 | 苏州能讯高能半导体有限公司 | 引线框架结构、引线框架和封装器件 |
| CN109671812A (zh) * | 2018-12-25 | 2019-04-23 | 江苏罗化新材料有限公司 | 一种散热型芯片级led封装方法及其封装结构 |
| CN110875266A (zh) * | 2018-08-30 | 2020-03-10 | 广东威灵汽车部件有限公司 | 半导体晶圆的连接结构 |
| CN112349662A (zh) * | 2019-08-07 | 2021-02-09 | 三星电机株式会社 | 半导体封装件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103918057A (zh) * | 2011-08-16 | 2014-07-09 | 先进模拟科技公司 | 具有低热阻的引线框架上凸块半导体封装体 |
| US20140367847A1 (en) * | 2013-06-14 | 2014-12-18 | Laird Technologies, Inc. | Methods for establishing thermal joints between heat spreaders or lids and heat sources |
| CN104851812A (zh) * | 2014-02-19 | 2015-08-19 | 钰桥半导体股份有限公司 | 半导体元件及其制作方法 |
| CN105428330A (zh) * | 2015-10-30 | 2016-03-23 | 杰群电子科技（东莞）有限公司 | 一种半导体器件及其制造方法 |
| CN105655310A (zh) * | 2015-12-31 | 2016-06-08 | 华为技术有限公司 | 封装结构、电子设备及封装方法 |
| CN106158785A (zh) * | 2015-03-20 | 2016-11-23 | 矽品精密工业股份有限公司 | 散热型封装结构及其散热件 |
-
2017
- 2017-05-11 CN CN201710328368.4A patent/CN106960828A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103918057A (zh) * | 2011-08-16 | 2014-07-09 | 先进模拟科技公司 | 具有低热阻的引线框架上凸块半导体封装体 |
| US20140367847A1 (en) * | 2013-06-14 | 2014-12-18 | Laird Technologies, Inc. | Methods for establishing thermal joints between heat spreaders or lids and heat sources |
| CN104851812A (zh) * | 2014-02-19 | 2015-08-19 | 钰桥半导体股份有限公司 | 半导体元件及其制作方法 |
| CN106158785A (zh) * | 2015-03-20 | 2016-11-23 | 矽品精密工业股份有限公司 | 散热型封装结构及其散热件 |
| CN105428330A (zh) * | 2015-10-30 | 2016-03-23 | 杰群电子科技（东莞）有限公司 | 一种半导体器件及其制造方法 |
| CN105655310A (zh) * | 2015-12-31 | 2016-06-08 | 华为技术有限公司 | 封装结构、电子设备及封装方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018029138A (ja) * | 2016-08-18 | 2018-02-22 | トレックス・セミコンダクター株式会社 | 半導体装置 |
| CN108807299A (zh) * | 2017-08-14 | 2018-11-13 | 苏州能讯高能半导体有限公司 | 引线框架结构、引线框架和封装器件 |
| CN108807299B (zh) * | 2017-08-14 | 2024-05-17 | 苏州能讯高能半导体有限公司 | 引线框架结构、引线框架和封装器件 |
| CN110875266A (zh) * | 2018-08-30 | 2020-03-10 | 广东威灵汽车部件有限公司 | 半导体晶圆的连接结构 |
| CN109671812A (zh) * | 2018-12-25 | 2019-04-23 | 江苏罗化新材料有限公司 | 一种散热型芯片级led封装方法及其封装结构 |
| CN112349662A (zh) * | 2019-08-07 | 2021-02-09 | 三星电机株式会社 | 半导体封装件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106960828A (zh) | 倒装芯片式半导体封装结构 | |
| CN100501987C (zh) | 芯片向下的球栅阵列封装及其制造方法 | |
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| US6400014B1 (en) | Semiconductor package with a heat sink | |
| US7439099B1 (en) | Thin ball grid array package | |
| US6956741B2 (en) | Semiconductor package with heat sink | |
| US7989942B2 (en) | IC package with capacitors disposed on an interposal layer | |
| JP6847266B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US20030011054A1 (en) | Power module package having improved heat dissipating capability | |
| US20020109219A1 (en) | Semiconductor package with heat sink having air vent | |
| US20120319264A1 (en) | Semiconductor device with heat spreader | |
| US20120032350A1 (en) | Systems and Methods for Heat Dissipation Using Thermal Conduits | |
| WO2017041689A1 (zh) | 传感芯片封装组件和具有该传感芯片封装组件的电子设备 | |
| CN101073151A (zh) | 具有增强散热性的半导体封装结构 | |
| US20190259689A1 (en) | Re-Routable Clip for Leadframe Based Product | |
| US6627990B1 (en) | Thermally enhanced stacked die package | |
| JP2006210519A (ja) | 半導体装置およびその製造方法 | |
| CN101360393B (zh) | 嵌埋半导体芯片的电路板结构及其制法 | |
| US20200312735A1 (en) | Cooling of electronic devices | |
| JP2006245076A (ja) | 半導体装置 | |
| CN101882606B (zh) | 散热型半导体封装构造及其制造方法 | |
| CN105990304A (zh) | 芯片封装结构及其制造方法 | |
| CN101819955B (zh) | 具有增强散热性的半导体封装结构 | |
| US8050049B2 (en) | Semiconductor device | |
| US20090250797A1 (en) | Multi-Chip Package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170718 |
|
| WD01 | Invention patent application deemed withdrawn after publication |