JP2018011089A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2018011089A JP2018011089A JP2017204728A JP2017204728A JP2018011089A JP 2018011089 A JP2018011089 A JP 2018011089A JP 2017204728 A JP2017204728 A JP 2017204728A JP 2017204728 A JP2017204728 A JP 2017204728A JP 2018011089 A JP2018011089 A JP 2018011089A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- wiring
- semiconductor device
- isolation well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000002955 isolation Methods 0.000 claims abstract description 118
- 239000004020 conductor Substances 0.000 claims abstract description 115
- 239000011229 interlayer Substances 0.000 claims abstract description 52
- 239000002344 surface layer Substances 0.000 claims abstract description 8
- 238000005192 partition Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 62
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 abstract description 35
- 238000009413 insulation Methods 0.000 abstract description 7
- 230000005684 electric field Effects 0.000 description 23
- 239000012535 impurity Substances 0.000 description 23
- 238000004519 manufacturing process Methods 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
Description
ここで、配線がフィールド絶縁膜の近くを通過していたり、フィールド絶縁膜と交差していたりすると、配線からの電界により半導体基板中の陰イオンがフィールド絶縁膜直下の領域(すなわち、素子形成領域を分離するp型ウェル領域の表面)に引き寄せられて、p型ウェル領域でフィールド反転が生じる。そのため、フィールド反転した領域がリークパスとなってリーク電流が発生し、素子分離不良が生じる。配線からの電界によるこのようなリーク電流の発生は、配線に印加される電圧が高くなるにつれてより顕著となる。
そこで、本発明の一実施形態は、フィールド反転の発生を抑制し、安定した素子分離を実現できる半導体装置を提供することを一つの目的とする。
図1は、本発明の第1実施形態に係る半導体装置1の模式的な平面図である。また、図2は、図1の切断面線II−IIから見た断面図である。
半導体装置1は、半導体層の一例としてのエピタキシャル基板45と、エピタキシャル基板45の表層部に、電気的にフローティングされた素子形成領域の一例としての低電圧素子領域2を区画する素子分離ウェル7とを含む。
この低電圧素子領域2には、n+型の埋め込み層(B/L)6が選択的に形成されている。埋め込み層6は、エピタキシャル基板45において、シリコン基板4とn−型エピタキシャル層5との境界を跨ぐように形成されている。埋め込み層6の膜厚は、たとえば、2.0μm〜3.0μmである。
素子分離ウェル7の表面には、閉曲線を描く帯状のフィールド絶縁膜10が形成されている。フィールド絶縁膜10は、素子分離ウェル7と同様に、低電圧素子領域2の周囲を取り囲むように平面視で四角環状に形成されている。フィールド絶縁膜10は、素子分離ウェル7よりも幅広で、素子分離ウェル7を完全に覆うように形成されている。フィールド絶縁膜10は、たとえば、n−型エピタキシャル層5の表面を選択的に酸化させて形成したLOCOS膜である。
DMOS35は、n−型エピタキシャル層5の表面に、互いに間隔を空けて形成されたn−型ウェル領域13とp−型ウェル領域15とを含む。n−型ウェル領域13は、p−型ウェル領域15を取り囲むように、フィールド絶縁膜10に沿って平面視環状に形成されている。
n+型ソース領域17の外周縁は、p−型ウェル領域15の外周縁から内側に一定の距離を空けた位置に配置されている。n+型ソース領域17は、たとえば、n+型ドレイン領域14と同一濃度および同一深さで形成されている。また、p+型不純物領域16は、n+型ソース領域17と同一深さで形成されている。
フィールド絶縁膜12の外周縁は、n+型ドレイン領域14の周縁上に配置され、フィールド絶縁膜12の内周縁は、p−型ウェル領域15の外周縁から外側に一定の間隔を空けた位置に配置されている。n+型ドレイン領域14は、フィールド絶縁膜12の外周縁とフィールド絶縁膜10とによって挟まれた領域に形成されている。
ゲート電極19は、たとえば、前述の導体膜11と同一材料および同一の膜厚で形成されている。ゲート絶縁膜18は、たとえば、n−型エピタキシャル層5の表面を酸化させて形成したシリコン酸化膜である。
そして、低電圧素子領域2全体を覆うように第1〜第4層間絶縁膜21,25,27,36が形成されている。第1〜第4層間絶縁膜21,25,27,36は、たとえば、酸化膜、窒化膜等の絶縁膜によって形成されている。なお、この実施形態では、第1〜第4層間絶縁膜21,25,27,36が形成されているが、第4層間絶縁膜36の上層にさらに第5、第6またはそれ以上の層間絶縁膜が形成された構成であってもよい。
低電圧配線28,29は、図1に示すようにドレイン配線28と、ソース配線29とを含む。以下では、ドレイン配線28およびソース配線29をまとめて低電圧配線28,29ということがある。ドレイン配線28は、ドレイン用コンタクト23を介してn+型ドレイン領域14と電気的に接続され、ソース配線29は、ソース用コンタクト24を介してn+型ソース領域17と電気的に接続されている。低電圧配線は、ゲート用コンタクトを介してゲート電極19に電気的に接続される図示しないゲート配線を含んでいてもよい。
ソース配線29は、一定の電位、たとえばグランド電位に固定されることが好ましい。ソース配線29は、たとえば、導体膜11に接続されていてもよい。また、ドレイン配線28には、たとえば、5V〜100V程度の電圧が印加され、ゲート配線(図示せず)には、たとえば、0V〜30V程度の電圧が印加される。このように、低電圧配線は比較的に低い電圧が印加される低圧配線である。そして、第3層間絶縁膜27上に形成された低電圧配線28,29を覆うように、第4層間絶縁膜36が第3層間絶縁膜27上に形成されている。
図3Aのレイアウトを参照すれば、導体膜11は、素子分離ウェル7と高電圧配線30とが交差する交差部31とフィールド絶縁膜10との間に介在している。このとき、フィールド絶縁膜10の幅W1は、たとえば、5.0μm〜10μmである。また、導体膜11の幅W2は、フィールド絶縁膜10の幅W1よりも幅狭に形成されており、たとえば、2.0μm〜3.0μmである。
高電圧配線30が交差部31で素子分離ウェル7と交差する方向(高電圧配線30の延びる方向)に関して、導体膜11の長さ(つまり、導体膜11の幅W2)は、交差部31の長さL2よりも短い(すなわち、W2<L2)。換言すれば、導体膜11は、導体膜11と高電圧配線30とが交差する交差部34の面積S1(この実施形態では、W2×L1)が、素子分離ウェル7と高電圧配線30とが交差する交差部31の面積S2(この実施形態では、L1×L2)よりも小さく(すなわち、S1<S2)なるように形成されている。
この場合、導体膜11は、素子分離ウェル7の延びる方向に関して、導体膜11の長さL3が交差部31の長さL1以上(L3≧L1)になるように形成されていることが好ましい。また、図3Cでは、導体膜11の幅W2は、高電圧配線30の延びる方向に関して、交差部31の長さL2以下(すなわち、W2≦L2)に形成されている構成を示しているが、図3Bの場合と同様に、交差部31の長さL2以上(すなわち、W2≧L2)に形成されていることが好ましい。
このように、半導体装置1では、高電圧配線30と低電圧配線28,29とが素子分離ウェル7と交差している。したがって、各配線28,29,30と素子分離ウェル7とが交差していない場合に比べて、素子分離ウェル7と各配線28,29,30との距離は近くなる。さらに、高電圧配線30は、低電圧配線28,29よりも高い電圧が印加されるため、低電圧配線28,29よりも相対的に高い電界が発生する。したがって、このような構造の下では、フィールド絶縁膜10の直下の領域、すなわち、素子分離ウェル7においてフィールド反転が比較的に生じやすい。
次に、図4A〜図4Hを参照して、半導体装置1の製造工程について説明する。
半導体装置1を製造するには、図4Aに示すように、p−型のシリコン基板4が用意される。次に、シリコン基板4の表面にn型の不純物とp型の不純物とが選択的に注入される。そして、たとえば1100℃以上の温度下で、n型の不純物を添加しながらシリコン基板4のシリコンをエピタキシャル成長させる。これにより、図4Bに示すように、シリコン基板4とn−型エピタキシャル層5とを含むエピタキシャル基板45が形成される。
次に、図4Dに示すように、n−型エピタキシャル層5の表面に熱酸化処理が施されてゲート絶縁膜18が形成される。このとき、ゲート絶縁膜18はフィールド絶縁膜10,12と連なるように形成される。次に、導体膜11およびゲート電極19用のポリシリコンがn−型エピタキシャル層5上に堆積されて、ポリシリコン層33が形成される。
以上のように、半導体装置1の製造方法によれば、DMOS35のゲート電極19を形成する工程と同一の工程で導体膜11を形成することができる。すなわち、半導体装置1の製造工程(図4E参照)においてレジストマスクのレイアウトを変更するだけでDMOS35のゲート電極19と導体膜11とを形成することができる。よって、新たな製造工程を追加する必要がないので、工程数の増加を防止することができる。
第2実施形態に係る半導体装置41が、前述の第1実施形態に係る半導体装置1と異なる点は、第1層間絶縁膜21上に導体膜42が形成されている点である。すなわち、フィールド反転を抑制するための導体膜は、フィールド絶縁膜10の表面に接するように形成されている必要はなく、フィールド絶縁膜10上の層間絶縁膜上に形成されていてもよい。その他の構成は、前述の第1実施形態に係る半導体装置1と同様の構成である。図5において、前述の図2に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
また、半導体装置41では、低電圧用コンタクト23,24を形成する工程と同一工程で導体膜42を形成することができる。すなわち、半導体装置41の製造工程(図4Hの工程参照)においてレジストマスクのレイアウトを変更するだけで低電圧用コンタクト23,24と導体膜42とを形成することができる。よって、新たな製造工程を追加する必要がないので、工程数の増加を防止することができる。
図6は、本発明の第3実施形態に係る半導体装置51の模式的な平面図である。第3実施形態に係る半導体装置51が、前述の第1実施形態に係る半導体装置1と異なる点は、高電圧配線30に替えて、高電圧配線52が形成されている点である。その他の構成は、前述の半導体装置1と同様である。図6において、前述の図1に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
このように、素子分離ウェル7と高電圧配線52とが交差しない構成によっても、高電圧配線52からの電界による影響を導体膜11によって軽減することができる。なお、この実施形態では、前述の第1実施形態と同様に、平面視四角環状に導体膜11が形成されているが、導体膜11は、少なくとも高電圧配線52が形成されている領域に沿うように形成されていればよい。
図7は、本発明の第4実施形態に係る半導体装置61の模式的な平面図である。第4実施形態に係る半導体装置61が、前述の第1実施形態に係る半導体装置1と異なる点は、高電圧配線30に替えて、高電圧配線62が形成されている点である。その他の構成は、前述の半導体装置1と同様である。図7において、前述の図1に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
このような構成によっても、高電圧配線62からの電界による影響を導体膜11によって軽減することができる。なお、この実施形態では、前述の第1実施形態と同様に、平面視四角環状に導体膜11が形成されているが、導体膜11は、少なくとも高電圧配線62と素子分離ウェル7とが対向する領域に形成されていればよい。したがって、導体膜11は、高電圧配線62が形成されている領域の直下のフィールド絶縁膜10上に高電圧配線62と対向するように形成されていればよい。
以上、本発明の実施形態を説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の第1実施形態では、導体膜11がフィールド絶縁膜10の中央部上に形成された構成を示しているが、導体膜11は、素子分離ウェル7におけるフィールド反転を抑制できる範囲で、素子分離ウェル7が形成された領域の一部または全部を覆うように形成されていれば、高電圧配線30の延びる方向にずれた位置に形成されていてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
[項1]低基準電圧を基準に動作する低電圧素子が形成された低電圧素子領域、および、前記低基準電圧よりも高い高基準電圧を基準に動作する高電圧素子が形成された高電圧素子領域を含む第1導電型の半導体層を、その表層部に有する半導体基板と、前記低電圧素子領域を区画し、かつ、前記高電圧素子領域から前記低電圧素子領域を電気的に分離するように前記半導体基板の表層部に形成された第2導電型の素子分離ウェルと、前記素子分離ウェルの表面を覆うフィールド絶縁膜と、前記半導体基板上に形成された層間絶縁膜と、平面視において前記低電圧素子領域を横切るように前記層間絶縁膜上に形成され、かつ、前記高電圧素子領域内の前記高電圧素子に電気的に接続された高電圧配線と、前記フィールド絶縁膜において前記高電圧配線と対向する領域を横切るように前記フィールド絶縁膜の上に形成され、かつ、前記低基準電圧に固定された導体膜とを含む、半導体装置。
高電圧素子領域に接続された高電圧配線の場合、低電圧素子領域に接続される配線に比べて当該高電圧配線による電界の大きさが相対的に大きくなるので、素子分離ウェルでのフィールド反転が生じやすい。したがって、この構成によれば、素子分離ウェル上のフィールド絶縁膜の近くを通過したり、フィールド絶縁膜と交差したりする高電圧配線が高電圧素子領域に接続されていて、比較的フィールド反転が生じやすい条件下でも、当該高電圧配線による電界を、導体膜によって効果的に終端させることができる。
[項5]前記素子分離ウェルは、平面視において前記高電圧配線と交差する交差部を含み、前記高電圧配線が前記交差部で前記素子分離ウェルと交差する方向に関して、前記導体膜の長さが前記交差部の長さ以上である、項1〜3のいずれか一項に記載の半導体装置。 この構成によれば、高電圧配線の延びる方向において、フィールド絶縁膜を介して素子分離ウェルを導体膜によって完全に覆うことができる。これにより、フィールド絶縁膜の直下の素子分離ウェルでのフィールド反転の発生を効果的に抑制することができる。
[項8]前記低電圧素子領域には、MOSトランジスタが前記低電圧素子として形成されており、前記導体膜は、前記MOSトランジスタのソースと同電位を成している、項1〜7のいずれか一項に記載の半導体装置。
[項11]前記層間絶縁膜が配線層を含み、前記導体膜が、前記配線層に配置された配線膜によって形成されている、項1〜10のいずれか一項に記載の半導体装置。
2 低電圧素子領域
3 高電圧素子領域
4 シリコン基板
5 n−型エピタキシャル層
7 素子分離ウェル
10 フィールド絶縁膜
11 導体膜
12 フィールド絶縁膜
21 第1層間絶縁膜
25 第2層間絶縁膜
27 第3層間絶縁膜
30 高電圧配線
31 交差部
35 DMOS
36 第4層間絶縁膜
41 半導体装置
42 導体膜
45 エピタキシャル基板
51 半導体装置
52 高電圧配線
61 半導体装置
62 高電圧配線
Claims (17)
- 半導体素子を有する素子領域を含む半導体層と、
前記素子領域を区画するように前記半導体層の表層部に形成された素子分離ウェルと、
前記素子分離ウェルを覆うように前記半導体層の上に形成されたフィールド絶縁膜と、
前記半導体層の上に形成された層間絶縁膜と、
平面視において前記素子領域を横切るように前記層間絶縁膜の上に形成された配線と、
前記フィールド絶縁膜において前記配線と対向する領域を横切るように前記フィールド絶縁膜の上に形成され、前記素子分離ウェルの幅以下の幅を有する導体膜と、を含む、半導体装置。 - 前記素子領域は、低基準電圧を基準に動作する低電圧素子が形成された低電圧素子領域、および、前記低基準電圧よりも高い高基準電圧を基準に動作する高電圧素子が形成された高電圧素子領域を含み、
前記素子分離ウェルは、前記低電圧素子領域および前記高電圧素子領域を互いに電気的に分離するように、前記低電圧素子領域および前記高電圧素子領域を区画している、請求項1に記載の半導体装置。 - 前記導体膜が、前記低基準電圧に固定されている、請求項2に記載の半導体装置。
- 前記配線は、前記低電圧素子に電気的に接続された低電圧配線を含み、
前記導体膜は、前記フィールド絶縁膜において前記低電圧配線と対向する領域を横切っている、請求項2または3に記載の半導体装置。 - 前記配線は、前記高電圧素子に電気的に接続された高電圧配線を含み、
前記導体膜は、前記フィールド絶縁膜において前記高電圧配線と対向する領域を横切っている、請求項2〜4のいずれか一項に記載の半導体装置。 - 前記低電圧素子領域には、前記低電圧素子としてのMOSトランジスタが形成されており、
前記導体膜は、前記MOSトランジスタのソースと同電位を成している、請求項2〜5のいずれか一項に記載の半導体装置。 - 前記導体膜が、前記MOSトランジスタのゲートと同種の材料によって形成されている、請求項6に記載の半導体装置。
- 前記ゲートは、ポリシリコンからなる、請求項7に記載の半導体装置。
- 前記配線は、平面視において前記素子分離ウェルと交差する交差部を含み、
前記配線が前記交差部で前記素子分離ウェルと交差する方向に関して、前記導体膜の長さが前記交差部の長さ以下である、請求項1〜8のいずれか一項に記載の半導体装置。 - 前記配線は、平面視において前記素子分離ウェルと交差する交差部を含み、
前記素子分離ウェルが前記交差部で前記配線と交差する方向に関して、前記導体膜の長さが前記交差部の長さ以上である、請求項1〜8のいずれか一項に記載の半導体装置。 - 前記素子分離ウェルが、前記素子領域の周縁に沿う帯状に形成されており、
前記フィールド絶縁膜が、前記素子領域の周縁に沿う帯状に形成されており、
前記導体膜が、前記素子領域の周縁に沿う帯状に形成されている、請求項1〜10のいずれか一項に記載の半導体装置。 - 前記素子分離ウェルが、前記素子領域を取り囲む環状に形成されており、
前記フィールド絶縁膜が、前記素子領域を取り囲む環状に形成されており、
前記導体膜が、前記素子領域を取り囲む環状に形成されている、請求項1〜11のいずれか一項に記載の半導体装置。 - 前記層間絶縁膜が配線層を含み、
前記導体膜が、前記配線層に配置された配線膜によって形成されている、請求項1〜12のいずれか一項に記載の半導体装置。 - 低基準電圧で動作する低電圧素子を有する低電圧素子領域、および、前記低基準電圧よりも高い高基準電圧で動作する高電圧素子を有する高電圧素子領域を含む半導体層と、
前記低電圧素子領域および前記高電圧素子領域を電気的に分離するように前記半導体層の表層部に形成された素子分離ウェルと、
前記素子分離ウェルを覆うように前記半導体層の上に形成されたフィールド絶縁膜と、
前記半導体層の上に形成された層間絶縁膜と、
前記層間絶縁膜の上に形成され、前記高電圧素子領域に電気的に接続された配線と、
前記層間絶縁膜および前記フィールド絶縁膜の間に形成され、前記フィールド絶縁膜を挟んで前記素子分離ウェルに対向する導体膜と、を含む、半導体装置。 - 前記低電圧素子は、ゲート電極を有するMOSトランジスタを含み、
前記導体膜は、前記MOSトランジスタの前記ゲート電極と同種の材料によって形成されている、請求項14に記載の半導体装置。 - 前記低電圧素子領域において前記半導体層の上に形成された第2フィールド絶縁膜をさらに含み、
前記導体膜は、前記低電圧素子領域外の領域において前記フィールド絶縁膜の上に形成されており、
前記ゲート電極は、前記低電圧素子領域において前記第2フィールド絶縁膜の上に形成されている、請求項15に記載の半導体装置。 - 前記導体膜は、前記フィールド絶縁膜と接している、請求項14〜16のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017204728A JP6533266B2 (ja) | 2017-10-23 | 2017-10-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017204728A JP6533266B2 (ja) | 2017-10-23 | 2017-10-23 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013134001A Division JP6234715B2 (ja) | 2013-06-26 | 2013-06-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018011089A true JP2018011089A (ja) | 2018-01-18 |
JP6533266B2 JP6533266B2 (ja) | 2019-06-19 |
Family
ID=60995903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017204728A Active JP6533266B2 (ja) | 2017-10-23 | 2017-10-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6533266B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021182211A1 (ja) * | 2020-03-13 | 2021-09-16 | ローム株式会社 | 半導体装置およびその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03235367A (ja) * | 1990-02-13 | 1991-10-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH07115126A (ja) * | 1993-10-15 | 1995-05-02 | Fuji Xerox Co Ltd | 半導体集積回路装置 |
JPH09213895A (ja) * | 1996-02-06 | 1997-08-15 | Fuji Electric Co Ltd | 高耐圧横型半導体装置 |
JP2000260891A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体装置 |
JP2001250921A (ja) * | 1999-12-27 | 2001-09-14 | Seiko Epson Corp | 半導体装置 |
JP2006310719A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
JP2007109873A (ja) * | 2005-10-13 | 2007-04-26 | Seiko Epson Corp | 半導体装置 |
-
2017
- 2017-10-23 JP JP2017204728A patent/JP6533266B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03235367A (ja) * | 1990-02-13 | 1991-10-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPH07115126A (ja) * | 1993-10-15 | 1995-05-02 | Fuji Xerox Co Ltd | 半導体集積回路装置 |
JPH09213895A (ja) * | 1996-02-06 | 1997-08-15 | Fuji Electric Co Ltd | 高耐圧横型半導体装置 |
JP2000260891A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体装置 |
JP2001250921A (ja) * | 1999-12-27 | 2001-09-14 | Seiko Epson Corp | 半導体装置 |
JP2006310719A (ja) * | 2005-03-30 | 2006-11-09 | Sanyo Electric Co Ltd | 半導体装置 |
JP2007109873A (ja) * | 2005-10-13 | 2007-04-26 | Seiko Epson Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021182211A1 (ja) * | 2020-03-13 | 2021-09-16 | ローム株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6533266B2 (ja) | 2019-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6591312B2 (ja) | 半導体装置 | |
TW201712874A (zh) | 半導體裝置及半導體裝置的製造方法 | |
JP5426112B2 (ja) | 半導体装置およびその製造方法 | |
KR20130132216A (ko) | 고전압 애플리케이션용 임베디드 JFETs | |
KR20100027415A (ko) | 폴리에미터형 바이폴라 트랜지스터, bcd 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 bcd 소자의 제조 방법 | |
CN104916637B (zh) | 半导体器件及其制造方法 | |
TWI532166B (zh) | 橫向擴散金氧半導體元件及其製造方法 | |
US9711642B2 (en) | Semiconductor device and manufacturing method thereof | |
US8227857B2 (en) | Planar extended drain transistor and method of producing the same | |
US10236284B2 (en) | Semiconductor device for preventing field inversion | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
US9012979B2 (en) | Semiconductor device having an isolation region separating a lateral double diffused metal oxide semiconductor (LDMOS) from a high voltage circuit region | |
JP5983122B2 (ja) | 半導体装置 | |
JP3354127B2 (ja) | 高電圧素子及びその製造方法 | |
JP6533266B2 (ja) | 半導体装置 | |
JP2003303962A (ja) | 半導体装置及びその製造方法 | |
JP6188205B2 (ja) | 高降伏電圧を有するバイポーラトランジスタ | |
TWI708364B (zh) | 半導體元件及其製造方法 | |
JP2017163013A (ja) | 半導体装置及びその製造方法 | |
TWI672766B (zh) | 隔離元件及其製作方法 | |
KR20130117698A (ko) | 반도체 장치 | |
CN112652665A (zh) | 具有完全金属硅化层栅极的器件及其制造方法 | |
KR20100051220A (ko) | 폴리에미터형 바이폴라 트랜지스터, bcd 소자, 폴리에미터형 바이폴라 트랜지스터의 제조 방법 및 bcd 소자의 제조 방법 | |
JP2003318393A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP2003309129A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6533266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |