JP2017528749A - ブーストラップ機能を具えるゲート電極駆動回路 - Google Patents
ブーストラップ機能を具えるゲート電極駆動回路 Download PDFInfo
- Publication number
- JP2017528749A JP2017528749A JP2017502221A JP2017502221A JP2017528749A JP 2017528749 A JP2017528749 A JP 2017528749A JP 2017502221 A JP2017502221 A JP 2017502221A JP 2017502221 A JP2017502221 A JP 2017502221A JP 2017528749 A JP2017528749 A JP 2017528749A
- Authority
- JP
- Japan
- Prior art keywords
- electrically connected
- gate electrode
- thin film
- film transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 59
- 239000010409 thin film Substances 0.000 claims description 278
- 230000004913 activation Effects 0.000 claims description 27
- 230000008859 change Effects 0.000 claims description 14
- 230000007774 longterm Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 11
- 101150076592 CST3 gene Proteins 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 101150037603 cst-1 gene Proteins 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2230/00—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
- G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal (AREA)
Abstract
Description
該プルダウンホールディングモジュールが交互に作動する第1プルダウンホールディングモジュールと第2プルダウンホールディングモジュールとによってなり、
第1プルダウンホールディングモジュールは、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第1薄膜トランジスタと、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第2薄膜トランジスタと、ゲート電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ドレイン電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ソース電極が第2回路に電気的に接続する第3薄膜トランジスタと、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極が第2回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第4薄膜トランジスタと、ゲート電極が第N-1段ダウンロード信号に電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第5薄膜トランジスタと、ゲート電極が第N+1段水平走査線Gに電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、かつソース電極が第N段ゲート電極信号点に電気的に接続する第6薄膜トランジスタと、ゲート電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、ドレイン電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、かつソース電極が第2回路点に電気的に接続する第7薄膜トランジスタと、ゲート電極が第N段ダウンロード信号に電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、ソース電極に第1直流低電圧が入力する第8薄膜トランジスタと、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段ダウンロード信号に電気的に接続し、ソース電極に第2直流低電圧が入力する第9薄膜トランジスタと、上電極板が第2回路点に電気的に接続し、下電極板が第1回路点に電気的に接続する第1コンデンサと、を含んでなり、
第2プルダウンホールディングモジュールは、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第10薄膜トランジスタと、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第11薄膜トランジスタと、ゲート電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、ドレイン電極が第2低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ソース電極が第4回路に電気的に接続する第12薄膜トランジスタと、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極が第4回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第13薄膜トランジスタと、ゲート電極が第N-1段ダウンロード信号に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第14薄膜トランジスタと、ゲート電極が第N+1段水平走査線に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、かつソース電極が第N段ゲート電極信号点に電気的に接続する第15薄膜トランジスタと、ゲート電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ドレイン電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、かつソース電極が第4回路点に電気的に接続する第16薄膜トランジスタと、ゲート電極が第N段ダウンロード信号に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、ソース電極に第1直流低電圧が入力する第17薄膜トランジスタと、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段ダウンロード信号に電気的に接続し、ソース電極に第2直流低電圧が入力する第18薄膜トランジスタと、上電極板が第4回路点に電気的に接続し、下電極板が3回路点に電気的に接続する第2コンデンサと、を含んでなる。
該プルダウンホールディングモジュールが交互に作動する第1プルダウンホールディングモジュールと第2プルダウンホールディングモジュールとによってなり、
第1プルダウンホールディングモジュールは、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第1薄膜トランジスタと、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第2薄膜トランジスタと、ゲート電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ドレイン電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ソース電極が第2回路に電気的に接続する第3薄膜トランジスタと、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極が第2回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第4薄膜トランジスタと、ゲート電極が第N-1段ダウンロード信号に電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第5薄膜トランジスタと、ゲート電極が第N+1段水平走査線Gに電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、かつソース電極が第N段ゲート電極信号点に電気的に接続する第6薄膜トランジスタと、ゲート電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、ドレイン電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、かつソース電極が第2回路点に電気的に接続する第7薄膜トランジスタと、ゲート電極が第N段ダウンロード信号に電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、ソース電極に第1直流低電圧が入力する第8薄膜トランジスタと、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段ダウンロード信号に電気的に接続し、ソース電極に第2直流低電圧が入力する第9薄膜トランジスタと、上電極板が第2回路点に電気的に接続し、下電極板が第1回路点に電気的に接続する第1コンデンサと、を含んでなり、
該第2プルダウンホールディングモジュールは、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第10薄膜トランジスタと、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第11薄膜トランジスタと、ゲート電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、ドレイン電極が第2低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ソース電極が第4回路に電気的に接続する第12薄膜トランジスタと、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極が第4回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第13薄膜トランジスタと、ゲート電極が第N-1段ダウンロード信号に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第14薄膜トランジスタと、ゲート電極が第N+1段水平走査線に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、かつソース電極が第N段ゲート電極信号点に電気的に接続する第15薄膜トランジスタと、ゲート電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ドレイン電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、かつソース電極が第4回路点に電気的に接続する第16薄膜トランジスタと、ゲート電極が第N段ダウンロード信号に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、ソース電極に第1直流低電圧が入力する第17薄膜トランジスタと、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段ダウンロード信号に電気的に接続し、ソース電極に第2直流低電圧が入力する第18薄膜トランジスタと、上電極板が第4回路点に電気的に接続し、下電極板が3回路点に電気的に接続する第2コンデンサと、を含んでなり、
前記プルアップ制御モジュールが、ゲート電極に第N−1段GOAユニットからのプルダウン信号が入力し、ドレイン電極が第N-1段水平走査線に電気的に接続し、ソース電極が該第N段ゲート電極信号点に電気的に接続する第19薄膜トランジスタを含み、プルアップモジュールは、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極に第1高周波クロック信号か、もしくは第2高周波クロック信号が入力し、ソース電極が第N段水平走査線(G(N))に電気的に接続する第20薄膜トランジスタを含み、ダウンロードモジュールは、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極には第1高周波クロック信号か、もしくは第1高周波クロック信号か、第2高周波クロック信号が入力し、ソース電極が第N段ダウンロード信号を出力する第21薄膜トランジスタを含み、第1プルダウンモジュールは、ゲート電極が第N+2段水平走査線に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第22薄膜トランジスタと、及びゲート電極が第N+2段水平走査線に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第23薄膜トランジスタと、ブーストラップコンデンサモジュールはブーストラップコンデンサを含み、
該ゲート電極駆動回路の第1段の接続関係において、第5薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第14薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第19薄膜トランジスタのゲート電極とドレイン電極とが回路起動信号に電気的に接続し、
該ゲート電極駆動回路の最後の1段の接続関係において、第6薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第15薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第22薄膜トランジスタのゲート電極が第2段水平走査線に電気的に接続し、第23薄膜トランジスタのゲート電極第2段水平走査線に電気的に接続し、
該第1高周波クロック信号と該第2高周波クロック信号とが、2つの位相の完全に逆である高周波クロック信号源であり、第1低周波クロック信号と該第2低周波クロック信号とが、2つの位相の完全に逆である低周波クロック信号源であり、
該第1プルダウンモジュールにおける該第22薄膜トランジスタのゲート電極と、該第23薄膜トランジスタのゲート電極信号のいずれもが第N+2段水平走査線に電気的に接続し、第N段ゲート電極信号点の電位が3段階を呈するとともに、第1段階が高電位に至るまで上昇し、かつ一定の時間維持し、第2段階が該第1段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第3段階は該第2段階を基礎として、該第1段階の基本レベルの高電位に至るまで下降し、次いで、3段階における第3段階を利用して閾値電圧のブーストラップを進行させ、
該第N段ゲート電極信号点の電位が3段階を呈し、該三段階の内の第3段階の変化が第6薄膜トランジスタか、第15薄膜トランジスタの影響を受けて起き、
ることを特徴とする請求項9に記載のブーストラップ機能を具えるゲート電極駆動回路。
該第2直流低電圧が負圧源であって、該第2直流低電圧の電位が該第1直流低電圧より低いことを特徴とするブーストラップ機能を具えるゲート電極駆動回路。
この発明はブーストラップ機能を具えるプルダウンホールディングモジュールによってゲート電極駆動回路の長時間の操作における信頼性を高め、閾値電圧のドリフトがゲート電極駆動回路の作動に与える影響を低減させるものである。
改変などを行うことは可能であるが、但しこれら修正、改変などはいずれもこの発明の特許請求の範囲に含まれるものとする。
2、2' プルアップモジュール
3、3' ダウンロードモジュール
4、4' 第1プルダウンモジュール
5、5' ブーストラップコンデンサモジュール
6、6' プルダウンホールディングモジュール
61 第1プルダウンホールディングモジュール
62 第2プルダウンホールディングモジュール
Cb' ブーストラップコンデンサ
CK 第1高周波クロック信号
Cst1 第1コンデンサ
Cst2 第2コンデンサ
Cst3 第3コンデンサ
DC 直流信号源
G(1) 第1段水平走査線
G(2) 第2段水平走査線
G(N) 第N段水平走査線
G(N+1) 第N+1段水平走査線
G(N+2) 第N+2段水平走査線
G(N−1) N−1段水平走査線
Ids ドレインソース電流
Ion オン状態電流
K(N)' 第2回路点
K(N) 第3回路点
LC1 第1低周波クロック信号
Log(Ids) 電流対数
LC2 第2低周波クロック信号
P(N)、P(N)' 第1回路点
Q(N) 第N段ゲート電極信号点
Q(N−1) 第N−1段ゲート電極信号点
S(N) 第2回路点
ST(N−1) 第N-1段ダウンロード信号
ST(N+1) 第N+1段ダウンロード信号
STV 回路起動信号
T0 初期タイム
T1、T1' 第1薄膜トランジスタ
T2、T2' 第2薄膜トランジスタ
T3、T3' 第3薄膜トランジスタ
T4、T4' 第4薄膜トランジスタ
T5、T5' 第5薄膜トランジスタ
T6、T6' 第7薄膜トランジスタ
T8、T8' 第8薄膜トランジスタ
T9、T9' 第9薄膜トランジスタ
T10、T10' 第10薄膜トランジスタ
T11、T11' 第11薄膜トランジスタ
T12、T12' 第12薄膜トランジスタ
T13、T13' 第13薄膜トランジスタ
T14、T14' 第14薄膜トランジスタ
T15' 第15薄膜トランジスタ
T16 第16薄膜トランジスタ
T17 第17薄膜トランジスタ
T18 第18薄膜トランジスタ
T19 第19薄膜トランジスタ
T20 第20薄膜トランジスタ
T21 第21薄膜トランジスタ
T22 第22薄膜トランジスタ
T23 第23薄膜トランジスタ
T24 第24薄膜トランジスタ
T(N) 第4回路点
Vgs ゲートソース電圧
Vg1 ゲート電極電圧
Vg2 ゲート電極電圧
VSS 直流低電圧
VSS1 第1直流低電圧
VSS2 第2直流低電圧
Vth 閾値電圧
XCK 第2高周波クロック信号
Claims (12)
- カスケード接続する複数のGOAユニットを含んでなり、第N段GOAの制御によって、表示領域の第N段水平走査線に対して充電を行い、該第N段GOAユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第1プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第1プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第N段ゲート電極信号点と第N段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第N段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに第1直流低電圧と第2直流低電圧とが入力し、
該プルダウンホールディングモジュールが交互に作動する第1プルダウンホールディングモジュールと第2プルダウンホールディングモジュールとによってなり、
第1プルダウンホールディングモジュールは、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第1薄膜トランジスタと、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第2薄膜トランジスタと、ゲート電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ドレイン電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ソース電極が第2回路に電気的に接続する第3薄膜トランジスタと、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極が第2回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第4薄膜トランジスタと、ゲート電極が第N-1段ダウンロード信号に電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第5薄膜トランジスタと、ゲート電極が第N+1段水平走査線Gに電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、かつソース電極が第N段ゲート電極信号点に電気的に接続する第6薄膜トランジスタと、ゲート電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、ドレイン電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、かつソース電極が第2回路点に電気的に接続する第7薄膜トランジスタと、ゲート電極が第N段ダウンロード信号に電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、ソース電極に第1直流低電圧が入力する第8薄膜トランジスタと、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段ダウンロード信号に電気的に接続し、ソース電極に第2直流低電圧が入力する第9薄膜トランジスタと、上電極板が第2回路点に電気的に接続し、下電極板が第1回路点に電気的に接続する第1コンデンサと、を含んでなり、
第2プルダウンホールディングモジュールは、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第10薄膜トランジスタと、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第11薄膜トランジスタと、ゲート電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、ドレイン電極が第2低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ソース電極が第4回路に電気的に接続する第12薄膜トランジスタと、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極が第4回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第13薄膜トランジスタと、ゲート電極が第N-1段ダウンロード信号に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第14薄膜トランジスタと、ゲート電極が第N+1段水平走査線に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、かつソース電極が第N段ゲート電極信号点に電気的に接続する第15薄膜トランジスタと、ゲート電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ドレイン電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、かつソース電極が第4回路点に電気的に接続する第16薄膜トランジスタと、ゲート電極が第N段ダウンロード信号に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、ソース電極に第1直流低電圧が入力する第17薄膜トランジスタと、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段ダウンロード信号に電気的に接続し、ソース電極に第2直流低電圧が入力する第18薄膜トランジスタと、上電極板が第4回路点に電気的に接続し、下電極板が3回路点に電気的に接続する第2コンデンサと、を含んでなることを特徴とする請求項1に記載のブーストラップ機能を具えるゲート電極駆動回路。 - 前記プルアップ制御モジュールが、ゲート電極に第N−1段GOAユニットからのプルダウン信号が入力し、ドレイン電極が第N-1段水平走査線に電気的に接続し、ソース電極が該第N段ゲート電極信号点に電気的に接続する第19薄膜トランジスタを含み、プルアップモジュールは、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極に第1高周波クロック信号か、もしくは第2高周波クロック信号が入力し、ソース電極が第N段水平走査線に電気的に接続する第20薄膜トランジスタを含み、ダウンロードモジュールは、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極には第1高周波クロック信号か、もしくは第1高周波クロック信号か、第2高周波クロック信号が入力し、ソース電極が第N段ダウンロード信号を出力する第21薄膜トランジスタを含み、第1プルダウンモジュールは、ゲート電極が第N+2段水平走査線に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第22薄膜トランジスタと、及びゲート電極が第N+2段水平走査線に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第23薄膜トランジスタと、ブーストラップコンデンサモジュールはブーストラップコンデンサを含むことを特徴とする請求項1に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記ゲート電極駆動回路の第1段の接続関係において、第5薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第14薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第19薄膜トランジスタのゲート電極とドレイン電極とが回路起動信号に電気的に接続することを特徴とする請求項2に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記ゲート電極駆動回路の最後の1段の接続関係において、第6薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第15薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第22薄膜トランジスタのゲート電極が第2段水平走査線に電気的に接続し、第23薄膜トランジスタのゲート電極第2段水平走査線に電気的に接続することを特徴とする請求項2に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第1プルダウンホールディングモジュールが、上電極板が第1回路点に電気的に接続し、かつ下電極板に第1直流低電圧が入力する第3コンデンサを含み、かつ第1プルダウンホールディングモジューと第2プルダウンホールディングモジュールとの回路が同一の構成であることを特徴とする請求項1に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第1プルダウンホールディングモジュールが、ゲート電極が第N+1段水平走査線に電気的に接続し、ドレイン電極が第2回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第24薄膜トランジスタを含み、かつ第1プルダウンホールディングモジューと第2プルダウンホールディングモジュールとの回路が同一の構成であることを特徴とする請求項1に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第1プルダウンホールディングモジュールが、上電極板が第1回路点に電気的に接続し、下電極板に直流低電圧が入力する第3コンデンサと、及びゲート電極が第N+1段水平走査線に電気的に接続し、ドレイン電極が第2回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第24薄膜トランジスタを含み、かつ第1プルダウンホールディングモジューと第2プルダウンホールディングモジューとの回路が同一の構成であることを特徴とする請求項1に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第1高周波クロック信号と該第2高周波クロック信号とが、2つの位相の完全に逆である高周波クロック信号源であり、第1低周波クロック信号と該第2低周波クロック信号とが、2つの位相が完全に逆である低周波クロック信号源であることを特徴とする請求項2に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第1プルダウンモジュールにおける該第22薄膜トランジスタのゲート電極と、該第23薄膜トランジスタのゲート電極信号のいずれもが第N+2段水平走査線に電気的に接続し、第N段ゲート電極信号点の電位が3段階を呈するとともに、第1段階が高電位に至るまで上昇し、かつ一定の時間維持し、第2段階が該第1段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第3段階は該第2段階を基礎として、該第1段階の基本レベルの高電位に至るまで下降し、次いで、3段階における第3段階を利用して閾値電圧のブーストラップを進行させることを特徴とする請求項2に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第N段ゲート電極信号点の電位が3段階を呈し、該三段階の内の第3段階の変化が第6薄膜トランジスタか、第15薄膜トランジスタの影響を受けて起きることを特徴とする請求項9に記載のブーストラップ機能を具えるゲート電極駆動回路。
- 前記第2直流低電圧が負圧源であって、該第2直流低電圧の電位が該第1直流低電圧より低いことを特徴とする請求項1に記載のブーストラップ機能を具えるゲート電極駆動回路。
- カスケード接続する複数のGOAユニットを含んでなり、第N段GOAの制御によって、表示領域の第N段水平走査線に対して充電を行い、該第N段GOAユニットが、プルアップ制御モジュールと、プルアップモジュールと、ダウンロードモジュールと、第1プルダウンモジュールと、ブーストラップコンデンサモジュールと、プルダウンホールディングモジュールとを含んでなり、該プルアップモジュールと、該第1プルダウンモジュールと、該ブーストラップコンデンサモジュールと、該プルダウンホールディングモジュールとが、それぞれ第N段ゲート電極信号点と第N段水平走査線とに電気的に接続し、該プルアップ制御モジュールと、該ダウンロードモジュールとが、それぞれ該第N段ゲート電極信号点に電気的に接続し、該プルダウンホールディングモジュールに第1直流低電圧と第2直流低電圧とが入力し、
該プルダウンホールディングモジュールが交互に作動する第1プルダウンホールディングモジュールと第2プルダウンホールディングモジュールとによってなり、
第1プルダウンホールディングモジュールは、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第1薄膜トランジスタと、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第2薄膜トランジスタと、ゲート電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ドレイン電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ソース電極が第2回路に電気的に接続する第3薄膜トランジスタと、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極が第2回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第4薄膜トランジスタと、ゲート電極が第N-1段ダウンロード信号に電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第5薄膜トランジスタと、ゲート電極が第N+1段水平走査線Gに電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、かつソース電極が第N段ゲート電極信号点に電気的に接続する第6薄膜トランジスタと、ゲート電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、ドレイン電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、かつソース電極が第2回路点に電気的に接続する第7薄膜トランジスタと、ゲート電極が第N段ダウンロード信号に電気的に接続し、ドレイン電極が第1回路点に電気的に接続し、ソース電極に第1直流低電圧が入力する第8薄膜トランジスタと、ゲート電極が第1回路点に電気的に接続し、ドレイン電極が第N段ダウンロード信号に電気的に接続し、ソース電極に第2直流低電圧が入力する第9薄膜トランジスタと、上電極板が第2回路点に電気的に接続し、下電極板が第1回路点に電気的に接続する第1コンデンサと、を含んでなり、
該第2プルダウンホールディングモジュールは、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第10薄膜トランジスタと、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第11薄膜トランジスタと、ゲート電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、ドレイン電極が第2低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ソース電極が第4回路に電気的に接続する第12薄膜トランジスタと、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極が第4回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第13薄膜トランジスタと、ゲート電極が第N-1段ダウンロード信号に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第14薄膜トランジスタと、ゲート電極が第N+1段水平走査線に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、かつソース電極が第N段ゲート電極信号点に電気的に接続する第15薄膜トランジスタと、ゲート電極が第1低周波クロック信号か、第1高周波クロック信号に電気的に接続し、ドレイン電極が第2低周波クロック信号か、第2高周波クロック信号に電気的に接続し、かつソース電極が第4回路点に電気的に接続する第16薄膜トランジスタと、ゲート電極が第N段ダウンロード信号に電気的に接続し、ドレイン電極が第3回路点に電気的に接続し、ソース電極に第1直流低電圧が入力する第17薄膜トランジスタと、ゲート電極が第3回路点に電気的に接続し、ドレイン電極が第N段ダウンロード信号に電気的に接続し、ソース電極に第2直流低電圧が入力する第18薄膜トランジスタと、上電極板が第4回路点に電気的に接続し、下電極板が3回路点に電気的に接続する第2コンデンサと、を含んでなり、
前記プルアップ制御モジュールが、ゲート電極に第N−1段GOAユニットからのプルダウン信号が入力し、ドレイン電極が第N-1段水平走査線に電気的に接続し、ソース電極が該第N段ゲート電極信号点に電気的に接続する第19薄膜トランジスタを含み、プルアップモジュールは、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極に第1高周波クロック信号か、もしくは第2高周波クロック信号が入力し、ソース電極が第N段水平走査線(G(N))に電気的に接続する第20薄膜トランジスタを含み、ダウンロードモジュールは、ゲート電極が第N段ゲート電極信号点に電気的に接続し、ドレイン電極には第1高周波クロック信号か、もしくは第1高周波クロック信号か、第2高周波クロック信号が入力し、ソース電極が第N段ダウンロード信号を出力する第21薄膜トランジスタを含み、第1プルダウンモジュールは、ゲート電極が第N+2段水平走査線に電気的に接続し、ドレイン電極が第N段水平走査線に電気的に接続し、かつソース電極に第1直流低電圧が入力する第22薄膜トランジスタと、及びゲート電極が第N+2段水平走査線に電気的に接続し、ドレイン電極が第N段ゲート電極信号点に電気的に接続し、かつソース電極に第1直流低電圧が入力する第23薄膜トランジスタと、ブーストラップコンデンサモジュールはブーストラップコンデンサを含み、
該ゲート電極駆動回路の第1段の接続関係において、第5薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第14薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第19薄膜トランジスタのゲート電極とドレイン電極とが回路起動信号に電気的に接続し、
該ゲート電極駆動回路の最後の1段の接続関係において、第6薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第15薄膜トランジスタのゲート電極が回路起動信号に電気的に接続し、第22薄膜トランジスタのゲート電極が第2段水平走査線に電気的に接続し、第23薄膜トランジスタのゲート電極第2段水平走査線に電気的に接続し、
該第1高周波クロック信号と該第2高周波クロック信号とが、2つの位相の完全に逆である高周波クロック信号源であり、第1低周波クロック信号と該第2低周波クロック信号とが、2つの位相の完全に逆である低周波クロック信号源であり、
該第1プルダウンモジュールにおける該第22薄膜トランジスタのゲート電極と、該第23薄膜トランジスタのゲート電極信号のいずれもが第N+2段水平走査線に電気的に接続し、第N段ゲート電極信号点の電位が3段階を呈するとともに、第1段階が高電位に至るまで上昇し、かつ一定の時間維持し、第2段階が該第1段階を基礎として、さらなる高電位に上昇し、かつ一定の時間維持し、第3段階は該第2段階を基礎として、該第1段階の基本レベルの高電位に至るまで下降し、次いで、3段階における第3段階を利用して閾値電圧のブーストラップを進行させ、
該第N段ゲート電極信号点の電位が3段階を呈し、該三段階の内の第3段階の変化が第6薄膜トランジスタか、第15薄膜トランジスタの影響を受けて起き、
ることを特徴とする請求項9に記載のブーストラップ機能を具えるゲート電極駆動回路。
該第2直流低電圧が負圧源であって、該第2直流低電圧の電位が該第1直流低電圧より低いことを特徴とするブーストラップ機能を具えるゲート電極駆動回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410342900.4A CN104064160B (zh) | 2014-07-17 | 2014-07-17 | 具有自我补偿功能的栅极驱动电路 |
CN201410342900.4 | 2014-07-17 | ||
PCT/CN2014/084344 WO2016008193A1 (zh) | 2014-07-17 | 2014-08-14 | 具有自我补偿功能的栅极驱动电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017528749A true JP2017528749A (ja) | 2017-09-28 |
JP6415684B2 JP6415684B2 (ja) | 2018-10-31 |
Family
ID=51551840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017502221A Expired - Fee Related JP6415684B2 (ja) | 2014-07-17 | 2014-08-14 | ブーストラップ機能を具えるゲート電極駆動回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9558702B2 (ja) |
JP (1) | JP6415684B2 (ja) |
KR (1) | KR101957068B1 (ja) |
CN (1) | CN104064160B (ja) |
GB (1) | GB2542992B (ja) |
WO (1) | WO2016008193A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021530722A (ja) * | 2018-07-18 | 2021-11-11 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL2011867C2 (en) * | 2013-11-29 | 2015-06-01 | Jasper Vis | Method and device for processing content for display. |
CN104392701B (zh) * | 2014-11-07 | 2016-09-14 | 深圳市华星光电技术有限公司 | 用于氧化物半导体薄膜晶体管的扫描驱动电路 |
CN104392700B (zh) | 2014-11-07 | 2016-09-14 | 深圳市华星光电技术有限公司 | 用于氧化物半导体薄膜晶体管的扫描驱动电路 |
CN104409056B (zh) * | 2014-11-14 | 2017-01-11 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104409058B (zh) * | 2014-11-14 | 2017-02-22 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104409057B (zh) * | 2014-11-14 | 2017-09-29 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104464665B (zh) * | 2014-12-08 | 2017-02-22 | 深圳市华星光电技术有限公司 | 一种扫描驱动电路 |
CN104517577B (zh) * | 2014-12-30 | 2016-10-12 | 深圳市华星光电技术有限公司 | 液晶显示装置及其栅极驱动器 |
CN104505050B (zh) * | 2014-12-31 | 2017-02-01 | 深圳市华星光电技术有限公司 | 用于氧化物半导体薄膜晶体管的扫描驱动电路 |
CN105869593B (zh) * | 2016-06-01 | 2018-03-13 | 深圳市华星光电技术有限公司 | 一种显示面板及其栅极驱动电路 |
CN106297719B (zh) * | 2016-10-18 | 2018-04-20 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示装置 |
CN106448592B (zh) * | 2016-10-18 | 2018-11-02 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示装置 |
KR102588078B1 (ko) * | 2016-11-21 | 2023-10-13 | 엘지디스플레이 주식회사 | 표시장치 |
CN107086028B (zh) * | 2017-04-10 | 2018-11-20 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示装置及其goa电路 |
US10269318B2 (en) | 2017-04-10 | 2019-04-23 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd | Liquid crystal display device and GOA circuit of the same |
CN106952615B (zh) * | 2017-05-18 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种像素驱动电路及其驱动方法、显示装置 |
CN107039016B (zh) | 2017-06-07 | 2019-08-13 | 深圳市华星光电技术有限公司 | Goa驱动电路及液晶显示器 |
CN107808650B (zh) * | 2017-11-07 | 2023-08-01 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
CN107799083B (zh) * | 2017-11-17 | 2020-02-07 | 武汉华星光电技术有限公司 | 一种goa电路 |
US10665187B2 (en) * | 2018-07-20 | 2020-05-26 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | GOA circuit and display panel and display device including the same |
US10825412B2 (en) * | 2018-07-27 | 2020-11-03 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal panel including GOA circuit and driving method thereof |
CN109509459B (zh) * | 2019-01-25 | 2020-09-01 | 深圳市华星光电技术有限公司 | Goa电路及显示装置 |
CN109935191A (zh) * | 2019-04-10 | 2019-06-25 | 深圳市华星光电技术有限公司 | Goa电路及显示面板 |
US11087713B1 (en) * | 2020-08-17 | 2021-08-10 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Gate driving circuit and display panel |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080013670A1 (en) * | 2006-06-30 | 2008-01-17 | Wintek Corporation | Shift register |
JP2010534380A (ja) * | 2007-07-24 | 2010-11-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | しきい値電圧補償を持つシフトレジスタ回路 |
CN103400601A (zh) * | 2013-05-28 | 2013-11-20 | 友达光电股份有限公司 | 移位寄存器电路 |
CN103745700A (zh) * | 2013-12-27 | 2014-04-23 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8209537B2 (en) | 2004-03-30 | 2012-06-26 | Hewlett-Packard Development Company, L.P. | Secure information distribution between nodes (network devices) |
US7310402B2 (en) * | 2005-10-18 | 2007-12-18 | Au Optronics Corporation | Gate line drivers for active matrix displays |
JP5079301B2 (ja) * | 2006-10-26 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
KR101344835B1 (ko) * | 2006-12-11 | 2013-12-26 | 삼성디스플레이 주식회사 | 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치 |
KR101520807B1 (ko) * | 2009-01-05 | 2015-05-18 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 갖는 표시장치 |
KR101543281B1 (ko) * | 2009-02-19 | 2015-08-11 | 삼성디스플레이 주식회사 | 게이트 구동회로 및 이를 구비한 표시 장치 |
TWI400686B (zh) * | 2009-04-08 | 2013-07-01 | Au Optronics Corp | 液晶顯示器之移位暫存器 |
TWI402817B (zh) * | 2009-09-07 | 2013-07-21 | Au Optronics Corp | 移位暫存器電路與其閘極訊號產生方法 |
US8537094B2 (en) * | 2010-03-24 | 2013-09-17 | Au Optronics Corporation | Shift register with low power consumption and liquid crystal display having the same |
JP5436335B2 (ja) * | 2010-05-25 | 2014-03-05 | 三菱電機株式会社 | 走査線駆動回路 |
KR101170241B1 (ko) * | 2010-06-03 | 2012-07-31 | 하이디스 테크놀로지 주식회사 | Epd 및 디스플레이 장치의 구동회로 |
TWI433459B (zh) * | 2010-07-08 | 2014-04-01 | Au Optronics Corp | 雙向移位暫存器 |
TWI437822B (zh) * | 2010-12-06 | 2014-05-11 | Au Optronics Corp | 移位暫存器電路 |
TWI426486B (zh) * | 2010-12-16 | 2014-02-11 | Au Optronics Corp | 運用於電荷分享畫素的整合面板型閘極驅動電路 |
CN202443728U (zh) | 2012-03-05 | 2012-09-19 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动器及显示装置 |
CN102682727B (zh) * | 2012-03-09 | 2014-09-03 | 北京京东方光电科技有限公司 | 移位寄存器单元、移位寄存器电路、阵列基板及显示器件 |
TWI459368B (zh) * | 2012-09-14 | 2014-11-01 | Au Optronics Corp | 顯示裝置及其閘極信號產生方法 |
TWI511459B (zh) * | 2012-10-11 | 2015-12-01 | Au Optronics Corp | 可防止漏電之閘極驅動電路 |
CN103310755B (zh) * | 2013-07-03 | 2016-01-13 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
TWI514361B (zh) * | 2013-10-03 | 2015-12-21 | Au Optronics Corp | 閘極驅動電路 |
CN103700355B (zh) * | 2013-12-20 | 2016-05-04 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示器件 |
CN103680453B (zh) * | 2013-12-20 | 2015-09-16 | 深圳市华星光电技术有限公司 | 阵列基板行驱动电路 |
CN103730094B (zh) * | 2013-12-30 | 2016-02-24 | 深圳市华星光电技术有限公司 | Goa电路结构 |
CN103761952B (zh) * | 2013-12-31 | 2016-01-27 | 深圳市华星光电技术有限公司 | 一种液晶面板的扫描驱动电路、液晶面板和一种驱动方法 |
CN103928007B (zh) * | 2014-04-21 | 2016-01-20 | 深圳市华星光电技术有限公司 | 一种用于液晶显示的goa电路及液晶显示装置 |
CN104078022B (zh) * | 2014-07-17 | 2016-03-09 | 深圳市华星光电技术有限公司 | 具有自我补偿功能的栅极驱动电路 |
CN104464663B (zh) * | 2014-11-03 | 2017-02-15 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管goa电路 |
-
2014
- 2014-07-17 CN CN201410342900.4A patent/CN104064160B/zh not_active Expired - Fee Related
- 2014-08-14 JP JP2017502221A patent/JP6415684B2/ja not_active Expired - Fee Related
- 2014-08-14 WO PCT/CN2014/084344 patent/WO2016008193A1/zh active Application Filing
- 2014-08-14 KR KR1020177003708A patent/KR101957068B1/ko active IP Right Grant
- 2014-08-14 US US14/398,975 patent/US9558702B2/en active Active
- 2014-08-14 GB GB1700525.7A patent/GB2542992B/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080013670A1 (en) * | 2006-06-30 | 2008-01-17 | Wintek Corporation | Shift register |
JP2010534380A (ja) * | 2007-07-24 | 2010-11-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | しきい値電圧補償を持つシフトレジスタ回路 |
CN103400601A (zh) * | 2013-05-28 | 2013-11-20 | 友达光电股份有限公司 | 移位寄存器电路 |
CN103745700A (zh) * | 2013-12-27 | 2014-04-23 | 深圳市华星光电技术有限公司 | 自修复型栅极驱动电路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021530722A (ja) * | 2018-07-18 | 2021-11-11 | 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co., Ltd. | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
JP7396901B2 (ja) | 2018-07-18 | 2023-12-12 | 京東方科技集團股▲ふん▼有限公司 | シフトレジスタユニット、ゲート駆動回路、表示装置及び駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
US9558702B2 (en) | 2017-01-31 |
KR101957068B1 (ko) | 2019-06-24 |
GB2542992B (en) | 2020-09-09 |
KR20170030607A (ko) | 2017-03-17 |
CN104064160A (zh) | 2014-09-24 |
WO2016008193A1 (zh) | 2016-01-21 |
GB201700525D0 (en) | 2017-03-01 |
US20160284296A1 (en) | 2016-09-29 |
GB2542992A (en) | 2017-04-05 |
JP6415684B2 (ja) | 2018-10-31 |
CN104064160B (zh) | 2016-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6415684B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP6321280B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP6329690B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP6387453B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP6329691B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP6415683B2 (ja) | ブーストラップ機能を具えるゲート電極駆動回路 | |
JP6691991B2 (ja) | 走査駆動回路 | |
CN107799087B (zh) | 一种goa电路及显示装置 | |
JP6423956B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
KR101624441B1 (ko) | 시프트 레지스터 유닛 및 게이트 드라이버 회로 | |
JP6423957B2 (ja) | Igzo製造工程に基づくゲート電極駆動回路 | |
CN105405387B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 | |
EP3531411A1 (en) | Goa driver circuit and liquid crystal display device | |
KR101989721B1 (ko) | 액정 디스플레이 장치 및 그 게이트 드라이버 | |
CN113658539A (zh) | Goa电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180413 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181002 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6415684 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |