CN109935191A - Goa电路及显示面板 - Google Patents

Goa电路及显示面板 Download PDF

Info

Publication number
CN109935191A
CN109935191A CN201910283654.2A CN201910283654A CN109935191A CN 109935191 A CN109935191 A CN 109935191A CN 201910283654 A CN201910283654 A CN 201910283654A CN 109935191 A CN109935191 A CN 109935191A
Authority
CN
China
Prior art keywords
transistor
electrically connected
node
signal
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910283654.2A
Other languages
English (en)
Inventor
奚苏萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201910283654.2A priority Critical patent/CN109935191A/zh
Priority to PCT/CN2019/087626 priority patent/WO2020206816A1/zh
Publication of CN109935191A publication Critical patent/CN109935191A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本申请实施例提供的GOA电路及显示面板，通过在第一下拉维持模块中增加第十晶体管，以及在第二下拉维持模块中增加第十六晶体管，从而可以通过第十晶体管以及第十六晶体管将第二节点以及第三节点下拉至更低电位，进而提高GOA电路的稳定性。

Description

GOA电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。
背景技术
GOA(英文全称：Gate Driver on Array，中文全称：集成栅极驱动电路)技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。
现有的GOA电路在输出当前级GOA单元的行扫描信号后，需在一段时间内维持行扫描信号的低电平。然而，由于晶体管长时间工作，晶体管的电性容易受到破坏，从而导致GOA电路不能正常工作。
发明内容
本申请实施例的目的在于提供一种GOA电路及显示面板，能够解决现有的GOA电路由于晶体管长时间工作，晶体管的电性容易受到破坏，从而导致GOA电路不能正常工作的技术问题。
本申请实施例提供一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：节点控制模块、级传模块、上拉模块、下拉模块、第一下拉维持模块、第二下拉维持模块以及自举电容；
所述节点控制模块接入上一级扫描信号以及上一级级传信号，并电性连接于第一节点，用于根据所述上一级扫描信号以及所述上一级级传信号控制所述第一节点的电位；
所述级传模块接入本级时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
所述上拉模块接入所述本级时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
所述下拉模块接入下一级扫描信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级扫描信号的控制下将所述第一节点的电位下拉至所述第一参考低电平信号的电位，以及在所述下一级扫描信号的控制下将所述本级扫描信号下拉至所述第二参考低电平信号的电位；
所述第一下拉维持模块以及所述第二下拉维持模块均接入第一控制信号、第二控制信号、第三参考低电平信号以及所述第一参考低电平信号，并电性连接于所述第一节点，均用于根据所述第一控制信号、所述第二控制信号、所述第三参考低电平信号以及所述第一参考低电平信号维持所述第一节点的电位，且所述第一下拉维持模块以及所述第二下拉维持模块交替工作；
所述自举电容的第一端电性连接于所述第一节点，所述自举电容的第二端电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述节点控制模块包括第一晶体管；
所述第一晶体管的栅极电性连接于所述上一级扫描信号，所述第一晶体管的源极电性连接于所述上一级级传信号，所述第一晶体管的漏极电性连接于所述第一节点。
在本申请所述的GOA电路中，所述级传模块包括第二晶体管；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述本级时钟信号，所述第二晶体管的漏极电性连接于所述本级级传信号。
在本申请所述的GOA电路中，所述上拉模块包括第三晶体管；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述本级时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述下拉模块包括第四晶体管以及第五晶体管；
所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级扫描信号，所述第四晶体管的源极电性连接于所述第一参考低电平信号，所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的源极电性连接于所述第二参考低电平信号，所述第五晶体管的漏极电性连接于所述本级扫描信号。
在本申请所述的GOA电路中，所述第一下拉维持模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管以及第十一晶体管；
所述第六晶体管的栅极、源极以及所述第七晶体管的源极均电性连接于所述第一控制信号，所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第九晶体管的漏极电性连接，所述第七晶体管的漏极、所述第八晶体管的漏极、所述第十晶体管的漏极以及所述第十一晶体管的栅极均电性连接于第二节点，所述第八晶体管的栅极、所述第九晶体管的栅极以及所述第十一晶体管的漏极均电性连接于所述第一节点，所述第八晶体管的源极、所述第九晶体管的源极以及所述第十一晶体管的源极均电性连接于所述第一参考低电平信号，所述第十晶体管的栅极电性连接于所述第二控制信号，所述第十晶体管的源极电性连接于所述第三参考低电平信号。
在本申请所述的GOA电路中，所述第二下拉维持模块包括第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管以及第十七晶体管；
所述第十二晶体管的栅极、源极以及所述第十三晶体管的源极均电性连接于所述第二控制信号，所述第十二晶体管的漏极、所述第十三晶体管的栅极以及所述第十五晶体管的漏极电性连接，所述第十三晶体管的漏极、所述第十四晶体管的漏极、所述第十六晶体管的漏极以及所述第十七晶体管的栅极均电性连接于第三节点，所述第十四晶体管的栅极、所述第十五晶体管的栅极以及所述第十七晶体管的漏极均电性连接于所述第一节点，所述第十四晶体管的源极、所述第十五晶体管的源极以及所述第十六晶体管的源极均电性连接于所述第一参考低电平信号，所述第十七晶体管的栅极电性连接于所述第一控制信号，所述第十七晶体管的源极电性连接于所述第三参考低电平信号。
在本申请所述的GOA电路中，所述第一参考低电平信号的电位大于所述第三参考低电平信号的电位，所述第二参考低电平信号的电位大于所述第三参考低电平信号的电位。
在本申请所述的GOA电路中，所述第一控制信号的相位和所述第二控制信号的相位相反。
本申请实施例还提供一种显示面板，包括以上所述的GOA电路。
本申请实施例提供的GOA电路及显示面板，通过在第一下拉维持模块中增加第十晶体管，以及在第二下拉维持模块中增加第十六晶体管，从而可以通过第十晶体管以及第十六晶体管将第二节点以及第三节点下拉至更低电位，进而提高GOA电路的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的GOA电路的结构示意图；
图2为本申请实施例提供的GOA电路中一GOA单元的电路示意图；
图3为本申请实施例提供的GOA电路中一GOA单元的信号时序图；以及
图4为本申请实施例提供的显示面板的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管均为N型晶体管或P型晶体管，其中，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止；P型晶体管为在栅极为低电平时导通，在栅极为高电平时截止。
请参阅图1，图1为本申请实施例提供的GOA电路的结构示意图。如图1所示，本申请实施例提供的GOA电路10包括多级级联的GOA单元20。每一级GOA单元20均用于输出一扫描信号以及一级传信号。其中，当该GOA电路10工作时，第一级GOA单元20接入起始信号STV，随后，第二级GOA单元20、第三级GOA单元20，……，最后一级GOA单元20依次级传启动。
进一步的，请参阅图2，图2为本申请实施例提供的GOA电路中一GOA单元的电路示意图。如图2所示，该GOA单元20包括：节点控制模块101、级传模块102、上拉模块103、下拉模块104、第一下拉维持模块105、第二下拉维持模块106以及自举电容Cbt。
其中，节点控制模块101接入上一级扫描信号G(n-1)以及上一级级传信号ST(n-1)，并电性连接于第一节点Q(n)，用于根据上一级扫描信号G(n-1)以及上一级级传信号ST(n-1)控制第一节点Q(n)的电位。
其中，级传模块102接入本级时钟信号CK，并电性连接于第一节点Q(n)，用于在第一节点Q(n)的电位控制下输出本级级传信号ST(n)。
其中，上拉模块103接入本级时钟信号CK，并电性连接于第一节点Q(n)，用于在第一节点Q(n)的电位控制下输出本级扫描信号G(n)。
其中，下拉模块104接入下一级扫描信号G(n+1)、第一参考低电平信号VSS1以及第二参考低电平信号VSS2，并电性连接于第一节点Q(n)以及本级扫描信号G(n)，用于在下一级扫描信号G(n+1)的控制下将第一节点Q(n)的电位下拉至第一参考低电平信号VSS1的电位，以及在下一级扫描信号G(n+1)的控制下将本级扫描信号G(n)下拉至第二参考低电平信号VSS2的电位。
其中，第一下拉维持模块105以及第二下拉维持模块106均接入第一控制信号LC1、第二控制信号LC2、第三参考低电平信号VSS3以及第一参考低电平信号VSS1，并电性连接于第一节点Q(n)，均用于根据第一控制信号LC1、第二控制信号LC2、第三参考低电平信号VSS3以及第一参考低电平信号VSS1维持第一节点Q(n)的电位，且第一下拉维持模块105以及第二下拉维持模块106交替工作。
其中，自举电容Cbt的第一端电性连接于第一节点Q(n)，自举电容Cbt的第二端电性连接于本级扫描信号G(n)。
在一些实施例中，节点控制模块101包括第一晶体管T1；第一晶体管T1的栅极电性连接于上一级扫描信号G(n-1)，第一晶体管T1的源极电性连接于上一级级传信号ST(n-1)，第一晶体管T1的漏极电性连接于第一节点Q(n)。
在一些实施例中，级传模块102包括第二晶体管T2；第二晶体管T2的栅极电性连接于第一节点Q(n)，第二晶体管T2的源极电性连接于本级时钟信号CK，第二晶体管T2的漏极电性连接于本级级传信号ST(n)。
在一些实施例中，上拉模块103包括第三晶体管T3；第三晶体管T3的栅极电性连接于第一节点Q(n)，第三晶体管T3的源极电性连接于本级时钟信号CK，第三晶体管T3的漏极电性连接于本级扫描信号G(n)。
在一些实施例中，下拉模块104包括第四晶体管T4以及第五晶体管T5；第四晶体管T4的栅极以及第五晶体管T5的栅极均电性连接于下一级扫描信号G(n+1)，第四晶体管T4的源极电性连接于第一参考低电平信号VSS1，第四晶体管T4的漏极电性连接于第一节点Q(n)，第五晶体管T5的源极电性连接于第二参考低电平信号VSS2，第五晶体管T5的漏极电性连接于本级扫描信号G(n)。
在一些实施例中，第一下拉维持模块105包括第六晶体管T6、第七晶体管T7、第八晶体管T8、第九晶体管T9、第十晶体管T10以及第十一晶体管T11；第六晶体管T6的栅极、源极以及第七晶体管T7的源极均电性连接于第一控制信号LC1，第六晶体管T6的漏极、第七晶体管T7的栅极以及第九晶体管T9的漏极电性连接，第七晶体管T7的漏极、第八晶体管T8的漏极、第十晶体管T10的漏极以及第十一晶体管T11的栅极均电性连接于第二节点a，第八晶体管T8的栅极、第九晶体管T9的栅极以及第十一晶体管T11的漏极均电性连接于第一节点Q(n)，第八晶体管T8的源极、第九晶体管T9的源极以及第十一晶体管T11的源极均电性连接于第一参考低电平信号VSS1，第十晶体管T10的栅极电性连接于第二控制信号LC2，第十晶体管T10的源极电性连接于第三参考低电平信号VSS3。
在一些实施例中，第二下拉维持模块106包括第十二晶体管T12、第十三晶体管T13、第十四晶体管T14、第十五晶体管T15、第十六晶体管T16以及第十七晶体管T17；第十二晶体管T12的栅极、源极以及第十三晶体管T13的源极均电性连接于第二控制信号LC2，第十二晶体管T12的漏极、第十三晶体管T13的栅极以及第十五晶体管T15的漏极电性连接，第十三晶体管T13的漏极、第十四晶体管T14的漏极、第十六晶体管T16的漏极以及第十七晶体管T17的栅极均电性连接于第三节点b，第十四晶体管T14的栅极、第十五晶体管T15的栅极以及第十七晶体管T17的漏极均电性连接于第一节点Q(n)，第十四晶体管T14的源极、第十五晶体管T15的源极以及第十六晶体管T16的源极均电性连接于第一参考低电平信号VSS1，第十七晶体管T17的栅极电性连接于第一控制信号LC1，第十七晶体管T17的源极电性连接于第三参考低电平信号VSS3。
进一步的，本申请实施例提供的GOA电路，第一参考低电平信号VSS1的电位大于第三参考低电平信号VSS3的电位，第二参考低电平信号VSS2的电位大于第三参考低电平信号VSS3的电位。第一控制信号LC1的相位和第二控制信号LC2的相位相反。
具体的，请结合图2、图3，图3为本申请实施例提供的GOA电路中一GOA单元的信号时序图。当上一级级传信号ST(n-1)为高电平，上一级扫描信号G(n-1)为高电平时，第一晶体管T1导通，上一级级传信号ST(n-1)通过第一晶体管T1给自举电容Cbt充电，使得第一节点Q(n)的电位上升到一较高的电位。
随后，上一级扫描信号G(n-1)转为低电平，第一晶体管T1关闭，第一节点Q(n)的电位通过自举电容Cbt维持一较高的电位。同时，本级时钟信号CK的电位转为高电位，本级时钟信号CK通过第二晶体管T2继续给自举电容Cbt充电，使得第一节点Q(n)的电位达到一更高的电位，本级扫描信号G(n)和本级级传信号ST(n)也转为高电位。
接着，当下一级扫描信号G(n+1)转为高电平时，第四晶体管T4和第五晶体管T5打开，第一参考低电平信号VSS1将第一节点Q(n)的电位拉低，第二参考低电平信号VSS2将本级扫描信号G(n)拉低。
最后，由于第一节点Q(n)的电位转为低电位，使得第八晶体管T8和第九晶体管T9关闭，同时，第一控制信号LC1的电位为高电位，使得第六晶体管T6和第七晶体管T7打开，第一控制信号LC1传至第二节点a，使得第十一晶体管T11打开，第一参考低电平信号VSS1维持第一节点Q(n)的电位至第一参考低电平信号VSS1的电位，进而维持本级扫描信号G(n)的电位。
特别的，本申请实施例通过在第一下拉维持模块105中增加第十晶体管T10，以及在第二下拉维持模块106中增加第十六晶体管T16，从而可以通过第十晶体管T10以及第十六晶体管T16将第二节点a以及第三节点b下拉至更低电位，进而提高GOA电路的稳定性。
例如，当第一控制信号LC1的电位为高电位，第二控制信号LC2的电位为低电位时，此时，第一节点Q(n)的电位为低电位。在第一下拉维持模块105中，由于第一控制信号LC1为高电位，使得第六晶体管T6和第七晶体管T7打开，第十晶体管T10关闭，第一控制信号LC1传至第二节点a，使得第十一晶体管T11打开，第一参考低电平信号VSS1维持第一节点Q(n)的电位至第一参考低电平信号VSS1的电位，进而维持本级扫描信号G(n)的电位。也即，第一下拉维持模块105正常工作。
与此同时，在第二下拉维持模块106中，由于第一控制信号LC1的电位为高电位，使得第十六晶体管T16打开，第三参考低电平信号VSS3传至第三节点b。也即，第三节点b的电位被拉到比第一参考低电平信号VSS1的电位更低的电位，有效减小第一节点Q(n)漏电。再一个，由于第二下拉维持模块106不工作时，第十二晶体管T12以及第十三晶体管T13处于关闭状态，容易残存电荷，第十六晶体管T16的打开，可以使得电荷释放掉，这样可以有效减小第十二晶体管T12以及第十三晶体管T13在工作时受到的电流压力,即提高了第二下拉维持模块106中晶体管的寿命，从而提高了GOA电路的稳定性。
同样，例如，当第二控制信号LC2的电位为高电位，第一控制信号LC1的电位为低电位时，此时，第一节点Q(n)的电位为低电位。在第二下拉维持模块106中，由于第二控制信号LC2为高电位，使得第十二晶体管T12和第十三晶体管T13打开，第十六晶体管T16关闭，第二控制信号LC2传至第三节点b，使得第十七晶体管T17打开，第一参考低电平信号VSS1维持第一节点Q(n)的电位至第一参考低电平信号VSS1的电位，进而维持本级扫描信号G(n)的电位。也即，第二下拉维持模块106正常工作。
与此同时，在第一下拉维持模块105中，由于第二控制信号LC2的电位为高电位，使得第十晶体管T10打开，第三参考低电平信号VSS3传至第二节点a。也即，第二节点a的电位被拉倒比第一参考低电平信号VSS1的电位更低的电位，有效减小第一节点Q(n)漏电。再一个，由于第一下拉维持模块105不工作时，第六晶体管T6以及第七晶体管T7处于关闭状态，容易残存电荷，第十晶体管T10的打开，可以使得电荷释放掉，这样可以有效减小第六晶体管T6以及第七晶体管T7在工作时受到的电流压力,即提高了第一下拉维持模块105中晶体管的寿命，从而提高了GOA电路的稳定性。
请参阅图4，图4为本申请实施例提供的显示面板的结构示意图。如图4所示，该显示面板包括显示区域100以及集成设置在显示区域100边缘上的GOA电路200；其中，该GOA电路200与上述的GOA电路10的结构和原理类似，这里不再赘述。
以上仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：节点控制模块、级传模块、上拉模块、下拉模块、第一下拉维持模块、第二下拉维持模块以及自举电容；
所述节点控制模块接入上一级扫描信号以及上一级级传信号，并电性连接于第一节点，用于根据所述上一级扫描信号以及所述上一级级传信号控制所述第一节点的电位；
所述级传模块接入本级时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；
所述上拉模块接入所述本级时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；
所述下拉模块接入下一级扫描信号、第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级扫描信号的控制下将所述第一节点的电位下拉至所述第一参考低电平信号的电位，以及在所述下一级扫描信号的控制下将所述本级扫描信号下拉至所述第二参考低电平信号的电位；
所述第一下拉维持模块以及所述第二下拉维持模块均接入第一控制信号、第二控制信号、第三参考低电平信号以及所述第一参考低电平信号，并电性连接于所述第一节点，均用于根据所述第一控制信号、所述第二控制信号、所述第三参考低电平信号以及所述第一参考低电平信号维持所述第一节点的电位，且所述第一下拉维持模块以及所述第二下拉维持模块交替工作；
所述自举电容的第一端电性连接于所述第一节点，所述自举电容的第二端电性连接于所述本级扫描信号。
2.根据权利要求1所述的GOA电路，其特征在于，所述节点控制模块包括第一晶体管；
所述第一晶体管的栅极电性连接于所述上一级扫描信号，所述第一晶体管的源极电性连接于所述上一级级传信号，所述第一晶体管的漏极电性连接于所述第一节点。
3.根据权利要求1所述的GOA电路，其特征在于，所述级传模块包括第二晶体管；
所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述本级时钟信号，所述第二晶体管的漏极电性连接于所述本级级传信号。
4.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第三晶体管；
所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述本级时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。
5.根据权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第四晶体管以及第五晶体管；
所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级扫描信号，所述第四晶体管的源极电性连接于所述第一参考低电平信号，所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的源极电性连接于所述第二参考低电平信号，所述第五晶体管的漏极电性连接于所述本级扫描信号。
6.根据权利要求1所述的GOA电路，其特征在于，所述第一下拉维持模块包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管以及第十一晶体管；
所述第六晶体管的栅极、源极以及所述第七晶体管的源极均电性连接于所述第一控制信号，所述第六晶体管的漏极、所述第七晶体管的栅极以及所述第九晶体管的漏极电性连接，所述第七晶体管的漏极、所述第八晶体管的漏极、所述第十晶体管的漏极以及所述第十一晶体管的栅极均电性连接于第二节点，所述第八晶体管的栅极、所述第九晶体管的栅极以及所述第十一晶体管的漏极均电性连接于所述第一节点，所述第八晶体管的源极、所述第九晶体管的源极以及所述第十一晶体管的源极均电性连接于所述第一参考低电平信号，所述第十晶体管的栅极电性连接于所述第二控制信号，所述第十晶体管的源极电性连接于所述第三参考低电平信号。
7.根据权利要求1所述的GOA电路，其特征在于，所述第二下拉维持模块包括第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管、第十六晶体管以及第十七晶体管；
所述第十二晶体管的栅极、源极以及所述第十三晶体管的源极均电性连接于所述第二控制信号，所述第十二晶体管的漏极、所述第十三晶体管的栅极以及所述第十五晶体管的漏极电性连接，所述第十三晶体管的漏极、所述第十四晶体管的漏极、所述第十六晶体管的漏极以及所述第十七晶体管的栅极均电性连接于第三节点，所述第十四晶体管的栅极、所述第十五晶体管的栅极以及所述第十七晶体管的漏极均电性连接于所述第一节点，所述第十四晶体管的源极、所述第十五晶体管的源极以及所述第十六晶体管的源极均电性连接于所述第一参考低电平信号，所述第十七晶体管的栅极电性连接于所述第一控制信号，所述第十七晶体管的源极电性连接于所述第三参考低电平信号。
8.根据权利要求1-7任一项所述的GOA电路，其特征在于，所述第一参考低电平信号的电位大于所述第三参考低电平信号的电位，所述第二参考低电平信号的电位大于所述第三参考低电平信号的电位。
9.根据权利要求1-7任一项所述的GOA电路，其特征在于，所述第一控制信号的相位和所述第二控制信号的相位相反。
10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的GOA电路。
CN201910283654.2A 2019-04-10 2019-04-10 Goa电路及显示面板 Pending CN109935191A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910283654.2A CN109935191A (zh) 2019-04-10 2019-04-10 Goa电路及显示面板
PCT/CN2019/087626 WO2020206816A1 (zh) 2019-04-10 2019-05-20 Goa 电路及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910283654.2A CN109935191A (zh) 2019-04-10 2019-04-10 Goa电路及显示面板

Publications (1)

Publication Number Publication Date
CN109935191A true CN109935191A (zh) 2019-06-25

Family

ID=66989564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910283654.2A Pending CN109935191A (zh) 2019-04-10 2019-04-10 Goa电路及显示面板

Country Status (2)

Country Link
CN (1) CN109935191A (zh)
WO (1) WO2020206816A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110570799A (zh) * 2019-08-13 2019-12-13 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111081196A (zh) * 2019-12-24 2020-04-28 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111312146A (zh) * 2020-03-04 2020-06-19 Tcl华星光电技术有限公司 Goa电路及显示面板
US11151959B2 (en) 2020-03-04 2021-10-19 Tcl China Star Optoelectronics Technology Co., Ltd. GOA circuit and display device
CN113593460A (zh) * 2021-07-19 2021-11-02 Tcl华星光电技术有限公司 Goa电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064160A (zh) * 2014-07-17 2014-09-24 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104505036A (zh) * 2014-12-19 2015-04-08 深圳市华星光电技术有限公司 一种栅极驱动电路
CN104517575A (zh) * 2014-12-15 2015-04-15 深圳市华星光电技术有限公司 移位寄存器及级传栅极驱动电路
CN106205538A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元及驱动电路
CN107146590A (zh) * 2017-07-06 2017-09-08 深圳市华星光电技术有限公司 Goa电路的驱动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI407443B (zh) * 2009-03-05 2013-09-01 Au Optronics Corp 移位暫存器
CN103680453B (zh) * 2013-12-20 2015-09-16 深圳市华星光电技术有限公司 阵列基板行驱动电路
CN104050941B (zh) * 2014-05-27 2016-03-30 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106652936B (zh) * 2016-12-09 2019-10-22 深圳市华星光电技术有限公司 Goa电路及显示装置
TWI632539B (zh) * 2017-11-28 2018-08-11 友達光電股份有限公司 掃描電路
CN109448624B (zh) * 2018-12-03 2020-10-13 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064160A (zh) * 2014-07-17 2014-09-24 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104517575A (zh) * 2014-12-15 2015-04-15 深圳市华星光电技术有限公司 移位寄存器及级传栅极驱动电路
CN104505036A (zh) * 2014-12-19 2015-04-08 深圳市华星光电技术有限公司 一种栅极驱动电路
CN106205538A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种goa驱动单元及驱动电路
CN107146590A (zh) * 2017-07-06 2017-09-08 深圳市华星光电技术有限公司 Goa电路的驱动方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110570799A (zh) * 2019-08-13 2019-12-13 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
WO2021027091A1 (zh) * 2019-08-13 2021-02-18 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
US11355044B2 (en) 2019-08-13 2022-06-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. GOA circuit and display panel
CN110570799B (zh) * 2019-08-13 2022-10-04 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111081196A (zh) * 2019-12-24 2020-04-28 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
WO2021128547A1 (zh) * 2019-12-24 2021-07-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
US11380277B2 (en) 2019-12-24 2022-07-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd GOA circuit and display panel
CN111312146A (zh) * 2020-03-04 2020-06-19 Tcl华星光电技术有限公司 Goa电路及显示面板
CN111312146B (zh) * 2020-03-04 2021-07-06 Tcl华星光电技术有限公司 Goa电路及显示面板
US11151959B2 (en) 2020-03-04 2021-10-19 Tcl China Star Optoelectronics Technology Co., Ltd. GOA circuit and display device
CN113593460A (zh) * 2021-07-19 2021-11-02 Tcl华星光电技术有限公司 Goa电路

Also Published As

Publication number Publication date
WO2020206816A1 (zh) 2020-10-15

Similar Documents

Publication Publication Date Title
CN109448624A (zh) Goa电路及显示面板
CN109935191A (zh) Goa电路及显示面板
CN106898290B (zh) 扫描驱动电路
CN105810170B (zh) 移位寄存器单元及其驱动方法、栅线驱动电路和阵列基板
CN103700357B (zh) 移位寄存器单元及其驱动方法、移位寄存器和显示装置
CN109712552A (zh) Goa电路及显示面板
CN108281123A (zh) 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法
CN105976755B (zh) 一种显示驱动电路及其控制方法、显示装置
CN106782282A (zh) 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN109493783A (zh) Goa电路及显示面板
CN105632565B (zh) 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN108806611A (zh) 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109427310A (zh) 移位寄存器单元、驱动装置、显示装置以及驱动方法
CN109935188A (zh) 栅极驱动单元、方法、栅极驱动模组、电路及显示装置
CN110111715A (zh) Goa电路及显示面板
CN106409207A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN109300428A (zh) Goa电路及显示面板
CN108932933A (zh) 移位寄存器、栅极驱动电路、显示装置
CN104810003A (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN109935192A (zh) Goa电路及显示面板
CN109637424A (zh) Goa电路及显示面板
CN109147641A (zh) 关机残影消除电路、移位寄存器单元和显示装置
CN110007628A (zh) Goa电路及显示面板
CN110379349A (zh) 栅极驱动电路
CN109427277A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd.

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

CB02 Change of applicant information
RJ01 Rejection of invention patent application after publication

Application publication date: 20190625

RJ01 Rejection of invention patent application after publication