JP2017228568A - Support jig for semiconductor wafer and handling method thereof - Google Patents

Support jig for semiconductor wafer and handling method thereof Download PDF

Info

Publication number
JP2017228568A
JP2017228568A JP2016121766A JP2016121766A JP2017228568A JP 2017228568 A JP2017228568 A JP 2017228568A JP 2016121766 A JP2016121766 A JP 2016121766A JP 2016121766 A JP2016121766 A JP 2016121766A JP 2017228568 A JP2017228568 A JP 2017228568A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
film layer
adhesive film
opening
linear expansion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016121766A
Other languages
Japanese (ja)
Other versions
JP6588391B2 (en
Inventor
小田嶋　智
Satoshi Odajima
智 小田嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd, Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2016121766A priority Critical patent/JP6588391B2/en
Publication of JP2017228568A publication Critical patent/JP2017228568A/en
Application granted granted Critical
Publication of JP6588391B2 publication Critical patent/JP6588391B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide: a support jig for a semiconductor wafer which is hardly peeled off from a thin semiconductor wafer during wet processing, can easily be peeled off so as not to damage the thin semiconductor wafer after the wet processing, and is also repeatedly usable; and its handling method.SOLUTION: A support jig 10 for a semiconductor wafer which is separably stuck to a thin semiconductor wafer 1 to be subjected to wet processing by a plating liquid or the like, and which has thickness of 100 μm or below includes: a planar substantial ring-shaped rigid support frame layer 11 having an opening 12 larger than the semiconductor wafer 1; and a flexible adhesive film layer 13 adhered to the rear surface of the rigid support frame layer 11 to cover the opening 12 from below, and for separably and adhesively supporting the semiconductor wafer 1 in the opening 12. The linear expansion coefficient of the adhesive film layer 13 is a low linear expansion coefficient of 5 ppm/°C or below.SELECTED DRAWING: Figure 1

Description

本発明は、ウェット処理される半導体ウェーハを対象とした半導体ウェーハ用サポート治具及びその取扱方法に関するものである。   The present invention relates to a semiconductor wafer support jig for a semiconductor wafer to be wet processed and a method for handling the same.

従来における半導体ウェーハは、例えば、高純度化しやすく、抵抗率の制御が容易なシリコンウェーハからなり、表面に回路パターンが形成され、裏面の被バックグラインド面がバックグラインド処理されることにより、１００μｍ以下の厚さに薄化されるとともに、バックグラインド処理された被バックグラインド面が薬液でストレスリリーフ処理されることにより、バックグラインドで損傷したダメージ層が除去され、その後、高温のメッキ液に浸漬されることでメッキ処理される（特許文献１、２参照）。   Conventional semiconductor wafers are made of, for example, a silicon wafer that is easy to be highly purified and whose resistivity is easily controlled, a circuit pattern is formed on the front surface, and the back grind surface on the back surface is subjected to back grind processing, so that it is 100 μm or less. The back-grinded surface that has been back-grinded is subjected to stress relief treatment with a chemical solution to remove the damage layer damaged by back-grinding, and then immersed in a high-temperature plating solution. (See Patent Documents 1 and 2).

半導体ウェーハは、バックグラインド処理で１００μｍ以下、特に７０μｍ以下の厚さに薄化されると、非常に脆く撓みやすく、割れやすくなり、メッキ処理時等に強度不足で支障を来すことがある。この点に鑑み、従来においては、メッキ処理の際、所定の保護部材に薄化された半導体ウェーハを貼り合わせて必要な強度を確保した後、高温のメッキ液に浸漬するようにしている。所定の保護部材としては、例えば、可撓性を有する柔軟な樹脂シート等があげられる。   When a semiconductor wafer is thinned to a thickness of 100 μm or less, particularly 70 μm or less, by back grinding, it becomes very brittle and easily bent and easily cracked, which may cause problems due to insufficient strength during plating. In view of this point, conventionally, after plating, a thinned semiconductor wafer is bonded to a predetermined protective member to ensure a necessary strength, and then immersed in a high-temperature plating solution. Examples of the predetermined protective member include a flexible resin sheet having flexibility.

特開２０１４−０７７１７１号公報JP 2014-077171 A 特開２０１４−１０５３６０号公報JP 2014-105360 A

従来における半導体ウェーハは、以上のように所定の保護部材に貼り合わされた後にメッキ液に浸漬されるが、高温のメッキ液に浸漬されて温度変化が生じると、保護部材との線膨張係数の大きな相違により、保護部材から部分的に剥離して本来保護すべき領域がメッキ液に侵されたり、保護部材から完全に剥離して損傷することがある。この問題を解決する方法としては、半導体ウェーハと同じ線膨張係数の材料、例えばシリコンや所定のガラス製の板を保護部材として半導体ウェーハに貼り合わせる方法があげられる。   A conventional semiconductor wafer is immersed in a plating solution after being bonded to a predetermined protective member as described above. However, when the temperature changes due to immersion in a high-temperature plating solution, the linear expansion coefficient with the protective member is large. Due to the difference, an area to be originally protected due to partial peeling from the protective member may be affected by the plating solution, or may be completely peeled from the protective member and damaged. As a method for solving this problem, there is a method in which a material having the same linear expansion coefficient as that of the semiconductor wafer, for example, silicon or a predetermined glass plate is bonded to the semiconductor wafer as a protective member.

しかしながら、シリコンや所定のガラス製の板は、半導体ウェーハと同様の線膨張係数ではあるものの、硬質で柔軟性に欠けるので、メッキ処理後に薄く脆い半導体ウェーハを損傷しないよう簡単に剥離することができず、その結果、後の工程に支障を来すという新たな問題が生じる。また、保護部材は、バックグラインドで薄化された半導体ウェーハのメッキ処理等に必要不可欠なので、コスト削減の観点から、メッキ処理等の度に廃棄するのではなく、繰り返し使用できる部材であることが好ましい。   However, although silicon and certain glass plates have the same linear expansion coefficient as semiconductor wafers, they are hard and inflexible, so they can be easily peeled off after plating to avoid damaging thin and brittle semiconductor wafers. As a result, there arises a new problem that hinders later processes. In addition, since the protective member is indispensable for the plating process of the semiconductor wafer thinned by the back grind, it is a member that can be used repeatedly rather than being discarded every time the plating process is performed from the viewpoint of cost reduction. preferable.

本発明は上記に鑑みなされたもので、ウェット処理時に薄い半導体ウェーハから剥離することが少なく、ウェット処理後に薄い半導体ウェーハを損傷しないよう簡単に剥離することができ、しかも、繰り返し使用することのできる半導体ウェーハ用サポート治具及びその取扱方法を提供することを目的としている。   The present invention has been made in view of the above, and is rarely peeled off from a thin semiconductor wafer during wet processing, can be easily peeled off without damaging the thin semiconductor wafer after wet processing, and can be used repeatedly. It aims at providing the support jig for semiconductor wafers, and its handling method.

本発明においては上記課題を解決するため、ウェット処理される厚さ１００μｍ以下の半導体ウェーハに貼り合わされる治具であって、
半導体ウェーハよりも大きい開口部を有するエンドレスの剛性支持フレーム層と、この剛性支持フレーム層に貼着されて開口部を被覆し、この開口部の半導体ウェーハに着脱自在に粘着する可撓性の粘着フィルム層とを含み、この粘着フィルム層の線膨張係数が５ｐｐｍ／℃以下であることを特徴としている。 In the present invention, in order to solve the above problems, a jig to be bonded to a semiconductor wafer having a thickness of 100 μm or less to be wet-treated,
An endless rigid support frame layer having an opening larger than that of the semiconductor wafer, and a flexible adhesive that is attached to the rigid support frame layer to cover the opening and removably adheres to the semiconductor wafer in the opening. And the adhesive film layer has a linear expansion coefficient of 5 ppm / ° C. or less.

なお、半導体ウェーハが、バックグラインド処理により１００μｍ以下の厚さに薄化されたシリコンウェーハであり、
粘着フィルム層が、厚さ５０μｍ以下のポリイミドフィルムと、このポリイミドフィルムに積層されるシリコーン系粘着材とから形成され、ポリイミドフィルムの線膨張係数が４ｐｐｍ／℃以下であると良い。 The semiconductor wafer is a silicon wafer thinned to a thickness of 100 μm or less by back grinding.
The adhesive film layer is formed from a polyimide film having a thickness of 50 μm or less and a silicone-based adhesive material laminated on the polyimide film, and the linear expansion coefficient of the polyimide film is preferably 4 ppm / ° C. or less.

また、本発明においては上記課題を解決するため、請求項１又は２に記載した半導体ウェーハ用サポート治具の剛性支持フレーム層の開口部に半導体ウェーハを収容し、この半導体ウェーハを粘着フィルム層に粘着支持させた後、半導体ウェーハをウェット処理することを特徴としている。   Further, in the present invention, in order to solve the above-mentioned problem, the semiconductor wafer is accommodated in the opening of the rigid support frame layer of the semiconductor wafer support jig described in claim 1, and the semiconductor wafer is used as an adhesive film layer. The semiconductor wafer is wet-processed after being adhered and supported.

ここで、特許請求の範囲における半導体ウェーハは、少なくともφ１５０、２００、３００、４５０ｍｍのシリコンウェーハ等からなり、各種のメッキ液、薬液、エッチング液等の液体でウェット処理されるウェーハである。粘着フィルム層のシリコーン系粘着材は、ポリイミドフィルムと比較して弾性率が非常に小さい。したがって、粘着フィルム層としての線膨張係数は、ポリイミドフィルムの線膨張係数と略同一となる。   Here, the semiconductor wafer in the claims is a wafer made of a silicon wafer having a diameter of at least 150, 200, 300, or 450 mm and wet-treated with liquids such as various plating solutions, chemical solutions, and etching solutions. The silicone-based pressure-sensitive adhesive material for the pressure-sensitive adhesive film layer has a very low elastic modulus as compared with the polyimide film. Therefore, the linear expansion coefficient as the adhesive film layer is substantially the same as the linear expansion coefficient of the polyimide film.

本発明によれば、半導体ウェーハと粘着フィルム層の線膨張率が略同等なので、例え半導体ウェーハに所定のウェット処理を施して温度変化が生じても、粘着フィルム層から半導体ウェーハが剥離するのを抑制することができる。また、柔軟な粘着フィルム層を用いるので、所定のウェット処理後に薄く脆い半導体ウェーハを安全、かつ簡単に剥離することができる。また、半導体ウェーハ用サポート治具が粘着フィルム層のみからなるのではなく、粘着フィルム層と剛性支持フレーム層との組み合わせで構成されるので、繰り返し使用して粘着することができる。   According to the present invention, since the linear expansion coefficients of the semiconductor wafer and the adhesive film layer are substantially equal, even if the semiconductor wafer is subjected to a predetermined wet treatment and a temperature change occurs, the semiconductor wafer is separated from the adhesive film layer. Can be suppressed. Moreover, since a flexible adhesive film layer is used, a thin and fragile semiconductor wafer can be safely and easily peeled off after a predetermined wet treatment. Further, since the semiconductor wafer support jig is not composed of only the adhesive film layer but is composed of a combination of the adhesive film layer and the rigid support frame layer, it can be repeatedly used and adhered.

本発明によれば、可撓性を有する粘着フィルム層の線膨張係数が５ｐｐｍ／℃以下なので、ウェット処理時に半導体ウェーハ用サポート治具から薄い半導体ウェーハの剥離することが少なく、しかも、ウェット処理後に半導体ウェーハ用サポート治具から薄い半導体ウェーハを損傷しないよう簡単に剥離することができるという効果がある。また、半導体ウェーハ用サポート治具の粘着フィルム層に剛性支持フレーム層が貼り着けられているので、機械的強度の確保を通じ、繰り返し使用することができる。   According to the present invention, since the linear expansion coefficient of the adhesive film layer having flexibility is 5 ppm / ° C. or less, the thin semiconductor wafer is hardly peeled off from the semiconductor wafer support jig during the wet process, and after the wet process. There is an effect that the thin semiconductor wafer can be easily peeled off from the semiconductor wafer support jig so as not to be damaged. In addition, since the rigid support frame layer is attached to the adhesive film layer of the semiconductor wafer support jig, it can be used repeatedly through ensuring the mechanical strength.

請求項２記載の発明によれば、シリコンウェーハと粘着フィルム層の線膨張率が略同等なので、例えシリコンウェーハに所定のウェット処理を施して温度変化が生じても、粘着フィルム層からシリコンウェーハが部分的に剥離して本来保護すべき領域が処理液に侵されたり、粘着フィルム層からシリコンウェーハが完全に剥離して損傷するのを防止することができる。また、粘着フィルム層のポリイミドフィルムが薄く、追従性に優れるので、粘着フィルム層にシリコンウェーハを隙間なく粘着することができる。   According to the invention described in claim 2, since the linear expansion coefficients of the silicon wafer and the adhesive film layer are substantially equal, even if the silicon wafer is subjected to a predetermined wet treatment and a temperature change occurs, the silicon wafer is removed from the adhesive film layer. It is possible to prevent the region that should be partially peeled off and originally protected from being affected by the processing liquid, or the silicon wafer from being completely peeled off from the adhesive film layer and damaged. Moreover, since the polyimide film of the adhesive film layer is thin and has excellent followability, the silicon wafer can be adhered to the adhesive film layer without any gap.

本発明に係る半導体ウェーハ用サポート治具の実施形態を模式的に示す断面説明図である。It is a section explanatory view showing typically an embodiment of a support jig for semiconductor wafer concerning the present invention. 本発明に係る半導体ウェーハ用サポート治具の実施形態を模式的に示す平面説明図である。It is a plane explanatory view showing typically an embodiment of a semiconductor wafer support jig concerning the present invention.

以下、図面を参照して本発明の好ましい実施の形態を説明すると、本実施形態における半導体ウェーハ用サポート治具１０は、図１や図２に示すように、厚さ１００μｍ以下の薄い半導体ウェーハ１よりも大きい開口部１２を有するエンドレスの剛性支持フレーム層１１と、この剛性支持フレーム層１１に貼着されてその開口部１２を覆い、この開口部１２の半導体ウェーハ１を粘着する可撓性の薄い粘着フィルム層１３とを備え、この薄い粘着フィルム層１３の線膨張係数を半導体ウェーハ１と略同等の低線膨張係数とするようにしている。   Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. A semiconductor wafer support jig 10 according to this embodiment is a thin semiconductor wafer 1 having a thickness of 100 μm or less as shown in FIGS. An endless rigid support frame layer 11 having a larger opening 12, and a flexible adhesive that is attached to the rigid support frame layer 11 to cover the opening 12 and adhere the semiconductor wafer 1 in the opening 12. The thin adhesive film layer 13 is provided, and the linear expansion coefficient of the thin adhesive film layer 13 is set to a low linear expansion coefficient substantially equal to that of the semiconductor wafer 1.

半導体ウェーハ１は、例えばφ３００ｍｍのシリコンウェーハからなり、表面に凹凸の回路パターンがリソグラフィー技術等により形成されており、薄型半導体パッケージの製造に資する観点から、裏面の被バックグラインド面がバックグラインド装置によりバックグラインドされることにより、厚みが約７５０μｍから１００μｍ以下に薄化される。この半導体ウェーハ１の周縁部には、結晶方位の判別や位置合わせ等を容易にするフラットなオリフラ、又は平面略半円形のノッチが形成される。   The semiconductor wafer 1 is made of, for example, a silicon wafer having a diameter of 300 mm, and an uneven circuit pattern is formed on the surface by a lithography technique or the like. By back grinding, the thickness is reduced from about 750 μm to 100 μm or less. A flat orientation flat or a substantially semi-circular notch is formed on the periphery of the semiconductor wafer 1 to facilitate crystal orientation discrimination and alignment.

このような半導体ウェーハ１は、１００μｍ以下の厚さに薄化された後、バックグラインド処理された被バックグラインド面がフッ酸等の薬液でストレスリリーフ処理されることにより、バックグラインドで損傷したダメージ層が除去され、その後、高温のメッキ液に浸漬される。   After such a semiconductor wafer 1 is thinned to a thickness of 100 μm or less, the back-grinded surface to be back-grinded is subjected to stress relief treatment with a chemical solution such as hydrofluoric acid, thereby causing damage caused by back-grinding. The layer is removed and then immersed in a hot plating solution.

半導体ウェーハ用サポート治具１０の剛性支持フレーム層１１は、例えば強度、熱伝導率、耐熱性、電気特性に優れ、薄い製品の利用に適するガラスエポキシ樹脂により、半導体ウェーハ１よりも大きい開口部１２を有する平面リング形に形成され、半導体ウェーハ１を隙間を介して収容し、包囲する。この剛性支持フレーム層１１は、半導体ウェーハ１よりも拡径の平面リング形の平板に形成され、取扱作業に資する観点から、１００〜１５００μｍの厚さ、好ましくは２００〜１０００μｍ程度の厚さ、より好ましくは３００〜７５０μｍ程度の厚さとされる。   The rigid support frame layer 11 of the semiconductor wafer support jig 10 has, for example, a glass epoxy resin that is excellent in strength, thermal conductivity, heat resistance, and electrical characteristics and is suitable for use in thin products. The semiconductor wafer 1 is accommodated and surrounded via a gap. The rigid support frame layer 11 is formed on a flat plate having a larger diameter than that of the semiconductor wafer 1 and has a thickness of 100 to 1500 μm, preferably about 200 to 1000 μm from the viewpoint of handling work. The thickness is preferably about 300 to 750 μm.

粘着フィルム層１３は、厚さ５０μｍ以下の薄いポリイミドフィルム（ＰＩ）１４と、この薄いポリイミドフィルム１４に積層され、耐熱性、耐候性、撥水性、接着性、耐薬品性等に優れる微粘着性のシリコーン系ゴム１５とを二層構造に備えた平面円板形に形成され、線膨張係数が５ｐｐｍ／℃以下、好ましくは４ｐｐｍ／℃以下、より好ましくは３ｐｐｍ／℃以下とされる。   The pressure-sensitive adhesive film layer 13 is laminated on a thin polyimide film (PI) 14 having a thickness of 50 μm or less and the thin polyimide film 14, and has a slight adhesiveness that is excellent in heat resistance, weather resistance, water repellency, adhesion, chemical resistance, and the like. And a silicone rubber 15 having a two-layer structure and a linear expansion coefficient of 5 ppm / ° C. or less, preferably 4 ppm / ° C. or less, more preferably 3 ppm / ° C. or less.

ポリイミドフィルム１４の線膨張係数は、半導体ウェーハ１の線膨張係数と略同等とする観点から、１〜５ｐｐｍ／℃、好ましくは１〜４ｐｐｍ／℃、より好ましくは１〜３ｐｐｍ／℃の範囲とされる。このため、ポリイミドフィルム１４は、（１）芳香族ジアミン類がベンゾオキサゾール構造を７０モル％以上含有する芳香族ジアミン類であり、芳香族テトラカルボン酸類がピロメリット酸残基を７０モル％以上含有する芳香族テトラカルボン酸類であるフィルム、（２）芳香族ジアミン類がフェニレンジアミン構造を７０モル％以上含する芳香族ジアミン類であり、芳香族テトラカルボン酸類がビフェニルテトラカルボン酸構造を７０モル％以上含有する芳香族テトラカルボン酸類であるフィルム、あるいは（３）アルコキシ基含有シラン変性ブロック共重合型ポリアミック酸を熱硬化して得られるブロック共重合型ポリイミド−シリカハイブリッドフィルムが選択して利用される。   The linear expansion coefficient of the polyimide film 14 is in the range of 1 to 5 ppm / ° C., preferably 1 to 4 ppm / ° C., more preferably 1 to 3 ppm / ° C. from the viewpoint of making it substantially equal to the linear expansion coefficient of the semiconductor wafer 1. The Therefore, the polyimide film 14 is (1) aromatic diamines containing 70 mol% or more of benzoxazole structure, and aromatic tetracarboxylic acids containing 70 mol% or more of pyromellitic acid residues. (2) Aromatic diamines are aromatic diamines containing 70 mol% or more of phenylene diamine structure, and aromatic tetracarboxylic acids are 70 mol% of biphenyl tetracarboxylic acid structure. A film which is an aromatic tetracarboxylic acid contained above or (3) a block copolymerized polyimide-silica hybrid film obtained by thermosetting an alkoxy group-containing silane-modified block copolymerized polyamic acid is selectively used. .

線膨張係数が５ｐｐｍ／℃以下のポリイミドフィルム１４は、例えば特開平５−７０５９０号公報、特開２０００−１１９４１９号公報、特開２００７−５６１９８号公報、特開２００５−６８４０８号公報に記載された製造方法により製造することが可能である。この線膨張係数が５ｐｐｍ／℃以下の市販のポリイミドフィルム１４としては、例えばＸＥＮＯＭＡＸ（東洋紡績社製：商品名）、ポミランＴ（荒川化学工業社製：商品名）等があげられる。   The polyimide film 14 having a linear expansion coefficient of 5 ppm / ° C. or less was described in, for example, JP-A Nos. 5-70590, 2000-119419, 2007-56198, and 2005-68408. It can be manufactured by a manufacturing method. Examples of the commercially available polyimide film 14 having a linear expansion coefficient of 5 ppm / ° C. or less include XENOMAX (manufactured by Toyobo Co., Ltd .: trade name), Pomilan T (manufactured by Arakawa Chemical Industries Ltd .: trade name), and the like.

このようなポリイミドフィルム１４は、半導体ウェーハ１に対する追従性や可撓性を確保する観点から、１５〜５０μｍ、好ましくは２５〜４５μｍ程度、より好ましくは３０〜４０μｍ程度の厚さに形成され、剛性支持フレーム層１１の平坦な裏面にシリコーン系ゴム１５を介して対向する。   Such a polyimide film 14 is formed to have a thickness of 15 to 50 μm, preferably about 25 to 45 μm, more preferably about 30 to 40 μm, from the viewpoint of ensuring followability and flexibility with respect to the semiconductor wafer 1. It faces the flat back surface of the support frame layer 11 via a silicone rubber 15.

シリコーン系ゴム１５は、ポリイミドフィルム１４と比較して弾性率が非常に小さく、粘着フィルム層１３としての線膨張係数がポリイミドフィルム１４の線膨張係数と略同一となるので、線膨張係数が不問となる。このシリコーン系ゴム１５は、５〜５０μｍ、好ましくは１０〜４０μｍ程度、より好ましくは１２〜２５μｍ程度の厚さに形成され、剛性支持フレーム層１１の裏面に粘着されてその丸い開口部１２を下方から被覆し、この開口部１２内に収容された半導体ウェーハ１を着脱自在に粘着支持するよう機能する。   The silicone rubber 15 has a very low elastic modulus compared to the polyimide film 14, and the linear expansion coefficient as the adhesive film layer 13 is substantially the same as the linear expansion coefficient of the polyimide film 14. Become. The silicone rubber 15 is formed to have a thickness of 5 to 50 μm, preferably about 10 to 40 μm, more preferably about 12 to 25 μm, and is adhered to the back surface of the rigid support frame layer 11 so that the round opening 12 extends downward. The semiconductor wafer 1 accommodated in the opening 12 functions so as to be detachably adhered and supported.

上記において、ストレスリリーフ処理された薄い半導体ウェーハ１をメッキ処理する場合には、半導体ウェーハ用サポート治具１０の剛性支持フレーム層１１の開口部１２に薄い半導体ウェーハ１を収容し、この薄い半導体ウェーハ１をローラ等で慎重に上方から押圧し、半導体ウェーハ１の粘着フィルム層１３に対向する対向面の全面を粘着フィルム層１３に隙間なく粘着支持させれば、半導体ウェーハ用サポート治具１０と一体化した半導体ウェーハ１を高温のメッキ液に浸漬してメッキ処理することができる。   In the above, when the thin semiconductor wafer 1 subjected to the stress relief process is plated, the thin semiconductor wafer 1 is accommodated in the opening 12 of the rigid support frame layer 11 of the semiconductor wafer support jig 10, and the thin semiconductor wafer 1 is carefully pressed from above with a roller or the like, and the entire opposite surface of the semiconductor wafer 1 facing the adhesive film layer 13 is adhesively supported on the adhesive film layer 13 without gaps. The converted semiconductor wafer 1 can be plated by being immersed in a high-temperature plating solution.

上記構成によれば、半導体ウェーハ１と粘着フィルム層１３の線膨張率が略同等なので、例え半導体ウェーハ１をメッキ処理して温度変化が生じても、粘着フィルム層１３から半導体ウェーハ１が部分的に剥離して本来保護すべき領域がメッキ液に侵されたり、粘着フィルム層１３から半導体ウェーハ１が完全に剥離して損傷するのを有効に防止することができる。また、硬質のシリコンや所定のガラス製の板を使用する必要がないので、メッキ処理後に薄く脆い半導体ウェーハ１を柔軟な粘着フィルム層１３から破損しないよう安全、かつ簡単に剥離することができる。したがって、メッキ工程後のハンダ工程等に何ら支障を来すことがない。   According to the above configuration, since the linear expansion coefficients of the semiconductor wafer 1 and the adhesive film layer 13 are substantially equal, even if the semiconductor wafer 1 is subjected to a plating process and a temperature change occurs, the semiconductor wafer 1 is partially separated from the adhesive film layer 13. Thus, it is possible to effectively prevent the region that should be protected by peeling off from being damaged by the plating solution or the semiconductor wafer 1 from being completely peeled off from the adhesive film layer 13 and damaged. Further, since it is not necessary to use hard silicon or a predetermined glass plate, the thin and fragile semiconductor wafer 1 can be safely and easily peeled off from the flexible adhesive film layer 13 after plating. Therefore, there is no problem in the soldering process after the plating process.

また、半導体ウェーハ用サポート治具１０に機械的強度に優れる剛性支持フレーム層１１が存在するので、繰り返し使用して粘着することができ、ランニングコスト等の削減が大いに期待できる。また、粘着フィルム層１３に半導体ウェーハ１の対向面の一部ではなく、全面を粘着し、支持させるので、半導体ウェーハ１を広い面積で安定した姿勢で保持することが可能になる。さらに、粘着フィルム層１３のポリイミドフィルム１４を薄膜化して追従性を向上させるので、半導体ウェーハ１を粘着フィルム層１３に隙間なく粘着することが可能になる。   Further, since the support jig 10 for semiconductor wafer has the rigid support frame layer 11 having excellent mechanical strength, it can be repeatedly used and adhered, and a reduction in running cost and the like can be greatly expected. In addition, since the adhesive film layer 13 adheres and supports not the part of the opposing surface of the semiconductor wafer 1 but the entire surface thereof, the semiconductor wafer 1 can be held in a stable posture over a wide area. Furthermore, since the polyimide film 14 of the adhesive film layer 13 is thinned to improve followability, the semiconductor wafer 1 can be adhered to the adhesive film layer 13 without a gap.

なお、上記実施形態では剛性支持フレームをガラスエポキシ樹脂により平面リング形に形成したが、ウェット処理に特に支障を来さず、防錆性等に問題がなければ、ステンレス鋼材（ＳＵＳ）等により平面略リング形に形成しても良い。また、剛性支持フレームの外周縁部には、操作用の摘みを突出形成しても良い。また、粘着フィルム層１３は、５ｐｐｍ／℃以下の低線膨張係数を得ることができるのであれば、シリコーン系ゴム１５に何ら限定されるものではなく、例えば微粘着性を有するフッ素系ゴムでも良い。   In the above embodiment, the rigid support frame is formed of a glass epoxy resin into a flat ring shape. However, if there is no problem in wet processing and there is no problem with rust prevention, etc., the rigid support frame is flat with stainless steel (SUS) or the like. You may form in a substantially ring shape. Further, an operation knob may be formed to protrude from the outer peripheral edge of the rigid support frame. The adhesive film layer 13 is not limited to the silicone rubber 15 as long as a low linear expansion coefficient of 5 ppm / ° C. or less can be obtained. For example, the adhesive film layer 13 may be a fluorine rubber having slight adhesiveness. .

本発明に係る半導体ウェーハ用サポート治具及びその取扱方法は、半導体の製造分野で使用される。   The semiconductor wafer support jig and the method for handling the same according to the present invention are used in the field of semiconductor manufacturing.

１ 半導体ウェーハ
１０ 半導体ウェーハ用サポート治具
１１ 剛性支持フレーム層
１２ 開口部
１３ 粘着フィルム層
１４ ポリイミドフィルム
１５ シリコーン系ゴム（シリコーン系粘着材） DESCRIPTION OF SYMBOLS 1 Semiconductor wafer 10 Support jig 11 for semiconductor wafers Rigid support frame layer 12 Opening part 13 Adhesive film layer 14 Polyimide film 15 Silicone rubber (silicone adhesive material)

Claims (3)

ウェット処理される厚さ１００μｍ以下の半導体ウェーハに貼り合わされる半導体ウェーハ用サポート治具であって、
半導体ウェーハよりも大きい開口部を有するエンドレスの剛性支持フレーム層と、この剛性支持フレーム層に貼着されて開口部を被覆し、この開口部の半導体ウェーハに着脱自在に粘着する可撓性の粘着フィルム層とを含み、この粘着フィルム層の線膨張係数が５ｐｐｍ／℃以下であることを特徴とする半導体ウェーハ用サポート治具。 A support jig for a semiconductor wafer to be bonded to a semiconductor wafer having a thickness of 100 μm or less to be wet-treated,
An endless rigid support frame layer having an opening larger than that of the semiconductor wafer, and a flexible adhesive that is attached to the rigid support frame layer to cover the opening and removably adheres to the semiconductor wafer in the opening. A support jig for a semiconductor wafer, comprising: a film layer, wherein the adhesive film layer has a linear expansion coefficient of 5 ppm / ° C. or less. 半導体ウェーハが、バックグラインド処理により１００μｍ以下の厚さに薄化されたシリコンウェーハであり、
粘着フィルム層が、厚さ５０μｍ以下のポリイミドフィルムと、このポリイミドフィルムに積層されるシリコーン系粘着材とから形成され、ポリイミドフィルムの線膨張係数が４ｐｐｍ／℃以下である請求項１記載の半導体ウェーハ用サポート治具。 The semiconductor wafer is a silicon wafer thinned to a thickness of 100 μm or less by back grinding.
2. The semiconductor wafer according to claim 1, wherein the adhesive film layer is formed from a polyimide film having a thickness of 50 [mu] m or less and a silicone-based adhesive material laminated on the polyimide film, and the linear expansion coefficient of the polyimide film is 4 ppm / [deg.] C. or less. Support jig. 請求項１又は２に記載した半導体ウェーハ用サポート治具の剛性支持フレーム層の開口部に半導体ウェーハを収容し、この半導体ウェーハを粘着フィルム層に粘着支持させた後、半導体ウェーハをウェット処理することを特徴とする半導体ウェーハ用サポート治具の取扱方法。   The semiconductor wafer is accommodated in the opening of the rigid support frame layer of the semiconductor wafer support jig according to claim 1, and the semiconductor wafer is adhesively supported on the adhesive film layer, and then the semiconductor wafer is wet-treated. A method for handling semiconductor wafer support jigs.
JP2016121766A 2016-06-20 2016-06-20 Support jig for semiconductor wafer and its handling method Expired - Fee Related JP6588391B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016121766A JP6588391B2 (en) 2016-06-20 2016-06-20 Support jig for semiconductor wafer and its handling method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121766A JP6588391B2 (en) 2016-06-20 2016-06-20 Support jig for semiconductor wafer and its handling method

Publications (2)

Publication Number Publication Date
JP2017228568A true JP2017228568A (en) 2017-12-28
JP6588391B2 JP6588391B2 (en) 2019-10-09

Family

ID=60892051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121766A Expired - Fee Related JP6588391B2 (en) 2016-06-20 2016-06-20 Support jig for semiconductor wafer and its handling method

Country Status (1)

Country Link
JP (1) JP6588391B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252173A (en) * 2004-03-08 2005-09-15 Toyota Motor Corp Method for manufacturing semiconductor device and device usable for it
JP2006339236A (en) * 2005-05-31 2006-12-14 Toyobo Co Ltd Adhesive tape for semiconductor wafer protection
JP2012199585A (en) * 2012-06-11 2012-10-18 Renesas Electronics Corp Method of manufacturing semiconductor device
JP2013211439A (en) * 2012-03-30 2013-10-10 Lintec Corp Surface protection sheet

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252173A (en) * 2004-03-08 2005-09-15 Toyota Motor Corp Method for manufacturing semiconductor device and device usable for it
JP2006339236A (en) * 2005-05-31 2006-12-14 Toyobo Co Ltd Adhesive tape for semiconductor wafer protection
JP2013211439A (en) * 2012-03-30 2013-10-10 Lintec Corp Surface protection sheet
JP2012199585A (en) * 2012-06-11 2012-10-18 Renesas Electronics Corp Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP6588391B2 (en) 2019-10-09

Similar Documents

Publication Publication Date Title
JP5458323B2 (en) Electrostatic chuck and manufacturing method thereof
JP2013008915A (en) Substrate processing method and substrate processing apparatus
CN106663640B (en) Method of providing an electronic device and electronic device thereof
US20130025796A1 (en) Device and method for detaching a product substrate off a carrier substrate
US20070000595A1 (en) Adhesive substrate and method for using
SG178301A1 (en) Device and method for stripping a product substrate from a carrier substrate
JP2012033737A (en) Method for handling semiconductor wafer
US10957573B2 (en) Electrostatic chuck device including a heating member
JP5813289B2 (en) Semiconductor wafer processing method
TW201138017A (en) Electrostatic chucks and methods for refurbishing same
TW201822335A (en) Double-sided adhesive sheet and production method for semiconductor device
JP5100579B2 (en) Adsorption device for substrate and method for handling substrate
TWI646624B (en) Electrostatic chuck with a lightly patternable soft protruding contact surface
JP6588391B2 (en) Support jig for semiconductor wafer and its handling method
JP2011018769A (en) Size adjustment jig for substrate
JP2012256666A (en) Wafer holding jig
JP2006165136A (en) Etching method
JP6017800B2 (en) Handling method of semiconductor wafer
JP2005243780A (en) Wafer-supporting member and wafer-processing method
TW201327714A (en) Carrier, method for wafer support and method for wafer thinning
US20090081880A1 (en) Method for manufacturing semiconductor device
JP2010067761A (en) Substrate-supporting jig
JP2011216542A (en) Method for cleaning of semiconductor wafer
KR101585722B1 (en) Method for menafacturing metal substrate having electronic device formed thereon and metal substrate using the same
CN113990781A (en) Device and method for preparing single-side oxidized ultrathin silicon wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190912

R150 Certificate of patent or registration of utility model

Ref document number: 6588391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees