JP3105576B2 - 携帯用交流電源装置 - Google Patents
携帯用交流電源装置Info
- Publication number
- JP3105576B2 JP3105576B2 JP03171762A JP17176291A JP3105576B2 JP 3105576 B2 JP3105576 B2 JP 3105576B2 JP 03171762 A JP03171762 A JP 03171762A JP 17176291 A JP17176291 A JP 17176291A JP 3105576 B2 JP3105576 B2 JP 3105576B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- signal
- value
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Protection Of Static Devices (AREA)
- Ac-Ac Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、エンジン駆動式交流電
力供給用の携帯用交流電源装置に関する。
力供給用の携帯用交流電源装置に関する。
【０００２】
【従来の技術】近年、携帯用の交流電源装置には、出力
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用電源装置においては、エンジンを回転数の高い領
域にて運転させて発電機から高出力の交流電流を得、こ
の交流電流を一旦直流に変換した後、インバータ装置に
より商用周波数の交流に変換して出力するようにした装
置が、実開昭５９−１３２３９８号公報等によって知ら
れている。
周波数を安定化させるためにインバータ装置を使用する
ことが多くなってきており、例えばエンジンで駆動され
る交流発電機によって商用周波数の交流電力を出力する
携帯用電源装置においては、エンジンを回転数の高い領
域にて運転させて発電機から高出力の交流電流を得、こ
の交流電流を一旦直流に変換した後、インバータ装置に
より商用周波数の交流に変換して出力するようにした装
置が、実開昭５９−１３２３９８号公報等によって知ら
れている。
【０００３】ところで、この種のインバータ制御式の携
帯用交流電源装置に、例えば特開昭６３−１１４５２７
号公報に示されるように、携帯型の比較的小電力容量の
電源装置としての特性を充分に考慮した過電流保護装置
を付加することも提案されるようになっている。
帯用交流電源装置に、例えば特開昭６３−１１４５２７
号公報に示されるように、携帯型の比較的小電力容量の
電源装置としての特性を充分に考慮した過電流保護装置
を付加することも提案されるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、この種
の携帯用交流電源装置において漏電遮断機能を設ける必
要がある場合、検出対象となる漏電電流量は比較的小量
なことが多いため、過電流保護装置とは別に漏電検出用
の機能を設けなければならない。従ってこの種の携帯用
交流電源装置の漏電対策としては未だ漏電遮断器を外付
けすることに頼る場合が多い。
の携帯用交流電源装置において漏電遮断機能を設ける必
要がある場合、検出対象となる漏電電流量は比較的小量
なことが多いため、過電流保護装置とは別に漏電検出用
の機能を設けなければならない。従ってこの種の携帯用
交流電源装置の漏電対策としては未だ漏電遮断器を外付
けすることに頼る場合が多い。
【０００５】しかしながら、ただ単に漏電遮断器を外付
けした携帯用交流電源装置は大型化・重畳化してしま
い、またコストも高いという問題があった。
けした携帯用交流電源装置は大型化・重畳化してしま
い、またコストも高いという問題があった。
【０００６】このような問題点を解消するために、本出
願人自身により、カレントトランスを用いたインバータ
式電源装置が提案されている（特願平２−３３３７１４
号）。この方式は、小形、軽量、安価な構成で漏電検出
機能を持ち、かつ漏電検出時の遮断動作に速応性を持た
せることのできる極めて優れた方式ではあるが、カレン
トトランスを用いるため、回路基板に組込難く、形状の
小形化、コストの低減にも一定の限度があった。
願人自身により、カレントトランスを用いたインバータ
式電源装置が提案されている（特願平２−３３３７１４
号）。この方式は、小形、軽量、安価な構成で漏電検出
機能を持ち、かつ漏電検出時の遮断動作に速応性を持た
せることのできる極めて優れた方式ではあるが、カレン
トトランスを用いるため、回路基板に組込難く、形状の
小形化、コストの低減にも一定の限度があった。
【０００７】本発明は、上記事情に鑑みてなされたもの
で、携帯用交流電源装置内にインバータ駆動システムの
構成を利用してカレントトランスを用いない漏電遮断機
能を簡単な構成で組み込むことができ、小型、軽量、低
コスト化及び回路基板への実装容易化を図った携帯用交
流電源装置を提供することを目的とする。
で、携帯用交流電源装置内にインバータ駆動システムの
構成を利用してカレントトランスを用いない漏電遮断機
能を簡単な構成で組み込むことができ、小型、軽量、低
コスト化及び回路基板への実装容易化を図った携帯用交
流電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、交流発電機の出力巻線からの交流出
力を整流し、この整流出力を駆動信号に応じてスイッチ
ング動作するインバータ回路を介して任意の周波数を持
った交流出力に変換させる携帯用交流電源装置におい
て、前記インバータ回路の１組の出力ラインにカスケー
ド接続されたインピーダンス素子によるブリッジ平衡回
路と、該ブリッジ平衡回路の平衡点の一方を接地させる
接地端子と、該接地端子と前記ブリッジ平衡回路の他方
の平衡点間の電位差を検出する検出回路と、該検出回路
の出力信号を所定の範囲値と比較し、前記出力信号がこ
の所定の範囲値を超えたときに前記インバータ回路に供
給される前記駆動信号を遮断する判別回路とを設けたこ
とを特徴とするものである。
に本発明によれば、交流発電機の出力巻線からの交流出
力を整流し、この整流出力を駆動信号に応じてスイッチ
ング動作するインバータ回路を介して任意の周波数を持
った交流出力に変換させる携帯用交流電源装置におい
て、前記インバータ回路の１組の出力ラインにカスケー
ド接続されたインピーダンス素子によるブリッジ平衡回
路と、該ブリッジ平衡回路の平衡点の一方を接地させる
接地端子と、該接地端子と前記ブリッジ平衡回路の他方
の平衡点間の電位差を検出する検出回路と、該検出回路
の出力信号を所定の範囲値と比較し、前記出力信号がこ
の所定の範囲値を超えたときに前記インバータ回路に供
給される前記駆動信号を遮断する判別回路とを設けたこ
とを特徴とするものである。
【０００９】また、本発明の携帯用交流電源装置の前記
判別回路は、前記所定の範囲値の上限値に相当する上限
比較基準値を有する比較器と、前記所定の範囲値の下限
値に相当する下限比較基準値を有する比較器とを備え、
前記検出回路の出力信号がこれら２つの比較器の前記上
限比較基準値及び下限比較基準値と比較され、前記検出
信号が前記上限比較基準値あるいは下限比較基準値でし
きられる前記所定の範囲値を超えたときに前記インバー
タ回路に供給される前記駆動信号を遮断することを特徴
とするものである。
判別回路は、前記所定の範囲値の上限値に相当する上限
比較基準値を有する比較器と、前記所定の範囲値の下限
値に相当する下限比較基準値を有する比較器とを備え、
前記検出回路の出力信号がこれら２つの比較器の前記上
限比較基準値及び下限比較基準値と比較され、前記検出
信号が前記上限比較基準値あるいは下限比較基準値でし
きられる前記所定の範囲値を超えたときに前記インバー
タ回路に供給される前記駆動信号を遮断することを特徴
とするものである。
【００１０】
【作用】交流発電機の出力巻線からの交流出力を整流
し、この整流出力を駆動信号に応じてスイッチング動作
するインバータ回路を介して任意の周波数を持った交流
出力に変換する。
し、この整流出力を駆動信号に応じてスイッチング動作
するインバータ回路を介して任意の周波数を持った交流
出力に変換する。
【００１１】インバータ回路の１組の出力ラインに漏電
電流が負荷されたときは、該漏電電流がブリッジ平衡回
路の接地端子へ還流し、他方の平衡点間に電位差が発生
する。この電位差が検出回路により検出され、所定の範
囲値を超えたときに、インバータ回路に供給される駆動
信号が遮断される。
電流が負荷されたときは、該漏電電流がブリッジ平衡回
路の接地端子へ還流し、他方の平衡点間に電位差が発生
する。この電位差が検出回路により検出され、所定の範
囲値を超えたときに、インバータ回路に供給される駆動
信号が遮断される。
【００１２】本発明の携帯用交流電源装置は、インピー
ダンス素子によるブリッジ平衡回路で漏電電流を検出す
るので、回路への実装が容易で軽量、小形、安価に構成
できる。
ダンス素子によるブリッジ平衡回路で漏電電流を検出す
るので、回路への実装が容易で軽量、小形、安価に構成
できる。
【００１３】また、所定の範囲値を超えたときに駆動信
号を遮断するので、ノイズによる誤動作もない。
号を遮断するので、ノイズによる誤動作もない。
【００１４】
【実施例】以下、本発明の実施例を添付図面を参照して
説明する。
説明する。
【００１５】図２〜図５は、本発明に係る携帯用交流電
源装置の全体構成図であり、図２において、１，２はそ
れぞれ交流発電機の固定子に独立して巻装された出力巻
線であり、１は三相出力巻線、２は単相補助巻線であ
る。また回転子（図示せず）には多極の永久磁石の磁極
が形成されており、エンジン（図示せず）によって回転
駆動されるように構成されている。三相出力巻線１の出
力端は、３つのサイリスタと３つのダイオードとで構成
されるブリッジ整流回路３に接続され、ブリッジ整流回
路３の出力端は平滑回路４に接続される。
源装置の全体構成図であり、図２において、１，２はそ
れぞれ交流発電機の固定子に独立して巻装された出力巻
線であり、１は三相出力巻線、２は単相補助巻線であ
る。また回転子（図示せず）には多極の永久磁石の磁極
が形成されており、エンジン（図示せず）によって回転
駆動されるように構成されている。三相出力巻線１の出
力端は、３つのサイリスタと３つのダイオードとで構成
されるブリッジ整流回路３に接続され、ブリッジ整流回
路３の出力端は平滑回路４に接続される。
【００１６】単相補助巻線２の出力端は、正負両極出力
端子Ｅ，Ｆを有する定電圧供給装置５に接続される。定
電圧供給装置５は２組の整流回路、平滑回路、定電圧回
路５ａから成り、単相補助巻線２からの一方の方向の電
流に対しては一方の組の各回路が働き、反対の方向の電
流に対しては他方の組の各回路が働き、これによって出
力端子Ｅ，Ｆに夫々正負の定電圧が出力される。
端子Ｅ，Ｆを有する定電圧供給装置５に接続される。定
電圧供給装置５は２組の整流回路、平滑回路、定電圧回
路５ａから成り、単相補助巻線２からの一方の方向の電
流に対しては一方の組の各回路が働き、反対の方向の電
流に対しては他方の組の各回路が働き、これによって出
力端子Ｅ，Ｆに夫々正負の定電圧が出力される。
【００１７】６はサイリスタ制御回路であり、電源入力
側の一端が定電圧供給装置５の正極出力端子Ｅに接続さ
れ、他端が平滑回路４の正極側端子とともに接地され
る。サイリスタ制御回路６の信号入力端はコンデンサＣ
１、抵抗Ｒ１〜Ｒ３の直列回路で構成され、コンデンサ
Ｃ１側の一端は定電圧供給装置５の正極出力端子Ｅに接
続され、抵抗Ｒ３側の他端は平滑回路４の負極側端子に
接続される。抵抗Ｒ１と抵抗Ｒ２との接続点はトランジ
スタＱ１のベースに、このトランジスタＱ１のコレクタ
はトランジスタＱ２のベースに、このトランジスタＱ２
のコレクタはブリッジ整流回路３の各サイリスタのゲー
ト入力回路に接続され、抵抗Ｒ１と抵抗Ｒ２との接続点
の電位に応じてゲート入力回路の入力信号を制御するよ
うに構成されている（サイリスタ制御回路６に関する詳
細な説明は、本願出願人による特願平１−２３０９０８
号に開示されているのでここでは省略する）。
側の一端が定電圧供給装置５の正極出力端子Ｅに接続さ
れ、他端が平滑回路４の正極側端子とともに接地され
る。サイリスタ制御回路６の信号入力端はコンデンサＣ
１、抵抗Ｒ１〜Ｒ３の直列回路で構成され、コンデンサ
Ｃ１側の一端は定電圧供給装置５の正極出力端子Ｅに接
続され、抵抗Ｒ３側の他端は平滑回路４の負極側端子に
接続される。抵抗Ｒ１と抵抗Ｒ２との接続点はトランジ
スタＱ１のベースに、このトランジスタＱ１のコレクタ
はトランジスタＱ２のベースに、このトランジスタＱ２
のコレクタはブリッジ整流回路３の各サイリスタのゲー
ト入力回路に接続され、抵抗Ｒ１と抵抗Ｒ２との接続点
の電位に応じてゲート入力回路の入力信号を制御するよ
うに構成されている（サイリスタ制御回路６に関する詳
細な説明は、本願出願人による特願平１−２３０９０８
号に開示されているのでここでは省略する）。
【００１８】コンデンサＣ１と抵抗Ｒ１との接続点Ｋに
は過渡抑制回路７の出力側が接続される。過渡抑制回路
７によれば、定電圧供給装置５の正極出力端子Ｅ側に設
けられた定電圧回路５ａの入力側（Ｇ）にツェナーダイ
オードＤ１のカソード側が接続され、ツェナーダイオー
ドＤ１のアノード側が抵抗Ｒ４，Ｒ５を介して定電圧供
給装置５の負極出力端子Ｆに接続される。抵抗Ｒ４，Ｒ
５の接続点はオペアンプから成る反転比較器７０１の反
転端子（−）に接続され、反転比較器７０１非反転端子
（＋）は抵抗を介して接地される。反転比較器７０１の
出力側はＮＯＲ回路７０２の入力側に接続され、一方Ｎ
ＯＲ回路７０２の入力側のもう１つの端子には後述する
本発明に係る漏電検出回路８が接続され、漏電状態の検
出時に高レベル信号がＮＯＲ回路７０２に供給される。
ＮＯＲ回路７０２の出力側はインバータ７０３，抵抗Ｒ
６を介してトランジスタＱ３のベースに接続される。ト
ランジスタＱ３のエミッタは定電圧供給装置５の負極出
力端子Ｆに接続され、一方コレクタは、抵抗Ｒ７を介し
て定電圧供給装置５の正極出力端子Ｅに接続されるとと
もにコンデンサＣ２を介して定電圧供給装置５の負極出
力端子Ｆに接続される。コンデンサＣ２の正極端子には
トランジスタＱ４のベースが接続され、トランジスタＱ
４のコレクタは定電圧供給装置５の正極出力端子Ｅに接
続され、一方エミッタは、ダイオードＤ２のアノードに
接続されるとともにサイリスタ制御回路６のコンデンサ
Ｃ１と抵抗Ｒ１との接続点Ｋに接続される。ダイオード
Ｄ２のカソードはコンデンサＣ２の正極端子に接続され
る。
は過渡抑制回路７の出力側が接続される。過渡抑制回路
７によれば、定電圧供給装置５の正極出力端子Ｅ側に設
けられた定電圧回路５ａの入力側（Ｇ）にツェナーダイ
オードＤ１のカソード側が接続され、ツェナーダイオー
ドＤ１のアノード側が抵抗Ｒ４，Ｒ５を介して定電圧供
給装置５の負極出力端子Ｆに接続される。抵抗Ｒ４，Ｒ
５の接続点はオペアンプから成る反転比較器７０１の反
転端子（−）に接続され、反転比較器７０１非反転端子
（＋）は抵抗を介して接地される。反転比較器７０１の
出力側はＮＯＲ回路７０２の入力側に接続され、一方Ｎ
ＯＲ回路７０２の入力側のもう１つの端子には後述する
本発明に係る漏電検出回路８が接続され、漏電状態の検
出時に高レベル信号がＮＯＲ回路７０２に供給される。
ＮＯＲ回路７０２の出力側はインバータ７０３，抵抗Ｒ
６を介してトランジスタＱ３のベースに接続される。ト
ランジスタＱ３のエミッタは定電圧供給装置５の負極出
力端子Ｆに接続され、一方コレクタは、抵抗Ｒ７を介し
て定電圧供給装置５の正極出力端子Ｅに接続されるとと
もにコンデンサＣ２を介して定電圧供給装置５の負極出
力端子Ｆに接続される。コンデンサＣ２の正極端子には
トランジスタＱ４のベースが接続され、トランジスタＱ
４のコレクタは定電圧供給装置５の正極出力端子Ｅに接
続され、一方エミッタは、ダイオードＤ２のアノードに
接続されるとともにサイリスタ制御回路６のコンデンサ
Ｃ１と抵抗Ｒ１との接続点Ｋに接続される。ダイオード
Ｄ２のカソードはコンデンサＣ２の正極端子に接続され
る。
【００１９】図３に示すように、平滑回路４の出力側は
インバータ回路９に接続される。インバータ回路９は４
つのＦＥＴ（電界効果トランジスタ）Ｑ５〜Ｑ８から成
るブリッジ回路で構成される。ＦＥＴＱ５〜Ｑ８の各ゲ
ート端子に接続される駆動信号回路に関しては後述す
る。
インバータ回路９に接続される。インバータ回路９は４
つのＦＥＴ（電界効果トランジスタ）Ｑ５〜Ｑ８から成
るブリッジ回路で構成される。ＦＥＴＱ５〜Ｑ８の各ゲ
ート端子に接続される駆動信号回路に関しては後述す
る。
【００２０】インバータ回路９の出力側はローパスフィ
ルタから成る出力回路１０及び漏電回路８を介して負荷
（図示せず）が接続される出力端子１１，１２に接続さ
れる。
ルタから成る出力回路１０及び漏電回路８を介して負荷
（図示せず）が接続される出力端子１１，１２に接続さ
れる。
【００２１】出力端子１１，１２の両端（ローパスフィ
ルタを構成するコンデンサの両端Ｈ）は、図４に示すよ
うに、分割抵抗や差動アンプから成る歪み検出回路１３
に接続される。歪み検出回路１３は、出力端子１１，１
２に現れる出力電圧の波形どうしを直接比較することに
よって出力の波形歪みあるいはオフセット成分を検出
し、検出信号を出力するものである。
ルタを構成するコンデンサの両端Ｈ）は、図４に示すよ
うに、分割抵抗や差動アンプから成る歪み検出回路１３
に接続される。歪み検出回路１３は、出力端子１１，１
２に現れる出力電圧の波形どうしを直接比較することに
よって出力の波形歪みあるいはオフセット成分を検出
し、検出信号を出力するものである。
【００２２】１４は商用周波数、例えば５０Ｈｚまたは
６０Ｈｚの正弦波を発生する正弦波発振器である。この
正弦波発振器１４の出力側と歪み検出回路１３の出力側
とは差動アンプ１５に接続される。差動アンプ１５は、
正弦波発振器１４から出力される正弦波の振幅基準レベ
ルを歪み検出回路１３から出力される検出信号で補正
し、補正された正弦波信号を出力するものである。
６０Ｈｚの正弦波を発生する正弦波発振器である。この
正弦波発振器１４の出力側と歪み検出回路１３の出力側
とは差動アンプ１５に接続される。差動アンプ１５は、
正弦波発振器１４から出力される正弦波の振幅基準レベ
ルを歪み検出回路１３から出力される検出信号で補正
し、補正された正弦波信号を出力するものである。
【００２３】１６は矩形波発振器であり、この矩形波発
振器１６で発振される矩形波の周波数は正弦波発振器１
４から出力される正弦波の周波数よりも格段に大きい値
に設定される。矩形波発振器１６の出力側は積分回路１
７に接続され、積分回路１７は矩形波を積分して三角波
信号に変換する。
振器１６で発振される矩形波の周波数は正弦波発振器１
４から出力される正弦波の周波数よりも格段に大きい値
に設定される。矩形波発振器１６の出力側は積分回路１
７に接続され、積分回路１７は矩形波を積分して三角波
信号に変換する。
【００２４】差動アンプ１５から出力される補正された
正弦波信号と積分回路１７から出力される三角波信号と
は重畳されてインバータバッファ１８に供給される。イ
ンバータバッファ１８は所定のしきい値（スレッシュホ
ールドレベル）を有し、このしきい値を超えたレベルの
信号が入力したときは低レベルの信号を出力し、一方し
きい値以下のレベルの信号が入力したときは高レベルの
信号を出力し、いわゆるパルス幅変調（ＰＷＭ）信号を
形成するものであり、例えばゲート端子への入力信号に
対し固定されたしきい値を有するＣ−ＭＯＳゲートＩＣ
で構成する。
正弦波信号と積分回路１７から出力される三角波信号と
は重畳されてインバータバッファ１８に供給される。イ
ンバータバッファ１８は所定のしきい値（スレッシュホ
ールドレベル）を有し、このしきい値を超えたレベルの
信号が入力したときは低レベルの信号を出力し、一方し
きい値以下のレベルの信号が入力したときは高レベルの
信号を出力し、いわゆるパルス幅変調（ＰＷＭ）信号を
形成するものであり、例えばゲート端子への入力信号に
対し固定されたしきい値を有するＣ−ＭＯＳゲートＩＣ
で構成する。
【００２５】インバータバッファ１８の出力側は、図５
に示すように、インバータ１９を経てＮＡＮＤ回路２０
の一方の入力端に入力するとともにそのまま直接ＮＡＮ
Ｄ回路２１の一方の入力端にも入力する。ＮＡＮＤ回路
２０の他方の入力端とＮＡＮＤ回路２１の他方の入力端
には過渡抑制回路７のＮＯＲ回路７０２の出力端Ｊが接
続される。
に示すように、インバータ１９を経てＮＡＮＤ回路２０
の一方の入力端に入力するとともにそのまま直接ＮＡＮ
Ｄ回路２１の一方の入力端にも入力する。ＮＡＮＤ回路
２０の他方の入力端とＮＡＮＤ回路２１の他方の入力端
には過渡抑制回路７のＮＯＲ回路７０２の出力端Ｊが接
続される。
【００２６】ＮＡＮＤ回路２０，２１の各出力側はＦＥ
Ｔゲート駆動信号用回路２２，２３に夫々接続される。
ＦＥＴゲート駆動信号用回路２２はプッシュプル増幅
器、サージ吸収用ダイオード、低周波成分カット用のコ
ンデンサＣ３、パルストランスＡ，Ｃの一時側コイルか
ら構成され、同様にＦＥＴゲート駆動信号用回路２３は
プッシュプル増幅器、サージ吸収用ダイオード、低周波
成分カット用のコンデンサＣ４、パルストランスＢ，Ｄ
の一時側コイルから構成される。パルストランスＡの二
次側コイル（図３のインバータ回路９内に表示）は減衰
抵抗、復調用のコンデンサＣ５、双方向電圧規制ダイオ
ードＤ３，Ｄ４を介してＦＥＴＱ５のゲートに接続され
る。パルストランスＢ，Ｃ，Ｄの各二次側コイルも、パ
ルストランスＡの二次側回路と全く同様な回路を介して
ＦＥＴＱ６，Ｑ７，Ｑ８の各ゲートに夫々接続される。
Ｔゲート駆動信号用回路２２，２３に夫々接続される。
ＦＥＴゲート駆動信号用回路２２はプッシュプル増幅
器、サージ吸収用ダイオード、低周波成分カット用のコ
ンデンサＣ３、パルストランスＡ，Ｃの一時側コイルか
ら構成され、同様にＦＥＴゲート駆動信号用回路２３は
プッシュプル増幅器、サージ吸収用ダイオード、低周波
成分カット用のコンデンサＣ４、パルストランスＢ，Ｄ
の一時側コイルから構成される。パルストランスＡの二
次側コイル（図３のインバータ回路９内に表示）は減衰
抵抗、復調用のコンデンサＣ５、双方向電圧規制ダイオ
ードＤ３，Ｄ４を介してＦＥＴＱ５のゲートに接続され
る。パルストランスＢ，Ｃ，Ｄの各二次側コイルも、パ
ルストランスＡの二次側回路と全く同様な回路を介して
ＦＥＴＱ６，Ｑ７，Ｑ８の各ゲートに夫々接続される。
【００２７】次に、本発明に係る漏電検出回路８（接地
回路及び異常判別回路）の詳細な回路構成を図１を参照
して説明する。
回路及び異常判別回路）の詳細な回路構成を図１を参照
して説明する。
【００２８】まず、出力回路１０から出力端子１１，１
２へ至る２本の（１組の）出力ラインに抵抗Ｒ８，Ｒ
９，Ｒ１０，Ｒ１１から成るブリッジ平衡回路がカスケ
ード接続され、該ブリッジ平衡回路の一方の平衡点であ
る抵抗Ｒ１０，Ｒ１１の接続点は接地端子として接地さ
れている。また、他方の平衡点である抵抗Ｒ８，Ｒ９の
接続点は抵抗Ｒ１２を介してオペアンプ８０２の非反転
端子（＋）に接続され、前記接地端子は抵抗Ｒ１３を介
してオペアンプ８０２の反転端子（−）に接続される。
また、オペアンプ８０２の非反転端子（＋）は抵抗Ｒ１
４を介して接地され、オペアンプ８０２の反転端子
（−）は抵抗Ｒ１５を介して出力端子と接続される。オ
ペアンプ８０２は、前記ブリッジ平衡回路の平衡点間の
電位差を検出して差動増幅する。
２へ至る２本の（１組の）出力ラインに抵抗Ｒ８，Ｒ
９，Ｒ１０，Ｒ１１から成るブリッジ平衡回路がカスケ
ード接続され、該ブリッジ平衡回路の一方の平衡点であ
る抵抗Ｒ１０，Ｒ１１の接続点は接地端子として接地さ
れている。また、他方の平衡点である抵抗Ｒ８，Ｒ９の
接続点は抵抗Ｒ１２を介してオペアンプ８０２の非反転
端子（＋）に接続され、前記接地端子は抵抗Ｒ１３を介
してオペアンプ８０２の反転端子（−）に接続される。
また、オペアンプ８０２の非反転端子（＋）は抵抗Ｒ１
４を介して接地され、オペアンプ８０２の反転端子
（−）は抵抗Ｒ１５を介して出力端子と接続される。オ
ペアンプ８０２は、前記ブリッジ平衡回路の平衡点間の
電位差を検出して差動増幅する。
【００２９】また、出力回路１０のホット側には、抵抗
を介してテストスイッチ８０１が接地されている。
を介してテストスイッチ８０１が接地されている。
【００３０】８０３，８０４は比較器としてのオペアン
プであり、オペアンプ８０３の非反転端子（＋）及びオ
ペアンプ８０４の反転端子（−）にはオペアンプ８０２
の出力側が接続される。オペアンプ８０３の反転端子
（−）には、定電圧供給回路５の正極出力端子Ｅとグラ
ンドとの電位差を抵抗Ｒ１６，１７で分割した所定のプ
ラス電圧値（上限比較基準値）が供給される。一方オペ
アンプ８０４の非反転端子（＋）には、グランドと定電
圧供給回路５の負極端子Ｆとの電圧差を抵抗Ｒ１８，１
９で分割した所定のマイナス電圧値（下限比較基準値）
が供給される、なお、オペアンプ８０３の各入力端子間
にはコンデンサＣ８が接続され、オペアンプ８０４の各
入力端子間にはコンデンサＣ９が接続される。オペアン
プ８０３，８０４の出力側は夫々ＯＲ回路８０５の入力
側に接続される。
プであり、オペアンプ８０３の非反転端子（＋）及びオ
ペアンプ８０４の反転端子（−）にはオペアンプ８０２
の出力側が接続される。オペアンプ８０３の反転端子
（−）には、定電圧供給回路５の正極出力端子Ｅとグラ
ンドとの電位差を抵抗Ｒ１６，１７で分割した所定のプ
ラス電圧値（上限比較基準値）が供給される。一方オペ
アンプ８０４の非反転端子（＋）には、グランドと定電
圧供給回路５の負極端子Ｆとの電圧差を抵抗Ｒ１８，１
９で分割した所定のマイナス電圧値（下限比較基準値）
が供給される、なお、オペアンプ８０３の各入力端子間
にはコンデンサＣ８が接続され、オペアンプ８０４の各
入力端子間にはコンデンサＣ９が接続される。オペアン
プ８０３，８０４の出力側は夫々ＯＲ回路８０５の入力
側に接続される。
【００３１】ＯＲ回路８０５の出力側はＯＲ回路８０６
の一方の入力端子に接続される。ＯＲ回路８０６の出力
側は抵抗Ｒ２０とコンデンサＣ１０の直列回路を経て定
電圧供給装置５の負極出力端子Ｆに接続される。抵抗Ｒ
２０とコンデンサＣ１０との接続点はバッファ８０７を
介して前記過渡抑制回路７のＮＯＲ回路７０２の入力端
Ｐに接続される。
の一方の入力端子に接続される。ＯＲ回路８０６の出力
側は抵抗Ｒ２０とコンデンサＣ１０の直列回路を経て定
電圧供給装置５の負極出力端子Ｆに接続される。抵抗Ｒ
２０とコンデンサＣ１０との接続点はバッファ８０７を
介して前記過渡抑制回路７のＮＯＲ回路７０２の入力端
Ｐに接続される。
【００３２】更にバッファ８０７の出力側は、ＯＲ回路
８０６の他方の入力端子に接続されるととももに、抵抗
Ｒ２１を介してトランジスタＱ９のベースに接続され
る。トランジスタＱ９のベースは抵抗Ｒ２２を介して接
地され、エミッタは直接接地され、またコレクタは抵抗
Ｒ２３と発光ダイオード８０８との直列回路を介して定
電圧供給装置５の正極出力端子Ｅに接続される。
８０６の他方の入力端子に接続されるととももに、抵抗
Ｒ２１を介してトランジスタＱ９のベースに接続され
る。トランジスタＱ９のベースは抵抗Ｒ２２を介して接
地され、エミッタは直接接地され、またコレクタは抵抗
Ｒ２３と発光ダイオード８０８との直列回路を介して定
電圧供給装置５の正極出力端子Ｅに接続される。
【００３３】次に、以上のように構成される携帯用交流
電源装置の作動について説明する。
電源装置の作動について説明する。
【００３４】エンジンの駆動に伴い三相出力巻線１から
出力された三相交流電力はブリッジ整流回路３で整流さ
れ、続く平滑回路４で平滑されて直流電力に変換される
とともに、平滑回路４での直流電圧の変動が抵抗Ｒ２，
Ｒ３を介してサイリスタ制御回路６で検出され、その検
出信号に基づいてブリッジ整流回路３の各サイリスタの
導通角を制御することにより平滑回路４の出力電圧が所
定の直流電圧に安定に維持されるようなフィードバック
制御が行われる。なおサイリスタ制御回路６には過渡抑
制回路７からの出力信号も入力するが、この信号に基づ
くサイリスタ制御回路６及びブリッジ整流回路３の作動
については後述する。
出力された三相交流電力はブリッジ整流回路３で整流さ
れ、続く平滑回路４で平滑されて直流電力に変換される
とともに、平滑回路４での直流電圧の変動が抵抗Ｒ２，
Ｒ３を介してサイリスタ制御回路６で検出され、その検
出信号に基づいてブリッジ整流回路３の各サイリスタの
導通角を制御することにより平滑回路４の出力電圧が所
定の直流電圧に安定に維持されるようなフィードバック
制御が行われる。なおサイリスタ制御回路６には過渡抑
制回路７からの出力信号も入力するが、この信号に基づ
くサイリスタ制御回路６及びブリッジ整流回路３の作動
については後述する。
【００３５】インバータ回路９のＦＥＴＱ５，Ｑ７及び
ＦＥＴＱ６，Ｑ８のゲートには後述するパルス幅変調信
号（ＰＷＭ信号）が入力され、このＰＷＭ信号に応じて
ＦＥＴＱ５，Ｑ７及びＦＥＴＱ６，Ｑ８を交互に導通さ
せることにより平滑回路４の直流出力をスイッチング制
御して出力回路１０へ出力させる。出力回路１０は高周
波成分をカットして商用周波数の交流電力を漏電検出回
路８を経て出力端子１１，１２から負荷に供給する。
ＦＥＴＱ６，Ｑ８のゲートには後述するパルス幅変調信
号（ＰＷＭ信号）が入力され、このＰＷＭ信号に応じて
ＦＥＴＱ５，Ｑ７及びＦＥＴＱ６，Ｑ８を交互に導通さ
せることにより平滑回路４の直流出力をスイッチング制
御して出力回路１０へ出力させる。出力回路１０は高周
波成分をカットして商用周波数の交流電力を漏電検出回
路８を経て出力端子１１，１２から負荷に供給する。
【００３６】出力端子１１に現れる出力電圧の波形と出
力端子１２に現れる出力電圧の波形は、歪み検出回路１
３で比較され、その差、即ち出力電圧の波形の歪みある
いはオフセット成分が検出され、その検出信号が差動ア
ンプ１５に出力される。
力端子１２に現れる出力電圧の波形は、歪み検出回路１
３で比較され、その差、即ち出力電圧の波形の歪みある
いはオフセット成分が検出され、その検出信号が差動ア
ンプ１５に出力される。
【００３７】差動アンプ１５は、正弦波発振器１４から
出力された商用周波数の正弦波信号と検出回路１３から
出力された出力電圧の波形の歪みあるいは直流オフセッ
ト分等を含んだフィードバック信号とを比較し、このフ
ィードバック信号によって正弦波信号の振幅基準レベル
を補正し、この補正された正弦波信号を出力する。
出力された商用周波数の正弦波信号と検出回路１３から
出力された出力電圧の波形の歪みあるいは直流オフセッ
ト分等を含んだフィードバック信号とを比較し、このフ
ィードバック信号によって正弦波信号の振幅基準レベル
を補正し、この補正された正弦波信号を出力する。
【００３８】矩形波発振器１６から出力された矩形波信
号は積分回路１７で積分されて三角波信号に変換され
る。この三角波信号と差動アンプ１５からの補正正弦波
信号とが重畳されて重畳信号が形成され、インバータバ
ッファ１８に入力される。インバータバッファ１８で
は、重畳信号がしきい値を超えるときには低レベルの信
号を出力し、一方しきい値以下のときには高レベルの信
号を出力して、結果的に三角波信号を搬送波とし、補正
正弦波によりパルス幅変調されたＰＷＭ信号を出力する
こととなる。このＰＷＭ信号は、補正された正弦波信号
に基づき形成されるため、前記出力電圧の歪み及びオフ
セット成分を減少させることが可能となるとともに、応
答時間がコンパレータ（約１μsec）に比べ格段に速い
インバータバッファ（約５０ｎsec）をＰＷＭ信号の形
成に使用するため搬送波の周波数をより高くすることが
可能となり、これにより出力波形をより正弦波に近似さ
せた、より高品質の交流電力を供給することを可能なら
しめる。
号は積分回路１７で積分されて三角波信号に変換され
る。この三角波信号と差動アンプ１５からの補正正弦波
信号とが重畳されて重畳信号が形成され、インバータバ
ッファ１８に入力される。インバータバッファ１８で
は、重畳信号がしきい値を超えるときには低レベルの信
号を出力し、一方しきい値以下のときには高レベルの信
号を出力して、結果的に三角波信号を搬送波とし、補正
正弦波によりパルス幅変調されたＰＷＭ信号を出力する
こととなる。このＰＷＭ信号は、補正された正弦波信号
に基づき形成されるため、前記出力電圧の歪み及びオフ
セット成分を減少させることが可能となるとともに、応
答時間がコンパレータ（約１μsec）に比べ格段に速い
インバータバッファ（約５０ｎsec）をＰＷＭ信号の形
成に使用するため搬送波の周波数をより高くすることが
可能となり、これにより出力波形をより正弦波に近似さ
せた、より高品質の交流電力を供給することを可能なら
しめる。
【００３９】インバータバッファ１８から出力されたＰ
ＷＭ信号は一方はインバータ１９で反転されてＮＡＮＤ
回路２０へ、他方はそのままＮＡＮＤ回路２１へ入力さ
れる。ＮＡＮＤ回路２０，２１には過渡抑制回路７か
ら、漏電状態が検出された時またはエンジンの低回転状
態（始動時でまだ回転数が十分に立ち上がっていない状
態等）が検出された時に低レベル信号が供給され、この
時にはＮＡＮＤ回路２０，２１の出力はＰＷＭ信号のい
かんに拘らず高レベル信号となり、この状態が継続され
るためＰＷＭ信号は伝送されない。一方、漏電状態が検
出されずかつエンジン回転数も十分高くなっている（低
回転でない）ときには過渡抑制回路７から高レベル信号
が供給され、この時にはＮＡＮＤ回路２０，２１は夫々
入力した反転または非反転ＰＷＭ信号に応じて夫々反転
または非反転ＰＷＭ信号を反転した信号を出力し、ＦＥ
Ｔゲート駆動信号用回路２２にはＰＷＭ信号が、またＦ
ＥＴゲート駆動信号用回路２３には反転したＰＷＭ信号
が供給される。
ＷＭ信号は一方はインバータ１９で反転されてＮＡＮＤ
回路２０へ、他方はそのままＮＡＮＤ回路２１へ入力さ
れる。ＮＡＮＤ回路２０，２１には過渡抑制回路７か
ら、漏電状態が検出された時またはエンジンの低回転状
態（始動時でまだ回転数が十分に立ち上がっていない状
態等）が検出された時に低レベル信号が供給され、この
時にはＮＡＮＤ回路２０，２１の出力はＰＷＭ信号のい
かんに拘らず高レベル信号となり、この状態が継続され
るためＰＷＭ信号は伝送されない。一方、漏電状態が検
出されずかつエンジン回転数も十分高くなっている（低
回転でない）ときには過渡抑制回路７から高レベル信号
が供給され、この時にはＮＡＮＤ回路２０，２１は夫々
入力した反転または非反転ＰＷＭ信号に応じて夫々反転
または非反転ＰＷＭ信号を反転した信号を出力し、ＦＥ
Ｔゲート駆動信号用回路２２にはＰＷＭ信号が、またＦ
ＥＴゲート駆動信号用回路２３には反転したＰＷＭ信号
が供給される。
【００４０】ＦＥＴゲート駆動信号用回路２２では、Ｐ
ＷＭ信号は、プッシュプル増幅された後、コンデンサＣ
３で低周波成分、即ち商用周波数成分がカットされる。
コンデンサＣ３を通過する直前の信号は基準レベルに対
し振幅一定のＰＷＭ信号であるが、この信号の平均電圧
（積分値）は、正弦波発振器１４からの正弦波と同一の
周期で変化しており、従ってこのＰＷＭ信号はこの正弦
波と同一の周波数（商用周波数）成分を含んでいる。こ
のＰＷＭ信号がコンデンサＣ３を通過した後は商用周波
数成分とは逆相にパルス列全体が上下して平均電圧が常
時零であるパルス信号列に変換される。
ＷＭ信号は、プッシュプル増幅された後、コンデンサＣ
３で低周波成分、即ち商用周波数成分がカットされる。
コンデンサＣ３を通過する直前の信号は基準レベルに対
し振幅一定のＰＷＭ信号であるが、この信号の平均電圧
（積分値）は、正弦波発振器１４からの正弦波と同一の
周期で変化しており、従ってこのＰＷＭ信号はこの正弦
波と同一の周波数（商用周波数）成分を含んでいる。こ
のＰＷＭ信号がコンデンサＣ３を通過した後は商用周波
数成分とは逆相にパルス列全体が上下して平均電圧が常
時零であるパルス信号列に変換される。
【００４１】この平均電圧が常時零であるパルス信号列
がパルストランスＡ，Ｃの各一次コイルに供給されるの
で、パルストランスＡ，Ｃを構成するトランスコアに
は、商用周波数成分による磁気飽和の悪影響がほとんど
なくなり、従ってトランスＡ，Ｃは、ＰＷＭ搬送周波数
で磁気飽和しない程度の小型サイズのもので構成するこ
とが可能となる。
がパルストランスＡ，Ｃの各一次コイルに供給されるの
で、パルストランスＡ，Ｃを構成するトランスコアに
は、商用周波数成分による磁気飽和の悪影響がほとんど
なくなり、従ってトランスＡ，Ｃは、ＰＷＭ搬送周波数
で磁気飽和しない程度の小型サイズのもので構成するこ
とが可能となる。
【００４２】ＦＥＴゲート駆動信号用回路２３の作動も
上記ＦＥＴゲート駆動信号用回路２２の作動と全く同様
である。
上記ＦＥＴゲート駆動信号用回路２２の作動と全く同様
である。
【００４３】パルストランスＡの二次コイルから出力し
たパルス信号はツェナーダイオードＤ３，Ｄ４の各降伏
電圧と比較され、各降伏電圧を超えた分によりコンデン
サＣ５が充放電され、コンデンサＣ５の両端には各降伏
電圧を超えた分による平均電圧（これは商用周波数を有
する）が現れる。従って、ＦＥＴＱ５のゲート・ソース
間には、商用周波数を有するコンデンサＣ５の両端電圧
と、パルストランスＡの二次コイルから出力したパルス
信号とが重畳した信号、即ちコンデンサＣ３を通過前の
ＰＷＭ信号が復調される。ＦＥＴＱ５は、ＰＷＭ信号の
正パルスがゲートに入力されている間だけ導通する。
たパルス信号はツェナーダイオードＤ３，Ｄ４の各降伏
電圧と比較され、各降伏電圧を超えた分によりコンデン
サＣ５が充放電され、コンデンサＣ５の両端には各降伏
電圧を超えた分による平均電圧（これは商用周波数を有
する）が現れる。従って、ＦＥＴＱ５のゲート・ソース
間には、商用周波数を有するコンデンサＣ５の両端電圧
と、パルストランスＡの二次コイルから出力したパルス
信号とが重畳した信号、即ちコンデンサＣ３を通過前の
ＰＷＭ信号が復調される。ＦＥＴＱ５は、ＰＷＭ信号の
正パルスがゲートに入力されている間だけ導通する。
【００４４】パルストランスＣの二次コイルから出力し
たパルス信号も上述のパルストランスＡの二次コイルか
ら出力したパルス信号と全く同様に処理され、ＦＥＴＱ
７の導通はＦＥＴＱ５の導通と同じタイミングで行われ
る。
たパルス信号も上述のパルストランスＡの二次コイルか
ら出力したパルス信号と全く同様に処理され、ＦＥＴＱ
７の導通はＦＥＴＱ５の導通と同じタイミングで行われ
る。
【００４５】パルストランスＢ，Ｄの二次コイルから出
力したパルス信号も上述のパルストランスＡ，Ｃの二次
コイルから出力したパルス信号と全く同様に処理され
る。但しパルストランスＢ，Ｄに入力するＰＷＭ信号と
パルストランスＡ，Ｃに入力するＰＷＭ信号とは位相が
逆であるから、ＦＥＴＱ５，Ｑ７が導通するときはＦＥ
ＴＱ６，Ｑ８が非導通となり、反対にＦＥＴＱ５，Ｑ７
が非導通となるときはＦＥＴＱ６，Ｑ８が導通するよう
に作動する。
力したパルス信号も上述のパルストランスＡ，Ｃの二次
コイルから出力したパルス信号と全く同様に処理され
る。但しパルストランスＢ，Ｄに入力するＰＷＭ信号と
パルストランスＡ，Ｃに入力するＰＷＭ信号とは位相が
逆であるから、ＦＥＴＱ５，Ｑ７が導通するときはＦＥ
ＴＱ６，Ｑ８が非導通となり、反対にＦＥＴＱ５，Ｑ７
が非導通となるときはＦＥＴＱ６，Ｑ８が導通するよう
に作動する。
【００４６】以上のように、出力波形に基づきフィード
バック補正された商用周波数の正弦波を高周波の三角波
でパルス幅変調し、このパルス幅変調信号に基づきイン
バータ回路９でスイッチング制御が行われ、その後出力
回路１０で搬送周波数成分がカットされ、ほぼ正弦波に
近似した商用周波数の交流電力が漏電検出回路８を経て
出力端子１１，１２から負荷に供給される。
バック補正された商用周波数の正弦波を高周波の三角波
でパルス幅変調し、このパルス幅変調信号に基づきイン
バータ回路９でスイッチング制御が行われ、その後出力
回路１０で搬送周波数成分がカットされ、ほぼ正弦波に
近似した商用周波数の交流電力が漏電検出回路８を経て
出力端子１１，１２から負荷に供給される。
【００４７】以上のインバータ回路９及び検出回路１３
乃至ＦＥＴゲート駆動信号用回路２３の構成及び作動に
関する、より詳細な説明は、既に本願出願人により平成
２年１１月１３日付で出願されたインバータ装置（特願
平２−３０７８２３号）に記載されている。
乃至ＦＥＴゲート駆動信号用回路２３の構成及び作動に
関する、より詳細な説明は、既に本願出願人により平成
２年１１月１３日付で出願されたインバータ装置（特願
平２−３０７８２３号）に記載されている。
【００４８】次に過渡抑制回路７の作動を説明する。
【００４９】エンジン始動直後は交流発電機の出力電圧
が低いため、定電圧供給装置５を構成する定電圧回路５
ａの入力端の電圧は低く、従って始動当初、ツェナーダ
イオードＤ１の降伏電圧（定格運転時の回転数よりも低
い値に設定したエンジン回転数の設定値に相当）を超え
ることはなく、ツェナーダイオードＤ１は非導通であ
る。そのため反転比較器７０１の反転端子（−）は低レ
ベルであり、反転比較器７０１の出力は高レベルとな
る。
が低いため、定電圧供給装置５を構成する定電圧回路５
ａの入力端の電圧は低く、従って始動当初、ツェナーダ
イオードＤ１の降伏電圧（定格運転時の回転数よりも低
い値に設定したエンジン回転数の設定値に相当）を超え
ることはなく、ツェナーダイオードＤ１は非導通であ
る。そのため反転比較器７０１の反転端子（−）は低レ
ベルであり、反転比較器７０１の出力は高レベルとな
る。
【００５０】ＮＯＲ回路７０２は入力側の少なくとも一
方に高レベル信号が入力すれば低レベル信号を出力する
ので、ＮＯＲ回路７０２の出力は、反転比較器７０１の
高レベル出力または漏電状態が検出されたことを示す漏
電検出回路８の高レベル出力で低レベルとなる。
方に高レベル信号が入力すれば低レベル信号を出力する
ので、ＮＯＲ回路７０２の出力は、反転比較器７０１の
高レベル出力または漏電状態が検出されたことを示す漏
電検出回路８の高レベル出力で低レベルとなる。
【００５１】この低レベル信号がインバータ７０３で反
転されて高レベル信号となり、トランジスタＱ３を導通
してコンデンサＣ２を放電させる。従って、トランジス
タＱ４は非導通となり、コンデンサＣ１と抵抗Ｒ１との
接続点Ｋの電位は低レベルとなる。
転されて高レベル信号となり、トランジスタＱ３を導通
してコンデンサＣ２を放電させる。従って、トランジス
タＱ４は非導通となり、コンデンサＣ１と抵抗Ｒ１との
接続点Ｋの電位は低レベルとなる。
【００５２】従ってサイリスタ制御回路６のトランジス
タＱ１は非導通となり、トランジスタＱ２は導通とな
り、ブリッジ整流回路３の各サイリスタのゲートには低
レベル信号が供給される。これにより、各サイリスタは
導通せず、ブリッジ整流回路３は整流出力を供給しな
い。即ち、エンジン回転数が設定値以下であるか、また
は漏電が検出された状態のときにはブリッジ整流回路３
は整流出力を供給しないようにされ、これによりエンジ
ン始動時におけるインバータ回路の不安定動作が抑制さ
れるとともに漏電時に出力供給が停止される。
タＱ１は非導通となり、トランジスタＱ２は導通とな
り、ブリッジ整流回路３の各サイリスタのゲートには低
レベル信号が供給される。これにより、各サイリスタは
導通せず、ブリッジ整流回路３は整流出力を供給しな
い。即ち、エンジン回転数が設定値以下であるか、また
は漏電が検出された状態のときにはブリッジ整流回路３
は整流出力を供給しないようにされ、これによりエンジ
ン始動時におけるインバータ回路の不安定動作が抑制さ
れるとともに漏電時に出力供給が停止される。
【００５３】次に、エンジン始動後、交流発電機の出力
電圧が徐々に上昇し、定電圧回路５ａの入力端の電圧が
高くなり、ツェナーダイオードＤ１の降伏電圧を超える
と、即ちエンジン回転数が設定値を超えるとツェナーダ
イオードＤ１は導通し、反転比較器７０１の反転端子
（−）は高レベルに転じ、反転比較器７０１の出力は低
レベルとなる。
電圧が徐々に上昇し、定電圧回路５ａの入力端の電圧が
高くなり、ツェナーダイオードＤ１の降伏電圧を超える
と、即ちエンジン回転数が設定値を超えるとツェナーダ
イオードＤ１は導通し、反転比較器７０１の反転端子
（−）は高レベルに転じ、反転比較器７０１の出力は低
レベルとなる。
【００５４】このとき漏電状態が検出されていなけれ
ば、ＮＯＲ回路７０２の出力は高レベルに転じ、インバ
ータ７０３の出力は低レベルとなる。従ってトランジス
タＱ３は非導通となり、コンデンサＣ２は抵抗Ｒ７を介
して充電される。この充電によりコンデンサＣ２の正極
側電位は、コンデンサＣ２の容量及び抵抗Ｒ７の抵抗値
で決まる時定数に基づき徐々に上昇する。コンデンサＣ
２の正極側電位の上昇によりトランジスタＱ４が導通す
るが、このトランジスタＱ４の導通によりトランジスタ
Ｑ４のエミッタ電位が上昇してトランジスタＱ４のベー
ス電位より高くなるようなことがあればトランジスタＱ
４は非導通に転じるので、Ｋ点の電位はコンデンサＣ２
の正極側電位より僅か低い値に常時維持されることにな
る。従ってＫ点の電位は、エンジン回転数が設定値を超
えた時点以降、コンデンサＣ２の容量及び抵抗Ｒ７の抵
抗値で決まる時定数に基づき徐々に上昇することとな
る。
ば、ＮＯＲ回路７０２の出力は高レベルに転じ、インバ
ータ７０３の出力は低レベルとなる。従ってトランジス
タＱ３は非導通となり、コンデンサＣ２は抵抗Ｒ７を介
して充電される。この充電によりコンデンサＣ２の正極
側電位は、コンデンサＣ２の容量及び抵抗Ｒ７の抵抗値
で決まる時定数に基づき徐々に上昇する。コンデンサＣ
２の正極側電位の上昇によりトランジスタＱ４が導通す
るが、このトランジスタＱ４の導通によりトランジスタ
Ｑ４のエミッタ電位が上昇してトランジスタＱ４のベー
ス電位より高くなるようなことがあればトランジスタＱ
４は非導通に転じるので、Ｋ点の電位はコンデンサＣ２
の正極側電位より僅か低い値に常時維持されることにな
る。従ってＫ点の電位は、エンジン回転数が設定値を超
えた時点以降、コンデンサＣ２の容量及び抵抗Ｒ７の抵
抗値で決まる時定数に基づき徐々に上昇することとな
る。
【００５５】従って、サイリスタ制御電圧（Ｘ，Ｙ間）
はＫ点電位に比例するため、徐々に上昇し、最終的にＫ
点電位が略定電圧供給装置５の正極出力電位に至り、各
サイリスタのゲート電圧は抵抗Ｒ１と抵抗Ｒ２との接続
点の電位を所定値に維持するための所定のフィードバッ
ク制御入力値に至る。
はＫ点電位に比例するため、徐々に上昇し、最終的にＫ
点電位が略定電圧供給装置５の正極出力電位に至り、各
サイリスタのゲート電圧は抵抗Ｒ１と抵抗Ｒ２との接続
点の電位を所定値に維持するための所定のフィードバッ
ク制御入力値に至る。
【００５６】斯くして、たとえエンジン始動のとき出力
端子１１，１２に負荷が接続されたままの状態であって
も交流発電機の出力電圧が十分上昇していない不安定な
状態でブリッジ整流回路３の各サイリスタに急激に電流
が突入することを防止できるものである。これによりイ
ンバータ回路９の各ＦＥＴに対して不安定な状態で急激
な電圧変化が加わることも防止される。こうした防止効
果は、エンジン始動時に出力端子１１，１２に接続され
ている負荷が大きい程大きく、特に負荷が短絡状態にあ
る場合にはサイリスタやＦＥＴに対する悪影響の抑制効
果がきわめて大きい。
端子１１，１２に負荷が接続されたままの状態であって
も交流発電機の出力電圧が十分上昇していない不安定な
状態でブリッジ整流回路３の各サイリスタに急激に電流
が突入することを防止できるものである。これによりイ
ンバータ回路９の各ＦＥＴに対して不安定な状態で急激
な電圧変化が加わることも防止される。こうした防止効
果は、エンジン始動時に出力端子１１，１２に接続され
ている負荷が大きい程大きく、特に負荷が短絡状態にあ
る場合にはサイリスタやＦＥＴに対する悪影響の抑制効
果がきわめて大きい。
【００５７】次に、本発明に係る漏電検出回路８の作動
について詳述する。
について詳述する。
【００５８】出力端子１１，１２に接続される負荷装置
に漏電が発生していないときには、抵抗Ｒ８，Ｒ９，Ｒ
１０，Ｒ１１からなるブリッジ平衡回路は平衡状態にあ
り、抵抗Ｒ８，Ｒ９の接続点及び抵抗Ｒ１０，Ｒ１１の
接続点間には電位差は生じない。一方、負荷装置に漏電
が発生しているときには、漏電電流が負荷装置からグラ
ンドを介して抵抗Ｒ１０，Ｒ１１の接続点に還流し、抵
抗Ｒ８，Ｒ９の接続点及び抵抗Ｒ１０，Ｒ１１の接続点
間に電位差が発生する。この電位差がオペアンプ８０２
で直流増幅され、オペアンプ８０３，８０４において所
定のプラス電圧値（上限比較基準値）及び所定のマイナ
ス電圧値（下限比較基準値）と夫々比較される。オペア
ンプ８０２の出力値がオペアンプ８０３の反転端子
（−）に供給される所定のプラス電圧値よりも大きいと
き、オペアンプ８０３は高レベル信号を出力し、一方、
オペアンプ８０２の出力値がオペアンプ８０４の非反転
端子（＋）に供給される所定のマイナス電圧値よりも小
さいとき、オペアンプ８０４は高レベル信号を出力す
る。即ち、これら所定のプラス電圧値及び所定のマイナ
ス電圧値によってしきられる所定の範囲値を前記増幅さ
れた起電力が超える（逸脱する）ならばオペアンプ８０
３又はオペアンプ８０４から高レベル信号が出力され
る。オペアンプ８０３又はオペアンプ８０４から高レベ
ル信号が出力されていれば、ＯＲ回路８０６の出力は高
レベルとなる。このＯＲ回路８０６の高レベル出力によ
りコンデンサＣ１０は、抵抗Ｒ２０の抵抗値とコンデン
サＣ１０の容量とで決まる時定数に基づき充電され、抵
抗Ｒ２０とコンデンサＣ１０との接続点の電位が所定の
高レベルに達するとバッファ８０７を経て高レベル信号
がＮＡＮＤ回路７０２へ出力される。従って、前述した
ようにブリッジ整流回路３及びインバータ回路９の作動
は停止される。前記時定数に基づく所定時間の経過後に
高レベル信号がＮＡＮＤ回路７０２へ出力されるので、
ノイズなどの混入による誤動作は抑制される。前記時定
数は、ノイズからの識別が明確にできる範囲内で、でき
るだけ動作速度を速くすることを考慮して設定されるも
のであり、例えば0.5ｍsecの遅延時間を目安に設定され
る。
に漏電が発生していないときには、抵抗Ｒ８，Ｒ９，Ｒ
１０，Ｒ１１からなるブリッジ平衡回路は平衡状態にあ
り、抵抗Ｒ８，Ｒ９の接続点及び抵抗Ｒ１０，Ｒ１１の
接続点間には電位差は生じない。一方、負荷装置に漏電
が発生しているときには、漏電電流が負荷装置からグラ
ンドを介して抵抗Ｒ１０，Ｒ１１の接続点に還流し、抵
抗Ｒ８，Ｒ９の接続点及び抵抗Ｒ１０，Ｒ１１の接続点
間に電位差が発生する。この電位差がオペアンプ８０２
で直流増幅され、オペアンプ８０３，８０４において所
定のプラス電圧値（上限比較基準値）及び所定のマイナ
ス電圧値（下限比較基準値）と夫々比較される。オペア
ンプ８０２の出力値がオペアンプ８０３の反転端子
（−）に供給される所定のプラス電圧値よりも大きいと
き、オペアンプ８０３は高レベル信号を出力し、一方、
オペアンプ８０２の出力値がオペアンプ８０４の非反転
端子（＋）に供給される所定のマイナス電圧値よりも小
さいとき、オペアンプ８０４は高レベル信号を出力す
る。即ち、これら所定のプラス電圧値及び所定のマイナ
ス電圧値によってしきられる所定の範囲値を前記増幅さ
れた起電力が超える（逸脱する）ならばオペアンプ８０
３又はオペアンプ８０４から高レベル信号が出力され
る。オペアンプ８０３又はオペアンプ８０４から高レベ
ル信号が出力されていれば、ＯＲ回路８０６の出力は高
レベルとなる。このＯＲ回路８０６の高レベル出力によ
りコンデンサＣ１０は、抵抗Ｒ２０の抵抗値とコンデン
サＣ１０の容量とで決まる時定数に基づき充電され、抵
抗Ｒ２０とコンデンサＣ１０との接続点の電位が所定の
高レベルに達するとバッファ８０７を経て高レベル信号
がＮＡＮＤ回路７０２へ出力される。従って、前述した
ようにブリッジ整流回路３及びインバータ回路９の作動
は停止される。前記時定数に基づく所定時間の経過後に
高レベル信号がＮＡＮＤ回路７０２へ出力されるので、
ノイズなどの混入による誤動作は抑制される。前記時定
数は、ノイズからの識別が明確にできる範囲内で、でき
るだけ動作速度を速くすることを考慮して設定されるも
のであり、例えば0.5ｍsecの遅延時間を目安に設定され
る。
【００５９】バッファ８０７の出力がＯＲ回路８０６に
入力されるため、一度ＯＲ回路８０７の出力が高レベル
になれば、たとえＯＲ回路８０５の出力が低レベルに反
転しようともバッファ８０７の出力は高レベルに保持さ
れる。従って漏電状態であることが一度検出されるとそ
の後はバッファ８０７の出力は高レベルに維持されてイ
ンバータ回路９の作動を停止させ続ける。そして、交流
発電機の駆動を停止し、当該インバータ制御式携帯発電
機の作動を停止することにより初めてリセットされる。
入力されるため、一度ＯＲ回路８０７の出力が高レベル
になれば、たとえＯＲ回路８０５の出力が低レベルに反
転しようともバッファ８０７の出力は高レベルに保持さ
れる。従って漏電状態であることが一度検出されるとそ
の後はバッファ８０７の出力は高レベルに維持されてイ
ンバータ回路９の作動を停止させ続ける。そして、交流
発電機の駆動を停止し、当該インバータ制御式携帯発電
機の作動を停止することにより初めてリセットされる。
【００６０】また、バッファ８０７の出力が高レベルに
なるとトランジスタＱ９が導通して発光ダイオード８０
８が点灯する。従ってインバータ回路９の作動が停止さ
せられている間は発光ダイオード８０８が点灯し、漏電
状態が検出されたことを表示する。
なるとトランジスタＱ９が導通して発光ダイオード８０
８が点灯する。従ってインバータ回路９の作動が停止さ
せられている間は発光ダイオード８０８が点灯し、漏電
状態が検出されたことを表示する。
【００６１】漏電検出及び出力遮断の機能が正常に働く
ことを確認するにはテストスイッチ８０１をオンすれば
よい。テストスイッチ８０１に直列に接続された抵抗の
値を適切に選ぶことにより、所望の疑似漏電量を設定す
ることが可能である。
ことを確認するにはテストスイッチ８０１をオンすれば
よい。テストスイッチ８０１に直列に接続された抵抗の
値を適切に選ぶことにより、所望の疑似漏電量を設定す
ることが可能である。
【００６２】なお、上述した実施例においては、ブリッ
ジ平衡回路を抵抗器のみにより構成したが、コンデンサ
等の他のインピーダンス素子を用いて構成してもよい。
ジ平衡回路を抵抗器のみにより構成したが、コンデンサ
等の他のインピーダンス素子を用いて構成してもよい。
【００６３】以上のように構成するために、従来の漏電
遮断装置のような機械的遮断接点が不要であり、そのた
め応答速度が速く、経年変化が少ないという利点があ
る。又、漏電遮断機能を、インバータ回路の駆動信号系
内を利用して組み込むため構成がきわめて簡単になり、
漏電遮断器を外付けした場合に比べ、軽量、小形、かつ
安価な装置を提供できる。
遮断装置のような機械的遮断接点が不要であり、そのた
め応答速度が速く、経年変化が少ないという利点があ
る。又、漏電遮断機能を、インバータ回路の駆動信号系
内を利用して組み込むため構成がきわめて簡単になり、
漏電遮断器を外付けした場合に比べ、軽量、小形、かつ
安価な装置を提供できる。
【００６４】さらに、カレントトランスを用いないた
め、回路基板への実装が容易で、形状の小形、軽量化、
および低コスト化が更に促進できる。
め、回路基板への実装が容易で、形状の小形、軽量化、
および低コスト化が更に促進できる。
【００６５】
【発明の効果】本発明は、以上の如く構成したので、携
帯用交流電源装置の回路基板上に漏電遮断機能を簡単な
構成で組み込むことができ、小形、軽量、低コストな装
置を提供することが可能となる。また漏電検出時の遮断
動作に速応性を持たせることができる。
帯用交流電源装置の回路基板上に漏電遮断機能を簡単な
構成で組み込むことができ、小形、軽量、低コストな装
置を提供することが可能となる。また漏電検出時の遮断
動作に速応性を持たせることができる。
【００６６】また、漏電電流による電位差が所定の範囲
値を超えたときにインバータを停止せしめるので、ノイ
ズ等による誤動作がない。
値を超えたときにインバータを停止せしめるので、ノイ
ズ等による誤動作がない。
【図１】本発明の一実施例の一部の回路図である。
【図２】本発明の一実施例の一部の回路図である。
【図３】本発明の一実施例の一部の回路図である。
【図４】本発明の一実施例の一部の回路図である。
【図５】本発明の一実施例の一部の回路図である。
１ 出力巻線 ３ ブリッジ整流回路 ４ 平滑回路 ６ サイリスタ制御回路 ７ 過渡抑制回路 ８ 漏電回路 ９ インバータ回路 １０ 出力回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−114527（ＪＰ，Ａ) 特開 昭58−108919（ＪＰ，Ａ) 特開 平４−207920（ＪＰ，Ａ) 特開 平３−93499（ＪＰ，Ａ) 特開 平２−164220（ＪＰ，Ａ) 特開 昭54−57144（ＪＰ，Ａ) 特開 平４−251518（ＪＰ，Ａ) 特開 平４−207975（ＪＰ，Ａ) 実開 昭64−37391（ＪＰ，Ｕ) 実開 昭59−132398（ＪＰ，Ｕ) 実開 平２−189000（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 7/122 H02M 5/45 H02M 7/48 H02P 9/00 H02H 3/00
Claims (1)
- 【請求項１】 交流発電機の出力巻線からの交流出力を
整流し、この整流出力を駆動信号に応じてスイッチング
動作するインバータ回路を介して任意の周波数を持った
交流出力に変換して種々の負荷に交流電力を供給するす
る携帯用交流電源装置において、 前記インバータ回路の１組の出力ラインにカスケード接
続されたインピーダンス素子によるブリッジ平衡回路
と、 該ブリッジ平衡回路の平衡点の一方を接地させる接地端
子と、 該接地端子と前記ブリッジ平衡回路の他方の平衡点間の
電位差を検出する検出回路と、 該検出回路の出力信号を所定の範囲値と比較し、前記出
力信号がこの所定の範囲値を超えたときに前記インバー
タ回路に供給される前記駆動信号を遮断する判別回路と
を設け、 前記判別回路は、 前記所定の範囲値の上限値に相当する上限比較基準値を
有する比較器と、 前記所定の範囲値の下限値に相当する下限比較基準値を
有する比較器とを備え、 前記検出回路の出力信号がこれら２つの比較器の前記上
限比較基準値及び下限比較基準値と比較され、前記検出
信号が前記上限比較基準値あるいは下限比較基準値でし
きられる前記所定の範囲値を超えたときに前記インバー
タ回路に供給される前記駆動信号を遮断することを特徴
とする携帯用交流電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03171762A JP3105576B2 (ja) | 1991-06-17 | 1991-06-17 | 携帯用交流電源装置 |
| US08/214,010 US5416692A (en) | 1991-06-17 | 1994-03-15 | AC power supplying unit with self monitoring of AC out and detection of leakage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03171762A JP3105576B2 (ja) | 1991-06-17 | 1991-06-17 | 携帯用交流電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04368420A JPH04368420A (ja) | 1992-12-21 |
| JP3105576B2 true JP3105576B2 (ja) | 2000-11-06 |
Family
ID=15929211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03171762A Expired - Lifetime JP3105576B2 (ja) | 1991-06-17 | 1991-06-17 | 携帯用交流電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5416692A (ja) |
| JP (1) | JP3105576B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960006825Y1 (ko) * | 1993-07-05 | 1996-08-08 | 주식회사 디엔에프전자 | 움직이는 네온사인 인버터 |
| US6097580A (en) * | 1999-03-01 | 2000-08-01 | Leviton Manufacturing Co., Inc. | GFCI ground fault current filtering |
| DE10020981B4 (de) * | 1999-04-30 | 2004-04-29 | International Rectifier Corp., El Segundo | Motor-Steuergerät mit Fehlerschutzschaltung |
| US6731482B2 (en) | 2001-01-09 | 2004-05-04 | Gary Szerman | Ground fault circuit interrupter |
| JP2007309907A (ja) * | 2006-05-22 | 2007-11-29 | Toyota Industries Corp | 地絡検出装置及び車載用直流交流変換装置 |
| US9689910B2 (en) | 2013-06-10 | 2017-06-27 | Wabtec Holding Corp. | Detecting faults in a two-wire power line |
| JP6649622B2 (ja) * | 2016-05-24 | 2020-02-19 | サンケン電気株式会社 | コンデンサ放電回路 |
| CN106324354B (zh) * | 2016-08-29 | 2017-05-31 | 张正 | 一种变压器漏阻抗检测方法及装置、故障检测方法及装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2083920A (en) * | 1934-07-28 | 1937-06-15 | Gen Railway Signal Co | Railway track circuit |
| US3066284A (en) * | 1957-10-14 | 1962-11-27 | Ca Nat Research Council | Dynamic ground detectors |
| US3609281A (en) * | 1969-12-15 | 1971-09-28 | Cincinnati Milacron Inc | Method and apparatus for detecting short circuits in the machining gap in an edm process |
| US3699392A (en) * | 1971-11-22 | 1972-10-17 | Joo C Lee | Ground fault detection system with sequential line testing |
| US4238784A (en) * | 1975-01-23 | 1980-12-09 | Colt Industries Operating Corp. | Electronic measuring system with pulsed power supply and stability sensing |
| US4172982A (en) * | 1978-04-06 | 1979-10-30 | Honeywell Inc. | Time proportional control means with a variable time constant |
| US4403267A (en) * | 1982-05-14 | 1983-09-06 | Midland-Ross Corporation | Electrically heated vacuum furnace with a fault detection system |
| JPS59132398A (ja) * | 1983-01-18 | 1984-07-30 | 株式会社 ニチベイ | 遮蔽装置の遠隔開閉装置 |
| JPS63114527A (ja) * | 1986-10-31 | 1988-05-19 | 本田技研工業株式会社 | インバ−タ式発電機 |
| US4872100A (en) * | 1988-10-12 | 1989-10-03 | Zenith Electronics Corporation | High voltage DC to AC converter |
| JP2892050B2 (ja) * | 1989-09-05 | 1999-05-17 | 本田技研工業株式会社 | 携帯用エンジン発電機 |
| US5019935A (en) * | 1990-04-06 | 1991-05-28 | Ikuro Nakamura | Protection circuit for electrical appliance |
| US5309345A (en) * | 1990-11-13 | 1994-05-03 | Honda Giken Kogyo Kabushiki Kaisha | Invertor device |
| JPH04183275A (ja) * | 1990-11-16 | 1992-06-30 | Honda Motor Co Ltd | パルス幅変調制御装置 |
| JPH04207920A (ja) * | 1990-11-30 | 1992-07-29 | Honda Motor Co Ltd | インバータ制御式携帯発電機 |
-
1991
- 1991-06-17 JP JP03171762A patent/JP3105576B2/ja not_active Expired - Lifetime
-
1994
- 1994-03-15 US US08/214,010 patent/US5416692A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04368420A (ja) | 1992-12-21 |
| US5416692A (en) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2816387B2 (ja) | 電源装置 | |
| US4706177A (en) | DC-AC inverter with overload driving capability | |
| KR0140227B1 (ko) | 전자제어회로, 전자식 정류모터 시스템, 스위칭조정식 전원공급장치 및 그 제어방법 | |
| EP1220432A2 (en) | Noise reduction apparatus for electric power conversion apparatus | |
| JP2587806B2 (ja) | 携帯用エンジン発電機 | |
| US5229929A (en) | Output peak current correction for PWM invertors | |
| JP3105576B2 (ja) | 携帯用交流電源装置 | |
| JP3173677B2 (ja) | インバータ制御式発電機 | |
| JP2977604B2 (ja) | インバータ制御式エンジン発電機 | |
| JP2892862B2 (ja) | インバータ装置 | |
| US4629960A (en) | Induction motor controller | |
| US6522106B2 (en) | Automatic voltage regulating system for engine generator | |
| JP3300221B2 (ja) | インバータ式電源装置 | |
| JP3192498B2 (ja) | インバータ装置 | |
| JP3192587B2 (ja) | 電源装置 | |
| JP2557365Y2 (ja) | インバータ装置 | |
| JPH0522837A (ja) | 携帯用電源装置 | |
| JP2934690B2 (ja) | インバータ装置 | |
| JPH04207973A (ja) | インバータ装置 | |
| JPH04207920A (ja) | インバータ制御式携帯発電機 | |
| JP2934691B2 (ja) | インバータ装置 | |
| JPH0756582Y2 (ja) | 過電流検出回路 | |
| JP3338770B2 (ja) | 電源回路の短絡保護方法及び短絡保護回路並びに短絡保護機能付電源回路 | |
| JP2605184B2 (ja) | インバータ制御式発電機 | |
| JP3183411B2 (ja) | リンギングチョークコンバータの保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070901 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |