JP2017199888A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2017199888A
JP2017199888A JP2016092184A JP2016092184A JP2017199888A JP 2017199888 A JP2017199888 A JP 2017199888A JP 2016092184 A JP2016092184 A JP 2016092184A JP 2016092184 A JP2016092184 A JP 2016092184A JP 2017199888 A JP2017199888 A JP 2017199888A
Authority
JP
Japan
Prior art keywords
lead
resin
cutting
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016092184A
Other languages
English (en)
Other versions
JP6663294B2 (ja
Inventor
緒方 敏洋
Toshihiro Ogata
敏洋 緒方
康平 白倉
Kohei Shirokura
康平 白倉
敏史 寺崎
Satoshi Terasaki
敏史 寺崎
田中 健司
Kenji Tanaka
健司 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2016092184A priority Critical patent/JP6663294B2/ja
Publication of JP2017199888A publication Critical patent/JP2017199888A/ja
Application granted granted Critical
Publication of JP6663294B2 publication Critical patent/JP6663294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Punching Or Piercing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リード連結部の切断時に発生する樹脂部の欠けを抑制し、品質の向上を図ることができるようにする。【解決手段】チップ単位のチップ実装領域が複数連結された集合リードフレーム1を用い、この集合リードフレーム1に半導体チップ3を搭載すると共に、これら半導体チップ3をリード7aに電気的に接続する工程、上記半導体チップ3及びリード7aをチップ実装領域毎に封止し、各リード7aの一部が端子として端部に露出かつ突出し、それぞれのチップ実装領域との間がリード連結部7で連結された複数のモールド中間体を形成する工程と、各モールド中間体間のリード連結部7の例えば上面に加工溝8を形成する工程、各モールド中間体間のリード連結部7を加工溝8が形成されていない面から切断して個々の半導体装置を切り出す工程を含む。【選択図】図1

Description

本発明は半導体装置の製造方法及び半導体装置、特に樹脂パッケージの底面等から端子が露出する半導体装置の製造方法及び半導体装置に関する。
近年、携帯電話、スマホ、タブレット等の通信機器等の小型化だけでなく、センサ搭載数の増加等で車載電子機器の小型化も進められており、特に車載電子機器では、高い実装信頼性を維持しながら、所定空間に搭載できる部品を作る必要があり、このために、ショートリードを具備した半導体装置が使用される。
この種の半導体装置においては、実装する際の容易性、信頼性を担保するために、リードと封止樹脂との間にスタンドオフを持たせており、このスタンドオフの形成には、封止シートが用いられる。この封止シートは、半導体チップが搭載された状態のリードフレームの少なくともリードの底面に密着し、かつ各リード間に流入する封止樹脂部分では僅かに樹脂側へ入り込むことで、このリード等の底面に封止樹脂が回り込まないように保護すると共に、リードの底面と封止樹脂(封止体)との間に所望の高さのスタンドオフを形成する。
図4及び図5に、従来の半導体装置の1例が示されており、これらの図において、符号の1はリードフレーム(ダイパット)、2はリード、3は半導体チップ、4は半導体チップ3とリード2を接続するボンディングワイヤ、5は封止樹脂である。この半導体装置は、ショートリードを具備した半導体装置であり、図5に示されるように、各リード2の一部が封止体の両側の端部(周縁部)に露出して配置され、これらがスタンドオフを持つ外部端子となる。
即ち、上記半導体装置の製造においては、半導体チップ3がリードフレーム1に搭載され、リード2と半導体チップ3をワイヤ4で接続し、複数のリード2のそれぞれの裏面と樹脂成形金型の下金型面に載置した封止用シートとを密着させた状態として樹脂封止が行われる。これにより、各リード2の裏面に封止用樹脂が付着するのを防ぐことができる。また、封止用樹脂の注入時に、各リード2を封止用シートにめり込ませておくことにより、樹脂封止後に、封止体の裏面から各リード2が僅かに突出した状態となるスタンドオフが確保される。
更に、この樹脂封止時には、樹脂成形金型の上金型面に離形用シートを配置することも行われており、この離形用シートは、封止用シートと同様、各リード2の表面に封止用樹脂が付着することを防ぐことができる。また、封止用樹脂の注入時に各リード2を離形用シートにめり込ませておくことにより、樹脂封止後に封止体の表面から各リード2が僅かに突出した状態となる。
また、半導体装置の製造は、上記各リード2を含むリードフレーム1が複数、連結・配置された集合リードフレームを用いて行われ、複数の半導体チップ3を搭載しそれぞれを樹脂封止した後の集合体を切断金型に配置し、半導体装置単位の各封止体の間のリード連結部(リード2が繋がる部分)や吊りリード(連結部)を切断パンチで切断することにより、図4,図5で示した個々の半導体装置(パッケージ)が製作される。
特開2001−127090号公報 特開2002−026223号公報 特開2014−112714号公報 特開平06−151681号公報
しかしながら、従来の半導体装置の製造では、図5に示されるように、封止体において、各リード2の間、又はリード2の側面に充填される樹脂部の表面(上面)等に欠け6が生じるという問題があった。
即ち、樹脂封止の際には、上述したように、離形用シートや封止シートが用いられることから、樹脂成形状態がばらつき、例えば図5のように、僅かな凹部(段差)d等ができ、この樹脂凹部が切断金型の受け部で良好に支持されないことで、樹脂部の欠け6が発生する。この樹脂部の欠け6は、リード切断方向に関わらず発生する。
電気的接続の端子として機能する各リード2間の樹脂部欠け6は、半導体装置の信頼性を低下させる。
本発明は上記問題点に鑑みてなされたものであり、その目的は、リード連結部の切断時に発生する樹脂部の欠けを抑制し、品質の向上を図ることができる半導体装置の製造方法及び半導体装置を提供することにある。
上記目的を達成するために、請求項1の発明に係る半導体装置の製造方法は、チップ単位のチップ実装領域が複数連結された集合リードフレームを用い、この集合リードフレームの複数の上記チップ実装領域の所定部位に半導体チップを搭載すると共に、これら半導体チップをリードに電気的に接続するチップ実装工程と、上記半導体チップ及びリードをチップ実装領域毎に封止し、このリードの一部が端部に露出し、それぞれのチップ実装領域との間がリード連結部で連結される複数のモールド中間体を形成する中間体形成工程と、上記モールド中間体間のリード連結部の切断方向の反対の面に加工溝を形成する溝形成工程と、上記モールド中間体間のリード連結部を上記加工溝が形成されていない面から切断して個々の半導体装置を切り出す切断工程と、を含んでなることを特徴とする。
請求項2の発明に係る半導体装置の製造方法は、上記集合リードフレームのリード連結部の加工溝は、回転ブレードによって形成し、上記各モールド中間体間のリード連結部の切断は、打ち抜き金型を用いた切断パンチにて行うことを特徴とする。
請求項3の発明に係る半導体装置は、複数のリードを含むリードフレームと、このリードフレームに実装された半導体チップと、上記リードの一部を端子として端部から突出かつ露出させると共に、この端子間を樹脂で埋める状態として、上記半導体チップを樹脂封止してなる樹脂封止体と、上記端子及びこの端子間の樹脂からなり、上記樹脂封止体の端部から突出かつ露出する突出部であって、その上下面のいずれか一方の端部に上記端子の延出方向に直交する方向に延出する段差が形成された端子部と、を含んでなることを特徴とする。
上記の構成によれば、集合リードフレームに設けられた各チップ実装領域の所定部位に半導体チップを搭載し、半導体チップをリードに電気的に接続し、更にこの半導体チップ及びリードをチップ実装領域毎に封止することで、各リードの一部が端子として封止体の端部(例えば底面及び側面)に露出し、それぞれのチップ実装領域との間がリード連結部で連結される複数のモールド中間体が形成される。そして、この複数のモールド中間体間のリード連結部(リードが繋がる部分)の切断方向反対の面に、樹脂部の欠けを防止するための加工溝を形成し、このモールド中間体間のリード連結部を加工溝が形成されていない面から切断すれば、個々の半導体装置を製作することができる。
また、得られた半導体装置としての樹脂封止体には、その端部から端子部(リードの一部から構成された部分)が突出かつ露出し、この端子部の上下面のいずれか一方に段差が形成される。
本発明の半導体装置の製造方法によれば、リード連結部の切断時に発生する樹脂部の欠けを抑制し、半導体装置の品質の向上を図ることが可能となる。
また、本発明の半導体装置によれば、封止体の側面の底面側から端子部が突出するように構成されているため、突出した端子部が実装基板の変形に追従することによって、高い信頼性を達成することができるという効果がある。
本発明に係る実施例の半導体装置の製造においてモールド中間体間のリード連結部の切断工程を示す断面図(リードフレームのみハッチング)である。 実施例の半導体装置の構成を示す断面図(リードフレームのみハッチング)である。 実施例の半導体装置の外観斜視図である。 従来の半導体装置の構成を示す断面図(リードフレームのみハッチング)である。 従来の半導体装置の外観斜視図である。
図1(A),(B)に、実施例の半導体装置の製造方法におけるリード連結部の切断の様子が示され、図2及び図3に、製造後の半導体装置の構成が示されている。各図において、符号の1はリードフレーム(ダイパッド)、3半導体チップ、4はボンディングワイヤ、5は封止樹脂、7はリードフレーム1の一部からなるリード連結部、7aは各リード、8は加工溝、9は端子部、5aはこの端子部9の樹脂、9Dは段差、12は打ち抜き金型、13は切断パンチである。
半導体装置の製造では、チップ単位のチップ実装領域が複数、連結・配列された集合リードフレーム1が用いられ、この集合リードフレーム1では、複数のリード7aを規則的に配列したリード連結部7がチップ実装領域間において繋がる状態で配置されている。
半導体装置の製造は、リード7aを有するリードフレーム1にチップ実装領域毎に半導体チップ3を実装するチップ実装工程、上記各リード7aの一部が端子部9となるようにモールド中間体を形成する中間体形成工程、各モールド中間体間のリード連結部7の上下のいずれか一方の面に加工溝8を形成する溝形成工程、複数のモールド中間体間(それぞれの間)のリード連結部7を加工溝8が形成されていない面から切断する切断工程を有する。
例えば、上記チップ実装工程では、チップ実装を行う半導体製造装置のステージ上に、チップ搭載部(ダイパッド)、このチップ搭載部の周囲に配置されたリード連結部7及びチップ搭載部を接続する吊りリードを有するリードフレーム1が配置される。上記のチップ搭載部及び吊りリードは、必要に応じてハーフエッチング加工を施すこともできる。そして、このリードフレーム1のチップ搭載部に、半導体チップ3の裏面が接続されると共に、この半導体チップ3の表面の電極パッドと各リード7aとが導電性のボンディングワイヤ4により接続される。
上記中間体形成工程では、上型と下型からなり、この上型と下型との間に形成されたキャビティ内に樹脂を注入するためのゲート部を有する樹脂成形金型を準備し、この樹脂成形金型の下型上に封止用シート、上型の内面に離型用シートを介してリードフレーム1を挟持する。そして、ゲート部からキャビティ内へ封止用樹脂を注入することにより、上記半導体チップ3、リード7a、上記チップ搭載部の一部を封止した封止(モールド)体、即ちモールド中間体を形成する。このモールド中間体では、図2のように、最終的な端子部9となるリード7aが封止体の両側面の底面側から水平方向に突出かつ露出しており、このリード7aは、図3にも示されるように、樹脂5a間に挟まれた(各リード7a間に樹脂5aが挟まれた)ものとなる。
上記溝形成工程では、リードフレーム1の半導体チップ3を搭載した側の面を上とすると、モールド中間体間のリード連結部7の上面に、厚み方向の加工溝8を回転ブレード等で加工する。図1に示されるように、実施例の加工溝8は、切断パンチ13の両端の位置に合わせて2箇所形成される。この加工溝8は、各種の形状とすることができ、例えば切断パンチ13の幅の大きさの1箇所の溝としてもよい。
上記切断工程では、図1(A)に示されるように、打ち抜き金型12の所定位置に、上記溝形成工程後のモールド集合体を配置し、モールド中間体(封止体)のそれぞれの間のリード連結部7に加工溝8が設けられていない方向から切断(抜き打ち)パンチ13を進入させ、複数のリード7aが配列されたリード連結部7を切断することにより、半導体装置(パッケージ)が個片化される。
上記の加工溝8は、切断パンチ13からモールド中間体のリード連結部7に加わる負荷を低減させ、従来のような樹脂部の欠け(6)の発生を抑制することができ、打ち抜き品質、ひいては半導体装置の品質を向上させるという利点がある。また、樹脂部の欠けが発生する場合でも、図1(B)の矢示30で示されるように、切断パンチ13が切断面に対して鈍角(従来は直角)で入ることになり、チッピングの抜ける位置を制御することが可能となる。
なお、樹脂部の欠け(6)を嫌って、半導体装置の完全切断を回転ブレードにて作業することも可能ではあるが、実施例は、打ち抜き用の金型12及び切断パンチ13を用いて一括にて製造できるので、コスト的な競争力、スループット的な競争力を持たせることが可能となる。
図2及び図3は、上述の製造方法によって製作された半導体装置であり、この半導体装置では、樹脂5aとリード7aが交互に配置される端子部9が封止体の端部(底面側)から突出かつ露出する構成となり、この端子部9の先端の上面側には、切断パンチ13の切断により加工溝8の一部が残った段差9Dが設けられる。この突出した端子部9は、実装基板の変形に追従することで、装置としての信頼性が高くなる。
上記実施例では、リードフレーム1のリード連結部7の上面(半導体チップ搭載側)に加工溝8を設けたが、この加工溝8を半導体チップ3が搭載されない側の下面に形成し、上面側からリード連結部7を切断するようにしてもよい。
また、実施例は、端子部9が封止体(装置)の両側面から突出するショートリードを備えた構成としたが、端子部が突出せず、リード7aからなる端子が封止体側面の例えば下側の底面と側面に露出するリードレス構成とすることもでき、この場合は、加工溝(8)及び段差(9D)が、図2の封止体において端子部を側面から突出させない状態の底面側に設けられる。
1…リードフレーム、 2,7a…リード、
3…半導体チップ、 4…ボンディングワイヤ、
5…封止樹脂、 5a…樹脂、
6…樹脂欠け、 7…リード連結部、
8…加工溝、 9…端子部、
9D…段差、 12…打ち抜き金型、
13…切断パンチ。

Claims (3)

  1. チップ単位のチップ実装領域が複数連結された集合リードフレームを用い、この集合リードフレームの複数の上記チップ実装領域の所定部位に半導体チップを搭載すると共に、これら半導体チップをリードに電気的に接続するチップ実装工程と、
    上記半導体チップ及びリードをチップ実装領域毎に封止し、このリードの一部が端部に露出し、それぞれのチップ実装領域との間がリード連結部で連結された複数のモールド中間体を形成する中間体形成工程と、
    上記モールド中間体間のリード連結部の切断方向の反対の面に加工溝を形成する溝形成工程と、
    上記モールド中間体間のリード連結部を上記加工溝が形成されていない面から切断して個々の半導体装置を切り出す切断工程と、を含んでなる半導体装置の製造方法。
  2. 上記集合リードフレームのリード連結部の加工溝は、回転ブレードによって形成し、上記各モールド中間体間のリード連結部の切断は、打ち抜き金型を用いた切断パンチにて行うことを特徴とする請求項1記載の半導体装置の製造方法。
  3. 複数のリードを含むリードフレームと、
    このリードフレームに実装された半導体チップと、
    上記リードの一部を端子として端部から突出かつ露出させると共に、この端子間を樹脂で埋める状態として、上記半導体チップを樹脂封止してなる樹脂封止体と、
    上記端子及びこの端子間の樹脂からなり、上記樹脂封止体の端部から突出かつ露出する突出部であって、その上下面のいずれか一方の端部に上記端子の延出方向に直交する方向に延出する段差が形成された端子部と、を含んでなる半導体装置。


JP2016092184A 2016-04-30 2016-04-30 半導体装置の製造方法 Active JP6663294B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016092184A JP6663294B2 (ja) 2016-04-30 2016-04-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016092184A JP6663294B2 (ja) 2016-04-30 2016-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017199888A true JP2017199888A (ja) 2017-11-02
JP6663294B2 JP6663294B2 (ja) 2020-03-11

Family

ID=60238301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016092184A Active JP6663294B2 (ja) 2016-04-30 2016-04-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6663294B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075174A (ja) * 2019-02-04 2019-05-16 ヤフー株式会社 情報処理装置、情報処理方法および情報処理プログラム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077263A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP2003100980A (ja) * 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077263A (ja) * 1999-09-01 2001-03-23 Matsushita Electronics Industry Corp 樹脂封止型半導体装置の製造方法
JP2003100980A (ja) * 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075174A (ja) * 2019-02-04 2019-05-16 ヤフー株式会社 情報処理装置、情報処理方法および情報処理プログラム

Also Published As

Publication number Publication date
JP6663294B2 (ja) 2020-03-11

Similar Documents

Publication Publication Date Title
US7960818B1 (en) Conformal shield on punch QFN semiconductor package
US10943885B2 (en) Method for making semiconductor device with sidewall recess and related devices
TWI431738B (zh) 半導體裝置之製造方法
US20160056097A1 (en) Semiconductor device with inspectable solder joints
CN110289248B (zh) 通过3d堆叠解决方案的qfn上的smd集成
CN104916618B (zh) 半导体器件
US20060071307A1 (en) Lead frame and semiconductor package therefor
KR102330402B1 (ko) 반도체 장치 및 그 제조 방법
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US9633933B2 (en) Lead frame with anchor-shaped lead
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
CN107039368B (zh) 树脂密封型半导体装置
KR20010037251A (ko) 리드프레임 및 이를 이용한 반도체패키지
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
JP2013239740A (ja) 半導体装置
US11024563B2 (en) Semiconductor device and manufacturing method thereof
US11495523B2 (en) Lead frame having a die pad with a plurality of grooves on an underside
CN109087903B (zh) 电子装置、用于电子装置的引线框架以及制造电子装置和引线框架的方法
JP2017199888A (ja) 半導体装置の製造方法及び半導体装置
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP6856199B2 (ja) 半導体装置の製造方法
JP2017183417A (ja) 半導体装置
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
CN216980551U (zh) 一种封装基材、封装结构
US20150097278A1 (en) Surface mount semiconductor device with additional bottom face contacts

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200214

R150 Certificate of patent or registration of utility model

Ref document number: 6663294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250