JP2017126710A - Composite electronic component - Google Patents

Composite electronic component Download PDF

Info

Publication number
JP2017126710A
JP2017126710A JP2016006236A JP2016006236A JP2017126710A JP 2017126710 A JP2017126710 A JP 2017126710A JP 2016006236 A JP2016006236 A JP 2016006236A JP 2016006236 A JP2016006236 A JP 2016006236A JP 2017126710 A JP2017126710 A JP 2017126710A
Authority
JP
Japan
Prior art keywords
substrate
embedded
mounting
components
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016006236A
Other languages
Japanese (ja)
Inventor
服部　和生
Kazuo Hattori
和生 服部
力 藤本
Tsutomu Fujimoto
力 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016006236A priority Critical patent/JP2017126710A/en
Publication of JP2017126710A publication Critical patent/JP2017126710A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a composite electronic component capable of mounting multiple electronic components of different electric functions effectively in a limited mounting place.SOLUTION: A composite electronic component 10 for mounting multiple electronic components of different electric functions effectively in a limited mounting place of a mounting substrate includes a substrate 12, multiple embedded components 20a-20d embedded in the substrate 12, and surface mounting components 40a-40d to be mounted via a pair of surface mounting land electrodes placed on one principal surface of the substrate. When viewing from the normal direction to one principal surface 14 of the substrate 12, the pair of surface mounting land electrodes are arranged to sandwich the embedded components 20a-20d, and when viewing from the normal direction to one principal surface 14 of the substrate 12, the surface mounting components 40a-40d are arranged to be superposed, respectively, on the multiple embedded components 20a-20d.SELECTED DRAWING: Figure 1

Description

この発明は、複合電子部品に関し、特にたとえば、携帯電話やデジタルカメラなどに実装される複合電子部品に関する。   The present invention relates to a composite electronic component, and more particularly to a composite electronic component mounted on, for example, a mobile phone or a digital camera.

従来の複合電子部品としてたとえば複合機能電子部品の一例が特開２００１−３３８８３８号公報に開示されている（特許文献１参照）。特許文献１に開示されている複合機能電子部品は、対向する２面に実装用導体電極が設けられたチップ型コンデンサにおいて、実装用導体電極の設けられた面以外の絶縁層表面に、抵抗体を設けることによって、実装用導体電極間に抵抗とコンデンサが並列に接続されるように構成された複合機能電子部品である。   As a conventional composite electronic component, for example, an example of a composite function electronic component is disclosed in Japanese Patent Laid-Open No. 2001-338838 (see Patent Document 1). The multi-function electronic component disclosed in Patent Document 1 is a chip-type capacitor in which mounting conductor electrodes are provided on two opposing surfaces, and a resistor on the surface of the insulating layer other than the surface on which the mounting conductor electrodes are provided. By providing, a multi-function electronic component configured such that a resistor and a capacitor are connected in parallel between the mounting conductor electrodes.

特許文献１に開示されている複合機能電子部品は、複数の異なる電気機能の実装部品を１つの電子部品として構成された複合機能電子部品を提供することを目的として考え出されたものである。   The composite function electronic component disclosed in Patent Document 1 has been devised for the purpose of providing a composite function electronic component in which a plurality of mounting components having different electrical functions are configured as one electronic component.

特開２００１−３３８８３８号公報JP 2001-338838 A

ところが、特許文献１に開示されている複合機能電子部品などの従来の複合電子部品では、たとえば、携帯電話やデジタルカメラにおいて、限られた実装スペースに有効に複数の異なる電気機能の実装部品を実装することができることが要請されている。   However, in the conventional composite electronic component such as the composite function electronic component disclosed in Patent Document 1, for example, in a mobile phone or a digital camera, a plurality of mounting components having different electrical functions are effectively mounted in a limited mounting space. It is requested that it can be done.

それゆえに、この発明の主たる目的は、限られた実装スペースに有効に複数の異なる電気機能の電子部品を実装することができる複合電子部品を提供することである。   Therefore, a main object of the present invention is to provide a composite electronic component capable of effectively mounting a plurality of electronic components having different electric functions in a limited mounting space.

この発明にかかる複合電子部品は、実装基板に対して、限られた実装スペースに有効に複数の異なる電気機能の電子部品を実装するための複合電子部品であって、複合電子部品は、基板と、基板の内部に埋設される複数の埋設部品と、基板の一方主面に配置される一対の表面実装用ランド電極を介して実装される少なくとも一つの表面実装部品と、を含み、一対の表面実装用ランド電極は、基板の一方主面の法線方向から見たとき、複数の埋設部品のうちの少なくとも一つの埋設部品を挟むように配置され、かつ基板の一方主面の法線方向から見たとき、表面実装部品は、一対の表面実装用ランド電極により挟むように配置された埋設部品に対して重なるように配置されることを特徴とする、複合電子部品である。
また、本発明にかかる複合電子部品では、基板は、略正方形に形成されることが好ましい。 A composite electronic component according to the present invention is a composite electronic component for effectively mounting a plurality of electronic components having different electrical functions on a mounting board in a limited mounting space. A plurality of embedded components embedded in the substrate, and at least one surface-mounted component mounted via a pair of surface-mounting land electrodes disposed on one main surface of the substrate, and a pair of surfaces The mounting land electrode is disposed so as to sandwich at least one embedded component among the plurality of embedded components when viewed from the normal direction of one main surface of the substrate, and from the normal direction of one main surface of the substrate. When viewed, the surface-mounted component is a composite electronic component that is disposed so as to overlap an embedded component that is disposed so as to be sandwiched between a pair of surface-mounting land electrodes.
In the composite electronic component according to the present invention, the substrate is preferably formed in a substantially square shape.

この発明にかかる複合電子部品によれば、実装基板に対して、限られた実装スペースに有効に複数の異なる電気機能の電子部品を実装するための複合電子部品であって、複合電子部品は、基板と、基板の内部に埋設される複数の埋設部品と、基板の一方主面に配置される一対の表面実装用ランド電極を介して実装される少なくとも一つの表面実装部品と、を含み、一対の表面実装用ランド電極は、基板の一方主面の法線方向から見たとき、複数の埋設部品のうちの少なくとも一つの埋設部品を挟むように配置され、かつ基板の一方主面の法線方向から見たとき、表面実装部品は、一対の表面実装用ランド電極により挟むように配置された埋設部品に対して重なるように配置されるので、表面実装部品が実装される基板の一方主面の実装面積を増加させることなく、限られた実装スペースに複数の異なる電気機能の電子部品を実装することができる。   The composite electronic component according to the present invention is a composite electronic component for mounting a plurality of electronic components having different electrical functions effectively in a limited mounting space on a mounting board, and the composite electronic component is A substrate, a plurality of embedded components embedded in the substrate, and at least one surface-mounted component mounted via a pair of surface-mounting land electrodes disposed on one main surface of the substrate, The surface mounting land electrode is disposed so as to sandwich at least one embedded component among a plurality of embedded components when viewed from the normal direction of one main surface of the substrate, and is normal to the one main surface of the substrate. When viewed from the direction, the surface-mounted component is arranged so as to overlap with the embedded component arranged so as to be sandwiched between the pair of surface-mounting land electrodes, so that one main surface of the substrate on which the surface-mounted component is mounted Mounting area Without pressure, it can be mounted electronic components of a plurality of different electrical functions in a limited mounting space.

この発明によれば、限られた実装スペースに有効に複数の異なる電気機能の電子部品を実装することができる複合電子部品が得られる。   According to the present invention, a composite electronic component capable of effectively mounting a plurality of electronic components having different electric functions in a limited mounting space is obtained.

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。   The above-described object, other objects, features, and advantages of the present invention will become more apparent from the following description of embodiments for carrying out the invention with reference to the drawings.

（ａ）は本発明にかかる複合電子部品の一実施の形態の斜視図解図であり、（ｂ）は、その平面図である。(A) is a perspective view solution figure of one Embodiment of the composite electronic component concerning this invention, (b) is the top view. 図１に記載の複合電子部品において、表面実装部品を取り除いた基板の状態を示す斜視図解図である。FIG. 2 is a perspective view illustrating a state of the substrate from which the surface mount component is removed in the composite electronic component illustrated in FIG. 1. 図１に記載の複合電子部品において、基板の内部において埋設部品等の配置を示す透視斜視図である。FIG. 2 is a perspective view of the composite electronic component illustrated in FIG. 1, illustrating the arrangement of embedded components and the like inside a substrate. （ａ）図３に示す基板のＡ−Ａ’断面図であり、（ｂ）は図３に示す基板のＢ−Ｂ’断面図であり、（ｃ）は図３に示す基板のＣ−Ｃ’断面図である。(A) It is AA 'sectional drawing of the board | substrate shown in FIG. 3, (b) is BB' sectional drawing of the board | substrate shown in FIG. 3, (c) is CC of the board | substrate shown in FIG. 'Cross section. 図３に示す埋設部品の一例である積層セラミックコンデンサの斜視図解図である。It is a perspective view solution figure of the multilayer ceramic capacitor which is an example of the embedded component shown in FIG. 図５に示す積層セラミックコンデンサの内部構造を示す断面図解図である。FIG. 6 is a cross-sectional view showing the internal structure of the multilayer ceramic capacitor shown in FIG. 5.

本発明にかかる複合電子部品の一実施の形態について説明する。図１（ａ）は、本発明にかかる複合電子部品の一実施の形態の斜視図解図であり、図１（ｂ）は、その平面図である。また、図２は、図１に記載の複合電子部品において、表面実装部品を取り除いた基板の状態を示す斜視図解図である。図３は、図１に記載の複合電子部品において、基板の内部において埋設部品等の配置を示す透視斜視図である。図４（ａ）は、図３に示す基板のＡ−Ａ’断面図であり、図４（ｂ）は図３に示す基板のＢ−Ｂ’断面図であり、図４（ｃ）は図３に示す基板のＣ−Ｃ’断面図である。   An embodiment of a composite electronic component according to the present invention will be described. Fig.1 (a) is a perspective view solution figure of one Embodiment of the composite electronic component concerning this invention, FIG.1 (b) is the top view. FIG. 2 is a perspective view showing a state of the substrate from which the surface mount component is removed in the composite electronic component shown in FIG. FIG. 3 is a perspective view showing the arrangement of the embedded parts and the like inside the substrate in the composite electronic component shown in FIG. 4A is a cross-sectional view taken along line AA ′ of the substrate shown in FIG. 3, FIG. 4B is a cross-sectional view taken along line BB ′ of the substrate shown in FIG. 3, and FIG. 4 is a cross-sectional view of the substrate shown in FIG.

この実施の形態にかかる複合電子部品１０は、たとえば、実装基板等に対して、限られた実装スペースに有効に複数の異なる電気機能の電子部品を実装するための複合電子部品である。複合電子部品１０は、基板１２、埋設部品２０ａ〜２０ｄおよび表面実装部品４０ａ〜４０ｄを含む。基板１２は、略正方形に形成される。基板１２の材料は、絶縁樹脂材料が用いられ、たとえば、エポキシ樹脂が用いられる。基板１２の一方主面１４は、表面実装部品４０ａ〜４０ｄが実装される面であり、他方主面１６は、複合電子部品１０を実装基板に実装するときその実装基板に直接対向する面である。   The composite electronic component 10 according to this embodiment is a composite electronic component for effectively mounting a plurality of electronic components having different electrical functions in a limited mounting space, for example, on a mounting board. The composite electronic component 10 includes a substrate 12, embedded components 20a to 20d, and surface mount components 40a to 40d. The substrate 12 is formed in a substantially square shape. The material of the substrate 12 is an insulating resin material, for example, an epoxy resin. One main surface 14 of the substrate 12 is a surface on which the surface mounting components 40a to 40d are mounted, and the other main surface 16 is a surface directly facing the mounting substrate when the composite electronic component 10 is mounted on the mounting substrate. .

複合電子部品１０は、複数の埋設部品２０ａ〜２０ｄを含む。複数の埋設部品２０ａ〜２０ｄは、基板１２の内部に埋設される。図３に示すように、この実施の形態においては、複合電子部品１０の基板１２の内部には、４個の埋設部品２０ａ〜２０ｄが埋設されている。埋設部品２０ａ〜２０ｄは、たとえば、図５および図６に示すような積層セラミックコンデンサである。以下、埋設部品２０ａについて、積層セラミックコンデンサ（コンデンサチップ）を例として説明する。なお、埋設部品２０ｂ〜２０ｄは、埋設部品２０ａと構造等は、同一であるので、その説明を省略する。   The composite electronic component 10 includes a plurality of embedded components 20a to 20d. The plurality of embedded components 20 a to 20 d are embedded in the substrate 12. As shown in FIG. 3, in this embodiment, four embedded components 20 a to 20 d are embedded in the substrate 12 of the composite electronic component 10. Embedded parts 20a-20d are, for example, multilayer ceramic capacitors as shown in FIGS. Hereinafter, the embedded component 20a will be described by taking a multilayer ceramic capacitor (capacitor chip) as an example. Since the embedded parts 20b to 20d have the same structure and the like as the embedded part 20a, the description thereof is omitted.

図５は、埋設部品２０ａ〜２０ｄの一例としての積層セラミックコンデンサを示す斜視図であり、図６はその内部構造を示す図解図である。
埋設部品２０ａである積層セラミックコンデンサは、略直方体状のセラミック素体２２を含む。セラミック素体２２は、積層方向に沿って、互いに対向する第１の主面と第２の主面と、積層方向に直交する幅方向に沿って、互いに対向する第１の側面と第２の側面が形成され、積層方向および幅方向に直交する長手方向の両端に、互いに対向する第１の端面と第２の端面が形成されている。セラミック素体１２は、長手方向の長さがその幅方向の長さよりも長く形成される。従って、埋設部品２０ａの長手方向の長さは、その幅方向の長さよりも長く形成される。セラミック素体２２のコーナー部および稜線部には、丸みが形成されていることが好ましい。 FIG. 5 is a perspective view showing a multilayer ceramic capacitor as an example of the embedded parts 20a to 20d, and FIG. 6 is an illustrative view showing an internal structure thereof.
The multilayer ceramic capacitor that is the embedded component 20a includes a ceramic body 22 having a substantially rectangular parallelepiped shape. The ceramic body 22 includes a first main surface and a second main surface facing each other along the stacking direction, and a first side surface and a second surface facing each other along the width direction orthogonal to the stacking direction. Side surfaces are formed, and a first end surface and a second end surface facing each other are formed at both ends in the longitudinal direction orthogonal to the stacking direction and the width direction. The ceramic body 12 is formed such that the length in the longitudinal direction is longer than the length in the width direction. Therefore, the length in the longitudinal direction of the embedded component 20a is formed longer than the length in the width direction. The corners and ridges of the ceramic body 22 are preferably rounded.

セラミック素体２２は、複数のセラミック層２４を介して複数の内部電極２６および内部電極２７が交互に積層されて形成される。これらの内部電極２６および内部電極２７は、セラミック素体２２の第１の主面および第２の主面に対向する主面を有し、セラミック素体２２内において、隣接する内部電極２６および内部電極２７の主面がセラミック層２４を介して互いに対向するように配置される。内部電極２６は、セラミック素体２２の第１の端面に引き出され、内部電極２７は、セラミック素体２２の第２の端面に引き出される。   The ceramic body 22 is formed by alternately laminating a plurality of internal electrodes 26 and internal electrodes 27 via a plurality of ceramic layers 24. The internal electrode 26 and the internal electrode 27 have a main surface opposite to the first main surface and the second main surface of the ceramic element body 22. The main surfaces of the electrodes 27 are disposed so as to face each other with the ceramic layer 24 therebetween. The internal electrode 26 is drawn out to the first end face of the ceramic body 22, and the internal electrode 27 is drawn out to the second end face of the ceramic body 22.

セラミック層２４を構成するセラミック材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などを主成分とする誘電体セラミック材料を用いることができる。また、これらの主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。 As the ceramic material constituting the ceramic layer 24, for example, a dielectric ceramic material mainly composed of BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 or the like can be used. Moreover, you may use what added subcomponents, such as a Mn compound, Fe compound, Cr compound, Co compound, Ni compound, to these main components.

また、内部電極２６および内部電極２７の材料としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。   Moreover, as a material of the internal electrode 26 and the internal electrode 27, Cu, Ni, Ag, Pd, an Ag-Pd alloy, Au etc. can be used, for example.

セラミック素体２２の第１の端面には、引き出された内部電極２６に接続されるようにして、外部電極２８が形成される。外部電極２８は、セラミック素体２２の第１の端面から２つの主面および２つの側面に回り込むように形成される。セラミック素体２２の第２の端面には、引き出された内部電極２７に接続されるようにして、外部電極２９が形成される。外部電極２９は、セラミック素体２２の第２の端面から２つの主面および２つの側面に回り込むように形成される。外部電極２８および外部電極２９は、下地層とめっき層とで構成されることが好ましい。下地層の材料としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。下地層は、焼成前のセラミック素体２２の両端面に導電性ペーストを塗布して焼成することにより、内部電極２６および内部電極２７を有するセラミック素体２２の形成と同時に外部電極２８および外部電極２９の下地層を形成するコファイアにより形成することができる。また、焼成後のセラミック素体２２の両端面に導電性ペーストを塗布して焼き付けるポストファイアによっても外部電極２８および外部電極２９の下地層を形成することができる。   An external electrode 28 is formed on the first end face of the ceramic body 22 so as to be connected to the extracted internal electrode 26. The external electrode 28 is formed so as to go around the two main surfaces and the two side surfaces from the first end surface of the ceramic body 22. An external electrode 29 is formed on the second end surface of the ceramic body 22 so as to be connected to the extracted internal electrode 27. The external electrode 29 is formed so as to go around the two main surfaces and the two side surfaces from the second end surface of the ceramic body 22. The external electrode 28 and the external electrode 29 are preferably composed of a base layer and a plating layer. For example, Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used as the material for the underlayer. The base layer is formed by applying a conductive paste to both end faces of the ceramic body 22 before firing and firing, thereby forming the external electrode 28 and the external electrode simultaneously with the formation of the ceramic body 22 having the internal electrode 26 and the internal electrode 27. It can be formed by a cofire that forms 29 underlayers. Further, the base layer of the external electrode 28 and the external electrode 29 can also be formed by a postfire that applies and pastes a conductive paste on both end faces of the fired ceramic body 22.

下地層の上には、めっき層が形成される。めっき層の材料としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。また、めっき層は複数の層で形成されてもよく、好ましくは、Ｎｉめっき層とＳｎめっき層の２層構造である。さらに、下地層とめっき層と間に、応力緩和用の導電性樹脂層が形成されてもよい。このように、内部電極２６に外部電極２８が接続され、内部電極２７に外部電極２９が接続されることにより、これらの外部電極２８と外部電極２９との間に静電容量が形成される。   A plating layer is formed on the base layer. As a material for the plating layer, for example, Cu, Ni, Ag, Pd, an Ag—Pd alloy, Au, or the like can be used. The plating layer may be formed of a plurality of layers, and preferably has a two-layer structure of a Ni plating layer and a Sn plating layer. Furthermore, a conductive resin layer for stress relaxation may be formed between the base layer and the plating layer. As described above, the external electrode 28 is connected to the internal electrode 26, and the external electrode 29 is connected to the internal electrode 27, whereby a capacitance is formed between the external electrode 28 and the external electrode 29.

図３および図４に示すように、複数の埋設部品２０ａ〜２０ｄは、基板１２の内部において、埋設部品２０ａ〜２０ｄのそれぞれの長手方向同士が略同一方向となるように埋設される。また、埋設部品２０ａおよび埋設部品２０ｂがそれらの幅方向に並んで埋設され、また、埋設部品２０ａおよび埋設部品２０ｂが配置される行に隣接する行に、埋設部品２０ｃおよび埋設部品２０ｄがそれらの幅方向に並んで埋設される。なお、必ずしも幅方向に並ぶ必要はなく、例えば埋設部品２０ａの長手方向と埋設部品２０ｄの幅方向がほぼ同一方向に並んでいてもよい。   As shown in FIGS. 3 and 4, the plurality of embedded components 20 a to 20 d are embedded in the substrate 12 so that the longitudinal directions of the embedded components 20 a to 20 d are substantially the same. Further, the embedded component 20a and the embedded component 20b are embedded side by side in the width direction thereof, and the embedded component 20c and the embedded component 20d are arranged in a row adjacent to the row where the embedded component 20a and the embedded component 20b are arranged. It is buried side by side in the width direction. Note that it is not always necessary to line up in the width direction. For example, the longitudinal direction of the embedded component 20a and the width direction of the embedded component 20d may be arranged in substantially the same direction.

埋設部品２０ａの外部電極２８に対向する位置であって、基板１２の他方主面１６には、第１の埋設部品用ランド電極３０ａが配置される。同様に、埋設部品２０ｂ〜２０ｄのそれぞれの外部電極２８に対向する位置であって、基板１２の他方主面１６には、第１の埋設部品用ランド電極３０ｂ〜３０ｄがそれぞれ配置される。   The first land electrode 30a for the embedded component is disposed on the other main surface 16 of the substrate 12 at a position facing the external electrode 28 of the embedded component 20a. Similarly, the first embedded component land electrodes 30b to 30d are arranged on the other main surface 16 of the substrate 12 at positions facing the respective external electrodes 28 of the embedded components 20b to 20d.

また、埋設部品２０ａの外部電極２９に対向する位置であって、基板１２の他方主面１６には、第２の埋設部品用ランド電極３１ａが配置される。同様に、埋設部品２０ｂ〜２０ｄのそれぞれの外部電極２９に対向する位置であって、基板１２の他方主面１６の表面には、第２の埋設部品用ランド電極３１ｂ〜３１ｄがそれぞれ配置される。   The second embedded component land electrode 31a is disposed on the other main surface 16 of the substrate 12 at a position facing the external electrode 29 of the embedded component 20a. Similarly, second embedded component land electrodes 31b to 31d are arranged on the surface of the other main surface 16 of the substrate 12 at positions facing the respective external electrodes 29 of the embedded components 20b to 20d. .

第１の埋設部品用ランド電極３０ａ〜３０ｄおよび第２の埋設部品用ランド電極３１ａ〜３１ｄの材料は、比抵抗の小さい導電性材料を用いることができ、たとえば、Ｃｕ、Ａｇ、Ａｕ等を用いることができるが、特に、Ａｕを用いることが好ましい。プリフラックス処理がされたランド電極の場合、マウント時に、すべてのランド電極のフラックスが溶けてしまうため、フラックスによるランド電極の表面に対する保護の効果が低下するためである。   As materials for the first embedded component land electrodes 30a to 30d and the second embedded component land electrodes 31a to 31d, conductive materials having a small specific resistance can be used. For example, Cu, Ag, Au, or the like is used. In particular, it is preferable to use Au. This is because, in the case of a land electrode that has been prefluxed, the flux of all land electrodes is melted at the time of mounting, so that the effect of protecting the surface of the land electrode by the flux decreases.

埋設部品２０ａの外部電極２８と第１の埋設部品用ランド電極３０ａとを接続するための第１の引出用ビア導体３２ａが、基板１２を貫通して設けられる。埋設部品２０ａの外部電極２８と第１の埋設部品用ランド電極３０ａとは、第１の引出用ビア導体３２ａによって電気的に接続されている。
同様に、埋設部品２０ｂ〜２０ｄのそれぞれの外部電極２８と第１の埋設部品用ランド電極３０ｂ〜３０ｄとを接続するための第１の引出用ビア導体３２ｂ〜３２ｄが、基板１２を貫通してそれぞれ設けられる。埋設部品２０ｂ〜２０ｄのそれぞれの外部電極２８と第１の埋設部品用ランド電極３０ｂ〜３０ｄとは、第１の引出用ビア導体３２ｂ〜３２ｄによって電気的に接続されている。 A first lead-out via conductor 32 a for connecting the external electrode 28 of the embedded component 20 a and the first embedded component land electrode 30 a is provided through the substrate 12. The external electrode 28 of the embedded component 20a and the first embedded component land electrode 30a are electrically connected by a first lead-out via conductor 32a.
Similarly, first lead-out via conductors 32b to 32d for connecting the respective external electrodes 28 of the embedded components 20b to 20d and the first embedded component land electrodes 30b to 30d pass through the substrate 12. Each is provided. The respective external electrodes 28 of the embedded components 20b to 20d and the first embedded component land electrodes 30b to 30d are electrically connected by the first lead-out via conductors 32b to 32d.

また、埋設部品２０ａの外部電極２９と第２の埋設部品用ランド電極３１ａとを接続するための第２の引出用ビア導体３３ａが、基板１２を貫通して設けられる。埋設部品２０ａの外部電極２９と第２の埋設部品用ランド電極３１ａとは、第２の引出用ビア導体３３ａによって電気的に接続されている。
同様に、埋設部品２０ｂ〜２０ｄのそれぞれの外部電極２９と第２の埋設部品用ランド電極３１ｂ〜３１ｄとを接続するための第２の引出用ビア導体３３ｂ〜３３ｄが、基板１２を貫通してそれぞれ設けられる。埋設部品２０ｂ〜２０ｄのそれぞれの外部電極２９と第２の埋設部品用ランド電極３１ｂ〜３１ｄとは、第２の引出用ビア導体３３ｂ〜３３ｄによって電気的に接続されている。 Further, a second lead-out via conductor 33a for connecting the external electrode 29 of the embedded component 20a and the second embedded component land electrode 31a is provided through the substrate 12. The external electrode 29 of the embedded component 20a and the second embedded component land electrode 31a are electrically connected by a second lead-out via conductor 33a.
Similarly, second lead via conductors 33b to 33d for connecting the respective external electrodes 29 of the embedded components 20b to 20d and the second embedded component land electrodes 31b to 31d pass through the substrate 12. Each is provided. The external electrodes 29 of the embedded components 20b to 20d and the second embedded component land electrodes 31b to 31d are electrically connected by second lead-out via conductors 33b to 33d.

基板１２に対して第１の引出用ビア導体３２ａ〜３２ｄおよび第２の引出ビア導体３３ａ〜３３ｄを形成するための穴は、たとえば、レーザ、エッチングによる溶解、あるいはドリル等による切削等の種々の方法により形成される。   The holes for forming the first lead-out via conductors 32a to 32d and the second lead-out via conductors 33a to 33d with respect to the substrate 12 can be variously formed by, for example, laser, etching or cutting with a drill or the like. Formed by the method.

また、第１の引出用ビア導体３２ａ〜３２ｄおよび第２の引出用ビア導体３３ａ〜３３ｄの材料は、たとえば、Ｃｕが用いられる。   Moreover, Cu is used for the material of the 1st extraction via conductors 32a-32d and the 2nd extraction via conductors 33a-33d, for example.

図１に示す複合電子部品１０は、４個の表面実装部品４０ａ〜４０ｄを含む。これら４個の表面実装部品４０ａ〜４０ｄは、複合電子部品１０の基板１２の一方主面１４に実装される。表面実装部品４０ａ〜４０ｄは、たとえば、それぞれ略直方体状に形成される。そして、表面実装部品４０ａ〜４０ｄの長手方向の両端には、電極（あるいは外部端子）が配置されており、一方の電極４２および他方の電極４３をそれぞれ有する。   The composite electronic component 10 shown in FIG. 1 includes four surface mount components 40a to 40d. These four surface mount components 40 a to 40 d are mounted on one main surface 14 of the substrate 12 of the composite electronic component 10. The surface mount components 40a to 40d are each formed in a substantially rectangular parallelepiped shape, for example. Electrodes (or external terminals) are disposed at both ends in the longitudinal direction of the surface mount components 40a to 40d, and each has one electrode 42 and the other electrode 43.

表面実装部品４０ａは、図１（ａ）に示すように、基板１２の一方主面１４の法線方向から基板１２を見たとき、埋設部品２０ａと少なくとも一部が重なるように実装される。同様に、表面実装部品４０ｂ〜４０ｄは、基板１２の一方主面１４の法線方向から基板１２を見たとき、埋設部品２０ｂ〜２０ｄのそれぞれと少なくとも一部が重なるように実装される。本実施の形態においては、表面実装部品４０ａの長手方向は、埋設部品２０ａの長手方向と略直交する方向（すなわち、埋設部品２０ａの幅方向）となるように配置される。同様に、表面実装部品４０ｂ〜４０ｄの長手方向は、埋設部品２０ｂ〜２０ｄの長手方向と略直交する方向（すなわち、埋設部品２０ｂ〜２０ｄのそれぞれの幅方向）となるように配置される。   As shown in FIG. 1A, the surface-mounted component 40a is mounted so as to at least partially overlap the embedded component 20a when the substrate 12 is viewed from the normal direction of the one main surface 14 of the substrate 12. Similarly, the surface-mounted components 40b to 40d are mounted so that at least a part of each of the embedded components 20b to 20d overlaps when the substrate 12 is viewed from the normal direction of the one main surface 14 of the substrate 12. In the present embodiment, the longitudinal direction of the surface-mounted component 40a is arranged to be in a direction substantially orthogonal to the longitudinal direction of the embedded component 20a (that is, the width direction of the embedded component 20a). Similarly, the longitudinal directions of the surface mount components 40b to 40d are arranged so as to be in a direction substantially orthogonal to the longitudinal direction of the embedded components 20b to 20d (that is, the respective width directions of the embedded components 20b to 20d).

表面実装部品４０ａ〜４０ｄとしては、所望の機能を備えるチップインダクタ、チップ抵抗、チップコンデンサ、およびダイオード等の半導体素子である機能チップからなる群から選択される少なくとも１種を含むことが好ましい。   The surface mount components 40a to 40d preferably include at least one selected from the group consisting of a chip chip having a desired function, a chip resistor, a chip capacitor, and a functional chip which is a semiconductor element such as a diode.

表面実装部品４０ａの一方の電極４２は、後述するように、基板１２の一方主面１４に配置される第１の表面実装用ランド電極４４ａと電気的に接続され、表面実装部品４０ａの他方の電極４３は、基板１２の一方主面１４に配置される第２の表面実装用ランド電極４５ａと電気的に接続される。同様に、表面実装部品４０ｂ〜４０ｄのそれぞれの一方の電極４２は、基板１２の一方主面１４に配置される第１の表面実装用ランド電極４４ｂ〜４４ｄと電気的にそれぞれ接続され、表面実装部品４０ｂ〜４０ｄのそれぞれの他方の電極４３は、基板１２の一方主面１４に配置される第２の表面実装用ランド電極４５ｂ〜４５ｄと電気的にそれぞれ接続される。   As will be described later, one electrode 42 of the surface mount component 40a is electrically connected to the first surface mount land electrode 44a disposed on the one main surface 14 of the substrate 12, and the other of the surface mount component 40a. The electrode 43 is electrically connected to a second surface-mounting land electrode 45 a disposed on the one main surface 14 of the substrate 12. Similarly, one electrode 42 of each of the surface mount components 40b to 40d is electrically connected to each of the first surface mount land electrodes 44b to 44d disposed on the one main surface 14 of the substrate 12, so that the surface mount The other electrode 43 of each of the components 40b to 40d is electrically connected to the second surface mounting land electrodes 45b to 45d disposed on the one main surface 14 of the substrate 12, respectively.

図３に示すように、一対の表面実装用ランド電極である第１の表面実装用ランド電極４４ａと第２の表面実装用ランド電極４５ａとによって、基板１２の一方主面１４の法線方向から見たとき、埋設部品２０ａを幅方向に挟むように、第１の表面実装用ランド電極４４ａおよび第２の表面実装用ランド電極４５ａは、基板１２の一方主面１４に配置される。そして、基板１２の一方主面１４に配置される第１の表面実装用ランド電極４４ａと第２の表面実装用ランド電極４５ａとを結ぶ方向は、基板１２に埋設される埋設部品２０ａの長手方向と略直交する方向（すなわち、埋設部品２０ａの幅方向）である。   As shown in FIG. 3, a first surface-mounting land electrode 44a and a second surface-mounting land electrode 45a, which are a pair of surface-mounting land electrodes, cause a normal direction of one main surface 14 of the substrate 12 to When viewed, the first surface mounting land electrode 44a and the second surface mounting land electrode 45a are arranged on the one main surface 14 of the substrate 12 so as to sandwich the embedded component 20a in the width direction. The direction connecting the first surface mounting land electrode 44a and the second surface mounting land electrode 45a arranged on the one main surface 14 of the substrate 12 is the longitudinal direction of the embedded component 20a embedded in the substrate 12 Is a direction substantially orthogonal to the width (that is, the width direction of the embedded component 20a).

同様に、一対の表面実装用ランド電極である第１の表面実装用ランド電極４４ｂ〜４４ｄと第２の表面実装用ランド電極４５ｂ〜４５ｄとによって、基板１２の一方主面１４の法線方向から見たとき、埋設部品２０ｂ〜２０ｄのそれぞれを幅方向に挟むように、第１の表面実装用ランド電極４４ｂ〜４４ｄおよび第２の表面実装用ランド電極４５ｂ〜４５ｄは、基板１２の一方主面１４に配置される。そして、基板１２の一方主面１４に配置される第１の表面実装用ランド電極４４ｂ〜４４ｄと第２の表面実装用ランド電極４５ｂ〜４５ｄとをそれぞれ結ぶ方向は、基板１２に埋設される埋設部品２０ｂ〜２０ｄのそれぞれの長手方向と略直交する方向（すなわち、埋設部品２０ｂ〜２０ｄのそれぞれの幅方向）である。   Similarly, the first surface mounting land electrodes 44b to 44d and the second surface mounting land electrodes 45b to 45d, which are a pair of surface mounting land electrodes, are formed from the normal direction of the one main surface 14 of the substrate 12. When viewed, the first surface-mounting land electrodes 44b to 44d and the second surface-mounting land electrodes 45b to 45d are arranged on one main surface of the substrate 12 so as to sandwich each of the embedded components 20b to 20d in the width direction. 14. The direction in which the first surface mounting land electrodes 44b to 44d and the second surface mounting land electrodes 45b to 45d arranged on the one main surface 14 of the substrate 12 are respectively embedded is embedded in the substrate 12. This is a direction substantially orthogonal to the longitudinal direction of each of the components 20b to 20d (that is, the width direction of each of the embedded components 20b to 20d).

第１の表面実装用ランド電極４４ａの位置に対向する位置であって、基板１２の他方主面１６には、第１の実装基板用ランド電極４６ａが配置される。同様に、第１の表面実装用ランド電極４４ｂ〜４４ｄのそれぞれの位置に対向する位置であって、基板１２の他方主面１６には、第１の実装基板用ランド電極４６ｂ〜４６ｄがそれぞれ配置される。   The first mounting board land electrode 46a is disposed on the other main surface 16 of the substrate 12 at a position opposite to the position of the first surface mounting land electrode 44a. Similarly, the first mounting board land electrodes 46b to 46d are arranged on the other main surface 16 of the substrate 12 at positions opposite to the positions of the first surface mounting land electrodes 44b to 44d, respectively. Is done.

また、第２の表面実装用ランド電極４５ａの位置に対向する位置であって、基板１２の他方主面１６には、第２の実装基板用ランド電極４７ａが配置される。同様に、第２の表面実装用ランド電極４５ｂ〜４５ｄのそれぞれの位置に対向する位置であって、基板１２の他方主面１６には、第２の実装基板用ランド電極４７ｂ〜４７ｄがそれぞれ配置される。   A second mounting board land electrode 47a is disposed on the other main surface 16 of the substrate 12 at a position opposite to the position of the second surface mounting land electrode 45a. Similarly, second mounting board land electrodes 47b to 47d are arranged on the other main surface 16 of the substrate 12 at positions opposite to the positions of the second surface mounting land electrodes 45b to 45d, respectively. Is done.

第１の表面実装用ランド電極４４ａ〜４４ｄ、第２の表面実装用ランド電極４５ａ〜４５ｄ、第１の実装基板用ランド電極４６ａ〜４６ｄおよび第２の実装基板用ランド電極４７ａ〜４７ｄの材料は、比抵抗の小さい導電性材料を用いることができ、たとえば、Ｃｕ、Ａｇ、Ａｕ等を用いることができるが、特に、Ａｕを用いることが好ましい。プリフラックス処理がされたランド電極の場合、マウント時に、すべてのランド電極のフラックスが溶けてしまうため、フラックスによるランド電極の表面に対する保護の効果が低下するためである。   The materials of the first surface mounting land electrodes 44a to 44d, the second surface mounting land electrodes 45a to 45d, the first mounting substrate land electrodes 46a to 46d, and the second mounting substrate land electrodes 47a to 47d are as follows. A conductive material having a small specific resistance can be used. For example, Cu, Ag, Au, or the like can be used. In particular, Au is preferably used. This is because, in the case of a land electrode that has been prefluxed, the flux of all land electrodes is melted at the time of mounting, so that the effect of protecting the surface of the land electrode by the flux decreases.

第１の表面実装用ランド電極４４ａと第１の実装基板用ランド電極４６ａとを接続するための第１のビア導体４８ａが基板１２を貫通して設けられる。第１の表面実装用ランド電極４４ａと第１の実装基板用ランド電極４６ａとは、第１のビア導体４８ａによって電気的に接続されている。
同様に、第１の表面実装用ランド電極４４ｂ〜４４ｄと第１の実装基板用ランド電極４６ｂ〜４６ｄとを接続するための第１のビア導体４８ｂ〜４８ｄのそれぞれが基板１２を貫通して設けられる。第１の表面実装用ランド電極４４ｂ〜４４ｄと第１の実装基板用ランド電極４６ｂ〜４６ｄとは、第１のビア導体４８ｂ〜４８ｄによって、それぞれ電気的に接続されている。 A first via conductor 48a for connecting the first surface mounting land electrode 44a and the first mounting board land electrode 46a is provided through the substrate 12. The first surface mounting land electrode 44a and the first mounting board land electrode 46a are electrically connected by a first via conductor 48a.
Similarly, first via conductors 48b to 48d for connecting the first surface mounting land electrodes 44b to 44d and the first mounting board land electrodes 46b to 46d are provided through the substrate 12, respectively. It is done. The first surface mounting land electrodes 44b to 44d and the first mounting board land electrodes 46b to 46d are electrically connected by first via conductors 48b to 48d, respectively.

また、第２の表面実装用ランド電極４５ａと第２の実装基板用ランド電極４７ａとを接続するための第２のビア導体４９ａが基板１２を貫通して設けられる。第２の表面実装用ランド電極４５ａと第２の実装基板用ランド電極４７ａとは、第２のビア導体４９ａによって電気的に接続されている。
同様に、第２の表面実装用ランド電極４５ｂ〜４５ｄと第２の実装基板用ランド電極４７ｂ〜４７ｄとを接続するための第２のビア導体４９ｂ〜４９ｄのそれぞれが基板１２を貫通して設けられる。第２の表面実装用ランド電極４５ｂ〜４５ｄと第２の実装基板用ランド電極４７ｂ〜４７ｄとは、第２のビア導体４９ｂ〜４９ｄによって、それぞれ電気的に接続されている。 A second via conductor 49a for connecting the second surface mounting land electrode 45a and the second mounting substrate land electrode 47a is provided through the substrate 12. The second surface mounting land electrode 45a and the second mounting board land electrode 47a are electrically connected by a second via conductor 49a.
Similarly, second via conductors 49b to 49d for connecting the second surface mounting land electrodes 45b to 45d and the second mounting board land electrodes 47b to 47d are provided through the substrate 12, respectively. It is done. The second surface mounting land electrodes 45b to 45d and the second mounting board land electrodes 47b to 47d are electrically connected by second via conductors 49b to 49d, respectively.

基板１２に対して第１のビア導体４８ａ〜４８ｄおよび第２のビア導体４９ａ〜４９ｄを形成するための孔は、たとえば、レーザ、エッチングによる溶解、あるいはドリル等による切削等の種々の方法により形成される。   The holes for forming the first via conductors 48a to 48d and the second via conductors 49a to 49d with respect to the substrate 12 are formed by various methods such as laser, etching or cutting with a drill or the like. Is done.

また、第１のビア導体４８ａ〜４８ｄおよび第２のビア導体４９ａ〜４９ｄの材料は、たとえば、Ｃｕが用いられる。   For example, Cu is used as the material of the first via conductors 48a to 48d and the second via conductors 49a to 49d.

なお、第１の表面実装用ランド電極４４ａ〜４４ｄ、第１の実装基板用ランド電極４６ａ〜４６ｄおよび第１のビア導体４８ａ〜４８ｄと埋設部品２０ａ〜２０ｂの外部電極２８および２９とは、電気的にそれぞれ接続されていない。
また、第２の表面実装用ランド電極４５ａ〜４５ｄ、第２の実装基板用ランド電極４７ａ〜４７ｄおよび第２のビア導体４９ａ〜４９ｄと埋設部品２０ａ〜２０ｂの外部電極２８および２９とは、電気的にはそれぞれ接続されていない。 The first surface mounting land electrodes 44a to 44d, the first mounting board land electrodes 46a to 46d, the first via conductors 48a to 48d, and the external electrodes 28 and 29 of the embedded components 20a to 20b are electrically connected to each other. Are not connected to each other.
The second surface mounting land electrodes 45a to 45d, the second mounting substrate land electrodes 47a to 47d, the second via conductors 49a to 49d, and the external electrodes 28 and 29 of the embedded components 20a to 20b are electrically connected to each other. Are not connected to each other.

この実施の形態にかかる複合電子部品１０によれば、第１の表面実装用ランド電極４４ａ〜４４ｄと第２の表面実装用ランド電極４５ａ〜４５ｄとは、基板１２の一方主面１４の法線方向から見たとき、埋設部品２０ａ〜２０ｄのそれぞれを挟むように配置され、かつ基板１２の一方主面１４の法線方向から基板１２を見たとき、表面実装部品２０ａ〜２０ｄは、埋設部品２０ａ〜２０ｄの少なくとも一部が重なるように配置されているので、表面実装部品４０ａ〜４０ｄが実装される基板１２の一方主面１４の実装面積を増加させることなく、限られた実装スペースに複数の電子部品を実装することができる。   According to the composite electronic component 10 according to this embodiment, the first surface mounting land electrodes 44 a to 44 d and the second surface mounting land electrodes 45 a to 45 d are normal to the one main surface 14 of the substrate 12. When viewed from the direction, the surface-mounted components 20a to 20d are arranged so as to sandwich the embedded components 20a to 20d, and when the substrate 12 is viewed from the normal direction of the one main surface 14 of the substrate 12, Since at least a part of 20a to 20d is arranged so as to overlap with each other, a plurality of them can be mounted in a limited mounting space without increasing the mounting area of the one main surface 14 of the substrate 12 on which the surface mounting components 40a to 40d are mounted. The electronic parts can be mounted.

また、この実施の形態にかかる複合電子部品１０によれば、基板１２が略正方形に形成されているので、この複合電子部品１０を実装基板に実装する際において、複合電子部品１０が傾くことが抑制され、バランスよく安定して実装することができる。   Further, according to the composite electronic component 10 according to this embodiment, since the substrate 12 is formed in a substantially square shape, the composite electronic component 10 may be inclined when the composite electronic component 10 is mounted on the mounting substrate. It is suppressed and can be mounted stably in a balanced manner.

なお、この発明は、上述した実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。   The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the gist.

すなわち、本実施の形態にかかる複合電子部品は、基板の一方主面において、４個の表面実装部品が実装されているが、これに限るものではなく、少なくとも１つの表面実装部品が実装されてもよく、５個以上の表面実装部品が実装されていてもよい。また、複合電子部品に含まれる表面実装部品の数は、基板に埋設される埋設部品の埋設数以下であることが好ましい。   That is, in the composite electronic component according to the present embodiment, four surface mount components are mounted on one main surface of the substrate. However, the present invention is not limited to this, and at least one surface mount component is mounted. Alternatively, five or more surface mount components may be mounted. Further, the number of surface mount components included in the composite electronic component is preferably equal to or less than the number of embedded components embedded in the substrate.

また、本実施の形態にかかる複合電子部品では、基板の内部において、４個の埋設部品が埋設されるが、これに限るものではなく、当然、２個以上の埋設部品が埋設されていてもよく、あるいは５個以上の埋設部品が埋設されていてもよい。   In the composite electronic component according to the present embodiment, four embedded components are embedded in the substrate. However, the present invention is not limited to this, and naturally two or more embedded components may be embedded. Alternatively, five or more embedded parts may be embedded.

また、本実施の形態にかかる複合電子部品では、基板は、略正方形に形成されるが、これに限るものではなく、長方形等の四角形に形成されてもよい。   In the composite electronic component according to the present embodiment, the substrate is formed in a substantially square shape, but is not limited thereto, and may be formed in a quadrangle such as a rectangle.

また、本実施の形態にかかる複合電子部品では、第１の表面実装用ランド電極と第１の実装基板用ランド電極とを接続するための第１のビア導体が基板を貫通して設けられているが、第１のビア導体に代えて、埋設部品に追加された外部電極を介して第１の表面実装用ランド電極と第１の実装基板用ランド電極とを接続してもよい。その場合、追加の外部電極に対し、第１の表面実装用ランド電極および第１の実装基板用ランド電極とを接続するために、それぞれ追加の引出用ビア導体を設けた構造とする。この構造とすることで、追加の引出用ビア導体は第１のビア導体と同等の長さとなるため、第１のビア導体を形成する場合に比べ製造工程を効率化することができ、複合電子部品の製造難易度および製造コストを下げることができる。   In the composite electronic component according to the present embodiment, the first via conductor for connecting the first surface mounting land electrode and the first mounting substrate land electrode is provided through the substrate. However, instead of the first via conductor, the first surface mounting land electrode and the first mounting substrate land electrode may be connected via an external electrode added to the embedded component. In that case, in order to connect the first surface mounting land electrode and the first mounting substrate land electrode to the additional external electrode, an additional extraction via conductor is provided. With this structure, the additional lead via conductor has the same length as the first via conductor, so that the manufacturing process can be made more efficient than when the first via conductor is formed. It is possible to reduce the manufacturing difficulty and manufacturing cost of parts.

さらにまた、本実施の形態にかかる複合電子部品では、基板の一方主面に配置される一対の表面実装用ランド電極である第１の表面実装用ランド電極と第２の表面実装用ランド電極は、基板の一方主面の法線方向からみたとき、埋設部品を挟むようにその埋設部品の幅方向に配置されているが、これに限るものではなく、埋設部品の長手方向に配置されてもよく、埋設部品をどの方向に挟んで配置してもよい。   Furthermore, in the composite electronic component according to the present embodiment, the first surface-mount land electrode and the second surface-mount land electrode, which are a pair of surface-mount land electrodes arranged on one main surface of the substrate, When viewed from the normal direction of one main surface of the substrate, the embedded component is arranged in the width direction so as to sandwich the embedded component, but is not limited to this, and may be arranged in the longitudinal direction of the embedded component. Well, you may arrange | position an embedded component on which direction.

基板の内部に埋設される埋設部品の埋設される方向は、各埋設部品の長手方向が同一方向となるように埋設されているが、これに限るものではなく、必ずしも同一方向に埋設されていなくてもよい。   The embedded direction of the embedded component embedded in the substrate is embedded so that the longitudinal direction of each embedded component is the same direction, but is not limited thereto, and is not necessarily embedded in the same direction. May be.

本発明は、小型化が求められる電子機器等に用いられる複合電子部品として好適に利用することができる。   INDUSTRIAL APPLICABILITY The present invention can be suitably used as a composite electronic component used for an electronic device or the like that is required to be downsized.

１０ 複合電子部品
１２ 基板
１４ 一方主面
１６ 他方主面
２０ａ〜２０ｄ 埋設部品
２２ セラミック素体
２４ セラミック層
２６、２７ 内部電極
２８、２９ 外部電極
３０ａ〜３０ｄ 第１の埋設部品用ランド電極
３１ａ〜３１ｄ 第２の埋設部品用ランド電極
３２ａ〜３２ｄ 第１の引出用ビア導体
３３ａ〜３３ｄ 第２の引出用ビア導体
４０ａ〜４０ｄ 表面実装部品
４２ 一方の電極
４３ 他方の電極
４４ａ〜４４ｄ 第１の表面実装用ランド電極
４５ａ〜４５ｄ 第２の表面実装用ランド電極
４６ａ〜４６ｄ 第１の実装基板用ランド電極
４７ａ〜４７ｄ 第２の実装基板用ランド電極
４８ａ〜４８ｄ 第１のビア導体
４９ａ〜４９ｄ 第２のビア導体 DESCRIPTION OF SYMBOLS 10 Composite electronic component 12 Board | substrate 14 One main surface 16 The other main surface 20a-20d Embedded component 22 Ceramic body 24 Ceramic layer 26, 27 Internal electrode 28, 29 External electrode 30a-30d First embedded component land electrode 31a-31d Second embedded component land electrodes 32a to 32d First lead via conductors 33a to 33d Second lead via conductors 40a to 40d Surface mount component 42 One electrode 43 The other electrode 44a to 44d First surface mount Land electrodes 45a to 45d Second surface mounting land electrodes 46a to 46d First mounting board land electrodes 47a to 47d Second mounting board land electrodes 48a to 48d First via conductors 49a to 49d Second Via conductor

Claims (2)

実装基板に対して、限られた実装スペースに有効に複数の異なる電気機能の電子部品を実装するための複合電子部品であって、
前記複合電子部品は、
基板と、
前記基板の内部に埋設される複数の埋設部品と、
前記基板の一方主面に配置される一対の表面実装用ランド電極を介して実装される少なくとも一つの表面実装部品と、
を含み、
前記一対の表面実装用ランド電極は、前記基板の一方主面の法線方向から見たとき、前記複数の埋設部品のうちの少なくとも一つの前記埋設部品を挟むように配置され、かつ
前記基板の一方主面の法線方向から見たとき、前記表面実装部品は、前記一対の表面実装用ランド電極により挟むように配置された埋設部品に対して重なるように配置されることを特徴とする、複合電子部品。 A composite electronic component for mounting a plurality of electronic components having different electrical functions effectively in a limited mounting space on a mounting board,
The composite electronic component is
A substrate,
A plurality of embedded components embedded in the substrate;
At least one surface-mount component mounted via a pair of surface-mount land electrodes disposed on one main surface of the substrate;
Including
The pair of surface-mounting land electrodes are disposed so as to sandwich at least one of the plurality of embedded components when viewed from the normal direction of the one main surface of the substrate, and On the other hand, when viewed from the normal direction of the main surface, the surface mount component is disposed so as to overlap with the embedded component disposed so as to be sandwiched between the pair of surface mount land electrodes. Composite electronic components. 前記基板は、略正方形に形成されることを特徴とする、請求項１に記載の複合電子部品。   The composite electronic component according to claim 1, wherein the substrate is formed in a substantially square shape.
JP2016006236A 2016-01-15 2016-01-15 Composite electronic component Pending JP2017126710A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016006236A JP2017126710A (en) 2016-01-15 2016-01-15 Composite electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016006236A JP2017126710A (en) 2016-01-15 2016-01-15 Composite electronic component

Publications (1)

Publication Number Publication Date
JP2017126710A true JP2017126710A (en) 2017-07-20

Family

ID=59365143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016006236A Pending JP2017126710A (en) 2016-01-15 2016-01-15 Composite electronic component

Country Status (1)

Country Link
JP (1) JP2017126710A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059561U (en) * 1983-09-29 1985-04-25 富士通株式会社 semiconductor equipment
JPS62184727U (en) * 1986-05-15 1987-11-24
JPH05226518A (en) * 1992-01-06 1993-09-03 Nec Corp Hybrid integrated circuit device
JPH05251840A (en) * 1991-10-04 1993-09-28 Oki Electric Ind Co Ltd Semiconductor device module
JPH07254764A (en) * 1994-03-15 1995-10-03 Toyota Motor Corp Migration avoiding structure and device for wiring board
JP2002330043A (en) * 2001-05-01 2002-11-15 Murata Mfg Co Ltd Surface mount type electronic component
JP2015509659A (en) * 2012-02-08 2015-03-30 アップル インコーポレイテッド 3D structure with multiple passive components
JP2016001720A (en) * 2014-05-21 2016-01-07 日亜化学工業株式会社 Light emitting device manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059561U (en) * 1983-09-29 1985-04-25 富士通株式会社 semiconductor equipment
JPS62184727U (en) * 1986-05-15 1987-11-24
JPH05251840A (en) * 1991-10-04 1993-09-28 Oki Electric Ind Co Ltd Semiconductor device module
JPH05226518A (en) * 1992-01-06 1993-09-03 Nec Corp Hybrid integrated circuit device
JPH07254764A (en) * 1994-03-15 1995-10-03 Toyota Motor Corp Migration avoiding structure and device for wiring board
JP2002330043A (en) * 2001-05-01 2002-11-15 Murata Mfg Co Ltd Surface mount type electronic component
JP2015509659A (en) * 2012-02-08 2015-03-30 アップル インコーポレイテッド 3D structure with multiple passive components
JP2016001720A (en) * 2014-05-21 2016-01-07 日亜化学工業株式会社 Light emitting device manufacturing method

Similar Documents

Publication Publication Date Title
KR101892802B1 (en) Multi-layered ceramic capacitor and board for mounting the same
KR101504002B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP6879620B2 (en) Multilayer ceramic capacitors and their mounting boards
KR20180050004A (en) Multilayer ceramic capacitor
KR20190053692A (en) 3-termibal multi-layered capacitor
JP2017174911A (en) Composite electronic component and resistive element
KR20170005723A (en) stacked electronic component and and circuit board for mounting the same
KR101525662B1 (en) Multi-layered ceramic electronic part and board for mounting the same
KR101813365B1 (en) Multi-layered capacitor and board having the same
US10755861B2 (en) Electronic component
KR102097323B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP6136507B2 (en) Multilayer capacitor array
JP5861531B2 (en) Multilayer capacitor
KR20150089213A (en) Chip Inductor
US11657968B2 (en) Multilayer capacitor and board having the same
KR102064106B1 (en) Chip electronic component
US10297391B2 (en) Composite electronic component
JP2017126710A (en) Composite electronic component
JP6662229B2 (en) Multilayer feedthrough capacitors and electronic component devices
JP6801355B2 (en) Laminated LC filter array
KR102183422B1 (en) Multi-layer ceramic capacitor
JP5929524B2 (en) Multilayer capacitor
JP6958429B2 (en) Multilayer capacitor
JP7192207B2 (en) electronic components
KR102584978B1 (en) Multilayered capacitor and board for mounting the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200707