JP6958429B2 - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- JP6958429B2 JP6958429B2 JP2018035284A JP2018035284A JP6958429B2 JP 6958429 B2 JP6958429 B2 JP 6958429B2 JP 2018035284 A JP2018035284 A JP 2018035284A JP 2018035284 A JP2018035284 A JP 2018035284A JP 6958429 B2 JP6958429 B2 JP 6958429B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode
- multilayer capacitor
- internal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層コンデンサに関する。 The present invention relates to a multilayer capacitor.
従来の積層コンデンサとして、例えば、特許文献1に記載されているものが知られている。特許文献1に記載の積層コンデンサは、複数の誘電体層が積層された素体と、素体の外表面に配置された、第一及び第二端子電極並びに第一及び第二外部接続導体と、第一外部接続導体に接続されている第一内部電極と、第二外部接続導体に接続されている第二内部電極と、を有する静電容量部と、第一端子電極と第一外部接続導体とに接続されている第一内部接続導体と、第二端子電極と第二外部接続導体とに接続されている第二内部接続導体と、複数の誘電体層の積層方向において第一内部接続導体と第二内部接続導体との間に位置し且つ第一外部接続導体又は第二外部接続導体に接続されている第三内部電極と、をそれぞれ有すると共に、積層方向において静電容量部を間に挟むように互いに離れて配置された複数の等価直列抵抗制御部と、を備えている。
As a conventional multilayer capacitor, for example, the one described in
本発明の一側面は、等価直列抵抗が制御可能であると共に、信頼性の向上を図れる積層コンデンサを提供することを目的とする。 One aspect of the present invention is to provide a multilayer capacitor in which the equivalent series resistance can be controlled and the reliability can be improved.
本発明の一側面に係る積層コンデンサは、複数の誘電体層が積層されて形成されている素体と、素体の外表面に配置されている一対の外部電極と、素体に配置されている一対の接続導体と、素体内に配置されている複数の内部電極と、を備え、複数の内部電極は、一方の外部電極と一方の接続導体とに接続されている第1内部電極と、他方の外部電極と他方の接続導体とに接続されている第2内部電極と、一方の接続導体に接続されている第3内部電極と、他方の接続導体に接続されている第4内部電極と、一対の外部電極及び一対の接続導体に接続されていない第5内部電極と、を含み、第3内部電極及び第4内部電極と第5内部電極とが、誘電体層の積層方向において対向して配置されていることによって、2つのコンデンサ成分が直列に接続された構成を有しており、第1内部電極と第4内部電極とが積層方向において対向して配置されていないと共に、第2内部電極と第3内部電極とが積層方向において対向して配置されていない。 The laminated capacitor according to one aspect of the present invention is arranged on the element body formed by laminating a plurality of dielectric layers, a pair of external electrodes arranged on the outer surface of the element body, and the element body. A pair of connecting conductors and a plurality of internal electrodes arranged in the body are provided, and the plurality of internal electrodes include a first internal electrode connected to one external electrode and one connecting conductor. A second internal electrode connected to the other external electrode and the other connecting conductor, a third internal electrode connected to one connecting conductor, and a fourth internal electrode connected to the other connecting conductor. , A pair of external electrodes and a fifth internal electrode not connected to the pair of connecting conductors, and the third internal electrode, the fourth internal electrode, and the fifth internal electrode face each other in the stacking direction of the dielectric layer. The two capacitor components are connected in series, and the first internal electrode and the fourth internal electrode are not arranged so as to face each other in the stacking direction, and the second internal electrode is arranged. The internal electrode and the third internal electrode are not arranged so as to face each other in the stacking direction.
本発明の一側面に係る積層コンデンサでは、第3内部電極及び第4内部電極と第5内部電極とが、誘電体層の積層方向において対向して配置されていることによって、2つのコンデンサ成分が直列に接続された構成を有している。また、第1内部電極と第4内部電極とが対向して配置されていないと共に、第2内部電極と第3内部電極とが対向して配置されていない。そのため、積層コンデンサでは、一方の極性と他方の極性との間の経路(最短経路)において、2つのコンデンサ成分が電気的に直列に接続されている構成とすることができる。この構成により、積層コンデンサでは、一方のコンデンサ成分に不具合が生じた場合であっても、他方のコンデンサ成分が正常に機能する。したがって、積層コンデンサでは、フェイルセーフの構造が採用されているため、信頼性の向上が図れる。積層コンデンサでは、第1内部電極及び第2内部電極は、等価直列抵抗(以下、ESR:Equivalent Series Resistance)を構成している。積層コンデンサでは、第1内部電極及び第2内部電極の構造及び/又は積層数を変えることにより、ESRを制御できる。 In the multilayer capacitor according to one aspect of the present invention, the third internal electrode, the fourth internal electrode, and the fifth internal electrode are arranged so as to face each other in the stacking direction of the dielectric layer, so that two capacitor components are formed. It has a configuration connected in series. Further, the first internal electrode and the fourth internal electrode are not arranged to face each other, and the second internal electrode and the third internal electrode are not arranged to face each other. Therefore, the multilayer capacitor can be configured such that two capacitor components are electrically connected in series in the path (shortest path) between one polarity and the other polarity. With this configuration, in a multilayer capacitor, even if one of the capacitor components has a problem, the other capacitor component functions normally. Therefore, since the multilayer capacitor adopts a fail-safe structure, reliability can be improved. In a multilayer capacitor, the first internal electrode and the second internal electrode form an equivalent series resistance (hereinafter, ESR: Equivalent Series Resistance). In a laminated capacitor, the ESR can be controlled by changing the structure and / or the number of laminated layers of the first internal electrode and the second internal electrode.
一実施形態においては、第1内部電極と第2内部電極とは、同一の誘電体層に配置されていてもよい。この構成では、2つのコンデンサ成分が直列に接続されている構成を実現しつつ、素体において誘電体層の積層数を少なくすることができる。したがって、積層コンデンサの低背化を図ることができる。 In one embodiment, the first internal electrode and the second internal electrode may be arranged in the same dielectric layer. In this configuration, the number of laminated dielectric layers in the element body can be reduced while realizing a configuration in which two capacitor components are connected in series. Therefore, the height of the multilayer capacitor can be reduced.
一実施形態においては、第1内部電極と第2内部電極とは、異なる誘電体層に配置されていてもよい。この構成では、第1内部電極及び第2内部電極のそれぞれにおいて、電極形状の設計の自由度が高まる。そのため、積層コンデンサでは、ESRを制御することができる。 In one embodiment, the first internal electrode and the second internal electrode may be arranged in different dielectric layers. In this configuration, the degree of freedom in designing the electrode shape is increased in each of the first internal electrode and the second internal electrode. Therefore, the ESR can be controlled by the multilayer capacitor.
一実施形態においては、第3内部電極と第4内部電極とは、積層方向において対向して配置されていなくてもよい。この構成では、一方の極性に接続される第3内部電極と他方の極性に接続される第4内部電極とが対向しないため、第3内部電極と第4内部電極とによるコンデンサ成分が形成されない。したがって、積層コンデンサでは、2つのコンデンサ成分が電気的に直列に接続される構造を確実に実現できる。 In one embodiment, the third internal electrode and the fourth internal electrode may not be arranged so as to face each other in the stacking direction. In this configuration, since the third internal electrode connected to one polarity and the fourth internal electrode connected to the other polarity do not face each other, the capacitor component formed by the third internal electrode and the fourth internal electrode is not formed. Therefore, in a multilayer capacitor, it is possible to reliably realize a structure in which two capacitor components are electrically connected in series.
一実施形態においては、第1内部電極と第2内部電極とは、積層方向において対向して配置されていなくてもよい。この構成では、一方の極性に接続される第1内部電極と他方の極性に接続される第2内部電極とが対向しないため、第1内部電極と第2内部電極によるコンデンサ成分が形成されない。したがって、積層コンデンサでは、2つのコンデンサ成分が電気的に直列に接続される構造を確実に実現できる。 In one embodiment, the first internal electrode and the second internal electrode may not be arranged so as to face each other in the stacking direction. In this configuration, since the first internal electrode connected to one polarity and the second internal electrode connected to the other polarity do not face each other, the capacitor component by the first internal electrode and the second internal electrode is not formed. Therefore, in a multilayer capacitor, it is possible to reliably realize a structure in which two capacitor components are electrically connected in series.
本発明の一側面によれば、ESRが制御可能であると共に、信頼性の向上を図れる。 According to one aspect of the present invention, the ESR can be controlled and the reliability can be improved.
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same or equivalent elements are designated by the same reference numerals, and duplicate description will be omitted.
[第1実施形態]
図1に示されるように、第1実施形態に係る積層コンデンサ1は、素体2と、素体2の外表面に配置されている第1外部電極3、第2外部電極4と、素体2の外表面に配置されている第1接続導体5及び第2接続導体6と、を備えている。
[First Embodiment]
As shown in FIG. 1, the
素体2は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体2は、その外表面として、互いに対向している一対の端面2a,2bと、互いに対向している一対の主面2c,2dと、互いに対向している一対の側面2e,2fと、を有している。一対の主面2c,2dが対向している対向方向が第1方向D1である。一対の端面2a,2bが対向している対向方向が第2方向D2である。一対の側面2e,2fが対向している対向方向が第3方向D3である。本実施形態では、第1方向D1は、素体2の高さ方向である。第2方向D2は、素体2の長手方向であり、第1方向D1と直交している。第3方向D3は、素体2の幅方向であり、第1方向D1と第2方向D2とに直交している。
The
一対の端面2a,2bは、一対の主面2c,2dの間を連結するように第1方向D1に延びている。一対の端面2a,2bは、第3方向D3(一対の主面2c,2dの短辺方向)にも延びている。一対の側面2e,2fは、一対の主面2c,2dの間を連結するように第1方向D1に延びている。一対の側面2e,2fは、第2方向D2(一対の端面2a,2bの長辺方向)にも延びている。本実施形態では、主面2dは、積層コンデンサ1を他の電子機器(例えば、回路基板、又は、電子部品など)に実装する際、他の電子機器と対向する実装面として規定される。
The pair of end faces 2a and 2b extend in the first direction D1 so as to connect between the pair of
図2に示されるように、素体2は、一対の主面2c,2dが対向している方向に複数の誘電体層7が積層されて構成されている。素体2では、複数の誘電体層7の積層方向(以下、単に「積層方向」と称する。)が第1方向D1と一致する。各誘電体層7は、例えば誘電体材料(BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系などの誘電体セラミック)を含むセラミックグリーンシートの焼結体から構成される。実際の素体2では、各誘電体層7は、各誘電体層7の間の境界が視認できない程度に一体化されている。
As shown in FIG. 2, the
積層コンデンサ1は、素体2内に配置されている内部導体として、第1内部電極10と、第2内部電極12と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
The
第1内部電極10、第2内部電極12、第3内部電極14、第4内部電極16及び第5内部電極18は、積層型の電気素子の内部電極として通常用いられる導電性材料(例えば、Ni又はCuなど)からなる。第1内部電極10、第2内部電極12、第3内部電極14、第4内部電極16及び第5内部電極18は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
The first
第1内部電極10と、第2内部電極12と、第3内部電極14及び第4内部電極16と、第5内部電極18とは、素体2の第1方向D1において異なる位置(層)に配置されている。第3内部電極14と第4内部電極16とは、素体2内において、同じ位置(層)に配置されている。
The first
図3(a)に示されるように、第1内部電極10は、主電極部10aと、第1接続部10bと、第2接続部10cと、第3接続部10dと、を有している。主電極部10aは、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。第1接続部10bは、第3方向D3が長辺方向であると共に第2方向D2が短辺方向である矩形形状を呈している。第1接続部10bは、一方の端面2aに露出している。第2接続部10cは、主電極部10aの一辺(一方の長辺)から延び、一方の側面2eに露出している。第3接続部10dは、主電極部10aの一辺(一方の短辺)と第1接続部10bの一辺(一方の長辺)とを接続している。第1内部電極10は、一方の端面2aに露出した第1接続部10bが第1外部電極3に接合されていると共に、一方の側面2eに露出した第2接続部10cが第1接続導体5に接合されている。第1内部電極は、第1外部電極3及び第1接続導体5に電気的に接続されている。
As shown in FIG. 3A, the first
図3(b)に示されるように、第2内部電極12は、主電極部12aと、第1接続部12bと、第2接続部12cと、第3接続部12dと、を有している。主電極部12aは、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。第1接続部12bは、第3方向D3が長辺方向であると共に第2方向D2が短辺方向である矩形形状を呈している。第1接続部12bは、他方の端面2bに露出している。第2接続部12cは、主電極部12aの一辺(一方の長辺)から延び、他方の側面2fに露出している。第3接続部12dは、主電極部12aの一辺(一方の短辺)と第1接続部12bの一辺(一方の長辺)とを接続している。第2内部電極12は、他方の端面2bに露出した第1接続部12bが第2外部電極4に接合されていると共に、他方の側面2fに露出した第2接続部12cが第2接続導体6に接合されている。第2内部電極12は、第2外部電極4及び第2接続導体6に電気的に接続されている。
As shown in FIG. 3B, the second
図4(a)に示されるように、第3内部電極14は、主電極部14aと、接続部14bと、を有している。主電極部14aは、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。接続部14bは、主電極部14aの一辺(一方の長辺)から延び、一方の側面2eに露出している。第3内部電極14は、一方の側面2eに露出した接続部14bが第1接続導体5に接合されている。第3内部電極14は、第1接続導体5に電気的に接続されている。
As shown in FIG. 4A, the third
第4内部電極16は、主電極部16aと、接続部16bと、を有している。主電極部16aは、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。接続部16bは、主電極部16aの一辺(一方の長辺)から延び、他方の側面2fに露出している。第4内部電極16は、他方の側面2fに露出した接続部16bが第2接続導体6に接合されている。第4内部電極16は、第2接続導体6に電気的に接続されている。第3内部電極14と第4内部電極16とは、同一の誘電体層7において、第3方向D3で所定の間隔をあけて配置されている。
The fourth
第5内部電極18は、第2方向D2が長辺方向であると共に第3方向D3が短辺方向である矩形形状を呈している。第5内部電極18は、第1外部電極3、第2外部電極4、第1接続導体5及び第2接続導体6のいずれにも接合されていない。
The fifth
図1に示されるように、第1外部電極3は、一方の端面2a側に配置されている。本実施形態では、第1外部電極3は、1つの端面2a、一対の主面2c,2d、及び一対の側面2e,2fの五面に形成されている。第1外部電極3は、第1内部電極10に接合されており、第1内部電極10に電気的に接続されている。
As shown in FIG. 1, the first
第2外部電極4は、他方の端面2b側に配置されている。本実施形態では、第2外部電極4は、1つの端面2b、一対の主面2c,2d、及び一対の側面2e,2fの五面に形成されている。第2外部電極4は、第2内部電極12に接合されており、第2内部電極12に電気的に接続されている。
The second external electrode 4 is arranged on the
第1接続導体5は、一方の側面2e側において、第2方向D2での中央部分に配置されている。本実施形態では、第1接続導体5は、一対の主面2c,2d及び一つの側面2eの三面に形成されている。第1接続導体5は、第1内部電極10及び第3内部電極14に接合されており、第1内部電極10及び第3内部電極14に電気的に接続されている。すなわち、第1内部電極10及び第3内部電極14とは、第1接続導体5を介して電気的に接続されている。
The first connecting
第2接続導体6は、他方の側面2f側において、第2方向D2での中央部分に配置されている。第2接続導体6は、一対の主面2c,2d及び一つの側面2fの三面に形成されている。第2接続導体6は、第2内部電極12及び第4内部電極16に接合されており、第2内部電極12及び第4内部電極16に電気的に接続されている。すなわち、第2内部電極12と第4内部電極16とは、第2接続導体6を介して電気的に接続されている。
The second connecting
第1外部電極3、第2外部電極4、第1接続導体5及び第2接続導体6は、導電材(例えば、Ag又はPdなど)を含んでいる。第1外部電極3、第2外部電極4、第1接続導体5及び第2接続導体6は、導電性材料(例えば、Ag粉末又はPd粉末など)を含む導電性ペーストの焼結体として構成される。第1外部電極3、第2外部電極4、第1接続導体5及び第2接続導体6の表面にはめっき層が形成されている。めっき層は、例えば電気めっきにより形成される。めっき層は、Cuめっき層、Niめっき層、及びSnめっき層からなる層構造、又は、Niめっき層及びSnめっき層からなる層構造などを有する。
The first
本実施形態では、第1内部電極10は、素体2の第1方向D1において、一方の主面2c側に配置されている。第2内部電極12は、素体2の第1方向D1において、他方の主面2d側に配置されている。第3内部電極14、第4内部電極16及び第5内部電極18は、第1内部電極10と第2内部電極12との間に配置されている。第3内部電極14及び第4内部電極16は、第5内部電極18の間に配置されている。すなわち、素体2内においては、一方の主面2c側から他方の主面2d側に向かって、第1内部電極10、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18及び第2内部電極12の順番で配置されている。
In the present embodiment, the first
積層コンデンサ1では、第3内部電極14及び第4内部電極16と第5内部電極18とは、誘電体層7を介して対向して配置されている。第1内部電極10の主電極部10aと第5内部電極18とは、誘電体層7を介して対向して配置されている。第2内部電極12の主電極部12aと第5内部電極18とは、誘電体層7を介して対向して配置されている。
In the
積層コンデンサ1では、第1内部電極10と第4内部電極16とは、第1方向D1(積層方向)において対向して配置されていない。すなわち、一方の極性に電気的に接続される第1内部電極10と、他方の極性に電気的に接続される第4内部電極16とが、第1方向D1から見て重なっていない。積層コンデンサ1では、第2内部電極12と第3内部電極14とは、第1方向D1において対向して配置されていない。すなわち、他方の極性に電気的に接続される第2内部電極12と、一方の極性に電気的に接続される第3内部電極14とが、第1方向D1から見て重なっていない。
In the
積層コンデンサ1では、第1内部電極10と第3内部電極14とは、第1方向D1において対向して配置されている。具体的には、第1内部電極10の主電極部10aと第3内部電極14の主電極部14aとが対向している。すなわち、一方の極性に電気的に接続される第1内部電極10と、一方の極性に電気的に接続される第3内部電極14とが、第1方向D1から見て重なっている。積層コンデンサ1では、第2内部電極12と第4内部電極16と、第1方向D1において対向して配置されている。具体的には、第2内部電極12の主電極部12aと第4内部電極16の主電極部16aとが対向している。すなわち、他方の極性に電気的に接続される第2内部電極12と、他方の極性に電気的に接続される第4内部電極16とが、第1方向D1から見て重なっている。
In the
積層コンデンサ1では、第3内部電極14と第5内部電極18とにより、コンデンサ成分が形成されており、第4内部電極16と第5内部電極18とにより、コンデンサ成分が形成されている。本実施形態では、第1内部電極10と第5内部電極18とにより、実質的にコンデンサ成分が形成されており、第2内部電極12と第5内部電極18とにより、実質的にコンデンサ成分が形成されている。第1内部電極10及び第2内部電極12は、ESR(等価直列抵抗:Equivalent Series Resistance)制御部として機能する。
In the
図1に示されるように、積層コンデンサ1の実装構造100では、積層コンデンサ1は、主面2dを実装面として電子機器に実装する。素体2の主面2dが回路基板Sと対向するように積層コンデンサ1を実装する場合、第1外部電極3及び第2外部電極4を、回路基板S上に配置されたランド電極L1,L2に接続する。具体的には、第1外部電極3は、ランド電極L1に接続され、第2外部電極4は、ランド電極L2に接続される。第1接続導体5及び第2接続導体6は、回路基板S上に配置されたランド電極には接続されない。
As shown in FIG. 1, in the mounting
ランド電極L1,L2は、回路基板Sに形成された配線に接続されている。具体的には、ランド電極L1は、一方の極性(例えば正極)に接続された配線と電気的に接続されている。ランド電極L2は、他方の極性(例えば負極)に接続された配線と電気的に接続されている。実装構造100では、第1外部電極3及び第2外部電極4のみが配線と電気的に接続されることとなり、第1接続導体5及び第2接続導体6は配線と電気的に接続されていない。第1接続導体5及び第2接続導体6は、配線と電気的に絶縁されているランド電極であれば、当該ランド電極に接続されていてもよい。
The land electrodes L1 and L2 are connected to the wiring formed on the circuit board S. Specifically, the land electrode L1 is electrically connected to a wiring connected to one polarity (for example, a positive electrode). The land electrode L2 is electrically connected to a wiring connected to the other polarity (for example, the negative electrode). In the mounting
回路基板Sに実装された積層コンデンサ1では、図5に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。なお、図5では、「黒丸」は一方の極性(例えば「正極」)に接続されることを示し、「白丸」は他方の極性(例えば「負極」)に接続されることを示している。
As shown in FIG. 5, the
以上説明したように、本実施形態に係る積層コンデンサ1では、第3内部電極14及び第4内部電極16と第5内部電極18とが、第1方向D1(積層方向)において対向して配置されていることによって、2つのコンデンサ成分が直列に接続された構成を有している。また、積層コンデンサ1では、第1内部電極10と第4内部電極16とが対向して配置されていないと共に、第2内部電極12と第3内部電極14とが対向して配置されていない。そのため、積層コンデンサ1では、一方の極性と他方の極性との間の経路(最短経路)において、2つのコンデンサ成分が電気的に直列に接続されている構成とすることができる。この構成により、積層コンデンサ1では、一方のコンデンサ成分に不具合が生じた場合であっても、他方のコンデンサ成分が正常に機能する。したがって、積層コンデンサ1では、フェイルセーフの構造が採用されているため、信頼性の向上が図れる。
As described above, in the
本実施形態に係る積層コンデンサ1では、第1内部電極10及び第2内部電極12は、ESRを構成している。積層コンデンサ1では、第1内部電極10及び第2内部電極12の構造及び/又は積層数を変えることにより、ESRを制御できる。
In the
本実施形態に係る積層コンデンサ1では、第1内部電極10と第2内部電極12とは、異なる誘電体層7に配置されている。この構成では、第1内部電極10及び第2内部電極12のそれぞれにおいて、電極形状の設計の自由度が高まる。そのため、積層コンデンサ1では、ESRを制御することができる。
In the
本実施形態に係る積層コンデンサ1では、第3内部電極14と第4内部電極16とは、第1方向D1において対向して配置されていない。この構成では、一方の極性に接続される第3内部電極14と他方の極性に接続される第4内部電極16とが対向しないため、第3内部電極14と第4内部電極16とによるコンデンサ成分が形成されない。したがって、積層コンデンサ1では、2つのコンデンサ成分が電気的に直列に接続される構造を確実に実現できる。
In the
本実施形態に係る積層コンデンサ1では、第1内部電極10と第2内部電極12とは、第1方向D1において対向して配置されていない。この構成では、一方の極性に接続される第1内部電極10と他方の極性に接続される第2内部電極12とが対向しないため、第1内部電極10と第2内部電極12とによるコンデンサ成分が形成されない。したがって、積層コンデンサ1では、2つのコンデンサ成分が電気的に直列に接続される構造を確実に実現できる。
In the
[第2実施形態]
続いて、第2実施形態について説明する。図6に示されるように、第2実施形態に係る積層コンデンサ1Aは、素体2A内に配置されている内部導体として、第1内部電極10と、第2内部電極12と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
[Second Embodiment]
Subsequently, the second embodiment will be described. As shown in FIG. 6, the
積層コンデンサ1Aでは、一方の主面2cから他方の主面2dに向かって、第3内部電極14及び第4内部電極16、第5内部電極18、第1内部電極10、第5内部電極18、第2内部電極12、第5内部電極18、及び、第3内部電極14及び第4内部電極16の順番で配置されている。
In the
積層コンデンサ1Aでは、図7に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。
As shown in FIG. 7, the
以上説明したように、本実施形態に係る積層コンデンサ1Aにおいても、ESRが制御可能であると共に、信頼性の向上を図れる。
As described above, the
[第3実施形態]
続いて、第3実施形態について説明する。図8に示されるように、第3実施形態に係る積層コンデンサ1Bは、素体2B内に配置されている内部導体として、第1内部電極10と、第2内部電極12と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
[Third Embodiment]
Subsequently, the third embodiment will be described. As shown in FIG. 8, the
積層コンデンサ1Bでは、一方の主面2cから他方の主面2dに向かって、第1内部電極10、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、及び、第2内部電極12の順番で配置されている。
In the
積層コンデンサ1Bでは、図9に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。
As shown in FIG. 9, the
以上説明したように、本実施形態に係る積層コンデンサ1Bにおいても、ESRが制御可能であると共に、信頼性の向上を図れる。
As described above, the
[第4実施形態]
続いて、第4実施形態について説明する。図10に示されるように、第4実施形態に係る積層コンデンサ1Cは、素体2C内に配置されている内部導体として、第1内部電極10と、第2内部電極12と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
[Fourth Embodiment]
Subsequently, the fourth embodiment will be described. As shown in FIG. 10, the
図10に示されるように、第1内部電極10と第2内部電極12とは、同一の誘電体層7に配置されている。積層コンデンサ1Cでは、一方の主面2cから他方の主面2dに向かって、第1内部電極10及び第2内部電極12、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、及び、第1内部電極10及び第2内部電極12の順番で配置されている。
As shown in FIG. 10, the first
積層コンデンサ1Cでは、図11に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。
As shown in FIG. 11, the
以上説明したように、本実施形態に係る積層コンデンサ1Cにおいても、ESRが制御可能であると共に、信頼性の向上を図れる。
As described above, the
本実施形態に係る積層コンデンサ1Cでは、第1内部電極10と第2内部電極12とは、同一の誘電体層7に配置されている。この構成では、2つのコンデンサ成分が直列に接続されている構成を実現しつつ、素体2において誘電体層7の積層数を少なくすることができる。したがって、積層コンデンサ1Cの低背化を図ることができる。
In the
[第5実施形態]
続いて、第5実施形態について説明する。図12に示されるように、積層コンデンサ1Dは、素体2D内に配置されている内部導体として、第1内部電極20と、第2内部電極22と、第3内部電極14と、第4内部電極16と、第5内部電極18と、を備えている。
[Fifth Embodiment]
Subsequently, the fifth embodiment will be described. As shown in FIG. 12, the
図13(a)に示されるように、第1内部電極20は、主電極部20aと、第1接続部20bと、第2接続部20cと、を有している。主電極部20aは、第2方向D2に延在する帯状の第1部分と、第1部分の端面2b側の端部から側面2e側に向かって第3方向D3に沿って延在する帯状の第2部分と、第2部分の側面2e側の端部から端面2a側に向かって第2方向D2に沿って延在する帯状の第3部分と、を有している。
As shown in FIG. 13A, the first
第1接続部20bは、主電極部20aの第1部分の端面2a側の端部から延び、一方の端面2aに露出している。第2接続部20cは、主電極部20aの第3部分から延び、一方の側面2eに露出している。第1内部電極20は、一方の端面2aに露出した第1接続部20bが第1外部電極3に接合されていると共に、一方の側面2eに露出した第2接続部20cが第1接続導体5に接合されている。第1内部電極20は、第1外部電極3及び第1接続導体5に電気的に接続されている。
The first connecting
図13(b)に示されるように、第2内部電極22は、主電極部22aと、第1接続部22bと、第2接続部22cと、を有している。主電極部22aは、第2方向D2に延在する帯状の第1部分と、第1部分の端面2a側の端部から側面2f側に向かって第3方向D3に沿って延在する帯状の第2部分と、第2部分の側面2f側の端部から端面2b側に向かって第2方向D2に沿って延在する帯状の第3部分と、を有している。
As shown in FIG. 13B, the second
第1接続部22bは、主電極部22aの第1部分の端面2b側の端部から延び、他方の端面2bに露出している。第2接続部22cは、主電極部22aの第3部分から延び、他方の側面2fに露出している。第2内部電極22は、他方の端面2bに露出した第1接続部22bが第2外部電極4に接合されていると共に、他方の側面2fに露出した第2接続部22cが第2接続導体6に接合されている。第2内部電極22は、第2外部電極4及び第2接続導体6に電気的に接続されている。
The first connecting
図12に示されるように、積層コンデンサ1Dでは、一方の主面2cから他方の主面2dに向かって、第1内部電極20、第1内部電極20、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、第3内部電極14及び第4内部電極16、第5内部電極18、及び、第2内部電極22の順番で配置されている。
As shown in FIG. 12, in the
積層コンデンサ1Dでは、図14に示されるように、2つのコンデンサ成分が電気的に直列に接続された構成を有している。具体的には、第3内部電極14と第5内部電極18とにより形成されるコンデンサ成分と、第4内部電極16と第5内部電極18とにより形成されるコンデンサ成分とが、電気的に直列に接続されている。
As shown in FIG. 14, the
以上説明したように、本実施形態に係る積層コンデンサ1Dにおいても、ESRが制御可能であると共に、信頼性の向上を図れる。
As described above, the
本実施形態に係る積層コンデンサ1Dでは、第1内部電極20は、帯状の3つの部分を有する主電極部20aを有しており、第2内部電極22は、帯状の3つの部分を有する主電極部22aを有している。この構成により、第1内部電極20及び第2内部電極22では、長さ(線路長)が確保されている。これにより、積層コンデンサ1Dでは、ESRを高くすることができる。このように、積層コンデンサ1Dでは、第1内部電極20と第2内部電極22とを異なる誘電体層7に配置することにより、電極形状の設計の自由度が高めることができ、ESRを制御することができる。
In the
ESRは、第1内部電極20及び第2内部電極22の形状、及び/又は、第1内部電極20及び第2内部電極22の積層数を変更することにより制御することができる。例えば、第1内部電極20及び第2内部電極22を細長くすることにより、ESRを大きくすることができる。また、第1内部電極20及び第2内部電極22の積層数を多くすることにより、ESRを小さくすることができる。
The ESR can be controlled by changing the shapes of the first
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the gist thereof.
上記実施形態では、第3内部電極14と第4内部電極16とが、同一の誘電体層7に配置されている形態を一例に説明した。しかし、第3内部電極14と第4内部電極16とは、異なる誘電体層7に配置されていてもよい。
In the above embodiment, a mode in which the third
上記実施形態において、第1内部電極10(20)、第2内部電極12(22)、第3内部電極14、第4内部電極16、及び、第5内部電極18の積層数及び形状は、設計に応じて適宜設定されればよい。第1内部電極10(20)及び/又は第2内部電極12(22)の積層数は、第3内部電極14、第4内部電極16及び第5内部電極18の積層数に対して少なくてもよい。この構成では、積層コンデンサの静電容量を大きくしつつ、ESRを大きく(制御)できる。
In the above embodiment, the number and shape of the first internal electrode 10 (20), the second internal electrode 12 (22), the third
上記実施形態では、第1外部電極3が、一方の端面2a、一対の主面2c,2dの一部、及び、一対の側面2e,2fの一部に配置されている形態を一例に説明した。しかし、第1外部電極3は、少なくとも端面2aに配置されていればよい。同様に、第2外部電極4は、少なくとも端面2bに配置されていればよい。
In the above embodiment, the embodiment in which the first
上記実施形態では、第1接続導体5及び第2接続導体6が、素体2の外表面に配置されている形態を一例に説明した。しかし、第1接続導体及び第2接続導体は、素体2内に配置されていてもよい。例えば、第1接続導体及び第2接続導体は、スルーホール導体等であってもよい。
In the above embodiment, a mode in which the first connecting
1,1A〜1D…積層コンデンサ、2,2A〜2D…素体、3…第1外部電極、4…第2外部電極、5…第1接続導体、6…第2接続導体、7…誘電体層、10,20…第1内部電極、12,22…第2内部電極、14…第3内部電極、16…第4内部電極、18…第5内部電極。 1,1A to 1D ... Multilayer capacitor, 2,2A to 2D ... Elementary body, 3 ... First external electrode, 4 ... Second external electrode, 5 ... First connecting conductor, 6 ... Second connecting conductor, 7 ... Dielectric Layers 10, 20 ... 1st internal electrode, 12, 22 ... 2nd internal electrode, 14 ... 3rd internal electrode, 16 ... 4th internal electrode, 18 ... 5th internal electrode.
Claims (5)
前記素体の外表面に配置されている一対の外部電極と、
前記素体に配置されている一対の接続導体と、
前記素体内に配置されている複数の内部電極と、を備え、
複数の前記内部電極は、
一方の前記外部電極と一方の前記接続導体とに接続されている第1内部電極と、
他方の前記外部電極と他方の前記接続導体とに接続されている第2内部電極と、
一方の前記接続導体に接続されている第3内部電極と、
他方の前記接続導体に接続されている第4内部電極と、
一対の前記外部電極及び一対の前記接続導体に接続されていない第5内部電極と、を含み、
前記第3内部電極及び前記第4内部電極と前記第5内部電極とが、前記誘電体層の積層方向において対向して配置されていることによって、2つのコンデンサ成分が直列に接続された構成を有しており、
前記第1内部電極と前記第4内部電極とが前記積層方向において対向して配置されていないと共に、前記第2内部電極と前記第3内部電極とが前記積層方向において対向して配置されていない、積層コンデンサ。 An element body formed by laminating a plurality of dielectric layers and
A pair of external electrodes arranged on the outer surface of the element body,
A pair of connecting conductors arranged on the element body and
With a plurality of internal electrodes arranged in the body,
The plurality of internal electrodes
A first internal electrode connected to one of the external electrodes and one of the connecting conductors,
A second internal electrode connected to the other external electrode and the other connecting conductor,
A third internal electrode connected to one of the connecting conductors,
With the fourth internal electrode connected to the other connecting conductor,
Includes a pair of external electrodes and a fifth internal electrode that is not connected to the pair of connecting conductors.
The third internal electrode, the fourth internal electrode, and the fifth internal electrode are arranged so as to face each other in the stacking direction of the dielectric layer, so that two capacitor components are connected in series. Have and
The first internal electrode and the fourth internal electrode are not arranged to face each other in the stacking direction, and the second internal electrode and the third internal electrode are not arranged to face each other in the stacking direction. , Multilayer capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018035284A JP6958429B2 (en) | 2018-02-28 | 2018-02-28 | Multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018035284A JP6958429B2 (en) | 2018-02-28 | 2018-02-28 | Multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019149530A JP2019149530A (en) | 2019-09-05 |
JP6958429B2 true JP6958429B2 (en) | 2021-11-02 |
Family
ID=67850807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018035284A Active JP6958429B2 (en) | 2018-02-28 | 2018-02-28 | Multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6958429B2 (en) |
-
2018
- 2018-02-28 JP JP2018035284A patent/JP6958429B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019149530A (en) | 2019-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6107080B2 (en) | Multilayer capacitor | |
JP6520398B2 (en) | Electronic parts | |
JP6446840B2 (en) | Capacitor module | |
CN108364785B (en) | Multilayer capacitor and electronic component device | |
US9916929B2 (en) | Electronic component | |
JP6867745B2 (en) | Multilayer capacitor and mounting structure of multilayer capacitor | |
JP2019083254A (en) | Electronic component | |
JP2016149484A (en) | Multilayer capacitor | |
JP5120426B2 (en) | Multilayer feedthrough capacitor and multilayer feedthrough capacitor mounting structure | |
JP2016076582A (en) | Ceramic electronic component | |
JP6136507B2 (en) | Multilayer capacitor array | |
JP6142650B2 (en) | Multilayer feedthrough capacitor | |
JP5861531B2 (en) | Multilayer capacitor | |
JP6958429B2 (en) | Multilayer capacitor | |
JP6662229B2 (en) | Multilayer feedthrough capacitors and electronic component devices | |
JP7000938B2 (en) | Mounting method for multilayer capacitors, electronic component devices and multilayer capacitors | |
JP6115276B2 (en) | Multilayer capacitor | |
JP2016149425A (en) | Stack penetration capacitor | |
JP6958168B2 (en) | Electronic components and electronic component equipment | |
JP2016152300A (en) | Capacitor module | |
JP6503758B2 (en) | Multilayer capacitor | |
JP2019062023A (en) | Electronic component device | |
CN109473280B (en) | Multilayer capacitor | |
JP7003496B2 (en) | Electronic component equipment | |
JP7003495B2 (en) | Multilayer capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201023 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6958429 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |