JP2017121014A - クロック選択回路及びこれを備えた電源装置 - Google Patents
クロック選択回路及びこれを備えた電源装置 Download PDFInfo
- Publication number
- JP2017121014A JP2017121014A JP2015257252A JP2015257252A JP2017121014A JP 2017121014 A JP2017121014 A JP 2017121014A JP 2015257252 A JP2015257252 A JP 2015257252A JP 2015257252 A JP2015257252 A JP 2015257252A JP 2017121014 A JP2017121014 A JP 2017121014A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- output
- selection circuit
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
Description
クロック選択回路400は、クロック切り替え回路1、メインクロック監視回路2、シフトレジスタ3を備えている。
Dフリップフロップ回路41及び42の各クロック端子Cには、第2クロックf2が供給される。
このように、従来のクロック選択回路400によれば、第1クロックf1及び第2クロックf2を選択的に出力することができる。
本実施形態のクロック選択回路100は、外部クロックSYNC(以下、「第1のクロック」とも呼ぶ)が入力される入力端子110と、クロック検出回路120と、内部クロックOSC(以下、「第2のクロック」とも呼ぶ)を出力する内部発振回路113と、スイッチ114と、クロック選択回路100の出力クロックCLKを出力する出力端子115と、ワンショット回路116と、OR回路117とを備えている。
クロック検出回路120は、Dフリップフロップ回路111及び112で構成されている。
Dフリップフロップ回路112は、入力端子CK2に内部クロックOSCを受け、出力端子Q2の信号をクロック検出回路120の検出信号DTとして出力する。
OR回路117は、ワンショット回路116の出力信号とスイッチ114の出力信号を入力として受け、出力端子115に出力クロックCLKを出力する。
まず、外部クロックSYNCが入力されている外部同期状態について説明する。
Dフリップフロップ回路111は、入力端子D1に0Vが入力され、入力端子CK1に内部クロックOSCが入力され、セット端子Sに外部クロックSYNCが入力されるため、出力端子Q1からHIGHレベルの信号を出力する。
時間t1に外部クロックSYNCの入力が停止され、その後に1回目の内部クロックOSCの立下がりエッジが発生すると、Dフリップフロップ回路111は、入力端子D1が0Vに接続され、セット端子SにLOWレベルが入力されているため、出力端子Q1からLOWレベルの信号を出力する。
また、ワンショット回路116は、検出信号DTの立下りエッジに反応してワンショットパルスを出力する。
このように、本実施形態によれば、従来技術と比べて、クロック抜けを低減することができる。
図3は、電源装置の一例として、スイッチングレギュレータ300に図1のクロック選択回路100を用いた場合の回路図である。
例えば、上記実施形態においては、スイッチ114の出力とワンショット回路116の出力とを合わせて出力クロックとして出力する回路としてOR回路117を用いているが、パルスの向き等に応じて、適宜変更可能である。
さらに、スイッチングレギュレータを電源装置の一例として説明したが、電源装置はスイッチングレギュレータに特に限定されるものではない。
110 外部クロック入力端子
111,112 Dフリップフロップ回路
113 内部発振回路
114 スイッチ
115 出力端子
116 ワンショット回路
117 OR回路
120 クロック検出回路
310 PWMコンパレータ
311 誤差増幅回路
312 出力制御回路
313 三角波生成回路
300 スイッチングレギュレータ
Claims (4)
- 第1のクロックを検出して検出信号を出力するクロック検出回路と、
前記検出信号が第1のレベルのときは前記第1のクロックを出力し、前記検出信号が第1のレベルと異なる第2のレベルのときは第2のクロックを出力するスイッチと、
前記検出信号が前記第1のレベルから前記第2のレベルに切り替わったことに応答してワンショットパルスを出力するワンショット回路とを備え、
前記スイッチの出力と前記ワンショット回路の出力とを合わせて出力クロックとして出力することを特徴とするクロック選択回路。 - 前記クロック検出回路は、前記第1のクロックが入力されるセット端子を有する第1のDフリップフロップ回路と、前記第1のDフリップフロップ回路の出力が入力端子に入力される第2のDフリップフロップ回路とを有し、
前記第1及び第2のDフリップフロップ回路の各クロック端子に前記第2のクロックが入力され、
前記第2のDフリップフロップ回路の出力が前記検出信号であることを特徴とする請求項1に記載のクロック選択回路。 - 内部クロックを発生する内部発振回路をさらに備え、
前記第1のクロックは、前記クロック選択回路の外部から供給されるクロックであり、
前記第2のクロックは、前記内部クロックであることを特徴とする請求項1又は2に記載のクロック選択回路。 - 請求項1乃至3のいずれか一項に記載のクロック選択回路を備えることを特徴とする電源装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015257252A JP2017121014A (ja) | 2015-12-28 | 2015-12-28 | クロック選択回路及びこれを備えた電源装置 |
TW105141011A TW201724753A (zh) | 2015-12-28 | 2016-12-12 | 時脈選擇電路及具備其的電源裝置 |
US15/385,186 US9887693B2 (en) | 2015-12-28 | 2016-12-20 | Clock selection circuit and power supply device equipped with the same |
CN201611197484.9A CN107024961A (zh) | 2015-12-28 | 2016-12-22 | 时钟选择电路以及具有该时钟选择电路的电源装置 |
KR1020160179762A KR20170077825A (ko) | 2015-12-28 | 2016-12-27 | 클록 선택 회로 및 이것을 구비한 전원 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015257252A JP2017121014A (ja) | 2015-12-28 | 2015-12-28 | クロック選択回路及びこれを備えた電源装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017121014A true JP2017121014A (ja) | 2017-07-06 |
Family
ID=59086863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015257252A Pending JP2017121014A (ja) | 2015-12-28 | 2015-12-28 | クロック選択回路及びこれを備えた電源装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9887693B2 (ja) |
JP (1) | JP2017121014A (ja) |
KR (1) | KR20170077825A (ja) |
CN (1) | CN107024961A (ja) |
TW (1) | TW201724753A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109254522B (zh) * | 2018-09-26 | 2020-09-01 | 上海星秒光电科技有限公司 | 时钟切换装置、方法及时间测量设备、方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05165543A (ja) | 1991-12-11 | 1993-07-02 | Mitsubishi Electric Corp | クロック補償回路を備えた半導体集積回路 |
JPH07225631A (ja) * | 1994-02-15 | 1995-08-22 | Hitachi Ltd | クロック切替方法とその回路 |
JP4671549B2 (ja) * | 2001-07-09 | 2011-04-20 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ発振切り替え回路 |
JP2009213228A (ja) * | 2008-03-03 | 2009-09-17 | Nec Electronics Corp | Dcコンバータ |
US8212601B2 (en) * | 2010-10-29 | 2012-07-03 | Netgear, Inc. | Method and apparatus for providing system clock failover |
CN103647530A (zh) * | 2013-11-28 | 2014-03-19 | 苏州贝克微电子有限公司 | 一种时钟选择电路 |
-
2015
- 2015-12-28 JP JP2015257252A patent/JP2017121014A/ja active Pending
-
2016
- 2016-12-12 TW TW105141011A patent/TW201724753A/zh unknown
- 2016-12-20 US US15/385,186 patent/US9887693B2/en active Active
- 2016-12-22 CN CN201611197484.9A patent/CN107024961A/zh not_active Withdrawn
- 2016-12-27 KR KR1020160179762A patent/KR20170077825A/ko unknown
Also Published As
Publication number | Publication date |
---|---|
TW201724753A (zh) | 2017-07-01 |
KR20170077825A (ko) | 2017-07-06 |
US20170187362A1 (en) | 2017-06-29 |
CN107024961A (zh) | 2017-08-08 |
US9887693B2 (en) | 2018-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160231763A1 (en) | Voltage conversion apparatus and power-on reset circuit and control method thereof | |
CN103620961A (zh) | 用于校正占空比的装置 | |
US9184738B2 (en) | PWM (pulse width modulation) signal outputting circuit and method of controlling output of PMW signal | |
US8847639B1 (en) | Waveform generator | |
KR100829453B1 (ko) | Dll 회로의 기준 클럭 생성 장치 및 방법 | |
KR100925393B1 (ko) | 반도체 메모리 장치의 도메인 크로싱 회로 | |
JP2017121014A (ja) | クロック選択回路及びこれを備えた電源装置 | |
JP3821825B2 (ja) | タイミング発生回路 | |
US10305625B2 (en) | Data recovery circuit | |
US9985617B2 (en) | Circuit for generating at least two rectangular signals with adjustable phase shift and use of said circuit | |
JP2014090381A (ja) | デューティ補正回路 | |
US9660615B2 (en) | Flip-flop devices with clock sharing | |
JP6213381B2 (ja) | スイッチング電源装置 | |
TWI552528B (zh) | 時脈產生裝置 | |
JP2017041951A (ja) | モータ駆動制御装置 | |
CN108964634B (zh) | 数据还原电路 | |
US8841939B2 (en) | Switching control circuit and switching device | |
US8581642B2 (en) | Data transfer circuit | |
JP6291181B2 (ja) | 発振器 | |
JP6254465B2 (ja) | 分周クロック生成回路 | |
JP2015162866A (ja) | クロック遅延生成回路 | |
JP2008196917A (ja) | 非同期式カウンタ回路 | |
JP2009017151A (ja) | 遅延回路およびそれを用いた信号発生回路 | |
CN110784176A (zh) | 振荡器装置 | |
JP2005198272A (ja) | 出力信号を安定して生成する同期化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190702 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20191224 |