JP2017117824A - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
JP2017117824A
JP2017117824A JP2015248387A JP2015248387A JP2017117824A JP 2017117824 A JP2017117824 A JP 2017117824A JP 2015248387 A JP2015248387 A JP 2015248387A JP 2015248387 A JP2015248387 A JP 2015248387A JP 2017117824 A JP2017117824 A JP 2017117824A
Authority
JP
Japan
Prior art keywords
pad
solder
heat spreader
control device
electronic control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015248387A
Other languages
English (en)
Other versions
JP6487315B2 (ja
Inventor
幸輔 高瀬
Kosuke Takase
幸輔 高瀬
勇 本田
Isamu Honda
勇 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2015248387A priority Critical patent/JP6487315B2/ja
Publication of JP2017117824A publication Critical patent/JP2017117824A/ja
Application granted granted Critical
Publication of JP6487315B2 publication Critical patent/JP6487315B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ヒートスプレッダと異なる電位のビアにはんだが付着して電気的にショートすることを防止することができる電子制御装置を提供する。【解決手段】電子部品2は、ヒートスプレッダ2a及びリード端子2bを有する。基板1は、ヒートスプレッダ2aに対向する放熱パッド100、リード端子2bに対向するリードパッド101、放熱パッド100とリードパッド101の間に配置され、ヒートスプレッダ2aと異なる電位のビア5を有する。ソルダレジスト4は、放熱パッド100上にソルダレジスト開口部7を有する。はんだ3aは、ヒートスプレッダ2aと放熱パッド100を接合する。ソルダレジスト開口部7は、ヒートスプレッダ2aを放熱パッド100に投影して得られる投影領域の内部に配置される。はんだ3aは、放熱パッド100からヒートスプレッダ2aへ向かって裾広がり形状になっている。【選択図】図3

Description

本発明は、電子制御装置に関する。
近年、電子制御装置の実装構造は、基板の小型化や、高機能化による電子部品点数増加により、高密度化している。したがって、基板上に導体を配線するスペースが減少するため、基板の層間を電気的に接続するビアにより、基板表層から内層にパターン配線することで基板の配線効率を高めることが従来から行われている。この層間を接続するためのビアは、電子部品の間隔が狭く、電子部品間に配置することが困難な場合は、電子部品直下のパッド間に配置する場合がある。
特に、ビアを電子部品直下のパッド間に配置するとともに、ヒートスプレッダを底面に有する電子部品をはんだでパッドに接合する場合、電子部品直下のビア孔内にはんだが付着し、電気的にショートする懸念がある。
ビア孔内にはんだが付着しないようにするには、例えば、以下のような技術が開示されている(例えば、特許文献1〜3参照)。特許文献1には、基板製造時にあらかじめビア孔内に導電部材や絶縁部材を充填し、ビア孔内へのはんだ付着によるショート不良を防止する回路基板の構造が開示されている。
また、特許文献2には、従来から基板に電子部品を実装する工程で使用している製造情報の印字するためのインクや、部品仮止めのための接着剤をビア孔内にも充填し、その後、電子部品を実装することで、ビア孔内へのはんだ付着によるショート不良を防止する回路基板の実装方法が開示されている。
さらに、特許文献3には、ビアの開口部をレジストで囲むようにするとともに、電子部品の放熱部(ヒートスプレッダ)のはんだ塗布領域を放熱部の基板への投影範囲より大きくすることで、溶融したはんだをはんだ量の多いところから少ない領域に流出させることによって、はんだが逃げやすくなり、ビア内へはんだが流れ込むのを防止する実装構造が開示されている。
特開平11−17299号公報 特開2010−10498号公報 特開2013−171963号公報
しかしながら、特許文献1に示す構造は以下の課題がある。すなわち、基板のビア孔形成後に、ビア孔内に導電性部材や絶縁部材を充填することは、通常の基板製造工程に対し、別の製造工程が追加となるため基板のコストアップとなる。
また、特許文献2に示す実装方法は、以下の課題がある。すなわち、電子部品の実装工程で、ビア孔内にインクや、接着剤を充填する場合、小径のビア孔内に完全に充填することは難しいため、樹脂の未充填箇所やボイドができやすい。こういった、未充填やボイド箇所には、熱ストレスのかかる環境下では高い熱応力が発生し、最悪の場合、ビアが断線する可能性がある。
さらに、特許文献3に示す実装構造は、以下の課題がある。すなわち、本発明は放熱部の直下にある放熱部(ヒートスプレッダ)と同じ電位のビアを対象としており、放熱部とは電位が異なる放熱部の外に配置されるビアには対しては、逆に、はんだが付着しやすくなってしまう。
本発明の目的は、ヒートスプレッダと異なる電位のビアにはんだが付着して電気的にショートすることを防止することができる電子制御装置を提供することにある。
上記目的を達成するために、本発明は、ヒートスプレッダ及び端子を有する電子部品と、前記ヒートスプレッダに対向する第1パッド、前記端子に対向する第2パッド、及び前記第1パッドと前記第2パッドの間に配置され、前記ヒートスプレッダと異なる電位の第1ビアを有する基板と、前記第1パッド上に開口部を有するソルダレジストと、前記ヒートスプレッダと前記第1パッドを接合するはんだと、を備え、前記開口部は、前記ヒートスプレッダを前記第1パッドに投影して得られる領域を示す投影領域の内部に配置され、前記はんだは、前記第1パッドから前記ヒートスプレッダへ向かって裾広がり形状になっている。
本発明によれば、ヒートスプレッダと異なる電位のビアにはんだが付着して電気的にショートすることを防止することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
比較例としての電子部品実装後の一部断面図であって、図2のA-A線の断面図である。 比較例としての電子制御装置のパッド構造の一部を示す図である(電子部品搭載無し)。 本実施形態に係る電子制御装置の第1の実施形態の実装構造を示す一部断面図であって、図4のB-B線の断面図である。 本実施形態に係る電子制御装置の第1の実施形態の基板のパッド構造の一部を示す図である(電子部品搭載無し)。 電子部品のヒートスプレッダのはんだ接続部の形状の一例を示す一部断面図である。 電子部品のヒートスプレッダのはんだ接続部の形状の他の一例を示す一部断面図である。 本実施形態に係る電子制御装置の第2の実施形態の基板のパッド構造の一部を示す図である(電子部品搭載無し)。 本実施形態に係る電子制御装置の第2の実施形態の実装構造を示す一部断面図であって、図7のC-C線の沿う断面図である。 本実施形態に係る電子制御装置の第2の実施形態の放熱構造を示す一部断面図であって、図7のC-C線の沿う断面図である。
以下、図面を用いて、本発明の第1〜第2の実施形態による電子制御装置の構成及び作用効果について説明する。なお、各図において、同一符号は同一部分を示す。
(比較例)
最初に、図1〜図2を用いて、比較例としての電子制御装置の構成を説明する。図1は比較例としての電子部品実装後の一部断面図であって、図2のA-A線の断面図である。図2は比較例としての電子制御装置のパッド構造の一部を示す図である。
基板1上には、電子部品2のヒートスプレッダ2aを搭載する放熱パッド100と、電子部品2のリード端子2bを搭載するリードパッド101がある。放熱パッド100とリードパッド101の間には、ビア5が配置されており、このビア5はリードパッド101から配線された導体パターン6に接続され、内層へと導体パターンが接続されている。
このビア5はヒートスプレッダ2aの電位とは異なるために、はんだ3aがビア5に付着して電気的にショートしないように、一定間隔離れた位置に配置されている。このように、パッド間にビア5を配置することで、表層の部品外形領域(図2参照)の外に導体パターンが出ることなく、内層を利用して配線することができる。そのため、部品密度が高く部品間隔が狭い場合に、このような手法が用いられる。
ヒートスプレッダ2a部のはんだ3aは、リード端子2b部のはんだ3bと比較し、はんだ量が多いため、はんだ印刷後の部品リフロー時に、ビア5の穴内にはんだ3が付着する場合があり、電気的にショートするおそれがある。また、部品実装時の部品ずれや、部品マウント時の荷重により、はんだが押し出され、はんだリフロー時にビア内に付着するおそれもある。
図1のようにビア5のパターン上には、はんだ3が付かないようソルダレジスト4が塗布されているが、ビア5の孔内にはソルダレジスト4が塗布されていない。これは、ビア5の孔内をソルダレジスト4で塞いでしまうと、基板製造時の洗浄液がビア5の孔内部に残差として残りやすくなり、基板におけるマイグレーションの要因となるためである。
(第1の実施形態)
次に、第1の実施形態の電子制御装置の実装構造を図3から図6に基づいて説明する。
基板1は、プリント配線板であり、4層で構成される銅張り積層板である。電子部品2はヒートスプレッダ2a付きのSOP(Small Outline package)パッケージであり、基板1と電気的に接続するためのリード端子2bが8端子ある。
換言すれば、基板1は、多層基板であり、電子部品2は、ヒートスプレッダ2a及びリード端子2b(端子)を有する。
基板1には電子部品2を搭載するため、ヒートスプレッダ2aに対応(対向)する位置に放熱パッド100が、リード端子2bに対応(対向)する位置にリードパッド101があり、電子部品2とはんだ3で接合している。基板1上には、はんだ付着を防止するためのソルダレジスト4が塗布されている。
換言すれば、基板1は、図3に示すように、ヒートスプレッダ2aに対向する放熱パッド100(第1パッド)、リード端子2b(端子)に対向するリードパッド101(第2パッド)を有する。本実施形態では、基板1は、放熱パッド100とリードパッド101の間に配置され、ヒートスプレッダ2aと異なる電位のビア5(第1ビア)をさらに有する。なお、ビア5は、基板1の層間を接続するビアである。
放熱パッド100にはソルダレジスト4が、放熱パッド100上の全周にわたってオーバーレジストになるよう塗布されている。したがって、放熱パッド100上のはんだ3が付着するソルダレジスト開口部7は、電子部品2のヒートスプレッダ2aの外形形状より小さくなっている。その結果、はんだリフロー後のはんだフィレット形状は、基板1側から電子部品2側に裾広がり形状となっている。一方で、図1の比較例としての電子部品放熱部のはんだフィレット形状は、電子部品2側から基板1側へ裾広がりとなったはんだフィレット形状となっている。
はんだフィレット形状が基板1側から電子部品2側に裾広がり形状とすると、基板1に塗布されたはんだは、はんだリフロー時に、はんだが溶けて電子部品2側のヒートスプレッダ2aに広がろうとする。したがって、基板1上のビア5に、はんだ3が付着することを防止することができる。
ここで、放熱パッド100にかかるオーバーレジスト部の距離dは、電子部品2の部品ずれや、部品の寸法公差を考慮しても、ソルダレジスト開口部7が電子部品2のヒートスプレッダ2a領域から出ることが無いように設定すると良い。なお、放熱パッド100にかかるオーバーレジスト部の距離dは、放熱パッド100の縁からソルダレジスト開口部7の縁までの距離である。
換言すれば、ソルダレジスト4は、図3に示すように、放熱パッド100(第1パッド)上にソルダレジスト開口部7(開口部)を有する。詳細には、図4に示すように、ソルダレジスト開口部7は、ヒートスプレッダ2aを放熱パッド100に投影して得られる領域を示す投影領域(外形輪郭線Lによって囲まれた領域La)の内部に配置される。はんだ3aは、ヒートスプレッダ2aと放熱パッド100を接合する。詳細には、はんだ3aは、放熱パッド100からヒートスプレッダ2aへ向かって裾広がり形状になっている。
通常、ヒートスプレッダ2aはリード端子2bより大きな接続面積であり、部品の中央にあるため、リード端子2bよりも発生する外部応力は低いので、はんだ接続信頼性が問題になる箇所ではない。したがって、ヒートスプレッダ2aのはんだフィレット形状は、リード端子2bのはんだフィレット形状のように、電子部品2から基板1側へ裾野のように広がった裾広がり形状にする必要はない。
ただし、ヒートスプレッダ2aの機能は放熱であるので、はんだ3aの接続面積は重要である。放熱パッド100のソルダレジスト開口部7の面積は、製品の放熱性能によるが、ヒートスプレッダ2aの面積に対し、可能な限り大きく設定することが望ましい。
ここで、ビア5はドリルで基板1に貫通孔をあけて、穴壁面にめっきすることで形成される貫通スル‐ホールである。使用したビアは、ドリル径がφ0.35〜0.5mm、めっき後の仕上がりの穴径がφ0.3〜0.4mmであり、表層のランド径はφ0.6〜0.8mmである。ビア5の穴径は小さいほうが、よりはんだが穴壁面に付着しにくいが、ビアに流れる電流値等を考慮して決定すればよい。
また、基板1上にヒートスプレッダ2aの外形を投影した外形輪郭線より、放熱パッド100の外形全周が大きく形成されていることが望ましい。これを、図5と図6を用いて説明する。図5、図6は電子部品2のヒートスプレッダ2aと放熱パッド100のはんだ接続部の形状の一例を示す一部断面図である。
図6のように、放熱パッド100の外形がヒートスプレッダ2aの形状より小さくても、基板1側から電子部品2側に裾広がり形状となったはんだフィレットが形成される。しかし、電子部品2のヒートスプレッダ2aの直下にビア5が配置できるため、部品ずれを起こした時に、ビア5にはんだ3が付着する可能性がある。
したがって、図5のようにヒートスプレッダ2aの外形を基板上に投影した外形輪郭線Lより、放熱パッド100の外形を大きくする。換言すれば、図4に示すように、放熱パッド100(第1パッド)の縁は、投影領域(外形輪郭線Lによって囲まれた領域La)の外部に位置する。
これにより、図5に示すように、ビア5を放熱パッド100近傍に配置しても、ヒートスプレッダ2aとビア5の距離を一定距離間隔離すことができる。このように作製した電子制御装置は、はんだ付けの際、はんだがビア内部に付着してショートすることが無い。すなわち、ビア5とヒートスプレッダ2aの距離が大きくなるため、はんだリフロー時に電子部品2にずれが生じても、ヒートスプレッダ2aと放熱パッド100の間のはんだ3aがビア5に付着することを防止することができる。
以上説明したように、本実施形態によれば、ヒートスプレッダ2aと異なる電位のビア5にはんだ3aが付着して電気的にショートすることを防止することができる。詳細には、加熱時にはんだ3aが、基板1からヒートスプレッダ2aに向かって裾広がり形状となるようにはんだが濡れ広がるために、放熱パッド100の外にはんだ3aが出ることなく、電子部品2のヒートスプレッダ2aと放熱パッド100を接合することができる。
(第2の実施形態)
本実施形態に係わる第2の実施形態を、図7から図9に基づいて説明する。図7は本実施形態に係る電子制御装置の第2の実施形態の基板のパッド構造の一部を示す図である。図8は本実施形態に係る電子制御装置の第2の実施形態の実装構造を示す一部断面図であって、図7のC-C線の沿う断面図である。図9は本実施形態に係る電子制御装置の第2の実施形態の放熱構造を示す一部断面図であって、図7のC-C線の沿う断面図である。
第1の実施形態との違いは、電子部品2のヒートスプレッダ2aの直下の放熱パッド100に、放熱ビア50が配置されたことである。この放熱ビア50は電子部品2のヒートスプレッダ2aと同じGND電位である。
また、図7に示すように、放熱ビア50は放熱パッド100に複数配置され、図8に示すように、放熱ビア50上のランド部にはソルダレジスト4が塗布されている(ビア孔内には塗布しない)。したがって、図7に示すように、放熱パッド100は複数のソルダレジスト開口部7からなる。
換言すれば、ソルダレジスト開口部7(開口部)は、2つ以上ある。基板1は、隣接するソルダレジスト開口部7の間に、ヒートスプレッダ2aと同じ電位の放熱ビア50(第2ビア)をさらに備える。
図9に示すように、放熱パッド100の下面は、放熱接着剤9を介して金属ベース8により熱的に接触しており、放熱経路を形成している。この放熱構造により、部品で発生した熱が、ヒートスプレッダ2aから、放熱ビア50を介して金属ベース8へ放熱される。
このように作製した電子制御装置は放熱性に優れ、はんだ付けの際、はんだがビア5の内部に付着してショートすることが無い。
なお、この放熱ビア50の孔内には放熱パッド100のはんだ3aが付着する可能性があるが、ヒートスプレッダ2aと同じGND電位であれば、電気的にショートすることはない。一方、本発明はヒートスプレッダ2aと異電位となる他の信号ラインにつながるビア5を対象としている。
以上説明したように、本実施形態によれば、ヒートスプレッダ2aと異なる電位のビア5にはんだ3aが付着して電気的にショートすることを防止しつつ、放熱性を確保することができる。
本発明の電子制御装置の実装構造は、要旨を逸脱しない範囲内で種々の変更を実施することができる。例えば、電子部品2はSOPだけではなく、QFP(Quad Flat Package)やQFN(Quad Flat Non Lead Package)、SON(Small Outline No Lead Package)等であっても、部品下面にヒートスプレッダ2aを備えたものであればかまわない。
上記実施形態では、電子部品2は、一例として、ガルウィング状のリード端子2bを有するが、端子の形状はこれに限定されない。また、端子はリードレス端子であってもよい。
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
本発明の実施形態は、以下の態様であってもよい。
(1)部品下面に放熱部(ヒートスプレッダ2a)とリード部(リード端子2b)を備えた電子部品と、前記放熱部と前記リード部をはんだで接続するための放熱パッドとリードパッドを有する基板と、前記放熱パッドと前記リードパッド間には、前記放熱部の電位とは異なる電位のビアが配置されている電子制御装置であって、前記放熱パッドのソルダレジスト開口部は、前記放熱部の外形を投影した外形輪郭線より一定距離小さくなるように形成することによって、前記放熱部と前記放熱パッドを接合するはんだが、前記基板側から前記放熱部側に向かって裾広がり形状になっていることを特徴とする電子制御装置の実装構造。
(2)(1)に記載の電子制御装置の実装構造において、前記放熱パッドは前記基板上の前記放熱部の外形を投影した外形輪郭線より一定距離大きくなるように形成したことを特徴とする電子制御装置の実装構造。
(3)(2)に記載の電子制御装置の実装構造において、前記ソルダレジストにより前記放熱パッド開口部が少なくとも一つ以上あることを特徴とする電子制御装置の実装構造。
(4)(3)に記載の電子制御装置の実装構造において、前記放熱パッドには前記放熱部と同じ電位のビアが少なくとも一つ以上あることを特徴とする電子制御装置の実装構造。
1…基板
2…電子部品
2a…ヒートスプレッダ
2b…リード端子
100…放熱パッド
101…リードパッド
3…はんだ
4…ソルダレジスト
5…ビア(異電位)
6…導体パターン
7…ソルダレジスト開口部
8…金属ベース
9…放熱接着剤
50…放熱ビア(同電位)

Claims (5)

  1. ヒートスプレッダ及び端子を有する電子部品と、
    前記ヒートスプレッダに対向する第1パッド、前記端子に対向する第2パッド、及び前記第1パッドと前記第2パッドの間に配置され、前記ヒートスプレッダと異なる電位の第1ビアを有する基板と、
    前記第1パッド上に開口部を有するソルダレジストと、
    前記ヒートスプレッダと前記第1パッドを接合するはんだと、を備え、
    前記開口部は、前記ヒートスプレッダを前記第1パッドに投影して得られる領域を示す投影領域の内部に配置され、
    前記はんだは、前記第1パッドから前記ヒートスプレッダへ向かって裾広がり形状になっている
    ことを特徴とする電子制御装置。
  2. 請求項1に記載の電子制御装置であって、
    前記第1パッドの縁は、
    前記投影領域の外部に位置する
    ことを特徴とする電子制御装置。
  3. 請求項1に記載の電子制御装置であって、
    前記開口部は、
    2つ以上ある
    ことを特徴とする電子制御装置。
  4. 請求項3に記載の電子制御装置であって、
    隣接する前記開口部の間に、前記ヒートスプレッダと同じ電位の第2ビアをさらに備える
    ことを特徴とする電子制御装置。
  5. 請求項4に記載の電子制御装置であって、
    前記基板は、多層基板であり、
    前記第1ビアは、
    層間を接続するビアであり、
    前記第2ビアは、
    放熱ビアである
    ことを特徴とする電子制御装置。
JP2015248387A 2015-12-21 2015-12-21 電子制御装置 Active JP6487315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015248387A JP6487315B2 (ja) 2015-12-21 2015-12-21 電子制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015248387A JP6487315B2 (ja) 2015-12-21 2015-12-21 電子制御装置

Publications (2)

Publication Number Publication Date
JP2017117824A true JP2017117824A (ja) 2017-06-29
JP6487315B2 JP6487315B2 (ja) 2019-03-20

Family

ID=59234839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015248387A Active JP6487315B2 (ja) 2015-12-21 2015-12-21 電子制御装置

Country Status (1)

Country Link
JP (1) JP6487315B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199823A (ja) * 1996-01-19 1997-07-31 Nissan Motor Co Ltd チップオンボードプリント配線板
JP2006303392A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Ind Co Ltd プリント配線板と電子回路基板及びその製造方法
US20070148816A1 (en) * 2005-12-22 2007-06-28 International Business Machines Corporation Attachment of a QFN to a PCB
US20110156226A1 (en) * 2005-06-06 2011-06-30 Rohm Co., Ltd. Interposer and semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199823A (ja) * 1996-01-19 1997-07-31 Nissan Motor Co Ltd チップオンボードプリント配線板
JP2006303392A (ja) * 2005-04-25 2006-11-02 Matsushita Electric Ind Co Ltd プリント配線板と電子回路基板及びその製造方法
US20110156226A1 (en) * 2005-06-06 2011-06-30 Rohm Co., Ltd. Interposer and semiconductor device
US20070148816A1 (en) * 2005-12-22 2007-06-28 International Business Machines Corporation Attachment of a QFN to a PCB

Also Published As

Publication number Publication date
JP6487315B2 (ja) 2019-03-20

Similar Documents

Publication Publication Date Title
JP6021504B2 (ja) プリント配線板、プリント回路板及びプリント回路板の製造方法
US7573722B2 (en) Electronic carrier board applicable to surface mounted technology (SMT)
US20090011617A1 (en) Connection structure between printed circuit board and electronic component
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR102600022B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP2007059803A (ja) プリント基板、電子基板及び電子機器
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP2011254050A (ja) プリント基板の製造方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
JP6487315B2 (ja) 電子制御装置
JP6834775B2 (ja) 電子部品が半田付けされた基板、電子機器及び電子部品の半田付け方法
JP2012227349A (ja) 電子部品の実装方法
JP2009117409A (ja) 回路基板
JP6477105B2 (ja) 半導体装置
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2013211497A (ja) 部品接合構造
JP5062376B1 (ja) 電子部品実装基板の製造方法
WO2019142724A1 (ja) 電子部品搭載用基板、回路基板および電子部品搭載用基板の製造方法
JP5067283B2 (ja) 部品実装方法
WO2017221419A1 (ja) 回路基板およびその製造方法ならびに電子装置
JP7455078B2 (ja) プリント配線板
JP2013110332A (ja) 表面実装電子デバイス
JP2018088442A (ja) プリント配線板およびその製造方法
JP2006210796A (ja) 回路装置およびその製造方法
JP2008112778A (ja) プリント配線基板とこれを備えたモータ制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190221

R150 Certificate of patent or registration of utility model

Ref document number: 6487315

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250