JP2017092081A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017092081A JP2017092081A JP2015215998A JP2015215998A JP2017092081A JP 2017092081 A JP2017092081 A JP 2017092081A JP 2015215998 A JP2015215998 A JP 2015215998A JP 2015215998 A JP2015215998 A JP 2015215998A JP 2017092081 A JP2017092081 A JP 2017092081A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- semiconductor layer
- electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】高耐圧なショットキーバリアダイオードを大型にすることなく、耐圧のバラツキを少なくする。
【解決手段】半導体基板10と、半導体基板10の一方の面に形成された半導体層20と、半導体層20の上に形成された開口部30aを有する絶縁膜30と、開口部30aにおいて露出している半導体層20の上、開口部30aの側壁及び開口部30aの周囲の絶縁膜30の上に形成された一方の電極41(ショットキー電極)と、半導体基板10の他方の面に形成された他方の電極50(カソード電極)と、を有する。開口部30aの側壁は、半導体層20との界面から絶縁膜30の表面に向かって順に形成された表面が凹曲面の下部凹曲面部31と上部傾斜部32とにより形成される。
【選択図】図2
【解決手段】半導体基板10と、半導体基板10の一方の面に形成された半導体層20と、半導体層20の上に形成された開口部30aを有する絶縁膜30と、開口部30aにおいて露出している半導体層20の上、開口部30aの側壁及び開口部30aの周囲の絶縁膜30の上に形成された一方の電極41(ショットキー電極)と、半導体基板10の他方の面に形成された他方の電極50(カソード電極)と、を有する。開口部30aの側壁は、半導体層20との界面から絶縁膜30の表面に向かって順に形成された表面が凹曲面の下部凹曲面部31と上部傾斜部32とにより形成される。
【選択図】図2
Description
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
窒化ガリウム(GaN)は、バンドギャップが3.4eVであり、Siのバンドギャップ(1.1eV)及びGaAsのバンドギャップ(1.4eV)よりも広く、高い破壊電界強度を有している。更に、GaNは大きい飽和電子速度を有する材料であることから、耐圧が数百V以上の高電圧動作かつ高出力が得られる電源用半導体装置を形成するための材料として極めて有望である。このため、GaNを用いた半導体装置は、高効率スイッチング素子、電気鉄道、電気自動車用、電力系統装置等の高耐圧電力デバイスとして期待されている。
このような高耐圧電力デバイスとして、例えば、高耐圧のショットキーバリアダイオードでは構造の異なる横型デバイスと縦型デバイスとがある。このうち、横型デバイスは、高耐圧にするためには、ゲート電極とドレイン電極との間の距離Lgdを長くする必要があり、距離Lgdを長くすると、デバイスの占める面積が大きくなるため、高耐圧のパワーデバイスを高集積化し、小型にすることが困難となる。このため、電流が基板面に対し略垂直となる縦方向に流れ、高耐圧にしてもデバイスの占める面積が大きくならない縦型デバイスが注目を集めている。
YuSaitoh, Kazuhide Sumiyoshi, Masaya Okada, Taku Horii, Tomihito Miyazaki, HiromuShiomi,Masaki Ueno, Koji Katayama, Makoto Kiyama, and Takao Nakamura AppliedPhysics Express, VOL. 3(2010) p081001
図1は、縦型デバイスであって、特許文献1及び2等に開示されているフィールドプレート構造のショットキーバリアダイオード(Schottky Barrier Diode:SBD)の断面を示す。図1に示されるように、このショットキーバリアダイオードは、N+−GaN基板910の表面に、N−−GaN層920が形成されており、N−−GaN層920の上には、開口部930aを有する絶縁膜930が形成されている。絶縁膜930の開口部930aにおけるN−−GaN層920の上、開口部930aの側壁及び絶縁膜930の上には、アノード電極940が形成されており、N+−GaN基板910の裏面にはカソード電極950が形成されている。アノード電極940は、N−−GaN層920の上に形成されているショットキー電極941と、絶縁膜930の上に形成されているフィールドプレート電極942とにより形成されており、これらが一体となって形成されている。
図1に示されるフィールドプレート構造のショットキーバリアダイオードでは、絶縁膜930の開口部930aの側壁は傾斜部931が形成されており、傾斜部931のテーパー角度θaを小さくすることにより、電界緩和の効果が大きくなり、耐圧が向上する。尚、テーパー角度θaとは、N−−GaN層920の表面に対する絶縁膜930の開口部930aの側壁となる傾斜部931の面の傾斜角度である。絶縁膜930は、フィールドプレート電極942を形成するためのものであるため、所定の膜厚で形成されている。
ところで、絶縁膜930の開口部930aは、N−−GaN層920の上に絶縁膜930を成膜した後、絶縁膜930の一部をN−−GaN層920の表面が露出するまでエッチング等により除去することにより形成される。しかしながら、このエッチング工程においては、エッチング条件等によりテーパー角度θaにバラツキが生じる場合がある。このように、絶縁膜930の開口部930aの側壁の傾斜部931におけるテーパー角度θaにバラツキが生じると、ショットキーバリアダイオードにおける耐圧にもバラツキが生じ、歩留まりの低下を招き好ましくない。
よって、デバイスを大型にすることなく、高耐圧で、耐圧が均一なショットキーバリアダイオードが求められている。
本実施の形態の一観点によれば、半導体基板と、前記半導体基板の一方の面に形成された半導体層と、前記半導体層の上に形成された開口部を有する絶縁膜と、前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、前記半導体基板の他方の面に形成された他方の電極と、を有し、前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする。
開示の半導体装置によれば、ショットキーバリアダイオードを大型にすることなく、高耐圧で、耐圧のバラツキを少なくすることができる。
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
(半導体装置)
本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、フィールドプレート構造のショットキーバリアダイオードである。具体的には、図2に示されるように、N+型半導体基板10の表面に、N−型半導体層20が形成されており、N−型半導体層20の上には、開口部30aを有する絶縁膜30が形成されている。絶縁膜30の開口部30aにおけるN−型半導体層20の上、開口部30aの側壁及び絶縁膜30の上には、アノード電極40が形成されており、N+型半導体基板10の裏面にはカソード電極50が形成されている。アノード電極40は、N−型半導体層20の上に形成されているショットキー電極41と、絶縁膜30の上に形成されているフィールドプレート電極42とにより形成されており、これらが一体となって形成されている。開口部30aは上から見た形状が円形に形成されているものが耐圧等の観点から好ましいが、正方形等の形状で形成されていてもよい。
本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、フィールドプレート構造のショットキーバリアダイオードである。具体的には、図2に示されるように、N+型半導体基板10の表面に、N−型半導体層20が形成されており、N−型半導体層20の上には、開口部30aを有する絶縁膜30が形成されている。絶縁膜30の開口部30aにおけるN−型半導体層20の上、開口部30aの側壁及び絶縁膜30の上には、アノード電極40が形成されており、N+型半導体基板10の裏面にはカソード電極50が形成されている。アノード電極40は、N−型半導体層20の上に形成されているショットキー電極41と、絶縁膜30の上に形成されているフィールドプレート電極42とにより形成されており、これらが一体となって形成されている。開口部30aは上から見た形状が円形に形成されているものが耐圧等の観点から好ましいが、正方形等の形状で形成されていてもよい。
本実施の形態においては、N+型半導体基板10は、厚さが約415μmのN+−GaNにより形成されており、N型となる不純物元素としてSiが約2×1018cm−3の濃度でドープされている。また、N−型半導体層20は、膜厚が約16μmのN−−GaNにより形成されており、N型となる不純物元素としてSiが約1×1016cm−3の濃度でドープされている。絶縁膜30は、膜厚が約400nmのSiNにより形成されている。
本実施の形態においては、絶縁膜30の開口部30aの側壁は、N−型半導体層20の上に形成されている下部凹曲面部31と、下部凹曲面部31の上の端から絶縁膜30の表面に至るまでの上部傾斜部32とにより形成されている。下部凹曲面部31は、N−型半導体層20の上から約200nmまでの領域に形成されており、上部傾斜部32は、下部凹曲面部31が形成されている領域よりも上の約200nmから約400nmまでの領域に形成されている。従って、下部凹曲面部31が形成される領域は、N−型半導体層20の上の厚さt1が約200nmの領域であり、上部傾斜部32が形成される領域は、下部凹曲面部31が形成される領域よりも上の厚さt2が約200nmの領域である。本実施の形態においては、厚さt1と厚さt2が略同じであるか、厚さt1が厚さt2より厚くてもよく、また、薄くてもよい
本実施の形態においては、下部凹曲面部31は、断面の形状が凹んだ曲線となるように形成されており、上部傾斜部32は、断面が直線となるように形成されている。よって、下部凹曲面部31の表面は、凹んだ凹曲面となっている。尚、下部凹曲面部31が形成される部分は、凹曲面に代えて、凸曲面が形成された下部凸曲面部であってもよい。このように、下部凹曲面部31を形成することにより高耐圧であっても、後述するように、耐圧のバラツキを抑制することができ、耐圧が均一なショットキーバリアダイオードを得ることができる。
本実施の形態においては、下部凹曲面部31は、断面の形状が凹んだ曲線となるように形成されており、上部傾斜部32は、断面が直線となるように形成されている。よって、下部凹曲面部31の表面は、凹んだ凹曲面となっている。尚、下部凹曲面部31が形成される部分は、凹曲面に代えて、凸曲面が形成された下部凸曲面部であってもよい。このように、下部凹曲面部31を形成することにより高耐圧であっても、後述するように、耐圧のバラツキを抑制することができ、耐圧が均一なショットキーバリアダイオードを得ることができる。
尚、本実施の形態においては、N−型半導体層20の表面に対する上部傾斜部32の面の角度をテーパー角度θとする。また、N−型半導体層20の表面に平行な方向における下部凹曲面部31の幅、即ち、N−型半導体層20の表面に平行な方向における下部凹曲面部31と上部傾斜部32との境界から下部凹曲面部31の端までの幅を下部凹曲面部31の幅L1とする。また、N−型半導体層20の表面に平行な方向における上部傾斜部32の幅、即ち、N−型半導体層20の表面に平行な方向における上部傾斜部32の端から下部凹曲面部31と上部傾斜部32との境界までの幅を下部凹曲面部31の幅L2とする。
(シミュレーション結果)
次に、ショットキーバリアダイオードにおいて、絶縁膜の開口部の側面の形状を変化させた場合における逆電圧と逆電流との関係についてシミュレーションを行った結果について説明する。尚、ショットキーバリアダイオードの耐圧は、アノード電圧(逆電圧)を印加した際に、アノード電流(逆電流)が急激に高くなった電圧を耐圧としている。
次に、ショットキーバリアダイオードにおいて、絶縁膜の開口部の側面の形状を変化させた場合における逆電圧と逆電流との関係についてシミュレーションを行った結果について説明する。尚、ショットキーバリアダイオードの耐圧は、アノード電圧(逆電圧)を印加した際に、アノード電流(逆電流)が急激に高くなった電圧を耐圧としている。
図3は、図1に示される構造のショットキーバリアダイオードのシミュレーションのモデルの一部であり、図1に示される構造のショットキーバリアダイオードのN−−GaN層920及び絶縁膜930の要部を拡大した図である。絶縁膜930はN−−GaN層920の上に形成されており、開口部930aを有している。絶縁膜930は、開口部930aの周囲に形成された傾斜部931と、傾斜部931の周囲に形成された平坦部932とにより形成されている。絶縁膜930の平坦部932における厚さtaは400nmであり、傾斜部931は、テーパー角度θaが、例えば、30°となるように形成されている。
図4は、図2に示される本実施の形態における半導体装置であるショットキーバリアダイオードのシミュレーションのモデルの一部であり、図2に示されるショットキーバリアダイオードにおけるN−型半導体層20及び絶縁膜30の構造の要部を拡大した図である。絶縁膜30はN−型半導体層20の上に形成されており、開口部30aを有している。絶縁膜30は、開口部30aの周囲に形成された下部凹曲面部31と、下部凹曲面部31の周囲に形成された上部傾斜部32と、上部傾斜部32の周囲に形成された平坦部33とにより形成されている。絶縁膜30の平坦部33における厚さtは400nmであり、下部凹曲面部31における厚さt1が200nm、上部傾斜部32における厚さt2が200nmとなるように形成されている。上部傾斜部32は、テーパー角度θが、例えば、30°となるように形成されており、下部凹曲面部31は、例えば、断面の形状が曲率半径200nmの円の一部となるような形状で形成されている。
次に、図1に示す構造のショットキーバリアダイオードと、図2に示す本実施の形態におけるショットキーバリアダイオードにおける耐圧のバラツキについて、シミュレーションの結果に基づき説明する。
図1に示す構造のショットキーバリアダイオードにおいて、絶縁膜930に開口部930aを形成する際には、N−−GaN層920の上に絶縁膜930を成膜した後、開口部930aとなる領域の絶縁膜をエッチングにより除去することにより形成する。この際、絶縁膜930の傾斜部931におけるテーパー角度θaが、例えば、30°となるように形成しようとしても、上述したように、エッチング条件等により、テーパー角度θaが、30°よりも大きくなったり、小さくなったりする。
図5及び図6は、図1に示されるショットキーバリアダイオードにおいて、傾斜部931のテーパー角度θaが変化した場合における絶縁膜930の開口部930aの側壁の様子を示す。尚、絶縁膜930における平坦部932の厚さtaは400nmである。
図5は、傾斜部931のテーパー角度θaが30°を基準として小さくなる場合を示す。具体的には、図5(a)はテーパー角度θaが30°の場合、図5(b)はテーパー角度θaが28.1°の場合、図5(c)はテーパー角度θaが26.2°の場合を示す。従って、N−−GaN層920の表面と平行な方向における傾斜部931の幅Laは、図5(a)に示す場合が約693nmであり、これを基準とすると、図5(b)に示す場合は約749nmであり、図5(a)に示す場合に比べて約56nm長くなる。また、図5(c)に示す場合は約813nmであり、図5(a)に示す場合に比べて約100nm長くなる。
図6は、傾斜部931のテーパー角度θaが30°を基準として大きくなる場合を示す。具体的には、図6(a)はテーパー角度θaが30°の場合、図6(b)はテーパー角度θaが33°の場合、図6(c)はテーパー角度θaが36°の場合を示す。従って、N−−GaN層920の表面と平行な方向における傾斜部931の幅Laは、図6(a)に示す場合が約693nmであり、これを基準とすると、図6(b)に示す場合が約616nmであり、図6(a)に示す場合に比べて約77nm短くなる。また、図6(c)に示す場合は約551nmであり、図6(a)に示す場合に比べて約144nm短くなる。
図7は、図1に示されるショットキーバリアダイオードにおいて、傾斜部931のテーパー角度θaが小さくなった場合におけるアノード電圧(逆電圧)とアノード電流(逆電流)との関係を示す。図7より、耐圧は、図5(a)に示すテーパー角度θaが30°では約−930Vであり、図5(b)に示すテーパー角度θaが28.1°では約−980Vであり、図5(c)に示すテーパー角度θaが26.2°では約−1010Vである。従って、テーパー角度θaが30°から26.2°の範囲、即ち、傾斜部931の幅Laがテーパー角度θaが30°を基準した場合よりも約100nmまで長くなった範囲で、耐圧は約80Vの範囲でバラツキが生じる。
このように、図1に示されるショットキーバリアダイオードにおいて耐圧に大きなバラツキが生じることは、図6に示されるように、傾斜部931のテーパー角度θaが大きくなる場合においても同様である。図8には、図1に示されるショットキーバリアダイオードにおいて、傾斜部931のテーパー角度θaが大きくなった場合におけるアノード電圧(逆電圧)とアノード電流(逆電流)との関係を示す。図8より、耐圧は、図6(a)に示すテーパー角度θaが30°では約−930Vであり、図6(b)に示すテーパー角度θaが33°では約−890Vであり、図6(c)に示すテーパー角度θaが36°では約−840Vである。従って、テーパー角度θaが30°から36°の範囲において、耐圧は約90Vの範囲でバラツキが生じる。
図2に示される本実施の形態におけるショットキーバリアダイオードにおいても、絶縁膜30に開口部30aを形成する際にバラツキが生じる。本実施の形態におけるショットキーバリアダイオードにおいては、絶縁膜30に開口部30aを形成する際のエッチングにより、N−型半導体層20と平行な方向における下部凹曲面部31の幅L1にバラツキが生じるものと考える。図9は、図2に示される本実施の形態におけるショットキーバリアダイオードにおいて、下部凹曲面部31の形状が変化した場合における絶縁膜30の開口部30aの側壁の様子を示す。
尚、絶縁膜30における平坦部33の厚さtは400nmである。絶縁膜30の開口部30aの側面の下部凹曲面部31は、N−型半導体層20の上に、厚さt1が200nm形成されており、上部傾斜部32は、下部凹曲面部31の上に、厚さt2が200nmとなるように形成されている。
図9には、N−型半導体層20と平行な方向における下部凹曲面部31の幅L1が長くなる場合を示しており、図5における傾斜部931のテーパー角度θaが小さくなる場合に対応している。具体的には、図9(a)は、下部凹曲面部31の幅L1が200nmの場合であり、これを基準としている。従って、図9(b)は、下部凹曲面部31の幅L1が260nmの場合であり、図9(a)に示す場合と比べて約60nm長くなる。また、図9(c)は、下部凹曲面部31の幅L1が300nmの場合であり、図9(a)に示す場合と比べて約100nm長くなる。尚、N−型半導体層20と平行な方向における上部傾斜部32の幅L2は、350nmであり、上部傾斜部32のテーパー角度θは約30°としている。
図10は、図2に示される本実施の形態におけるショットキーバリアダイオードにおいて、シミュレーションにより得られた下部凹曲面部31の幅L1が長くなった場合におけるアノード電圧(逆電圧)とアノード電流(逆電流)との関係を示す。図10より、図9(a)に示す下部凹曲面部31の幅L1が200nmの場合では約−1090Vである。図9(b)に示す下部凹曲面部31の幅L1が260nmの場合では約−1090Vである。図9(c)に示す下部凹曲面部31の幅L1が300nmの場合では約−1120Vである。よって、下部凹曲面部31の幅L1が200nmから300nmまでの100nmの範囲における耐圧のバラツキは約30Vであり、図5に示される場合と比べて、耐圧のバラツキを約38%以下に低減することができる。即ち、図5に示される場合の傾斜部931の長さが100nm長くなった場合と比較して、本実施の形態においては、下部凹曲面部31の幅L1が約100nm長くなった場合における耐圧のバラツキを約38%以下に低減することができる。
(半導体装置の製造方法)
次に、本実施の形態における半導体装置の製造方法について図11から図13に基づき説明する。
次に、本実施の形態における半導体装置の製造方法について図11から図13に基づき説明する。
最初に、図11(a)に示すように、N+−GaNにより形成されているN+型半導体基板10の表面に、N−型半導体層20となるN−−GaNをエピタキシャル成長により形成する。N+型半導体基板10は厚さが415μmであり、N−型半導体層20はMOCVD(Metal Organic Chemical Vapor Deposition)により、膜厚が16μmのN−−GaNを成長させることにより形成する。MOCVDによりN−型半導体層20を形成する際には、Gaの原料ガスにはTMG(トリメチルガリウム)、Nの原料ガスにはNH3(アンモニア)、ドープされるSiの原料ガスにはSiH4(モノシラン)が用いられる。
次に、図11(b)に示すように、N+型半導体基板10の裏面に、カソード電極50を形成する。カソード電極50は、Ti/Alの金属積層膜を真空蒸着により成膜することにより形成し、Ti/Alの金属積層膜を成膜した後は、アニールすることによりオーミックコンタクトさせる。
次に、図11(c)に示すように、N−型半導体層20の上に、CVD(Chemical Vapor Deposition)により膜厚が400nmのSiNを成膜することにより絶縁膜30を形成する。
次に、図12(a)に示すように、絶縁膜30において開口部30aが形成される領域に開口部60aを有するレジストパターン60を形成する。具体的には、絶縁膜30の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、絶縁膜30において開口部30aが形成される領域に開口部60aを有するレジストパターン60を形成する。
次に、図12(b)に示すように、レジストパターン60が形成されていない領域の絶縁膜30を深さが約200nmまでRIE等によるエッチングにより除去する。この際行われるエッチングは、絶縁膜30及びN−型半導体層20の表面に対し、エッチングにより形成される上部傾斜部32のテーパー角度θが約30°となるような条件で行う。これにより、厚さt2が200nmの上部傾斜部32を形成する。
次に、図12(c)に示すように、レジストパターン60が形成されていない領域において、N−型半導体層20の表面が露出するまで、残りの厚さが約200nmの絶縁膜30をウェットエッチングにより除去する。ウェットエッチングでは、等方的にエッチングが行われるため、上部傾斜部32より下において、絶縁膜30は凹状に除去され凹曲面が形成される。これにより、開口部30aの側壁に厚さt1が200nmの凹曲面を有する下部凹曲面部31が形成される。これにより、絶縁膜30には、側壁が下部凹曲面部31と上部傾斜部32により形成された開口部30aが形成される。
次に、図13(a)に示すように、有機溶剤等によりレジストパターン60を除去する。
次に、図13(b)に示すように、開口部30a及び開口部30aの周囲の絶縁膜30の上にアノード電極40を形成する。具体的には、開口部30aが形成されている絶縁膜30の上にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、アノード電極40が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりNi/Auの金属積層膜を成膜し、有機溶剤等に浸漬させて、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去することにより、残存する金属積層膜によりアノード電極40を形成する。このようにして、N−型半導体層20の上に形成されるショットキー電極41と、絶縁膜30の上に形成されているフィールドプレート電極42とを有するアノード電極40が形成され、本実施の形態におけるショットキーバリアダイオードが作製される。
上記においては、N+型半導体基板10がN+−GaN、N−型半導体層20がN−−GaNにより形成されている場合について説明したが、N+型半導体基板10がN+−SiC、N−型半導体層20がN−−SiCにより形成されているものであってもよい。また、絶縁膜30としては、SiN以外にも、SiO2、Al2O3、AlN、HfO2等を用いてもよい。
本実施の形態における半導体装置であるショットキーバリアダイオードは、電力用デバイスとして用いることができる。例えば、パワースイッチングによる電力変換、即ち、交流−交流、交流−直流、直流−交流、直流−直流の変換を行う装置に用いることができる。また、現在は、情報通信機器、省エネ家電製品、照明、電気鉄道、自動車、電力系統装置に至るまで、パワーエレクトロニクスは不可欠な技術であるため、これらの用途において、耐圧が数百V以上の電力用途のパワーデバイスとして用いることができる。例えば、自動車向けのAC/DCコンバータ、DC/DCコンバータ、電気鉄道、電力系統装置等に用いることができる。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
半導体基板と、
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。
(付記2)
半導体基板と、
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凸曲面の下部凸曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。
(付記3)
前記半導体基板は、GaNまたはSiCを含む材料により形成されており、
前記半導体層は、GaNまたはSiCを含む材料により形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記絶縁膜は、SiN、SiO2、Al2O3、AlN、HfO2のうちのいずれかを含む材料により形成されていることを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記5)
前記半導体基板には、N型となる不純物元素がドープされており、
前記半導体層には、N型となる不純物元素がドープされていることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記一方の電極は、前記半導体層の上に形成されたショットキー電極と、前記絶縁膜の上に形成されたフィールドプレート電極とにより形成されており、
前記一方の電極における前記ショットキー電極と前記他方の電極との間において、前記半導体基板及び前記半導体層を貫通して電流が流れるショットキーバリアダイオードであることを特徴とする付記1から5のいずれかに記載の半導体装置。
(付記7)
半導体基板の一方の面の上に半導体層を形成する工程と、
前記半導体基板の他方の面に他方の電極を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の開口部が形成される領域に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの開口部における絶縁膜を所定の厚さまでドライエッチングにより除去する工程と、
前記ドライエッチングの後、ウェットエッチングにより、前記レジストパターンの開口部における絶縁膜を除去し、半導体層の表面を露出させる工程と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に一方の電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記8)
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする付記7に記載の半導体装置の製造方法。
(付記9)
前記開口部の側壁は、前記半導体層との界面から絶縁膜表面に向かって順に形成された表面が凸曲面の下部凸曲面部と上部傾斜部とにより形成されていることを特徴とする付記7に記載の半導体装置の製造方法。
(付記1)
半導体基板と、
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。
(付記2)
半導体基板と、
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凸曲面の下部凸曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。
(付記3)
前記半導体基板は、GaNまたはSiCを含む材料により形成されており、
前記半導体層は、GaNまたはSiCを含む材料により形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記絶縁膜は、SiN、SiO2、Al2O3、AlN、HfO2のうちのいずれかを含む材料により形成されていることを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記5)
前記半導体基板には、N型となる不純物元素がドープされており、
前記半導体層には、N型となる不純物元素がドープされていることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記一方の電極は、前記半導体層の上に形成されたショットキー電極と、前記絶縁膜の上に形成されたフィールドプレート電極とにより形成されており、
前記一方の電極における前記ショットキー電極と前記他方の電極との間において、前記半導体基板及び前記半導体層を貫通して電流が流れるショットキーバリアダイオードであることを特徴とする付記1から5のいずれかに記載の半導体装置。
(付記7)
半導体基板の一方の面の上に半導体層を形成する工程と、
前記半導体基板の他方の面に他方の電極を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の開口部が形成される領域に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの開口部における絶縁膜を所定の厚さまでドライエッチングにより除去する工程と、
前記ドライエッチングの後、ウェットエッチングにより、前記レジストパターンの開口部における絶縁膜を除去し、半導体層の表面を露出させる工程と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に一方の電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記8)
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする付記7に記載の半導体装置の製造方法。
(付記9)
前記開口部の側壁は、前記半導体層との界面から絶縁膜表面に向かって順に形成された表面が凸曲面の下部凸曲面部と上部傾斜部とにより形成されていることを特徴とする付記7に記載の半導体装置の製造方法。
10 N+型半導体基板
20 N−型半導体層
30 絶縁膜
30a 開口部
31 下部凹曲面部
32 上部傾斜部
40 アノード電極
41 ショットキー電極
42 フィールドプレート電極
50 カソード電極
20 N−型半導体層
30 絶縁膜
30a 開口部
31 下部凹曲面部
32 上部傾斜部
40 アノード電極
41 ショットキー電極
42 フィールドプレート電極
50 カソード電極
Claims (6)
- 半導体基板と、
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凸曲面の下部凸曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。 - 前記半導体基板は、GaNまたはSiCを含む材料により形成されており、
前記半導体層は、GaNまたはSiCを含む材料により形成されていることを特徴とする請求項1または2に記載の半導体装置。 - 前記絶縁膜は、SiN、SiO2、Al2O3、AlN、HfO2のうちのいずれかを含む材料により形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。
- 前記一方の電極は、前記半導体層の上に形成されたショットキー電極と、前記絶縁膜の上に形成されたフィールドプレート電極とにより形成されており、
前記一方の電極における前記ショットキー電極と前記他方の電極との間において、前記半導体基板及び前記半導体層を貫通して電流が流れるショットキーバリアダイオードであることを特徴とする請求項1から4のいずれかに記載の半導体装置。 - 半導体基板の一方の面の上に半導体層を形成する工程と、
前記半導体基板の他方の面に他方の電極を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の開口部が形成される領域に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの開口部における絶縁膜を所定の厚さまでドライエッチングにより除去する工程と、
前記ドライエッチングの後、ウェットエッチングにより、前記レジストパターンの開口部における絶縁膜を除去し、半導体層の表面を露出させる工程と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に一方の電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015215998A JP2017092081A (ja) | 2015-11-02 | 2015-11-02 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015215998A JP2017092081A (ja) | 2015-11-02 | 2015-11-02 | 半導体装置及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017092081A true JP2017092081A (ja) | 2017-05-25 |
Family
ID=58771735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015215998A Pending JP2017092081A (ja) | 2015-11-02 | 2015-11-02 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017092081A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107910379A (zh) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管及其制作方法 |
CN107946353A (zh) * | 2017-11-22 | 2018-04-20 | 北京燕东微电子有限公司 | 一种SiC肖特基二极管及其制作方法 |
-
2015
- 2015-11-02 JP JP2015215998A patent/JP2017092081A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107910379A (zh) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管及其制作方法 |
CN107946353A (zh) * | 2017-11-22 | 2018-04-20 | 北京燕东微电子有限公司 | 一种SiC肖特基二极管及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5775321B2 (ja) | 半導体装置及びその製造方法、電源装置 | |
JP6433050B2 (ja) | 相補型窒化ガリウム集積回路及びそれらの作製方法 | |
JP4177048B2 (ja) | 電力変換装置及びそれに用いるGaN系半導体装置 | |
JP6522102B2 (ja) | 電界効果ダイオード及びその製造方法 | |
JP5731687B2 (ja) | 窒化物半導体素子及びその製造方法 | |
US20150270356A1 (en) | Vertical nitride semiconductor device | |
JP2019041120A (ja) | 凹型電極構造を有する半導体装置 | |
US9337301B2 (en) | Aluminum nitride based semiconductor devices | |
JP5685917B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN103022121A (zh) | 半导体器件及其制造方法 | |
JP2008166469A (ja) | 窒化物半導体装置とその製造方法 | |
JP6199147B2 (ja) | 電界効果型化合物半導体装置及びその製造方法 | |
JP2011210779A (ja) | ショットキダイオードおよびその製造方法 | |
JP7139774B2 (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
JP2008306200A (ja) | 電力変換装置及びそれに用いるGaN系半導体装置 | |
KR100770132B1 (ko) | 질화물계 반도체 소자 | |
JP5161759B2 (ja) | 化合物半導体装置の製造方法 | |
JP2017092081A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN113555429A (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
JP2019114581A (ja) | 化合物半導体装置及びその製造方法 | |
JP6166508B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2012064663A (ja) | 窒化物半導体装置およびその製造方法 | |
JP2016162832A (ja) | 半導体装置 | |
KR102067596B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
CN108493111A (zh) | 半导体器件制造方法 |