JP2017092081A - Semiconductor device and semiconductor device manufacturing method - Google Patents
Semiconductor device and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2017092081A JP2017092081A JP2015215998A JP2015215998A JP2017092081A JP 2017092081 A JP2017092081 A JP 2017092081A JP 2015215998 A JP2015215998 A JP 2015215998A JP 2015215998 A JP2015215998 A JP 2015215998A JP 2017092081 A JP2017092081 A JP 2017092081A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- semiconductor layer
- electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
Description
本発明は、半導体装置及び半導体装置の製造方法に関するものである。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
窒化ガリウム（ＧａＮ）は、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも広く、高い破壊電界強度を有している。更に、ＧａＮは大きい飽和電子速度を有する材料であることから、耐圧が数百Ｖ以上の高電圧動作かつ高出力が得られる電源用半導体装置を形成するための材料として極めて有望である。このため、ＧａＮを用いた半導体装置は、高効率スイッチング素子、電気鉄道、電気自動車用、電力系統装置等の高耐圧電力デバイスとして期待されている。 Gallium nitride (GaN) has a band gap of 3.4 eV, which is wider than the band gap of Si (1.1 eV) and the band gap of GaAs (1.4 eV), and has a high breakdown electric field strength. Furthermore, since GaN is a material having a large saturation electron velocity, it is extremely promising as a material for forming a power supply semiconductor device capable of obtaining a high voltage operation and a high output with a breakdown voltage of several hundred volts or more. For this reason, semiconductor devices using GaN are expected as high withstand voltage power devices such as high efficiency switching elements, electric railways, electric vehicles, and power system devices.
このような高耐圧電力デバイスとして、例えば、高耐圧のショットキーバリアダイオードでは構造の異なる横型デバイスと縦型デバイスとがある。このうち、横型デバイスは、高耐圧にするためには、ゲート電極とドレイン電極との間の距離Ｌｇｄを長くする必要があり、距離Ｌｇｄを長くすると、デバイスの占める面積が大きくなるため、高耐圧のパワーデバイスを高集積化し、小型にすることが困難となる。このため、電流が基板面に対し略垂直となる縦方向に流れ、高耐圧にしてもデバイスの占める面積が大きくならない縦型デバイスが注目を集めている。 As such a high breakdown voltage power device, for example, there are a lateral device and a vertical device having different structures in a high breakdown voltage Schottky barrier diode. Of these, the lateral device needs to increase the distance L gd between the gate electrode and the drain electrode in order to achieve a high breakdown voltage. If the distance L gd is increased, the area occupied by the device increases. It becomes difficult to make a high-voltage power device highly integrated and miniaturized. For this reason, vertical devices are attracting attention because current flows in a vertical direction substantially perpendicular to the substrate surface and the area occupied by the device does not increase even with a high breakdown voltage.
図１は、縦型デバイスであって、特許文献１及び２等に開示されているフィールドプレート構造のショットキーバリアダイオード（Schottky Barrier Diode：ＳＢＤ）の断面を示す。図１に示されるように、このショットキーバリアダイオードは、Ｎ＋−ＧａＮ基板９１０の表面に、Ｎ−−ＧａＮ層９２０が形成されており、Ｎ−−ＧａＮ層９２０の上には、開口部９３０ａを有する絶縁膜９３０が形成されている。絶縁膜９３０の開口部９３０ａにおけるＮ−−ＧａＮ層９２０の上、開口部９３０ａの側壁及び絶縁膜９３０の上には、アノード電極９４０が形成されており、Ｎ＋−ＧａＮ基板９１０の裏面にはカソード電極９５０が形成されている。アノード電極９４０は、Ｎ−−ＧａＮ層９２０の上に形成されているショットキー電極９４１と、絶縁膜９３０の上に形成されているフィールドプレート電極９４２とにより形成されており、これらが一体となって形成されている。
FIG. 1 is a vertical device, and shows a cross section of a Schottky Barrier Diode (SBD) having a field plate structure disclosed in Patent Documents 1 and 2 and the like. As shown in FIG. 1, the Schottky barrier diode has an N − -
図１に示されるフィールドプレート構造のショットキーバリアダイオードでは、絶縁膜９３０の開口部９３０ａの側壁は傾斜部９３１が形成されており、傾斜部９３１のテーパー角度θａを小さくすることにより、電界緩和の効果が大きくなり、耐圧が向上する。尚、テーパー角度θａとは、Ｎ−−ＧａＮ層９２０の表面に対する絶縁膜９３０の開口部９３０ａの側壁となる傾斜部９３１の面の傾斜角度である。絶縁膜９３０は、フィールドプレート電極９４２を形成するためのものであるため、所定の膜厚で形成されている。
The Schottky barrier diode of the field plate structure shown in Figure 1, the side wall of the opening 930a of the
ところで、絶縁膜９３０の開口部９３０ａは、Ｎ−−ＧａＮ層９２０の上に絶縁膜９３０を成膜した後、絶縁膜９３０の一部をＮ−−ＧａＮ層９２０の表面が露出するまでエッチング等により除去することにより形成される。しかしながら、このエッチング工程においては、エッチング条件等によりテーパー角度θａにバラツキが生じる場合がある。このように、絶縁膜９３０の開口部９３０ａの側壁の傾斜部９３１におけるテーパー角度θａにバラツキが生じると、ショットキーバリアダイオードにおける耐圧にもバラツキが生じ、歩留まりの低下を招き好ましくない。
Incidentally, the
よって、デバイスを大型にすることなく、高耐圧で、耐圧が均一なショットキーバリアダイオードが求められている。 Therefore, there is a need for a Schottky barrier diode that has a high breakdown voltage and a uniform breakdown voltage without increasing the size of the device.
本実施の形態の一観点によれば、半導体基板と、前記半導体基板の一方の面に形成された半導体層と、前記半導体層の上に形成された開口部を有する絶縁膜と、前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、前記半導体基板の他方の面に形成された他方の電極と、を有し、前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする。 According to one aspect of the present embodiment, a semiconductor substrate, a semiconductor layer formed on one surface of the semiconductor substrate, an insulating film having an opening formed on the semiconductor layer, and the opening One electrode formed on the exposed semiconductor layer, on the side wall of the opening and on the insulating film around the opening, and the other electrode formed on the other surface of the semiconductor substrate; The side wall of the opening is formed by a lower concave curved surface portion and an upper inclined portion having a concave curved surface, which is formed in order from the interface with the semiconductor layer toward the surface of the insulating film. It is characterized by.
開示の半導体装置によれば、ショットキーバリアダイオードを大型にすることなく、高耐圧で、耐圧のバラツキを少なくすることができる。 According to the disclosed semiconductor device, it is possible to reduce the variation in breakdown voltage with a high breakdown voltage without increasing the size of the Schottky barrier diode.
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。 The form for implementing is demonstrated below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted.
（半導体装置）
本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、フィールドプレート構造のショットキーバリアダイオードである。具体的には、図２に示されるように、Ｎ＋型半導体基板１０の表面に、Ｎ−型半導体層２０が形成されており、Ｎ−型半導体層２０の上には、開口部３０ａを有する絶縁膜３０が形成されている。絶縁膜３０の開口部３０ａにおけるＮ−型半導体層２０の上、開口部３０ａの側壁及び絶縁膜３０の上には、アノード電極４０が形成されており、Ｎ＋型半導体基板１０の裏面にはカソード電極５０が形成されている。アノード電極４０は、Ｎ−型半導体層２０の上に形成されているショットキー電極４１と、絶縁膜３０の上に形成されているフィールドプレート電極４２とにより形成されており、これらが一体となって形成されている。開口部３０ａは上から見た形状が円形に形成されているものが耐圧等の観点から好ましいが、正方形等の形状で形成されていてもよい。
(Semiconductor device)
A semiconductor device in this embodiment will be described. The semiconductor device in the present embodiment is a Schottky barrier diode having a field plate structure. Specifically, as shown in FIG. 2, an N −
本実施の形態においては、Ｎ＋型半導体基板１０は、厚さが約４１５μｍのＮ＋−ＧａＮにより形成されており、Ｎ型となる不純物元素としてＳｉが約２×１０１８ｃｍ−３の濃度でドープされている。また、Ｎ−型半導体層２０は、膜厚が約１６μｍのＮ−−ＧａＮにより形成されており、Ｎ型となる不純物元素としてＳｉが約１×１０１６ｃｍ−３の濃度でドープされている。絶縁膜３０は、膜厚が約４００ｎｍのＳｉＮにより形成されている。
In the present embodiment, the N +
本実施の形態においては、絶縁膜３０の開口部３０ａの側壁は、Ｎ−型半導体層２０の上に形成されている下部凹曲面部３１と、下部凹曲面部３１の上の端から絶縁膜３０の表面に至るまでの上部傾斜部３２とにより形成されている。下部凹曲面部３１は、Ｎ−型半導体層２０の上から約２００ｎｍまでの領域に形成されており、上部傾斜部３２は、下部凹曲面部３１が形成されている領域よりも上の約２００ｎｍから約４００ｎｍまでの領域に形成されている。従って、下部凹曲面部３１が形成される領域は、Ｎ−型半導体層２０の上の厚さｔ１が約２００ｎｍの領域であり、上部傾斜部３２が形成される領域は、下部凹曲面部３１が形成される領域よりも上の厚さｔ２が約２００ｎｍの領域である。本実施の形態においては、厚さｔ１と厚さｔ２が略同じであるか、厚さｔ１が厚さｔ２より厚くてもよく、また、薄くてもよい
本実施の形態においては、下部凹曲面部３１は、断面の形状が凹んだ曲線となるように形成されており、上部傾斜部３２は、断面が直線となるように形成されている。よって、下部凹曲面部３１の表面は、凹んだ凹曲面となっている。尚、下部凹曲面部３１が形成される部分は、凹曲面に代えて、凸曲面が形成された下部凸曲面部であってもよい。このように、下部凹曲面部３１を形成することにより高耐圧であっても、後述するように、耐圧のバラツキを抑制することができ、耐圧が均一なショットキーバリアダイオードを得ることができる。
In the present embodiment, the side walls of the
尚、本実施の形態においては、Ｎ−型半導体層２０の表面に対する上部傾斜部３２の面の角度をテーパー角度θとする。また、Ｎ−型半導体層２０の表面に平行な方向における下部凹曲面部３１の幅、即ち、Ｎ−型半導体層２０の表面に平行な方向における下部凹曲面部３１と上部傾斜部３２との境界から下部凹曲面部３１の端までの幅を下部凹曲面部３１の幅Ｌ１とする。また、Ｎ−型半導体層２０の表面に平行な方向における上部傾斜部３２の幅、即ち、Ｎ−型半導体層２０の表面に平行な方向における上部傾斜部３２の端から下部凹曲面部３１と上部傾斜部３２との境界までの幅を下部凹曲面部３１の幅Ｌ２とする。
In the present embodiment, the angle of the surface of the upper
（シミュレーション結果）
次に、ショットキーバリアダイオードにおいて、絶縁膜の開口部の側面の形状を変化させた場合における逆電圧と逆電流との関係についてシミュレーションを行った結果について説明する。尚、ショットキーバリアダイオードの耐圧は、アノード電圧（逆電圧）を印加した際に、アノード電流（逆電流）が急激に高くなった電圧を耐圧としている。
(simulation result)
Next, a description will be given of the result of simulation of the relationship between the reverse voltage and the reverse current when the shape of the side surface of the opening of the insulating film is changed in the Schottky barrier diode. Note that the breakdown voltage of the Schottky barrier diode is a voltage at which the anode current (reverse current) suddenly increases when the anode voltage (reverse voltage) is applied.
図３は、図１に示される構造のショットキーバリアダイオードのシミュレーションのモデルの一部であり、図１に示される構造のショットキーバリアダイオードのＮ−−ＧａＮ層９２０及び絶縁膜９３０の要部を拡大した図である。絶縁膜９３０はＮ−−ＧａＮ層９２０の上に形成されており、開口部９３０ａを有している。絶縁膜９３０は、開口部９３０ａの周囲に形成された傾斜部９３１と、傾斜部９３１の周囲に形成された平坦部９３２とにより形成されている。絶縁膜９３０の平坦部９３２における厚さｔａは４００ｎｍであり、傾斜部９３１は、テーパー角度θａが、例えば、３０°となるように形成されている。
FIG. 3 is a part of a simulation model of the Schottky barrier diode having the structure shown in FIG. 1, and the main parts of the N − -
図４は、図２に示される本実施の形態における半導体装置であるショットキーバリアダイオードのシミュレーションのモデルの一部であり、図２に示されるショットキーバリアダイオードにおけるＮ−型半導体層２０及び絶縁膜３０の構造の要部を拡大した図である。絶縁膜３０はＮ−型半導体層２０の上に形成されており、開口部３０ａを有している。絶縁膜３０は、開口部３０ａの周囲に形成された下部凹曲面部３１と、下部凹曲面部３１の周囲に形成された上部傾斜部３２と、上部傾斜部３２の周囲に形成された平坦部３３とにより形成されている。絶縁膜３０の平坦部３３における厚さｔは４００ｎｍであり、下部凹曲面部３１における厚さｔ１が２００ｎｍ、上部傾斜部３２における厚さｔ２が２００ｎｍとなるように形成されている。上部傾斜部３２は、テーパー角度θが、例えば、３０°となるように形成されており、下部凹曲面部３１は、例えば、断面の形状が曲率半径２００ｎｍの円の一部となるような形状で形成されている。
4 is a part of a simulation model of the Schottky barrier diode which is the semiconductor device in the present embodiment shown in FIG. 2, and the N −
次に、図１に示す構造のショットキーバリアダイオードと、図２に示す本実施の形態におけるショットキーバリアダイオードにおける耐圧のバラツキについて、シミュレーションの結果に基づき説明する。 Next, variations in breakdown voltage between the Schottky barrier diode having the structure shown in FIG. 1 and the Schottky barrier diode in the present embodiment shown in FIG. 2 will be described based on the results of simulation.
図１に示す構造のショットキーバリアダイオードにおいて、絶縁膜９３０に開口部９３０ａを形成する際には、Ｎ−−ＧａＮ層９２０の上に絶縁膜９３０を成膜した後、開口部９３０ａとなる領域の絶縁膜をエッチングにより除去することにより形成する。この際、絶縁膜９３０の傾斜部９３１におけるテーパー角度θａが、例えば、３０°となるように形成しようとしても、上述したように、エッチング条件等により、テーパー角度θａが、３０°よりも大きくなったり、小さくなったりする。
In the Schottky barrier diode having the structure shown in FIG. 1, when forming the opening 930 a in the insulating
図５及び図６は、図１に示されるショットキーバリアダイオードにおいて、傾斜部９３１のテーパー角度θａが変化した場合における絶縁膜９３０の開口部９３０ａの側壁の様子を示す。尚、絶縁膜９３０における平坦部９３２の厚さｔａは４００ｎｍである。
5 and 6, the Schottky barrier diode shown in FIG. 1, showing the state of the side wall of the
図５は、傾斜部９３１のテーパー角度θａが３０°を基準として小さくなる場合を示す。具体的には、図５（ａ）はテーパー角度θａが３０°の場合、図５（ｂ）はテーパー角度θａが２８．１°の場合、図５（ｃ）はテーパー角度θａが２６．２°の場合を示す。従って、Ｎ−−ＧａＮ層９２０の表面と平行な方向における傾斜部９３１の幅Ｌａは、図５（ａ）に示す場合が約６９３ｎｍであり、これを基準とすると、図５（ｂ）に示す場合は約７４９ｎｍであり、図５（ａ）に示す場合に比べて約５６ｎｍ長くなる。また、図５（ｃ）に示す場合は約８１３ｎｍであり、図５（ａ）に示す場合に比べて約１００ｎｍ長くなる。
5, the taper angle theta a of the
図６は、傾斜部９３１のテーパー角度θａが３０°を基準として大きくなる場合を示す。具体的には、図６（ａ）はテーパー角度θａが３０°の場合、図６（ｂ）はテーパー角度θａが３３°の場合、図６（ｃ）はテーパー角度θａが３６°の場合を示す。従って、Ｎ−−ＧａＮ層９２０の表面と平行な方向における傾斜部９３１の幅Ｌａは、図６（ａ）に示す場合が約６９３ｎｍであり、これを基準とすると、図６（ｂ）に示す場合が約６１６ｎｍであり、図６（ａ）に示す場合に比べて約７７ｎｍ短くなる。また、図６（ｃ）に示す場合は約５５１ｎｍであり、図６（ａ）に示す場合に比べて約１４４ｎｍ短くなる。
FIG. 6 shows a case where the taper angle θa of the
図７は、図１に示されるショットキーバリアダイオードにおいて、傾斜部９３１のテーパー角度θａが小さくなった場合におけるアノード電圧（逆電圧）とアノード電流（逆電流）との関係を示す。図７より、耐圧は、図５（ａ）に示すテーパー角度θａが３０°では約−９３０Ｖであり、図５（ｂ）に示すテーパー角度θａが２８．１°では約−９８０Ｖであり、図５（ｃ）に示すテーパー角度θａが２６．２°では約−１０１０Ｖである。従って、テーパー角度θａが３０°から２６．２°の範囲、即ち、傾斜部９３１の幅Ｌａがテーパー角度θａが３０°を基準した場合よりも約１００ｎｍまで長くなった範囲で、耐圧は約８０Ｖの範囲でバラツキが生じる。
7, in the Schottky barrier diode shown in FIG. 1 shows the relationship between the anode voltage when the taper angle theta a is smaller
このように、図１に示されるショットキーバリアダイオードにおいて耐圧に大きなバラツキが生じることは、図６に示されるように、傾斜部９３１のテーパー角度θａが大きくなる場合においても同様である。図８には、図１に示されるショットキーバリアダイオードにおいて、傾斜部９３１のテーパー角度θａが大きくなった場合におけるアノード電圧（逆電圧）とアノード電流（逆電流）との関係を示す。図８より、耐圧は、図６（ａ）に示すテーパー角度θａが３０°では約−９３０Ｖであり、図６（ｂ）に示すテーパー角度θａが３３°では約−８９０Ｖであり、図６（ｃ）に示すテーパー角度θａが３６°では約−８４０Ｖである。従って、テーパー角度θａが３０°から３６°の範囲において、耐圧は約９０Ｖの範囲でバラツキが生じる。
Thus, the large variation in breakdown voltage occurs in the Schottky barrier diode shown in FIG. 1, as shown in FIG. 6, the same applies when the taper angle theta a of the
図２に示される本実施の形態におけるショットキーバリアダイオードにおいても、絶縁膜３０に開口部３０ａを形成する際にバラツキが生じる。本実施の形態におけるショットキーバリアダイオードにおいては、絶縁膜３０に開口部３０ａを形成する際のエッチングにより、Ｎ−型半導体層２０と平行な方向における下部凹曲面部３１の幅Ｌ１にバラツキが生じるものと考える。図９は、図２に示される本実施の形態におけるショットキーバリアダイオードにおいて、下部凹曲面部３１の形状が変化した場合における絶縁膜３０の開口部３０ａの側壁の様子を示す。
Also in the Schottky barrier diode in the present embodiment shown in FIG. 2, variation occurs when the opening 30 a is formed in the insulating
尚、絶縁膜３０における平坦部３３の厚さｔは４００ｎｍである。絶縁膜３０の開口部３０ａの側面の下部凹曲面部３１は、Ｎ−型半導体層２０の上に、厚さｔ１が２００ｎｍ形成されており、上部傾斜部３２は、下部凹曲面部３１の上に、厚さｔ２が２００ｎｍとなるように形成されている。
Note that the thickness t of the
図９には、Ｎ−型半導体層２０と平行な方向における下部凹曲面部３１の幅Ｌ１が長くなる場合を示しており、図５における傾斜部９３１のテーパー角度θａが小さくなる場合に対応している。具体的には、図９（ａ）は、下部凹曲面部３１の幅Ｌ１が２００ｎｍの場合であり、これを基準としている。従って、図９（ｂ）は、下部凹曲面部３１の幅Ｌ１が２６０ｎｍの場合であり、図９（ａ）に示す場合と比べて約６０ｎｍ長くなる。また、図９（ｃ）は、下部凹曲面部３１の幅Ｌ１が３００ｎｍの場合であり、図９（ａ）に示す場合と比べて約１００ｎｍ長くなる。尚、Ｎ−型半導体層２０と平行な方向における上部傾斜部３２の幅Ｌ２は、３５０ｎｍであり、上部傾斜部３２のテーパー角度θは約３０°としている。
FIG 9, N - -
図１０は、図２に示される本実施の形態におけるショットキーバリアダイオードにおいて、シミュレーションにより得られた下部凹曲面部３１の幅Ｌ１が長くなった場合におけるアノード電圧（逆電圧）とアノード電流（逆電流）との関係を示す。図１０より、図９（ａ）に示す下部凹曲面部３１の幅Ｌ１が２００ｎｍの場合では約−１０９０Ｖである。図９（ｂ）に示す下部凹曲面部３１の幅Ｌ１が２６０ｎｍの場合では約−１０９０Ｖである。図９（ｃ）に示す下部凹曲面部３１の幅Ｌ１が３００ｎｍの場合では約−１１２０Ｖである。よって、下部凹曲面部３１の幅Ｌ１が２００ｎｍから３００ｎｍまでの１００ｎｍの範囲における耐圧のバラツキは約３０Ｖであり、図５に示される場合と比べて、耐圧のバラツキを約３８％以下に低減することができる。即ち、図５に示される場合の傾斜部９３１の長さが１００ｎｍ長くなった場合と比較して、本実施の形態においては、下部凹曲面部３１の幅Ｌ１が約１００ｎｍ長くなった場合における耐圧のバラツキを約３８％以下に低減することができる。
10, in the Schottky barrier diode in the present embodiment shown in FIG. 2, the anode voltage (reverse voltage) in the case where the width L 1 of the lower
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について図１１から図１３に基づき説明する。
(Method for manufacturing semiconductor device)
Next, a method for manufacturing a semiconductor device in the present embodiment will be described with reference to FIGS.
最初に、図１１（ａ）に示すように、Ｎ＋−ＧａＮにより形成されているＮ＋型半導体基板１０の表面に、Ｎ−型半導体層２０となるＮ−−ＧａＮをエピタキシャル成長により形成する。Ｎ＋型半導体基板１０は厚さが４１５μｍであり、Ｎ−型半導体層２０はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）により、膜厚が１６μｍのＮ−−ＧａＮを成長させることにより形成する。ＭＯＣＶＤによりＮ−型半導体層２０を形成する際には、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）、Ｎの原料ガスにはＮＨ３（アンモニア）、ドープされるＳｉの原料ガスにはＳｉＨ４（モノシラン）が用いられる。
First, as shown in FIG. 11 (a), the surface of the N + -
次に、図１１（ｂ）に示すように、Ｎ＋型半導体基板１０の裏面に、カソード電極５０を形成する。カソード電極５０は、Ｔｉ／Ａｌの金属積層膜を真空蒸着により成膜することにより形成し、Ｔｉ／Ａｌの金属積層膜を成膜した後は、アニールすることによりオーミックコンタクトさせる。
Next, as shown in FIG. 11B, the
次に、図１１（ｃ）に示すように、Ｎ−型半導体層２０の上に、ＣＶＤ（Chemical Vapor Deposition）により膜厚が４００ｎｍのＳｉＮを成膜することにより絶縁膜３０を形成する。
Next, as shown in FIG. 11C, an insulating
次に、図１２（ａ）に示すように、絶縁膜３０において開口部３０ａが形成される領域に開口部６０ａを有するレジストパターン６０を形成する。具体的には、絶縁膜３０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、絶縁膜３０において開口部３０ａが形成される領域に開口部６０ａを有するレジストパターン６０を形成する。
Next, as illustrated in FIG. 12A, a resist
次に、図１２（ｂ）に示すように、レジストパターン６０が形成されていない領域の絶縁膜３０を深さが約２００ｎｍまでＲＩＥ等によるエッチングにより除去する。この際行われるエッチングは、絶縁膜３０及びＮ−型半導体層２０の表面に対し、エッチングにより形成される上部傾斜部３２のテーパー角度θが約３０°となるような条件で行う。これにより、厚さｔ２が２００ｎｍの上部傾斜部３２を形成する。
Next, as shown in FIG. 12B, the insulating
次に、図１２（ｃ）に示すように、レジストパターン６０が形成されていない領域において、Ｎ−型半導体層２０の表面が露出するまで、残りの厚さが約２００ｎｍの絶縁膜３０をウェットエッチングにより除去する。ウェットエッチングでは、等方的にエッチングが行われるため、上部傾斜部３２より下において、絶縁膜３０は凹状に除去され凹曲面が形成される。これにより、開口部３０ａの側壁に厚さｔ１が２００ｎｍの凹曲面を有する下部凹曲面部３１が形成される。これにより、絶縁膜３０には、側壁が下部凹曲面部３１と上部傾斜部３２により形成された開口部３０ａが形成される。
Next, as shown in FIG. 12C, in the region where the resist
次に、図１３（ａ）に示すように、有機溶剤等によりレジストパターン６０を除去する。
Next, as shown in FIG. 13A, the resist
次に、図１３（ｂ）に示すように、開口部３０ａ及び開口部３０ａの周囲の絶縁膜３０の上にアノード電極４０を形成する。具体的には、開口部３０ａが形成されている絶縁膜３０の上にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、アノード電極４０が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＮｉ／Ａｕの金属積層膜を成膜し、有機溶剤等に浸漬させて、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去することにより、残存する金属積層膜によりアノード電極４０を形成する。このようにして、Ｎ−型半導体層２０の上に形成されるショットキー電極４１と、絶縁膜３０の上に形成されているフィールドプレート電極４２とを有するアノード電極４０が形成され、本実施の形態におけるショットキーバリアダイオードが作製される。
Next, as shown in FIG. 13B, the
上記においては、Ｎ＋型半導体基板１０がＮ＋−ＧａＮ、Ｎ−型半導体層２０がＮ−−ＧａＮにより形成されている場合について説明したが、Ｎ＋型半導体基板１０がＮ＋−ＳｉＣ、Ｎ−型半導体層２０がＮ−−ＳｉＣにより形成されているものであってもよい。また、絶縁膜３０としては、ＳｉＮ以外にも、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＨｆＯ２等を用いてもよい。
In the above description, the case where the N + -
本実施の形態における半導体装置であるショットキーバリアダイオードは、電力用デバイスとして用いることができる。例えば、パワースイッチングによる電力変換、即ち、交流−交流、交流−直流、直流−交流、直流−直流の変換を行う装置に用いることができる。また、現在は、情報通信機器、省エネ家電製品、照明、電気鉄道、自動車、電力系統装置に至るまで、パワーエレクトロニクスは不可欠な技術であるため、これらの用途において、耐圧が数百Ｖ以上の電力用途のパワーデバイスとして用いることができる。例えば、自動車向けのＡＣ／ＤＣコンバータ、ＤＣ／ＤＣコンバータ、電気鉄道、電力系統装置等に用いることができる。 The Schottky barrier diode which is a semiconductor device in this embodiment can be used as a power device. For example, it can be used for a device that performs power conversion by power switching, that is, AC-AC, AC-DC, DC-AC, DC-DC conversion. At present, power electronics is an indispensable technology, ranging from information and communication equipment, energy-saving home appliances, lighting, electric railways, automobiles, and power system equipment. It can be used as a power device for applications. For example, it can be used for an AC / DC converter, a DC / DC converter, an electric railway, a power system device, etc. for automobiles.
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 Although the embodiment has been described in detail above, it is not limited to the specific embodiment, and various modifications and changes can be made within the scope described in the claims.
上記の説明に関し、更に以下の付記を開示する。
（付記１）
半導体基板と、
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。
（付記２）
半導体基板と、
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凸曲面の下部凸曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。
（付記３）
前記半導体基板は、ＧａＮまたはＳｉＣを含む材料により形成されており、
前記半導体層は、ＧａＮまたはＳｉＣを含む材料により形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記絶縁膜は、ＳｉＮ、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＨｆＯ２のうちのいずれかを含む材料により形成されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記半導体基板には、Ｎ型となる不純物元素がドープされており、
前記半導体層には、Ｎ型となる不純物元素がドープされていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記一方の電極は、前記半導体層の上に形成されたショットキー電極と、前記絶縁膜の上に形成されたフィールドプレート電極とにより形成されており、
前記一方の電極における前記ショットキー電極と前記他方の電極との間において、前記半導体基板及び前記半導体層を貫通して電流が流れるショットキーバリアダイオードであることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
半導体基板の一方の面の上に半導体層を形成する工程と、
前記半導体基板の他方の面に他方の電極を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の開口部が形成される領域に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの開口部における絶縁膜を所定の厚さまでドライエッチングにより除去する工程と、
前記ドライエッチングの後、ウェットエッチングにより、前記レジストパターンの開口部における絶縁膜を除去し、半導体層の表面を露出させる工程と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に一方の電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記８）
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする付記７に記載の半導体装置の製造方法。
（付記９）
前記開口部の側壁は、前記半導体層との界面から絶縁膜表面に向かって順に形成された表面が凸曲面の下部凸曲面部と上部傾斜部とにより形成されていることを特徴とする付記７に記載の半導体装置の製造方法。
In addition to the above description, the following additional notes are disclosed.
(Appendix 1)
A semiconductor substrate;
A semiconductor layer formed on one surface of the semiconductor substrate;
An insulating film having an opening formed on the semiconductor layer;
One electrode formed on the semiconductor layer exposed in the opening, on the sidewall of the opening and on the insulating film around the opening;
The other electrode formed on the other surface of the semiconductor substrate;
Have
The semiconductor is characterized in that the side wall of the opening is formed by a lower concave curved surface portion and an upper inclined portion having a concave curved surface, the surface formed in order from the interface with the semiconductor layer toward the surface of the insulating film. apparatus.
(Appendix 2)
A semiconductor substrate;
A semiconductor layer formed on one surface of the semiconductor substrate;
An insulating film having an opening formed on the semiconductor layer;
One electrode formed on the semiconductor layer exposed in the opening, on the sidewall of the opening and on the insulating film around the opening;
The other electrode formed on the other surface of the semiconductor substrate;
Have
The semiconductor is characterized in that the side wall of the opening is formed by a lower convex curved surface portion and an upper inclined portion of a convex curved surface, the surface formed in order from the interface with the semiconductor layer toward the surface of the insulating film. apparatus.
(Appendix 3)
The semiconductor substrate is made of a material containing GaN or SiC,
The semiconductor device according to appendix 1 or 2, wherein the semiconductor layer is formed of a material containing GaN or SiC.
(Appendix 4)
4. The semiconductor device according to any one of appendices 1 to 3, wherein the insulating film is made of a material including any one of SiN, SiO 2 , Al 2 O 3 , AlN, and HfO 2 .
(Appendix 5)
The semiconductor substrate is doped with an N-type impurity element,
The semiconductor device according to any one of appendices 1 to 4, wherein the semiconductor layer is doped with an N-type impurity element.
(Appendix 6)
The one electrode is formed by a Schottky electrode formed on the semiconductor layer and a field plate electrode formed on the insulating film,
Any one of Supplementary notes 1 to 5, which is a Schottky barrier diode in which a current flows through the semiconductor substrate and the semiconductor layer between the Schottky electrode and the other electrode in the one electrode. A semiconductor device according to claim 1.
(Appendix 7)
Forming a semiconductor layer on one surface of the semiconductor substrate;
Forming the other electrode on the other surface of the semiconductor substrate;
Forming an insulating film on the semiconductor layer;
Forming a resist pattern having an opening in a region where the opening of the insulating film is formed;
Removing the insulating film in the opening of the resist pattern to a predetermined thickness by dry etching;
After the dry etching, removing the insulating film in the opening of the resist pattern by wet etching, exposing the surface of the semiconductor layer;
Forming one electrode on the semiconductor layer exposed in the opening, on the sidewall of the opening and on the insulating film around the opening;
A method for manufacturing a semiconductor device, comprising:
(Appendix 8)
The side wall of the opening is formed by a lower concave curved surface portion and an upper inclined portion having a concave curved surface, the surface formed in order from the interface with the semiconductor layer toward the surface of the insulating film. 8. A method for producing a semiconductor device according to 7.
(Appendix 9)
The side wall of the opening is formed by a lower convex curved surface portion and an upper inclined portion of a convex curved surface formed in order from the interface with the semiconductor layer toward the insulating film surface. The manufacturing method of the semiconductor device as described in any one of.
１０ Ｎ＋型半導体基板
２０ Ｎ−型半導体層
３０ 絶縁膜
３０ａ 開口部
３１ 下部凹曲面部
３２ 上部傾斜部
４０ アノード電極
４１ ショットキー電極
４２ フィールドプレート電極
５０ カソード電極
10 N + type semiconductor substrate 20 N −
Claims (6)
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凹曲面の下部凹曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。 A semiconductor substrate;
A semiconductor layer formed on one surface of the semiconductor substrate;
An insulating film having an opening formed on the semiconductor layer;
One electrode formed on the semiconductor layer exposed in the opening, on the sidewall of the opening and on the insulating film around the opening;
The other electrode formed on the other surface of the semiconductor substrate;
Have
The semiconductor is characterized in that the side wall of the opening is formed by a lower concave curved surface portion and an upper inclined portion having a concave curved surface, the surface formed in order from the interface with the semiconductor layer toward the surface of the insulating film. apparatus.
前記半導体基板の一方の面に形成された半導体層と、
前記半導体層の上に形成された開口部を有する絶縁膜と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に形成された一方の電極と、
前記半導体基板の他方の面に形成された他方の電極と、
を有し、
前記開口部の側壁は、前記半導体層との界面から絶縁膜の表面に向かって順に形成された表面が凸曲面の下部凸曲面部と上部傾斜部とにより形成されていることを特徴とする半導体装置。 A semiconductor substrate;
A semiconductor layer formed on one surface of the semiconductor substrate;
An insulating film having an opening formed on the semiconductor layer;
One electrode formed on the semiconductor layer exposed in the opening, on the sidewall of the opening and on the insulating film around the opening;
The other electrode formed on the other surface of the semiconductor substrate;
Have
The semiconductor is characterized in that the side wall of the opening is formed by a lower convex curved surface portion and an upper inclined portion of a convex curved surface, the surface formed in order from the interface with the semiconductor layer toward the surface of the insulating film. apparatus.
前記半導体層は、ＧａＮまたはＳｉＣを含む材料により形成されていることを特徴とする請求項１または２に記載の半導体装置。 The semiconductor substrate is made of a material containing GaN or SiC,
The semiconductor device according to claim 1, wherein the semiconductor layer is made of a material containing GaN or SiC.
前記一方の電極における前記ショットキー電極と前記他方の電極との間において、前記半導体基板及び前記半導体層を貫通して電流が流れるショットキーバリアダイオードであることを特徴とする請求項１から４のいずれかに記載の半導体装置。 The one electrode is formed by a Schottky electrode formed on the semiconductor layer and a field plate electrode formed on the insulating film,
5. The Schottky barrier diode according to claim 1, wherein a current flows through the semiconductor substrate and the semiconductor layer between the Schottky electrode and the other electrode of the one electrode. The semiconductor device according to any one of the above.
前記半導体基板の他方の面に他方の電極を形成する工程と、
前記半導体層の上に絶縁膜を形成する工程と、
前記絶縁膜の開口部が形成される領域に開口部を有するレジストパターンを形成する工程と、
前記レジストパターンの開口部における絶縁膜を所定の厚さまでドライエッチングにより除去する工程と、
前記ドライエッチングの後、ウェットエッチングにより、前記レジストパターンの開口部における絶縁膜を除去し、半導体層の表面を露出させる工程と、
前記開口部において露出している半導体層の上、前記開口部の側壁及び前記開口部の周囲の絶縁膜の上に一方の電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 Forming a semiconductor layer on one surface of the semiconductor substrate;
Forming the other electrode on the other surface of the semiconductor substrate;
Forming an insulating film on the semiconductor layer;
Forming a resist pattern having an opening in a region where the opening of the insulating film is formed;
Removing the insulating film in the opening of the resist pattern to a predetermined thickness by dry etching;
After the dry etching, removing the insulating film in the opening of the resist pattern by wet etching, exposing the surface of the semiconductor layer;
Forming one electrode on the semiconductor layer exposed in the opening, on the sidewall of the opening and on the insulating film around the opening;
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015215998A JP2017092081A (en) | 2015-11-02 | 2015-11-02 | Semiconductor device and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015215998A JP2017092081A (en) | 2015-11-02 | 2015-11-02 | Semiconductor device and semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017092081A true JP2017092081A (en) | 2017-05-25 |
Family
ID=58771735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015215998A Pending JP2017092081A (en) | 2015-11-02 | 2015-11-02 | Semiconductor device and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2017092081A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910379A (en) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | A kind of SiC junction barrel Schottky diode and preparation method thereof |
| CN107946353A (en) * | 2017-11-22 | 2018-04-20 | 北京燕东微电子有限公司 | A kind of SiC Schottky diode and preparation method thereof |
-
2015
- 2015-11-02 JP JP2015215998A patent/JP2017092081A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107910379A (en) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | A kind of SiC junction barrel Schottky diode and preparation method thereof |
| CN107946353A (en) * | 2017-11-22 | 2018-04-20 | 北京燕东微电子有限公司 | A kind of SiC Schottky diode and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5775321B2 (en) | Semiconductor device, manufacturing method thereof, and power supply device | |
| JP5731687B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP6433050B2 (en) | Complementary gallium nitride integrated circuits and their fabrication methods | |
| JP4177048B2 (en) | Power converter and GaN-based semiconductor device used therefor | |
| JP6522102B2 (en) | Field effect diode and method of manufacturing the same | |
| US20150270356A1 (en) | Vertical nitride semiconductor device | |
| JP2019041120A (en) | Semiconductor devices having recessed electrode structure | |
| US9337301B2 (en) | Aluminum nitride based semiconductor devices | |
| JP5685917B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| CN103022121A (en) | Semiconductor device and method of manufacturing the same | |
| JP2008166469A (en) | Nitride semiconductor device and manufacturing method thereof | |
| JP6199147B2 (en) | Field effect type compound semiconductor device and manufacturing method thereof | |
| JP2011210779A (en) | Schottky diode and method for manufacturing the same | |
| JP7139774B2 (en) | Compound semiconductor device, method for manufacturing compound semiconductor device, and amplifier | |
| JP2008306200A (en) | POWER CONVERSION DEVICE AND GaN-BASED SEMICONDUCTOR DEVICE USED THEREFOR | |
| KR100770132B1 (en) | Gan semiconductor device | |
| JP5161759B2 (en) | Method for manufacturing compound semiconductor device | |
| JP2017092081A (en) | Semiconductor device and semiconductor device manufacturing method | |
| CN113555429A (en) | Normally-on HFET device with high breakdown voltage and low on-resistance and preparation method thereof | |
| JP2019114581A (en) | Compound semiconductor device and manufacturing method thereof | |
| JP6166508B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2012064663A (en) | Nitride semiconductor device and method of manufacturing the same | |
| JP2016162832A (en) | Semiconductor device | |
| KR102067596B1 (en) | Nitride semiconductor and method thereof | |
| CN108493111A (en) | Method, semi-conductor device manufacturing method |