JP2017055649A - 半導体装置およびその駆動方法 - Google Patents
半導体装置およびその駆動方法 Download PDFInfo
- Publication number
- JP2017055649A JP2017055649A JP2016177076A JP2016177076A JP2017055649A JP 2017055649 A JP2017055649 A JP 2017055649A JP 2016177076 A JP2016177076 A JP 2016177076A JP 2016177076 A JP2016177076 A JP 2016177076A JP 2017055649 A JP2017055649 A JP 2017055649A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- current
- band gap
- wide band
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 251
- 238000000034 method Methods 0.000 title claims description 60
- 230000007547 defect Effects 0.000 claims abstract description 117
- 230000001629 suppression Effects 0.000 claims abstract description 81
- 238000010992 reflux Methods 0.000 claims abstract description 23
- 238000010586 diagram Methods 0.000 claims description 47
- 239000013078 crystal Substances 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 10
- 230000002950 deficient Effects 0.000 abstract description 9
- 238000010030 laminating Methods 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 42
- 230000008569 process Effects 0.000 description 38
- 238000012545 processing Methods 0.000 description 22
- 238000006243 chemical reaction Methods 0.000 description 19
- 238000004364 calculation method Methods 0.000 description 17
- 239000000758 substrate Substances 0.000 description 17
- 238000012937 correction Methods 0.000 description 10
- 101000662809 Homo sapiens Trafficking protein particle complex subunit 4 Proteins 0.000 description 6
- 102100037496 Trafficking protein particle complex subunit 4 Human genes 0.000 description 6
- 230000001965 increasing effect Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
- H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
- H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
- H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
- H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
- H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
- H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Inverter Devices (AREA)
Abstract
Description
そこで、本発明は、従来例の課題に着目してなされたものであり、ワイドバンドギャップ半導体素子に発生する積層欠陥の発生を十分に抑制して導通損失を低減させることができる半導体装置およびその駆動方法を提供することを目的としている。
図1に示すように、電力変換装置10は、三相交流電源14に接続されている。電力変換装置10は、三相交流電源14から入力する三相交流電力を全波整流する整流回路15と、整流回路15で整流された電力を平滑化する平滑用コンデンサ16とを有している。図示は省略するが、整流回路15は、6つのダイオードをフルブリッジ接続して構成するかまたは6つのスイッチング素子をフルブリッジ接続している。整流回路15の正極出力端子に正極ラインLpが接続され、負極出力端子に負極ラインLnが接続されている。これら正極ラインLp及び負極ラインLn間に平滑用コンデンサ16が接続されている。
半導体モジュール2a及び半導体モジュール2bは、正極ラインLpと負極ラインLnとの間に直列に接続されてスイッチングアーム部を構成している。半導体モジュール2c及び半導体モジュール2dは、正極ラインLpと負極ラインLnとの間に直列に接続されてスイッチングアーム部を構成している。半導体モジュール2e及び半導体モジュール2fは、正極ラインLpと負極ラインLnとの間に直列に接続されてスイッチングアーム部を構成している。
半導体モジュール2aは、N型のSiC−MOSFET(第1ワイドバンドギャップ半導体素子の一例)3aと、MOSFET3aに寄生するボディダイオード4aと、MOSFET3aに逆並列接続された還流用のショットキーバリアダイオード5aとを有してアーム部を構成している。MOSFET3aのドレイン端子Dにボディダイオード4aおよびショットキーバリアダイオード5aのカソードが接続され、MOSFET3aのソース端子Sにボディダイオード4aおよびショットキーバリアダイオード5aのアノードが接続されている。
半導体モジュール2cも、半導体モジュール2a,2bと同様に、N型のSiC−MOSFET(第1ワイドバンドギャップ半導体素子の一例)3cと、ボディダイオード4cと、ショットキーバリアダイオード5cとを有してアーム部を構成している。
半導体モジュール2eも、N型のSiC−MOSFET(第1ワイドバンドギャップ半導体素子の一例)3eと、ボディダイオード4eと、ショットキーバリアダイオード5eとを有してアーム部を構成している。
SiC−MOSFET3a,3b,3c,3d,3e,3fは、ユニポーラ型のパワー半導体素子であり、双方向性を有している。ここで、アーム部を構成するワイドバンドギャップ半導体素子は、SiC系の半導体素子だけでなく、他の窒化ガリウム及びダイアモンドの少なくとも1つを主材料とするワイドバンドギャップ半導体素子であってもよい。また、ショットキーバリアダイオード5a〜5fもSi系の半導体素子だけでなく、炭化ケイ素、窒化ガリウム及びダイアモンドの少なくとも1つを主材料とするワイドバンドギャップ半導体素子であってもよい。ワイドバンドギャップ半導体素子はSi素子よりも高温,高電圧動作に優れ、低損失である。
半導体モジュール2a及び半導体モジュール2bは、例えばU相スイッチングアーム部を構成し、半導体モジュール2c及び半導体モジュール2dは、例えばV相スイッチングアーム部を構成し、半導体モジュール2e及び半導体モジュール2fは、例えばW相スイッチングアーム部を構成している。したがって、これらのU相スイッチングアーム部、V相スイッチングアーム部及びW相スイッチングアーム部が並列接続された三相フルブリッジ回路と、U相アームのスイッチング動作を制御するゲート駆動装置1a,1bと、V相アームのスイッチング動作を制御するゲート駆動装置1c,1dと、W相アームのスイッチング動作を制御するゲート駆動装置1e,1fとでインバータ回路が構成されている。
図2に示すように、ゲート駆動装置1aは、第2ワイドバンドギャップ半導体素子となるSiC−MOSFET3bに流れるドレイン電流(主電流の一例)Id(b)を検出する電流検出部としての電流センサ21aと、電流センサ21aで検出したドレイン電流Id(b)の電流値が入力されて第1ワイドバンドギャップ半導体素子となるSiC−MOSFET3aを駆動する半導体素子駆動部としてのゲート駆動部22aとを備えている。
この演算処理装置23aには、電流センサ21aで検出された第2ワイドバンドギャップ半導体素子となるSiC−MOSFET3bのドレイン電流Id(b)が入力されている。
したがって、図5において、例えばパルス幅がPW1=10〔μsec〕であるときに、ボディダイオード4bの還流電流IBDがIBD1=77〔A/cm2〕以下であるときには欠陥抑制領域ADiに属する。このため、ボディダイオード4bにIBD1=77〔A/cm2〕以下の還流電流IBDが流れる場合には、積層欠陥の成長が抑制されて、SiC−MOSFET3bのオン抵抗の上昇を抑制し、導通損失の増加を抑制する。
したがって、この(1)式からドレイン電流Id(b)〔A/cm2〕を算出し、図4に示す欠陥抑制特性マップを形成する。
ここで、SiC−MOSFET3aがターンオフ状態となって、下アームとなるSiC−MOSFET3bに還流電流が流れる場合の等価回路は、図6に示すようになり、三相電動機17のU相コイルLuからの還流電流Id(b)が、インダクタンスLMOSを通り、ボディダイオード4bを通ってU相コイルLuに戻る一方、インダクタンスLBDを通り、ショットキーバリアダイオード5bを通ってU相コイルLuに戻る。
そして、SiC−MOSFET3b自身のチップインダクタンスをCMOSLとし、ショットキーバリアダイオード5b自身のチップインダクタンスをCLSBDとし、さらに、外部インダクタンスをそれぞれBLMSとすると、SiC−MOSFET3aのインダクタンスLMOSおよびショットキーバリアダイオード5aのインダクタンスLSBDは、下記(2)式および(3)式で表すことができる。
LMOS=BLMS+MLMOS+CLMOS ・・・(2)
LSBD=BLMS+MLSBD+CLSBD ・・・(3)
そこで、仮にインダクタンスLMOSを40nHとし、インダクタンスLSBDを10nHとすると、インダクタンス比は、LMOS/LSBD=40nH/10nH=4となり、ドレイン電流Id(b)を50Aとした場合、50AX(LMOS/(LMOS+LSBD)=ISBDとなり、SBD側に40A、MOSボディダイオードに10Aの電流が流れる。
そして、SiC−MOSFET3aを駆動する制御信号CS(a)およびSiC−MOSFET3bを駆動する制御信号CS(b)間のデッドタイム時間Tdtの30%をパルス幅PWとして設定することにより、実際にボディダイオード4bのパルス幅を測定することなくパルス幅PWを検出することができ、この検出したパルス幅PWと電流センサ21aで検出した第2ワイドバンドギャップ半導体素子であるSiC−MOSFET3bのドレイン電流Id(b)とからドレイン電流Id(b)が欠陥抑制領域ADiに属するか欠陥成長領域ADgに属するかを容易に判定することができる。
すなわち、ゲート駆動処理は、図8に示すように、先ずステップS1で、SiC−MOSFET3aがターンオンした状態を維持する図10におけるモードMD1からターンオフ状態となる図10におけるモードMD2に移行したか否かを判定し、モードMD2に移行していないときには移行するまで待機し、モードMD2に移行したときには、ステップS2に移行して、電流センサ21aで検出される還流電流でなる負極性のドレイン電流Id(b)を読込んでからステップS3に移行する。
ステップS5では、制御信号CS(a)および制御信号CS(b)間のデッドタイム時間Tdtを検出するデッドタイム時間検出処理で検出したデッドタイム時間Tdtを読込み、次いでステップS6に移行して、デッドタイム時間Tdtの30%をパルス幅PW(=0.3×Tdt)として設定してからステップS7に移行する。
ステップS12では、上アーム側のSiC−MOSFET3aがターンオフ状態であるモードMD4からターンオンさせるモードMD1に移行したか否かを判定し、モードMD1に移行していないときには、移行するまで待機し、モードMD1に移行したときには、ステップS13に移行する。
ステップS23の判定結果が制御信号CS(a)の前回値がオフ状態であるときにはオフ状態からオン状態に切り換わったものと判断してステップS24に移行する。
このステップS25では、制御信号CS(b)を読込み、次いでステップS26に移行して、オン状態に変化したか否かを判定し、制御信号CS(b)がオフ状態を継続している場合には、前記ステップS25に戻り、オン状態に変化したときには、ステップS27に移行してソフトウェアタイマを停止して、計時時間をデッドタイム時間Tdtとして読込んでからステップS28に移行する。
このデッドタイム検出処理では、所定時間毎に制御信号CS(a)および制御信号CS(b)間のデッドタイム時間Tdtを検出し、検出した制御信号CS(a)および制御信号CS(b)間のデッドタイム時間をRAM26aのデッドタイム時間記憶領域に更新記憶するので、RAM26aのデッドタイム時間記憶領域には常に最新のデッドタイム時間がTdtが格納される。
このゲート駆動信号で第1のワイドバンドギャップ半導体素子となるSiC−MOSFET3aのゲートを制御することにより、3相電動機17のU相コイルLuに蓄積される電気エネルギーを適正値に制御して、第2のワイドバンドギャップ半導体素子となるSiC−MOSFET3bのボディダイオード4bに流れる還流電流を積層欠陥の成長を抑制する電流値に制御することができる。
次に、電力変換装置10の一相分(例えばU相アーム)について、ゲート駆動装置1aおよび1bを適用したときの動作について図10を伴って説明する。なお、以下で説明する一相以外の他の2つの相(例えばV相及びW相)もこの一相と同様に動作する。電力変換装置10の一相分の動作は、モードMD1、モードMD2、モードMD3およびモードMD4の3つの動作に区分される。
このため、MOSFET3aのゲートソース間電圧Vgs(a)は、図10(C)に示すように、第1電源電圧P1と同電圧となり、SiC−MOSFET3bのゲートソース間電圧Vgs(b)は、図10(D)に示すように、負電圧N1と同電圧となる。このため、図11(A)に示すように、SiC−MOSFET3aはオン状態となり、SiC−MOSFET3bはオフ状態となり、SiC−MOSFET3aのドレイン電流Id(a)が出力電流Iuとして三相電動機17(図1参照)のU相コイルに流れる。このため、SiC−MOSFET3aのドレイン電流Id(a)が図10(F)に示すように増加するとともに、出力電流Iuは図10(E)に示すように徐々に増加する。また、出力電流Iuは正の値となる。
そして、SiC−MOSFET3bのドレイン電流Id(b)が欠陥成長領域ADgにある場合に、SiC−MOSFET3aのドレイン電流Id(a)を低下させる補正デューティ比DA(a)が算出され、モードMD4からモードMD1に移行したときに、補正デューティ比DA(a)で上アーム側のSiC−MOSFET3aのゲートが制御されることにより、ドレイン電流Id(a)が減少されて、三相電動機17のU相コイルLuに蓄積される電気エネルギーが減少される。
このように、上アーム側のSiC−MOSFET3aを下アーム側の還流電流に応じて制御することにより、下アーム側のSiC−MOSFET3bのボディダイオード4bに流れる還流電流を抑制して、SiC−MOSFET3bの積層欠陥の増加を抑制し、これに応じてSiC−MOSFET3bのオン抵抗の上昇を抑制し、導通損失の増加を抑制することができる。
さらに、モードMD3からモードMD4に移行すると、再度デッドタイム期間となり、上アーム側のSiC−MOSFET3aおよび下アーム側のSiC−MOSFET3bがともにオフ状態となる。このモードMD4では、モードMD2と同様に、還流電流がボディダイオード4bとショットキーバリアダイオード5bとに両者のオン電圧比で分流する状態となる。このオン電圧比はモードMD2の過渡オン電圧比より大きくボディダイオード4bに流れる還流電流は非常に小さくなる。
この第2の実施形態は、SiC−MOSFETのインダクタンスとショットキーバリアダイオードのインダクタンスとの比であるインダクタンス比によって積層欠陥の成長を抑制するパルス幅を設定するようにしたものである。
このため、最大電流値Imaxを横軸とし、図12の特性線L31〜L33の傾きを縦軸とすると、図13に示すように、最大電流値Imaxと特性線L31〜L33の傾きとの関係が特性線L34で表されるように直線的となり、点(0,0)及び点(24,1.600)を通る線分で表される。
通常、ショットキーバリアダイオード5a,5bのチップインダクタンスCLSBDはSiC−MOSFET3a,3bのチップインダクタンスCLMOSより小さく、還流電流は、SiC−MOSFET3a,3bのボディダイオード4a,4b側に還流電流が流れ易い。このチップインダクタンスCLMOSおよびCLSBDは半導体チップ固有の値であるため調整することはできない。
したがって、半導体モジュール2aを設計する段階で、インダクタンス比LMOSN/LSBDNを調整して、積層欠陥の成長を抑制する領域となるインダクタンス比LMOSN/LSBDNを設定することができる。
したがって、外部インダクタンスBLMSを接続することにより、半導体モジュール2a,2bとして積層欠陥を成長させることなく抑制するパルス幅PWを設定しても、外部インダクタンスBLMSを接続することにより、トータルのインダクタンスLMOSおよびLSBDが変化してしまい、目的とする積層欠陥を抑制するパルス幅でSiC−MOSFET3a,3bを駆動することができなくなる。
この第3の実施形態では、電力変換装置10を構成する半導体モジュール2aの上アーム部となるSiC−MOSFET3aとショットキーバリアダイオード5aとのインダクタンス比LMOS/LSBD及び下アーム部となるSiC−MOSFET3bとショットキーバリアダイオード5bとのインダクタンス比LMOS/LSBDに着目して第1の実施形態と同様に積層欠陥が成長しない欠陥抑制領域ADi内でSiC−MOSFET3a,3bを駆動可能としたものである。
この第3の実施形態では、先ず、図14に示すボディダイオード電流算出特性線図41と図15に示す欠陥特性線図42とを用意する。
次に、ボディダイオード電流算出特性線図41および欠陥特性線図42を使用してSiC−MOSFET3aの積層欠陥を抑制して劣化を防止する半導体装置の駆動方法を説明する。
電力変換装置10又は半導体モジュール2a〜2cの使用者は、購買した電力変換装置10又は半導体モジュール2a〜2cを使用する際に、先ず、インダクタンス比LMOS/LSBDを設定する。ここで、SiC−MOSFET3bのインダクタンスLMOSは、第1の実施形態で前述した(2)式で表されるように、外部インダクタンスBLMSとモジュールインダクタンスMLMOSとチップインダクタンスCLMOとの和で表される。
これらインダクタンスのうち、使用者が設定できるのは外部インダクタンスBLMSのみである。
そして、使用者が電力変換装置又は半導体モジュール2a〜2cを購入して使用する場合に、外部インダクタンスBLMSを推奨インダクタンス比LMOS/LSBDとなる推奨外部インダクタンスを満足するインダクタンスよりずれた外部インダクタンスBLMSを使用したい場合に、従来は欠陥抑制領域ADiを満足するか否かを判定する手段がなかった。
次いで、算出したインダクタンス比LMOS1/LSBD1を図14のボディダイオード算出特性線図41の縦軸にとるとともに、使用したいドレイン電流Id(b)の特性線L41またはL42の何れか1つを選択する。
次いで,算出したボディダイオード電流IBD11を図15の欠陥特性線図42の縦軸にとることにより、点線図示のように縦軸と特性線L44との交点P(12.5,72)までの範囲が欠陥抑制領域ADiにおけるパルス幅PWの選択範囲となる。
このように、第3の実施形態によれば、インダクタンス比LMOS/LSBDを設定することにより、このインダクタンス比LMOS/LSBDから図14のボディダイオード電流算出特性線図を参照してボディダイオード電流IBDを算出し、算出したボディダイオード電流IBDをもとに図15の欠陥抑制特性線図を参照することにより、欠陥抑制領域ADiでの使用するためのパルス幅PWの範囲を確認することができ、使用者がインダクタンス比からSiC−MOSFET3a,3bの劣化を抑制できる駆動条件を容易に確認することができる。
なお、第3の実施形態では、ボディダイオード電流算出特性線図41及び欠陥特性線図42を用意した場合について説明したが、これ限定されるものではなく、ボディダイオード電流算出特性線図41および欠陥特性線図42をマップとしてROM等の記憶部に記憶しておき、外部インダクタンスをキーボード等の入力部からマイクロコンピュータ等の演算処理装置に入力することにより、インダクタンスLMOSおよびLSBDをそれぞれ算出してインダクタンス比LMOS/LSBCを算出し、算出したインダクタンス比LMOS/LSBDをもとにボディダイオード電流算出マップを参照してボディダイオード電流IBDを算出し、算出したボディダイオード電流IBDをもとに、欠陥特性マップを参照してパルス幅PWの選択範囲を算出し、これをモニタに表示するかプリンタで印刷するようにしてもよい。
また、上記実施形態においては、ワイドバンドギャップ半導体素子のボディダイオードと並列にショットキーバリアダイオードを接続した場合について説明したが、これに限定されるものではなく、Si−フリーホイーリングダイオード、SiC−フリーホイーリングダイオード、SiC−ショットキーバリアダイオード、GaN−フリーホイーリングダイオード、GaNショットキーバリアダイオード、ダイアモンド−フリーホイーリングダイオード、ダイアモンド−ショットキーバリアダイオード等の各種還流ダイオードを適用することができる。
1a,1c,1d,1e,1f ゲート駆動装置
2a〜2f 半導体モジュール
3a〜3f SiC−MOSFET
4a〜4f ボディダイオード
5a〜5f ショットキーバリアダイオード
17 三相電動機
21a 電流センサ
22a ゲート駆動部
23a 演算処理装置
25a 中央演算処理部
26a RAM
27a ROM
28a 入力側インターフェイス回路
29a 出力側インターフェイス回路
41 ボディダイオード電流算出特性線図
42 欠陥特性線図
Claims (8)
- ボディダイオードを有する第1ワイドバンドギャップ半導体素子及び第2ワイドバンドギャップ半導体素子を正極ライン及び負極ライン間に直列に接続し、前記第1ワイドバンドギャップ半導体素子及び前記第2ワイドバンドギャップ半導体素子の間に負荷に接続される節を備えたスイッチングアーム部と、
前記第2ワイドバンドギャップ半導体素子の電流を検出し、前記負荷が前記第1ワイドバンドギャップ半導体素子によって作動された結果として前記第2ワイドバンドギャップ半導体素子に生じる還流電流を検出する電流検出部と、
前記第1ワイドバンドギャップ半導体素子及び前記第2ワイドバンドギャップ半導体素子を駆動する駆動部と、
前記第2ワイドバンドギャップ半導体素子を構成する結晶半導体のための欠陥成長領域と欠陥抑制領域の間の境界を表す欠陥抑制特性曲線を保持するメモリを備え、
前記駆動部は、前記欠陥抑制特性曲線を参照して、前記第2ワイドバンドギャップ半導体素子の検出した電流が欠陥成長領域内であるか欠陥抑制領域内であるかを判別し、前記検出した電流が欠陥成長領域内であることを示す判定結果であるときに前記第1ワイドバンドギャップ半導体素子を流れる電流を前記第2ワイドバンドギャップ半導体素子の還流電流が前記欠陥抑制領域内となるように抑制する駆動信号を出力する
ことを特徴とする半導体装置。 - 前記欠陥抑制特性曲線を前記還流電流の通電開始時に前記第2ワイドバンドギャップ半導体素子のボディダイオードの還流電流に起こるパルス状電流のパルス幅の関数として前記第2ワイドバンドギャップ半導体素子に流れる電流に代替し、
前記駆動部は、作動状態の電流に基づき、前記パルス状電流の前記パルス幅が生成された時に前記欠陥抑制特性曲線を参照することによって前記第2ワイドバンドギャップ半導体素子の前記検出された電流が、欠陥成長領域内であるか欠陥抑制領域内であるかを判別し、前記検出した電流が欠陥成長領域内であるか又は前記欠陥抑制領域内であるかを判別することを特徴とする請求項1に記載の半導体装置。 - 正極ライン及び負極ライン間に直列に接続したボディダイオードを有する第1ワイドバンドギャップ半導体素子及び第2ワイドバンドギャップ半導体素子を有するスイッチングアーム部を含んだ半導体装置の駆動方法であって、
前記第2ワイドバンドギャップ半導体素子の還流電流を検出するステップと、
欠陥成長領域と欠陥抑制領域の間の境界を表す欠陥抑制特性曲線を参照して前記第2ワイドバンドギャップ半導体素子の前記検出した還流電流が、欠陥成長領域内であるか欠陥抑制領域内であるかを判別するステップと、
を備えたことを特徴とする半導体装置の駆動方法。 - 前記欠陥抑制特性曲線は、横軸に第2ワイドバンドギャップ半導体素子のボディダイオードの還流電流の開始時に生じるパルス状電流のパルス幅をとり、縦軸に前記還流電流値を取ったマップとして形成されていることを特徴とする請求項3に記載の半導体装置の駆動方法。
- ボディダイオードを有する第1ワイドバンドギャップ半導体素子及び第2ワイドバンドギャップ半導体素子を直列に接続し、前記第1ワイドバンドギャップ半導体素子に逆並列に接続した第1ダイオードと、前記第2ワイドバンドギャップ半導体素子に逆並列に接続した第2ダイオードとを有するスイッチングアーム部を備え、前記第2ワイドバンドギャップ半導体素子のインダクタンスと前記第2ワイドバンドギャップ半導体素子に逆並列に接続した前記ダイオードのインダクタンスの比と、前記第2ワイドバンドギャップ半導体素子を構成する結晶半導体中の積層欠陥の発生を抑制する関係であって、前記第2ワイドバンドギャップ半導体素子のボディダイオードの還流電流の開始時に生じる前記還流電流において生じるパルス状電流のパルス幅との前記関係を前記第2ワイドバンドギャップ半導体素子のボディダイオードに流れる還流電流をパラメータとして用いてそれぞれ表す複数の特性線を有する特性線図と、
前記第2ワイドバンドギャップ半導体素子を構成する結晶半導体中の積層欠陥を起こすことを抑制された範囲の前記特性線図の各前記特性線の傾きから前記還流電流の最大電流と傾きの許容範囲の関数として示す傾き特性線図と、
を有するメモリを備えた半導体装置の駆動方法にであって、
前記還流電流の前記最大電流をもとに前記傾き特性線図に示された前記傾きの許容範囲から特性線の傾きを選択し、
前記特性線の前記選択された傾きに従って前記第2ワイドバンドギャップ半導体素子の前記ボディダイオードの前記還流電流に起こる前記パルス状電流の要求されたパルス幅を決定し、
前記第2ワイドバンドギャップ半導体素子を構成する結晶半導体中の積層欠陥の発生を抑制することによって、前記第2ワイドバンドギャップ半導体素子の前記ボディダイオードの前記還流電流に起こる前記パルス状電流のための前記要求されたパルス幅を生成するように前記第1ワイドバンドギャップ半導体素子および前記第2ワイドバンドギャップ半導体素子を駆動することを特徴とする半導体装置の駆動方法。 - ボディダイオードを有する第1ワイドバンドギャップ半導体素子及び第2ワイドバンドギャップ半導体素子を直列に接続し、前記第1ワイドバンドギャップ半導体素子に逆並列に接続した第1ダイオードと、前記第2ワイドバンドギャップ半導体素子に逆並列に接続した第2ダイオードとを有するスイッチングアーム部を備えた半導体装置の駆動方法であって、
前記第2ワイドバンドギャップ半導体素子のインダクタンスと前記第2ワイドバンドギャップ半導体素子に逆並列に接続した前記ダイオードのインダクタンスの比と、前記第2ワイドバンドギャップ半導体素子に流れる検出された還流電流とから前記第2ワイドバンドギャップ半導体素子のボディダイオードの還流電流を算出するステップと、
前記算出した還流電流をもとに欠陥成長領域と欠陥抑制領域の間の境界を定義する欠陥抑制特性曲線を参照して欠陥抑制領域内となる前記還流電流の開始時の前記第2ワイドバンドギャップ半導体素子の前記ボディダイオードの前記還流電流に生じるパルス状電流の要求されたパルス幅を決定するステップと、
前記第2ワイドバンドギャップ半導体素子を構成する結晶半導体中の積層欠陥の発生を抑制することによって、前記第2ワイドバンドギャップ半導体素子の前記ボディダイオードの前記還流電流に起こる前記パルス状電流のための決定された前記要求されたパルス幅を生成するように前記第1ワイドバンドギャップ半導体素子および前記第2ワイドバンドギャップ半導体素子を駆動するステップと、
を備えたことを特徴とする半導体装置の駆動方法。 - 前記第2ワイドバンドギャップ半導体素子のインダクタンスは、前記第2ワイドバンドギャップ半導体素子を含むチップのチップインダクタンスと、前記第2ワイドバンドギャップ半導体素子を含むモジュールのインダクタンスと、外部インダクタンスとの和で算出され、前記ダイオードのインダクタンスは、前記ダイオードを含むチップのチップインダクタンスと、前記ダイオードを含むモジュールのインダクタンスと、外部インダクタンスとの和で算出されることを特徴とする請求項6に記載の半導体装置の駆動方法。
- 前記第2ワイドバンドギャップ半導体素子の前記外部インダクタンス及び前記ダイオードの前記外部インダクタンスを調整して、前記比を調整することを特徴とする請求項7に記載の半導体装置の駆動方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015179992 | 2015-09-11 | ||
JP2015179992 | 2015-09-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055649A true JP2017055649A (ja) | 2017-03-16 |
JP6878802B2 JP6878802B2 (ja) | 2021-06-02 |
Family
ID=58227799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016177076A Active JP6878802B2 (ja) | 2015-09-11 | 2016-09-09 | 半導体装置およびその駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9595958B1 (ja) |
JP (1) | JP6878802B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019030990A1 (ja) * | 2017-08-08 | 2019-02-14 | 株式会社日立パワーデバイス | 電力変換装置 |
JP2019075934A (ja) * | 2017-10-18 | 2019-05-16 | 富士電機株式会社 | 炭化珪素mosfetインバータ回路 |
JP2019115220A (ja) * | 2017-12-25 | 2019-07-11 | 富士電機株式会社 | 炭化珪素mosfetインバータ回路 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017045901A (ja) * | 2015-08-27 | 2017-03-02 | トヨタ自動車株式会社 | 還流ダイオードと車載用電源装置 |
US11483002B2 (en) * | 2017-02-23 | 2022-10-25 | General Electric Company | System and methods for electric discharge machining |
CN110224696B (zh) * | 2019-07-11 | 2020-10-02 | 珠海格力电器股份有限公司 | 驱动保护电路 |
CN111614236A (zh) * | 2020-06-15 | 2020-09-01 | 南京工程学院 | 一种基于桥式电路的SiC MOSFET门极辅助电路 |
US11796990B2 (en) * | 2021-08-24 | 2023-10-24 | Woodward, Inc. | Model based monitoring of faults in electro-hydraulic valves |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002084855A1 (fr) * | 2001-04-13 | 2002-10-24 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de conversion de puissance |
JP2008017237A (ja) * | 2006-07-07 | 2008-01-24 | Mitsubishi Electric Corp | 電子部品およびその電子部品を用いた電力変換器 |
WO2012056720A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | インバータ |
WO2012164817A1 (ja) * | 2011-05-30 | 2012-12-06 | パナソニック株式会社 | 半導体素子およびその製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7053677B2 (en) * | 2002-05-30 | 2006-05-30 | Sun Microsystems, Inc. | Input/output device having linearized output response |
JP5770412B2 (ja) | 2008-01-31 | 2015-08-26 | ダイキン工業株式会社 | 電力変換装置 |
JP6025306B2 (ja) * | 2011-05-16 | 2016-11-16 | 株式会社豊田中央研究所 | SiC単結晶、SiCウェハ及び半導体デバイス |
US9978904B2 (en) * | 2012-10-16 | 2018-05-22 | Soraa, Inc. | Indium gallium nitride light emitting devices |
-
2016
- 2016-08-09 US US15/232,526 patent/US9595958B1/en active Active
- 2016-09-09 JP JP2016177076A patent/JP6878802B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002084855A1 (fr) * | 2001-04-13 | 2002-10-24 | Mitsubishi Denki Kabushiki Kaisha | Dispositif de conversion de puissance |
JP2008017237A (ja) * | 2006-07-07 | 2008-01-24 | Mitsubishi Electric Corp | 電子部品およびその電子部品を用いた電力変換器 |
WO2012056720A1 (ja) * | 2010-10-29 | 2012-05-03 | パナソニック株式会社 | インバータ |
WO2012164817A1 (ja) * | 2011-05-30 | 2012-12-06 | パナソニック株式会社 | 半導体素子およびその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019030990A1 (ja) * | 2017-08-08 | 2019-02-14 | 株式会社日立パワーデバイス | 電力変換装置 |
JP2019075934A (ja) * | 2017-10-18 | 2019-05-16 | 富士電機株式会社 | 炭化珪素mosfetインバータ回路 |
JP2019115220A (ja) * | 2017-12-25 | 2019-07-11 | 富士電機株式会社 | 炭化珪素mosfetインバータ回路 |
JP7098927B2 (ja) | 2017-12-25 | 2022-07-12 | 富士電機株式会社 | 炭化珪素mosfetインバータ回路 |
Also Published As
Publication number | Publication date |
---|---|
US20170077924A1 (en) | 2017-03-16 |
JP6878802B2 (ja) | 2021-06-02 |
US9595958B1 (en) | 2017-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6878802B2 (ja) | 半導体装置およびその駆動方法 | |
US10320278B2 (en) | Semiconductor device having a decreased switching loss | |
US8351231B2 (en) | Power conversion device | |
US20180034358A1 (en) | Method and device for controlling a voltage-controlled power semiconductor switch that can be switched off again | |
JP5556726B2 (ja) | スイッチング回路 | |
JP2013110878A (ja) | インバータ装置 | |
US20140226376A1 (en) | Electronic circuit | |
US10090778B2 (en) | Multi-phase power device with two-phase modulation scheme | |
US20190181854A1 (en) | Drive device | |
EP3029821A1 (en) | Semiconductor device and power conversion device | |
JP2009011013A (ja) | 電力変換装置 | |
JP5619673B2 (ja) | スイッチング回路及び半導体モジュール | |
JP2019193406A (ja) | ゲート駆動回路およびゲート駆動方法 | |
JP6575230B2 (ja) | 半導体素子の駆動装置 | |
US20050077947A1 (en) | Half-bridge circuit | |
JP4212546B2 (ja) | 電力変換装置 | |
JP7132099B2 (ja) | 電力変換装置 | |
JP4847707B2 (ja) | 電力用半導体装置 | |
JP2015033222A (ja) | 半導体素子の駆動装置およびそれを用いる電力変換装置 | |
JP2009148077A (ja) | 電圧駆動型半導体モジュール及びこれを用いた電力変換器 | |
WO2023135885A1 (ja) | 半導体スイッチング素子の駆動装置および電力変換装置 | |
JP6739865B2 (ja) | 半導体装置 | |
US11063506B2 (en) | Power converter | |
JP2012228035A (ja) | インバータ装置 | |
WO2022244361A1 (ja) | ゲート駆動回路、電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190411 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20201002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201203 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20201222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210304 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210304 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210315 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210412 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6878802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |