JP2017022256A - 複合電子部品および抵抗素子 - Google Patents

複合電子部品および抵抗素子 Download PDF

Info

Publication number
JP2017022256A
JP2017022256A JP2015138542A JP2015138542A JP2017022256A JP 2017022256 A JP2017022256 A JP 2017022256A JP 2015138542 A JP2015138542 A JP 2015138542A JP 2015138542 A JP2015138542 A JP 2015138542A JP 2017022256 A JP2017022256 A JP 2017022256A
Authority
JP
Japan
Prior art keywords
surface conductor
conductor
base
resistor
height direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015138542A
Other languages
English (en)
Other versions
JP6582648B2 (ja
Inventor
服部　和生
Kazuo Hattori
和生 服部
力 藤本
Tsutomu Fujimoto
力 藤本
慎一郎 黒岩
Shinichiro Kuroiwa
慎一郎 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015138542A priority Critical patent/JP6582648B2/ja
Priority to KR1020160086173A priority patent/KR101815442B1/ko
Priority to US15/205,120 priority patent/US10134529B2/en
Priority to CN201610538725.5A priority patent/CN106340364B/zh
Publication of JP2017022256A publication Critical patent/JP2017022256A/ja
Priority to US16/158,403 priority patent/US10453617B2/en
Application granted granted Critical
Publication of JP6582648B2 publication Critical patent/JP6582648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques
    • H01C17/12—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin film techniques by sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Non-Adjustable Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Details Of Resistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

【課題】製造時における電子素子間の接合不良の発生が抑制できる複合電子部品を提供する。【解決手段】複合電子部品１Ａは、高さ方向Ｈにおいて電子素子１０および抵抗素子２０Ａを備える。電子素子１０は、電子素子本体１１と、長さ方向Ｌに離隔する第１および第２外部電極１４Ａ、１４Ｂとを含む。抵抗素子２０Ａは、基部２１と、基部２１の上面２１ａに設けられた抵抗体２２ならびに第１および第２上面導体２４Ａ、２４Ｂとを含む。第１および第２上面導体２４Ａ、２４Ｂは、長さ方向Ｌに離隔し、抵抗体２２は、第１および第２上面導体２４Ａ、２４Ｂ間に位置する。抵抗体２２の高さ方向Ｈの寸法Ｔ０は、電子素子本体１１の下面１１ａに位置する部分の第１外部電極１４Ａの高さ方向Ｈの寸法Ｔ１および第２外部電極１４Ｂの高さ方向Ｈの寸法Ｔ２のいずれよりも小さい。【選択図】図６

Description

本発明は、抵抗素子と他の電子素子とを備える複合電子部品および複合電子部品に用いられる抵抗素子に関する。
従来、複数の電子素子からなる複合電子部品の発明が、各電子部品を高密度で集積する観点で提案されている。
たとえば、特開２００１−３３８８３８号公報（特許文献１）には、コンデンサ素子と抵抗素子とからなる複合電子部品が開示されている。この複合電子部品では、チップ型コンデンサのコンデンサ本体の表面に抵抗体のみからなる抵抗素子が設けられている。このコンデンサ本体の表面には一対の外部電極が設けられており、これら外部電極と、その抵抗体とが接続されている。
また、特開平６−２８３３０１号公報（特許文献２）には、チップ型抵抗、チップ型サーミスタ、チップ型コンデンサおよびチップ型バリスタ等といった複数の種類の電子素子のなかから選ばれた２種以上の電子素子について、同形かつ同寸法の電子素子が複数、集積された複合電子部品が開示されている。この複合電子部品では、各電子素子が厚み方向に沿って互いに重ね合わせられ、さらにそれぞれの電子素子に設けられた端子電極が一括してリードフレームで覆われて、一体化されている。
特開２００１−３３８８３８号公報 特開平６−２８３３０１号公報
本発明者らは、特願２０１５−０４９４５７において、上述した特許文献１および特許文献２に開示されたものよりも、回路設計の自由度を高めることができる複合電子部品を提案した。この複合電子部品は、基板としての役割を果たす絶縁性の基部に抵抗機能が設けられた１つの基板型の電子素子と、この基板型の電子素子に接合された別の１つの電子素子とを備える新規な複合電子部品である。
この新規な複合電子部品では、基板型の電子素子の絶縁性の基部の上面が、他の１つの電子素子に対向する面となる。この上面に上面導体が設けられ、上面導体と、別の１つの電子素子の外部電極とが、接合材を介して接続される。また、この新規な構成の複合電子部品のある実施例では、基板型の電子素子の絶縁性の基部の上面に、前述した上面導体に加えてさらに、機能部が設けられている。この機能部は、抵抗体と、抵抗体に接続された他の上面導体と、抵抗体を保護する保護膜とを有する。
この基板型の電子素子が上面に機能部を有する場合は、この基板型の電子素子に前述した他の電子素子が実装されるときに、機能部が他の電子素子に接触する可能性がある。機能部が他の電子素子に接触することで、この他の電子素子の外部電極が、基板型の電子素子の上面導体から遠ざかり、結果として基板型の電子素子と他の電子素子との間の接合が不十分になる、いわゆる接合不良が発生するおそれがある。
したがって、本発明は、製造時における電子素子間の接合不良の発生が抑制できる複合電子部品およびこれに用いられる抵抗素子を提供することを目的とする。
本発明に基づく複合電子部品は、抵抗素子と、高さ方向において上記抵抗素子に実装された電子素子とを備えている。上記抵抗素子は、上記高さ方向と交差する上面および下面を有する絶縁性の基部と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する抵抗体とを含んでいる。上記電子素子は、上記高さ方向と交差する下面を有する電子素子本体と、上記電子素子本体の上記下面に少なくとも設けられ、上記長さ方向において互いに離隔する第１外部電極および第２外部電極とを含んでいる。上記基部の上記上面と上記電子素子本体の上記下面とは、上記高さ方向において対向している。上記第１上面導体と上記第１外部電極とは、電気的に接続されており、上記第２上面導体と上記第２外部電極とは、電気的に接続されている。上記抵抗体の上記高さ方向の寸法は、上記第１外部電極のうちの上記電子素子本体の上記下面に位置する部分の上記高さ方向の寸法および上記第２外部電極のうちの上記電子素子本体の上記下面に位置する部分の上記高さ方向の寸法のいずれよりも小さい。
上記本発明に基づく複合電子部品にあっては、上記抵抗体が、薄膜であることが好ましい。
上記本発明に基づく複合電子部品にあっては、上記抵抗体が、スパッタ膜であってもよい。
上記本発明に基づく複合電子部品にあっては、上記抵抗素子が、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体とをさらに含んでいてもよい。
上記本発明に基づく複合電子部品にあっては、上記抵抗素子が、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する第３上面導体と、上記基部の上記下面に設けられ、上記第１下面導体と上記第２下面導体との間に位置する第３下面導体と、上記第３上面導体および上記第３下面導体を接続する第３接続導体とをさらに含んでいてもよく、その場合に、上記第３上面導体が、上記抵抗体に接続されていてもよい。
上記本発明に基づく複合電子部品にあっては、上記第３上面導体が、スパッタ膜を含んでいてもよい。
上記本発明に基づく複合電子部品にあっては、上記抵抗素子が、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する第４上面導体と、上記基部の上記下面に設けられ、上記第１下面導体と上記第２下面導体との間に位置する第４下面導体と、上記第４上面導体および上記第４下面導体を接続する第４接続導体とをさらに含んでいてもよく、その場合に、上記第４上面導体が、上記抵抗体に接続されていてもよく、またその場合に、上記第３上面導体および上記第４上面導体が、上記高さ方向および上記長さ方向と直交する幅方向において互いに離隔していてもよい。
上記本発明に基づく複合電子部品にあっては、上記抵抗素子が、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する第４上面導体と、上記基部の上記下面に設けられ、上記第１下面導体と上記第２下面導体との間に位置する第４下面導体と、上記第４上面導体および上記第４下面導体を接続する第４接続導体とをさらに含んでいてもよく、その場合に、上記第４上面導体が、上記抵抗体に接続されていてもよく、またその場合に、上記第３上面導体および上記第４上面導体が、上記長さ方向において互いに離隔していてもよい。
上記本発明に基づく複合電子部品にあっては、上記第３上面導体および上記第４上面導体が、いずれもスパッタ膜を含んでいてもよい。
上記本発明に基づく複合電子部品にあっては、上記抵抗素子が、上記基部の上記下面に設けられ、上記第１下面導体と上記第２下面導体との間に位置する第３下面導体と、上記第３下面導体に接続するとともに上記基部の上記上面において上記基部から露出する第３接続導体とをさらに含んでいてもよく、その場合に、上記抵抗体が、上記第３接続導体の上記基部から露出する部分を覆うとともに、上記第３接続導体に接続されていてもよい。
上記本発明に基づく複合電子部品にあっては、上記抵抗素子が、上記基部の上記下面に設けられ、上記第１下面導体と上記第２下面導体との間に位置する第４下面導体と、上記第４下面導体に接続するとともに上記基部の上記上面において上記基部から露出する第４接続導体とをさらに含んでいてもよく、その場合に、上記抵抗体が、上記第４接続導体の上記基部から露出する部分を覆うとともに、上記第４接続導体に接続されていてもよい。
上記本発明に基づく複合電子部品にあっては、上記抵抗素子が、上記抵抗体を覆う保護膜をさらに含んでいてもよい。
上記本発明に基づく複合電子部品にあっては、上記抵抗体の上記高さ方向の寸法が、上記第１上面導体の上記高さ方向の寸法および上記第２上面導体の上記高さ方向の寸法のいずれよりも小さいことが好ましい。
本発明の第１の局面に基づく抵抗素子は、高さ方向において相対する上面および下面を有する絶縁性の基部と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する抵抗体と、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体とを備えている。上記抵抗体は、薄膜であるとともに、上記第１上面導体および上記第２上面導体のうちの少なくとも一方に非接続である。
本発明の第２の局面に基づく抵抗素子は、高さ方向において相対する上面および下面を有する絶縁性の基部と、上記基部の上記上面に設けられ、上記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する抵抗体と、上記基部の上記下面に設けられ、上記長さ方向において互いに離隔する第１下面導体および第２下面導体と、上記第１上面導体および上記第１下面導体を接続する第１接続導体と、上記第２上面導体および上記第２下面導体を接続する第２接続導体とを備えている。上記抵抗体は、上記第１上面導体および上記第２上面導体のうちの少なくとも一方に非接続であり、上記抵抗体の上記高さ方向の寸法は、上記第１上面導体の上記高さ方向の寸法および上記第２上面導体の上記高さ方向の寸法のいずれよりも小さい。
上記本発明の第１および第２の局面に基づく抵抗素子にあっては、上記抵抗体が、スパッタ膜であってもよく、上記第１上面導体および上記第２上面導体が、いずれもめっき層を含んでいてもよい。
上記本発明の第１および第２の局面に基づく抵抗素子は、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する第３上面導体と、上記基部の上記下面に設けられ、上記第１下面導体と上記第２下面導体との間に位置する第３下面導体と、上記第３上面導体および上記第３下面導体を接続する第３接続導体とをさらに備えていてもよく、その場合に、上記第３上面導体が、上記抵抗体に接続されていてもよい。
上記本発明の第１および第２の局面に基づく抵抗素子は、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する第４上面導体と、上記基部の上記下面に設けられ、上記第１下面導体と上記第２下面導体との間に位置する第４下面導体と、上記第４上面導体および上記第４下面導体を接続する第４接続導体とをさらに備えていてもよく、その場合に、上記第４上面導体が、上記抵抗体に接続されていてもよく、またその場合に、上記第３上面導体および上記第４上面導体が、上記高さ方向および上記長さ方向と直交する幅方向において互いに離隔していてもよい。
上記本発明の第１および第２の局面に基づく抵抗素子は、上記基部の上記上面に設けられ、上記第１上面導体と上記第２上面導体との間に位置する第４上面導体と、上記基部の上記下面に設けられ、上記第１下面導体と上記第２下面導体との間に位置する第４下面導体と、上記第４上面導体および上記第４下面導体を接続する第４接続導体とをさらに備えていてもよく、その場合に、上記第４上面導体が、上記抵抗体に接続されていてもよく、またその場合に、上記第３上面導体および上記第４上面導体が、上記長さ方向において互いに離隔していてもよい。
上記本発明の第１および第２の局面に基づく抵抗素子は、上記抵抗体を覆う保護膜をさらに備えていてもよい。
本発明によれば、製造時における電子素子間の接合不良の発生が抑制できる複合電子部品およびこれに用いられる抵抗素子を提供することができる。
本発明の実施の形態１に係る複合電子部品の概略的な斜視図である。 図１に示される複合電子部品の模式的な断面図である。 図１に示される抵抗素子の模式的な上面図および下面図である。 図１に示される複合電子部品が分解された模式的な斜視図である。 図１に示される複合電子部品の製造フローを示す図である。 図１に示される複合電子部品の要部を拡大した模式的な断面図である。 第１および第２変形例に係る複合電子部品の要部を拡大した模式的な断面図である。 本発明の実施の形態２に係る複合電子部品の模式的な断面図である。 図８に示される抵抗素子の模式的な上面図、断面図および下面図である。 図８に示される抵抗素子の要部を拡大した模式的な断面図である。 第３変形例に係る複合電子部品の要部を拡大した模式的な断面図である。 本発明の実施の形態３に係る複合電子部品の要部を拡大した模式的な断面図である。 第４変形例に係る複合電子部品の要部を拡大した模式的な断面図である。 本発明の実施の形態４に係る複合電子部品の要部を拡大した模式的な断面図である。 第５変形例に係る複合電子部品の要部を拡大した模式的な断面図である。
以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下の記載においては、同一のまたは共通する部分については、本明細書中および図中にて同一の符号が付され、原則としてその説明は繰り返されていない。
なお、ここに、本願の一部を構成するものとして、本発明者らによる特願２０１５−０４９４５７の内容を援用する。
（実施の形態１）
図１は、本発明の実施の形態１に係る複合電子部品１Ａの概略的な斜視図である。図２（Ａ）および図２（Ｂ）は、それぞれ図１中に示されるＩＩＡ−ＩＩＡ線およびＩＩＢ−ＩＩＢ線に沿って本実施の形態に係る複合電子部品１Ａが切断された場合の模式的な断面図である。図３（Ａ）および図３（Ｂ）は、それぞれ図１に示される抵抗素子２０Ａの模式的な上面図および下面図である。また、図４は、図１に示される本実施の形態に係る複合電子部品１Ａが分解された模式的な斜視図である。まず、これら図１から図４を参照して、本実施の形態に係る複合電子部品１Ａおよび抵抗素子２０Ａの構成について説明する。
図１、図２および図４に示されるように、本実施の形態に係る複合電子部品１Ａは、２つの電子部品を備えている。すなわち、複合電子部品１Ａは、第１の電子素子としてコンデンサ素子１０と、第２の電子素子として抵抗素子２０Ａとを備えている。
主に図１および図４に示されるように、コンデンサ素子１０は、略直方体形状を有し、長さ方向Ｌに沿った４辺の寸法が、幅方向Ｗに沿った４辺の寸法よりも大きい。ここで言う略直方体形状には、直方体の角部および稜部の一部または全てに丸み等が設けられたものや、直方体の表面、すなわち６面の一部または全てに段差や凹凸等が設けられたもの等が含まれる。
同じく主に図１および図４に示されるように、抵抗素子２０Ａは、所定の厚みを有する略平板形状を有し、長さ方向Ｌに沿った４辺の寸法が、幅方向Ｗに沿った４辺の寸法よりも大きい。ここで言う略平板形状には、抵抗素子２０Ａの角部および稜部の一部または全てに丸み等が設けられたものや、抵抗素子２０Ａの表面、すなわち６面の一部または全てに段差や凹凸等が設けられたもの等が含まれる。
図１、図２および図４に示されるように、コンデンサ素子１０は、抵抗素子２０Ａ上に配置されている。この配置では、コンデンサ素子１０の下面１１ａと、抵抗素子２０Ａの上面２１ａとが対向している。そして図１および図２に示されるように、コンデンサ素子１０が、第１接合材３１および第２接合材３２を介して抵抗素子２０Ａに接合されている。
本発明の実施の形態の説明では、複合電子部品１Ａの構成を具体的に説明するために、コンデンサ素子１０と抵抗素子２０Ａとが並ぶ方向を高さ方向Ｈと呼ぶ。そして、この高さ方向Ｈに直交する方向のうち、コンデンサ素子１０の第１外部電極１４Ａおよび第２外部電極１４Ｂが並ぶ方向を長さ方向Ｌと呼ぶ。また、この高さ方向Ｈおよび長さ方向Ｌのいずれにも直交する方向を幅方向Ｗと呼ぶ。第１外部電極１４Ａおよび第２外部電極１４Ｂについては、後に詳述する。
図１、図２および図４に示されるように、コンデンサ素子１０は、たとえば積層セラミックコンデンサであり、コンデンサ本体１１と、このコンデンサ本体１１の表面に設けられた第１外部電極１４Ａおよび第２外部電極１４Ｂとを有している。コンデンサ本体１１は、略直方体形状を有しており、その表面の所定の領域に設けられた第１外部電極１４Ａおよび第２外部電極１４Ｂは、長さ方向Ｌにおいて互いに離隔している。
図２に示されるように、コンデンサ本体１１は、複数の誘電体層１２および複数の内部電極層１３からなり、複数の誘電体層１２のうちの各一層と複数の内部電極層１３のうちの各一層とが交互に積層されて構成されている。本実施の形態に係る複合電子部品１Ａでは、複数の誘電体層１２および複数の内部電極層１３の積層方向が、高さ方向Ｈと概ね一致している。ただし、これは一例にすぎず、複数の誘電体層１２および複数の内部電極層１３の積層方向は、幅方向Ｗに概ね一致していてもよい。
複数の誘電体層１２は、たとえばチタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、またはジルコン酸カルシウム（ＣａＺｒＯ３）等を主成分とするセラミック材料を含む材料からなる。また、複数の誘電体層１２は、主成分よりも含有量の少ない副成分として、Ｍｎ、Ｍｇ、Ｓｉ、Ｃｏ、Ｎｉ、または希土類等を含んでいてもよい。一方、複数の内部電極層１３は、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕ等の金属材料を含む材料からなる。
第１外部電極１４Ａおよび第２外部電極１４Ｂは、いずれも下地導電層および被覆導電層を含む複数の導電層にて構成されている。下地導電層は、コンデンサ本体１１の表面の一部に直接設けられた導電層を意味し、被覆導電層は、下地電極層を覆う導電層を意味する。下地導電層は、たとえば焼結金属層であり、焼結金属層とは、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、またはＡｕ等とガラスを含むペーストを焼き付けることで形成された層を意味する。本実施の形態の下地導電層は、Ｃｕを含むペーストで焼き付けられたＣｕ層である。被覆導電層は、たとえばめっき層であり、めっき層とは、めっき処理で形成された層である。本実施の形態の被覆導電層は、Ｎｉを含むめっき層およびＳｎを含むめっき層を含む。被覆導電層は、Ｎｉ層およびＳｎ層に代えてＣｕを含むめっき層やＡｕを含むめっき層であってもよい。
なお、第１外部電極１４Ａおよび第２外部電極１４Ｂは、下地導電層を省略してめっき層のみによって構成されていてもよい。また、下地導電層は、金属成分と樹脂成分とを含む導電性樹脂ペーストを硬化させた導電性の樹脂層で構成されていてもよい。
図１および図２に示されるように、コンデンサ本体１１は、長さ方向Ｌにおいて相対する一対の端面と、幅方向Ｗにおいて相対する一対の側面と、高さ方向Ｈにおいて相対する一対の主面とを有している。このうち、高さ方向Ｈにおいて相対する一対の主面のうちの一方である下面１１ａが、抵抗素子２０Ａに対向している。
また、第１外部電極１４Ａは、コンデンサ本体１１の一方の端面と、上記一対の側面および上記一対の主面のそれぞれの一部とに連なって設けられており、第２外部電極１４Ｂは、コンデンサ本体１１の他方の端面と、上記一対の側面および上記一対の主面のそれぞれの一部とに連なって設けられている。これにより、コンデンサ本体１１の下面１１ａは、第１外部電極１４Ａが設けられた領域と、第２外部電極１４Ｂが設けられた領域と、それらが設けられておらずコンデンサ本体１１の一部が露出した領域とに分けることができる。
図２に示されるように、高さ方向Ｈに沿って複数の誘電体層１２のうちの１層を挟んで隣り合う、複数の内部電極層１３の２層のうちの一方は、コンデンサ本体１１の一方の端面に引き出されて第１外部電極１４Ａに接続された第１内部電極層である。そして、他方は、コンデンサ本体１１の他方の端面に引き出されて第２外部電極１４Ｂに接続された第２内部電極層である。これにより、第１外部電極１４Ａおよび第２外部電極１４Ｂは、複数のコンデンサが電気的に並列に接続された状態を構成する。
上述したコンデンサ素子１０は、たとえば、以下の手順で製造される。まず、誘電体層１２となるセラミックグリーンシートの表面に内部電極層１３となる導電性ペーストが印刷されてなる複数の素材シートを交互に積層して圧着することにより、積層チップが得られる。ここで、複数の積層チップが一体化された積層ブロックが始めに製作され、その後この積層ブロックが切り離されて、積層チップが製作されてもよい。次に、この積層チップが焼成されて、コンデンサ本体１１が得られる。そしてその後、コンデンサ本体１１の表面に第１外部電極１４Ａおよび第２外部電極１４Ｂが形成されて、上述したコンデンサ素子１０が製造される。
なお、本実施の形態に係るコンデンサ素子１０の大きさは、特に制限されるものではないが、一例としては、その長さ方向Ｌの寸法が０．６０［ｍｍ］であり、その幅方向Ｗの寸法が０．３０［ｍｍ］であり、その高さ方向Ｈの寸法が０．３０［ｍｍ］である。
図１から図４に示されるように、本実施の形態に係る抵抗素子２０Ａは、絶縁性の基部２１と、抵抗体２２と、保護膜２３と、第１上面導体２４Ａ、第２上面導体２４Ｂ、第３上面導体２４Ｃおよび第４上面導体２４Ｄ（以下、総じて「第１上面導体２４Ａから第４上面導体２４Ｄ」と記載する場合もある。）と、第１下面導体２５Ａ、第２下面導体２５Ｂ、第３下面導体２５Ｃおよび第４下面導体２５Ｄ（以下、総じて「第１下面導体２５Ａから第４下面導体２５Ｄ」と記載する場合もある。）と、第１接続導体２６Ａ、第２接続導体２６Ｂ、第３接続導体２６Ｃおよび第４接続導体２６Ｄ（以下、総じて「第１接続導体２６Ａから第４接続導体２６Ｄ」と記載する場合もある。）とを有している。第１接続導体２６Ａから第４接続導体２６Ｄが、それぞれ基部２１の後述する第１側面から第４側面に設けられている場合には、これらを第１側面導体２６Ａから第４側面導体２６Ｄと呼ぶ場合もある。
主に図１および図４に示されるように、基部２１は、所定の厚みを有する略平板形状を有しており、たとえばエポキシ樹脂等の樹脂材料やアルミナ等のセラミック材料、あるいはこれらに無機材料または有機材料からなるフィラーや織布等が添加されたもの等にて構成される。より好ましくは、アルミナ基板や、低温同時焼成セラミック（ＬＴＣＣ）基板を含むセラミック基板が、基部２１として利用される。なお、本実施の形態においては、基部２１としてアルミナ基板が用いられている。
基部２１は、長さ方向Ｌにおいて相対する一対の側面である第１側面および第２側面と、幅方向Ｗにおいて相対する一対の側面である第３側面および第４側面と、高さ方向Ｈにおいて相対する一対の主面とを有している。図２および図４に示されるように、一対の主面のうちの一方である上面２１ａが、コンデンサ素子１０の下面１１ａと向かい合い、一対の主面のうちの他方である下面２１ｂが、複合電子部品１Ａが実装される、図示が省略された配線基板と対向する。
図２および図３に示されるように、抵抗体２２は、基部２１の上面２１ａの所定位置に設けられている。高さ方向Ｈに沿って抵抗素子２０Ａが平面視された場合に、抵抗体２２はたとえば矩形または円形の膜形状を有している。抵抗体２２としては、用途に応じて種々の材料を用いることができるが、たとえば金属皮膜、酸化金属皮膜、または酸化金属皮膜とガラスとの混合物であるメタルグレーズ被膜等が利用できる。温度特性等の観点からは、抵抗体２２は、金属材料にて構成されていることが好ましい。なお、本実施の形態においては、抵抗体２２は、ペーストが塗布され、塗布されたペーストが焼き付けられる、いわゆる厚膜形成プロセスによって形成される厚膜で構成され、その厚みは、たとえば５［μｍ］以上３０［μｍ］以下である。
保護膜２３は、基部２１の上面２１ａ上において抵抗体２２を覆っており、たとえばガラスまたはＳｉＯ２等の無機材料や、エポキシ樹脂またはポリイミド樹脂等の樹脂材料、あるいはこれらの複合膜等からなる絶縁性の膜で構成されている。保護膜２３の厚みは、たとえば５［μｍ］以上３０［μｍ］以下であり、本実施の形態においては、保護膜２３が、厚みが２［μｍ］の無機材料からなる膜と、その上に設けられた厚みが１０［μｍ］の樹脂材料からなる膜との複合膜にて構成されている。ここで、保護膜２３は、抵抗体２２が露出されることがないように、抵抗体２２を完全に覆っていることが好ましい。
主に図２（Ａ）および図４に示されるように、第１上面導体２４Ａおよび第２上面導体２４Ｂは、基部２１の上面２１ａに設けられている。第１上面導体２４Ａおよび第２上面導体２４Ｂは、高さ方向Ｈに沿って抵抗素子２０Ａが平面視されたときに、略矩形状を有する複数の導電層にて構成されている。第１上面導体２４Ａは、長さ方向Ｌにおいて基部２１の中心と第１側面との間に配置され、第２上面導体２４Ｂは、長さ方向Ｌにおいて基部２１の中心と第２側面との間に配置されている。第１上面導体２４Ａおよび第２上面導体２４Ｂは、長さ方向Ｌにおいて、たとえば０．３５[ｍｍ]の距離で互いに離隔している。
主に図２（Ｂ）および図４に示されるように、第３上面導体２４Ｃおよび第４上面導体２４Ｄは、基部２１の上面２１ａに設けられている。第３上面導体２４Ｃおよび第４上面導体２４Ｄは、高さ方向Ｈに沿って抵抗素子２０Ａが平面視されたときに、略矩形状を有する１つまたは複数の導電層にて構成されている。第３上面導体２４Ｃおよび第４上面導体２４Ｄは、長さ方向Ｌにおいて第１上面導体２４Ａと第２上面導体２４Ｂとの間に位置している。第１上面導体２４Ａと第２上面導体２４Ｂとは、幅方向Ｗにおいて第１上面導体２４Ａおよび第２上面導体２４Ｂより短い。第３上面導体２４Ｃは、幅方向Ｗにおいて基部２１の中心と第３側面との間に配置され、第４上面導体２４Ｄは、幅方向Ｗにおいて基部２１の中心と第４側面との間に配置されている。第３上面導体２４Ｃおよび第４上面導体２４Ｄは、幅方向Ｗにおいて、たとえば０．１２[ｍｍ]の距離で互いに離隔している。第３上面導体２４Ｃおよび第４上面導体２４Ｄの配置は、これに限られず、たとえば図９に示される配置であってもよい。図９に示される配置については、別の実施の形態において詳述する。
主に図２（Ａ）に示されるように、第１下面導体２５Ａおよび第２下面導体２５Ｂは、基部２１の下面２１ｂに設けられている。第１下面導体２５Ａおよび第２下面導体２５Ｂは、高さ方向Ｈに沿って抵抗素子２０Ａが平面視されたとき、略矩形状を有する複数の導電層にて構成されている。第１下面導体２５Ａは、長さ方向Ｌにおいて基部２１の中心と第１側面との間に配置され、第２下面導体２５Ｂは、長さ方向Ｌにおいて基部２１の中心と第２側面との間に配置されている。第１下面導体２５Ａおよび第２下面導体２５Ｂは、長さ方向Ｌにおいて互いに離隔している。第１下面導体２５Ａは、基部２１を挟んで第１上面導体２４Ａと相対しており、第２下面導体２５Ｂは、基部２１を挟んで第２上面導体２４Ｂと相対している。
主に図２（Ｂ）に示されるように、第３下面導体２５Ｃおよび第４下面導体２５Ｄは、基部２１の下面２１ｂに設けられている。第３下面導体２５Ｃおよび第４下面導体２５Ｄは、高さ方向Ｈに沿って抵抗素子２０Ａが平面視されたときに、略矩形状を有する複数の導電層にて構成されている。第３下面導体２５Ｃおよび第４下面導体２５Ｄは、長さ方向Ｌにおいて第１下面導体２５Ａと第２下面導体２５Ｂとの間に位置している。第３下面導体２５Ｃは、幅方向Ｗにおいて基部２１の中心と第３側面との間に配置され、第４下面導体２５Ｄは、幅方向Ｗにおいて基部２１の中心と第４側面との間に配置されている。第３下面導体２５Ｃおよび第４下面導体２５Ｄは、幅方向Ｗにおいて互いに離隔している。第３下面導体２５Ｃは、基部２１を挟んで第３上面導体２４Ｃと相対しており、第４下面導体２５Ｄは、基部２１を挟んで第４上面導体２４Ｄと相対している。第３下面導体２５Ｃおよび第４下面導体２５Ｄの配置は、これに限られず、たとえば図９に示される配置であってもよい。図９に示される配置については、別の実施の形態において詳述する。
主に図２（Ａ）および図４に示されるように、第１接続導体２６Ａおよび第２接続導体２６Ｂは、それぞれ基部２１の長さ方向Ｌにおいて相対する一対の側面である第１側面を覆う第１側面導体２６Ａおよび第２側面を覆う第２側面導体２６Ｂであり、それぞれ複数の導電層にて構成されている。第１側面導体２６Ａは、基部２１の第１側面において第１上面導体２４Ａおよび第１下面導体２５Ａに接続されている。第２側面導体２６Ｂは、基部２１の第２側面において第２上面導体２４Ｂおよび第２下面導体２５Ｂに接続されている。
主に図２（Ｂ）および図４に示されるように、第３接続導体２６Ｃおよび第４接続導体２６Ｄは、それぞれ基部２１の幅方向Ｗにおいて相対する一対の側面である第３側面を覆う第３側面導体２６Ｃおよび第４側面を覆う第４側面導体２６Ｄであり、それぞれ複数の導電層にて構成されている。第３側面導体２６Ｃは、基部２１の第３側面において第３上面導体２４Ｃおよび第３下面導体２５Ｃに接続されている。第４側面導体２６Ｄは、基部２１の第４側面において第４上面導体２４Ｄおよび第４下面導体２５Ｄに接続されている。
なお、第１接続導体２６Ａから第４接続導体２６Ｄは、基部２１の表面に設けられるのではなく、基部２１の内部を高さ方向Ｈに沿って貫通するビア導体にて構成されていてもよい。この場合には、複合電子部品１Ａの実装面積を削減できる。
ここで、第１上面導体２４Ａおよび第２上面導体２４Ｂと、第３上面導体２４Ｃおよび第４上面導体２４Ｄとのいずれの上面導体も、保護膜２３によって覆われていない部分と保護膜２３によって覆われている部分とに分けられる。各上面導体の保護膜２３によって覆われていない部分は、下地導電層および２層の被覆導電層を含む複数の導電層にて構成されている。第１下面導体２５Ａから第４下面導体２５Ｄと、第１側面導体２６Ａから第４側面導体２６Ｄとは、いずれも下地導電層および２層の被覆導電層を含む複数の導電層にて構成されている。下地導電層は、焼結金属層であり、具体的にはＣｕとガラスを含むペーストを焼き付けることで形成されたＣｕを含む焼結金属層である。２層の被覆導電層は、それぞれめっき処理で形成されたＮｉを含むめっき層およびこれを覆うＳｎを含むめっき層である。
一方、各上面導体の保護膜２３によって覆われている部分は、２層の被覆導電層を含んでおらず、下地導電層のみにて構成されている。これは、後述するように、下地導電層が形成された後であって被覆導電層が形成される前に、各上面導体の一部が保護膜２３によって覆われることによって実現される。
Ｃｕを含む焼結金属層は、Ｃｕとガラスを含むペーストを焼き付ける、いわゆる厚膜形成プロセスによって形成される厚膜であり、その厚みは、たとえば１０［μｍ］以上３０［μｍ］以下程度とされる。また、Ｎｉを含むめっき層およびＳｎを含むめっき層の総厚みは、たとえば３［μｍ］以上３０［μｍ］以下とされる。なお、下地導電層には、Ｃｕを含む焼結金属層の他にも、Ａｇを含む焼結金属層等が利用できる。一方、被覆導電層の材質としては、接合材に応じて適宜選択することができ、たとえばＣｕ、Ａｇ、Ａｕ、ＮｉまたはＳｎ等から選択される。
上述した抵抗体２２は、長さ方向Ｌにおいて第１上面導体２４Ａが設けられた領域と第２上面導体２４Ｂが設けられた領域との間に位置しており、高さ方向Ｈから平面視された場合に、抵抗体２２の幅方向Ｗにおける一端が第３上面導体２４Ｃの一部と重なっているとともに、抵抗体２２の幅方向Ｗにおける他端が第４上面導体２４Ｄの一部と重なっている。これにより、第３上面導体２４Ｃおよび第４上面導体２４Ｄが、抵抗体２２に接続される。
なお、本実施の形態に係る抵抗素子２０Ａの大きさは、特に制限されるものではないが、一例としては、その長さ方向Ｌの寸法が０．６０［ｍｍ］であり、その幅方向Ｗの寸法が０．３０［ｍｍ］であり、その高さ方向Ｈの寸法が０．１４［ｍｍ］である。
なお、抵抗素子２０Ａは、第４上面導体２４Ｄを含まず、基部２１の上面に第１上面導体２４Ａから第３上面導体２４Ｃの３つの上面導体のみを有してもよい。この場合には、抵抗体２２は、第４上面導体２４Ｄに代えて、第１上面導体２４Ａまたは第２上面導体２４Ｂに接続される。また、この場合には、抵抗素子２０Ａは、第４下面導体２５Ｄおよび第４側面導体２６Ｄを含まなくてもよい。
図５は、図１に示された複合電子部品１Ａの製造工程を説明するためのフローチャートである。以下、この図５を参照して、本実施の形態に係る複合電子部品１Ａの製造工程について説明する。
以下の製造工程の各工程のうち、抵抗素子２０Ａの製作工程は、複数の抵抗素子２０Ａが一体化された集合体が予め準備され、その集合体が切り離されることで、複数の抵抗素子２０Ａが一括して製作される場合のものである。なお、抵抗素子２０Ａの製作フローは、これに限定されるものではない。
図５に示されるように、まず、セラミックグリーンシートが製作される（工程ＳＴ１）。具体的には、セラミック粉末、バインダ樹脂および溶媒等が所定の配合比率で混合されることでセラミックスラリーが調製される。このセラミックスラリーがキャリアフィルム上において、ダイコーティング、グラビアコーティング、マイクログラビアコーティング、スクリーン印刷、またはスプレーコーティング等によってシート状に塗布されることにより、セラミックグリーンシートが形成される。形成されたセラミックグリーンシートは、抵抗素子２０Ａの集合体であるマザー基板となるものであり、また、抵抗素子２０Ａの基部２１となるものである。
次に、導電性ペーストが印刷される（工程ＳＴ２）。具体的には、セラミックグリーンシートの上面および下面に、導電性ペーストとしてＣｕペーストがスクリーン印刷法またはグラビア印刷法等によって印刷される。これにより、セラミックグリーンシートの上面に第１上面導体２４Ａから第４上面導体２４Ｄの下地導電層となるＣｕペーストからなる所定形状の導電パターンが形成され、さらに、セラミックグリーンシートの下面に第１下面導体２５Ａから第４下面導体２５Ｄの下地導電層となるＣｕペーストからなる所定形状の導電パターンが形成されることになる。
次に、焼成が行なわれる（工程ＳＴ３）。具体的には、ここまでの仕掛品が所定の温度に加熱され、これによりセラミックグリーンシートおよびこのセラミックグリーンシート上に印刷されたＣｕペーストからなる導電パターンの焼結処理が行なわれる。その結果、セラミックグリーンシートが硬質のマザー基板に変化し、導電パターンが焼結金属層に変化する。これにより、マザー基板には、第１上面導体２４Ａから第４上面導体２４Ｄ、ならびに第１下面導体２５Ａから第４下面導体２５Ｄの一部となる下地導電層が形成されることになる。
次に、抵抗体ペーストが印刷される（工程ＳＴ４）。具体的には、マザー基板の上面に、抵抗体ペーストが、スクリーン印刷法またはグラビア印刷法等を用いて印刷される。これにより、マザー基板の上面に抵抗体ペーストからなる抵抗体パターンが形成されることになる。なおその際、第３上面導体２４Ｃおよび第４上面導体２４Ｄとなる下地導電層の一部にこれら抵抗体パターンが重なるように印刷が行なわれる。
次に、抵抗体ペーストが焼き付けられる（工程ＳＴ５）。具体的には、ここまでの仕掛品が所定の温度に加熱されて、マザー基板上に印刷された抵抗体ペーストの焼結処理が行なわれる。その結果、抵抗体パターンがマザー基板に焼き付けられて、マザー基板には、抵抗体２２が形成されることになる。
次に、抵抗体のトリミングが行なわれる（工程ＳＴ６）。具体的には、抵抗体２２にレーザー光が照射されてその一部が除去されることにより、当該抵抗体２２の抵抗値の調整が行なわれる。
次に、保護膜が塗布され（工程ＳＴ７）、次いで塗布された保護膜の硬化処理が行なわれる（工程ＳＴ８）。具体的には、抵抗体２２と、この抵抗体２２に接続された第３上面導体２４Ｃおよび第４上面導体２４Ｄとなる下地導電層の一部とを覆うように保護膜２３が塗布される。その後、ここまでの仕掛品が所定の温度に加熱されて、当該保護膜２３がマザー基板に付着した状態で硬化する。
次に、マザー基板が切断される（工程ＳＴ９）。具体的には、いわゆる押し切りやダイシング等の方法によってマザー基板が所定の切断ラインに沿って切断されることにより、個々の抵抗素子２０Ａが切り出される。
次に、導電性ペーストが塗布され（工程ＳＴ１０）、次いで塗布された導電性ペーストが焼き付けられる（工程ＳＴ１１）。具体的には、切り出された個々の抵抗素子２０Ａの基部２１の第１側面および第２側面のそれぞれの全面と第３側面および第４側面のそれぞれの一部の領域とに導電性ペーストとして、Ｃｕペーストが塗布される。その後、ここまでの仕掛品が所定の温度に加熱され、導電パターンの焼結処理が行なわれる。その結果、導電パターンが焼結金属層に変化する。これにより、マザー基板には、第１側面導体２６Ａから第４側面導体２６Ｄの一部となる下地導電層が形成される。
次に、めっき処理が施される（工程ＳＴ１２）。具体的には、ここまでの仕掛品がＮｉめっき浴およびＳｎめっき浴に順次浸漬されることにより、抵抗素子２０Ａに設けられた下地導電層に対するめっき処理が実施され、被覆導電層が形成される。これにより、これら下地導電層がＮｉを含むめっき層によって覆われ、Ｎｉを含むめっき層がＳｎを含むめっき層によって覆われる。その結果、第１上面導体２４Ａから第４上面導体２４Ｄ、第１下面導体２５Ａから第４下面導体２５Ｄならびに第１側面導体２６Ａから第４側面導体２６Ｄが、それぞれ形成される。以上により、抵抗素子２０Ａの製作が完了する。
次に、抵抗素子２０Ａに接合材が印刷され（工程ＳＴ１３）、次いでコンデンサ素子１０が載置される（工程ＳＴ１４）。具体的には、第１上面導体２４Ａおよび第２上面導体２４Ｂを覆うように、半田ペーストからなる第１接合材３１および第２接合材３２がそれぞれスクリーン印刷法等によって印刷され、これら第１接合材３１および第２接合材３２上にそれぞれ第１外部電極１４Ａおよび第２外部電極１４Ｂが配置されるように、コンデンサ素子１０が載置される。
次に、リフローが行なわれる（工程ＳＴ１５）。具体的には、ここまでの仕掛品がリフロー炉等に投入されることによって半田付けが行なわれ、第１上面導体２４Ａと第１外部電極１４Ａとが第１接合材３１によって接合され、第２上面導体２４Ｂと第２外部電極１４Ｂとが第２接合材３２によって接合される。これにより、コンデンサ素子１０が抵抗素子２０Ａに対して実装されることになり、本実施の形態に係る複合電子部品１Ａの製造が完了する。
なお、以上において説明した複合電子部品１Ａの製造工程は一例に過ぎず、他の製造工程によって、本実施の形態に係る複合電子部品１Ａを製造することも可能である。
以上で説明したように、本実施の形態に係る複合電子部品１Ａは、抵抗素子２０Ａの基部２１の上面２１ａに、コンデンサ素子１０との接合に供される第１上面導体２４Ａおよび第２上面導体２４Ｂを備えているばかりでなく、抵抗体２２、保護膜２３ならびに第３上面導体２４Ｃおよび第４上面導体２４Ｄからなる機能部が、これら第１上面導体２４Ａおよび第２上面導体２４Ｂの間に設けられている。したがって、何ら対策を施していない場合には、前述したように、コンデンサ素子１０が抵抗素子２０Ａに実装されるときに、機能部がコンデンサ素子１０に接触する可能性がある。この接触が生じた場合には、前述したような接続不良が発生するおそれがある。
そのため、本実施の形態に係る複合電子部品１Ａにあっては、以下に説明するような構成を採用することにより、この接続不良が発生することが抑制されている。図６（Ａ）は、図２（Ａ）中に破線で示される領域ＶＩＡを拡大した模式的な断面図であり、図６（Ｂ）は、図２（Ｂ）中に破線で示される領域ＶＩＢを拡大した模式的な断面図である。
図６（Ａ）に示されるように、本実施の形態に係る複合電子部品１Ａでは、抵抗素子２０Ａの基部２１の上面２１ａから保護膜２３の長さ方向Ｌにおける一対の端部の一方である端部２３ａの露出表面までの高さ方向Ｈの寸法（高さ）ｈ１が、抵抗素子２０Ａの基部２１の上面２１ａから保護膜２３の中央部２３ｃにおける露出表面までの高さ方向Ｈの寸法（高さ）ｈ０よりも小さい。また、抵抗素子２０Ａの基部２１の上面２１ａから保護膜２３の長さ方向Ｌにおける一対の端部の他方である端部２３ｂの露出表面までの高さ方向Ｈの寸法（高さ）ｈ２が、抵抗素子２０Ａの基部２１の上面２１ａから保護膜２３の中央部２３ｃにおける露出表面までの高さ方向Ｈの寸法（高さ）ｈ０よりも小さい。すなわち、ｈ１＜ｈ０かつｈ２＜ｈ０が満たされる。ここで、保護膜２３の端部２３ａおよび端部２３ｂとは、保護膜２３のうちの抵抗体２２の周囲に位置する部分、すなわち、基部２１の上面２１ａに接触して基部２１を直接覆う部分、場合によってはこれに加えて抵抗体２２の周縁部を覆う部分を意味する。また、保護膜２３の中央部２３ｃとは、高さ方向Ｈから平面視された場合の保護膜２３の中心を意味する。
抵抗素子２０Ａに実装されるコンデンサ素子１０の第１外部電極１４Ａおよび第２外部電極１４Ｂは、高さ方向Ｈに沿ってコンデンサ本体１１から抵抗素子２０Ａに向かって膨らんでいる。コンデンサ素子１０が抵抗素子２０に実装されるときに、高さ方向Ｈから見た、長さ方向Ｌおよび幅方向Ｗの平面座標で、コンデンサ素子１０のコンデンサ本体１１の下面１１ａに設けられた第１外部電極１４Ａと抵抗素子２０Ａの基部２１の上面２１ａに設けられた保護膜２３の端部２３ａとは、重なり合う。同様に、コンデンサ素子１０のコンデンサ本体１１の下面１１ａに設けられた第２外部電極１４Ｂと抵抗素子２０Ａの基部２１の上面２１ａに設けられた保護膜２３の端部２３ｂとは、重なり合う。
したがって、保護膜２３の各部の高さ方向Ｈにおける寸法を上記のような構成とすることで、保護膜２３の端部２３ａが第１外部電極１４Ａに接触する可能性を軽減することができるとともに、保護膜２３の端部２３ｂが第２外部電極１４Ｂに接触する可能性を軽減することができる。その結果、接続不良の発生を効果的に抑制できることになる。
なお、保護膜２３は、一般的に、液状の無機材料や樹脂材料が抵抗体２２を覆うように基部２１の上面２１ａに塗布され、その後、この液状の無機材料や樹脂材料が硬化させられることで形成される。そのため、保護膜２３の形成の際の材料選定や塗布方法、硬化条件等を種々変更することにより、端部２３ａおよび端部２３ｂを含む保護膜２３の周縁部の形状を調整することができる。言い換えれば、保護膜２３の端部２３ａおよび端部２３ｂを含む周縁部の形状を調整することにより、上述した構成を実現することができる。
ここで、保護膜２３の端部２３ａおよび端部２３ｂの具体的な形状は、前述した各部の高さ方向Ｈにおける寸法の構成を満たす限りにおいては特に制限されないが、保護膜２３の端部２３ａの寸法ｈ１および端部２３ｂの寸法ｈ２が、保護膜２３の中央部２３ｃから長さ方向Ｌに沿った距離が大きくなるにつれて小さくなることが好ましい。この形状の一例としては、図６（Ａ）に示されるように、保護膜２３の端部２３ａの寸法ｈ１および端部２３ｂの寸法ｈ２が、保護膜２３の中央部２３ｃから長さ方向Ｌに沿って遠ざかるにつれて徐々に小さくなる形状が挙げられる。この他にも、後述する第１変形例および第２変形例のような形状が挙げられる。これらのような形状を採用することにより、さらに効果的に接続不良の発生が抑制できる。
また、図６（Ａ）に示されるように、本実施の形態に係る複合電子部品１Ａでは、抵抗体２２の高さ方向Ｈの寸法（厚み）Ｔ０が、第１外部電極１４Ａのコンデンサ本体１１の下面１１ａに位置する部分の高さ方向Ｈの寸法（厚み）Ｔ１よりも小さく、また第２外部電極１４Ｂのコンデンサ本体１１の下面１１ａに位置する部分の高さ方向Ｈの寸法（厚み）Ｔ２よりも小さい。すなわち、Ｔ０＜Ｔ１かつＴ０＜Ｔ２が満たされる。
コンデンサ素子１０が抵抗素子２０Ａに実装されるときに、コンデンサ本体１１の下面１１ａ上に設けられた第１外部電極１４Ａおよび第２外部電極１４Ｂが厚いほど、また抵抗体２２が薄いほど、下面１１ａ上でコンデンサ本体１１が露出した領域と保護膜２３との間の距離をより大きく確保することが可能になる。そのため、接続不良の発生を効果的に抑制できることになる。
なお、上記のような抵抗体２２と第１外部電極１４Ａおよび第２外部電極１４Ｂとの高さ方向Ｈの寸法条件を具体的に実現する構成としては、本実施の形態において示した如くの構成の他にも、後述する実施の形態３の如くの構成が挙げられる。
ここで、より確実にコンデンサ素子１０と抵抗素子２０Ａとの間の接続不良の発生を抑制するためには、抵抗体２２の高さ方向Ｈの寸法Ｔ０が、図６中では寸法Ｈ１として示される第１上面導体２４Ａの高さ方向Ｈの寸法（厚み）、および図６中では寸法Ｈ２として示される第２上面導体２４Ｂの高さ方向Ｈの寸法（厚み）のいずれよりも小さいことが好ましい。
また、より確実に接続不良の発生を抑制するためには、保護膜２３の中央部２３ｃの高さ方向Ｈの寸法が、第１外部電極１４Ａのコンデンサ本体１１の下面１１ａを覆う部分の高さ方向Ｈの寸法Ｔ１および第２外部電極１４Ｂのコンデンサ本体１１の下面１１ａを覆う部分の高さ方向Ｈの寸法Ｔ２のいずれよりも小さいことが好ましい。
コンデンサ素子１０と抵抗素子２０Ａとの間の接続不良の発生をより確実に抑制するためには、基部２１の上面２１ａから保護膜２３の露出表面までの高さ方向Ｈの最大高さが、第１外部電極１４Ａのコンデンサ本体１１の下面１１ａを覆う部分の高さ方向Ｈの寸法Ｔ１および第２外部電極１４Ｂのコンデンサ本体１１の下面１１ａを覆う部分の高さ方向Ｈの寸法Ｔ２のいずれよりも小さいことが好ましい。
さらに確実に接続不良の発生を抑制するためには、幅方向Ｗに直交し、第３上面導体２４Ｃまたは第４上面導体２４Ｄが露出する抵抗素子２０Ａの断面において、基部２１の上面２１ａから保護膜２３の露出表面までの高さ方向Ｈの最大高さが、コンデンサ本体１１の下面１１ａ上の第１外部電極１４Ａと第１上面導体２４Ａとの総厚みである、図６中に示される寸法Ｔ１と寸法Ｈ１との和よりも小さく、かつ、コンデンサ本体１１の下面１１ａ上の第２外部電極１４Ｂと第２上面導体２４Ｂとの総厚みである、図６中に示される寸法Ｔ２と寸法Ｈ２との和よりも小さいことが好ましい。
また、図６（Ａ）および図６（Ｂ）に示されるように、本実施の形態に係る複合電子部品１Ａでは、基部２１の上面２１ａから第１上面導体２４Ａの表面までの高さ方向Ｈの寸法（高さ）Ｈ１が、基部２１の上面２１ａから第３上面導体２４Ｃの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ３よりも高く、かつ基部２１の上面２１ａから第４上面導体２４Ｄの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ４よりも高い。すなわち、Ｈ３＜Ｈ１かつＨ４＜Ｈ１が満たされる。また、基部２１の上面２１ａから第２上面導体２４Ｂの表面までの高さ方向Ｈの寸法（高さ）Ｈ２が、基部２１の上面２１ａから第３上面導体２４Ｃの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ３よりも高く、かつ基部２１の上面２１ａから第４上面導体２４Ｄの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ４よりも高い。すなわち、Ｈ３＜Ｈ２かつＨ４＜Ｈ２が満たされる。
これは、図６を参照して、上述したように、第１上面導体２４Ａおよび第２上面導体２４Ｂが２層の被覆導電層２４ｂおよび２４ｃを含むのに対し、第３上面導体２４Ｃおよび第４上面導体２４Ｄの保護膜２３によって覆われた部分が被覆導電層を含まないためである。すなわち、２層の被覆導電層２４ｂおよび２４ｃの厚みの分だけ、第３上面導体２４Ｃおよび第４上面導体２４Ｄの保護膜２３によって覆われた部分が第１上面導体２４Ａおよび第２上面導体２４Ｂよりも薄くなる。
このように構成した場合には、第３上面導体２４Ｃおよび第４上面導体２４Ｄの保護膜２３によって覆われた部分が薄い分だけ上記機能部の全体としての高さが低く抑えられる。また、第１上面導体２４Ａおよび第２上面導体２４Ｂが厚い分だけ、上記機能部とコンデンサ素子１０のコンデンサ本体１１との間の距離を大きくすることが可能になる。そのため、抵抗素子２０Ａの機能部がコンデンサ素子１０に接触する可能性を軽減することができ、接続不良の発生を効果的に抑制できる。
なお、上記のような第１上面導体２４Ａから第４上面導体２４Ｄの高さ方向Ｈの寸法条件を具体的に実現する構成としては、本実施の形態の構成の他にも、例えば、後述する実施の形態３および４ならびに第３変形例の構成が挙げられる。
また、図６（Ａ）に示されるように、本実施の形態に係る複合電子部品１Ａでは、長さ方向Ｌにおける第１外部電極１４Ａの内側端と第２外部電極１４Ｂの内側端との間の距離をＬ１とし、長さ方向Ｌにおける第１上面導体２４Ａの内側端と第２上面導体２４Ｂの内側端との間の距離をＬ２とし、長さ方向Ｌにおける抵抗体２２の寸法をＬ３とし、長さ方向Ｌにおける保護膜２３の寸法をＬ４とする。このとき、距離Ｌ１が距離Ｌ２より小さく、かつ寸法Ｌ３および寸法Ｌ４が距離Ｌ１より大きい場合には、高さ方向Ｈにおいて第１外部電極１４Ａと第３上面導体２４Ｃおよび第４上面導体２４Ｄとが重なることがあり、または第２外部電極１４Ｂと第３上面導体２４Ｃおよび第４上面導体２４Ｄとが重なることがある。すなわち、Ｌ１＜Ｌ２、Ｌ１＜Ｌ３かつＬ１＜Ｌ４が満たされている。このような場合においても、特に上述したｈ１＜ｈ０かつｈ２＜ｈ０の条件を満たすことにより、抵抗素子２０Ａの機能部がコンデンサ素子１０の第１外部電極１４Ａまたは第２外部電極１４Ｂに接触する可能性を軽減することができる。
抵抗素子２０Ａの機能部がコンデンサ素子１０の第１外部電極１４Ａおよび第２外部電極１４Ｂに接触する可能性をより軽減するためには、距離Ｌ１を距離Ｌ２より大きくすることが好ましく、かつ／または寸法Ｌ３および寸法Ｌ４を距離Ｌ１より小さくすることが好ましい。
（第１および第２変形例）
図７のうち、図７（Ａ）は、第１変形例に係る複合電子部品１Ａ１の要部を拡大した模式的な断面図であり、図７（Ｂ）第２変形例に係る複合電子部品１Ａ２の要部を拡大した模式的な断面図である。以下、この図７を参照して、本実施の形態に基づいた第１変形例に係る複合電子部品１Ａ１および第２変形例に係る複合電子部品１Ａ２について説明する。
図７（Ａ）に示されるように、第１変形例に係る複合電子部品１Ａ１は、上述した複合電子部品１Ａと比較した場合に、構成の異なる抵抗素子２０Ａ１を備えている。この抵抗素子２０Ａ１では、長さ方向Ｌにおける保護膜２３の一対の端部２３ａおよび２３ｂの形状が上述した抵抗素子２０Ａと異なっている。
具体的には、保護膜２３の端部２３ａの寸法ｈ１および端部２３ｂの寸法ｈ２が、保護膜２３の中央部２３ｃから長さ方向Ｌに沿って遠ざかるにつれて低くなるとともに、これらの端部２３ａおよび端部２３ｂの断面形状が、それぞれ第１外部電極１４Ａおよび第２外部電極１４Ｂ側に向けて凸状に膨らんでいる。
このように構成した場合にも、上述した複合電子部品１Ａの場合と同様に、コンデンサ素子１０が抵抗素子２０Ａ１に実装されるときに、抵抗素子２０Ａ１の機能部がコンデンサ素子１０の第１外部電極１４Ａおよび第２外部電極１４Ｂに接触する可能性を軽減することができ、接続不良の発生を効果的に抑制できる。
図７（Ｂ）に示されるように、第２変形例に係る複合電子部品１Ａ２は、上述した複合電子部品１Ａと比較した場合に、構成の異なる抵抗素子２０Ａ２を備えている。この抵抗素子２０Ａ２では、長さ方向Ｌにおける保護膜２３の一対の端部２３ａおよび２３ｂの形状が上述した抵抗素子２０Ａと異なっている。
具体的には、保護膜２３の端部２３ａの寸法ｈ１および端部２３ｂの寸法ｈ２が、保護膜２３の中央部２３ｃから長さ方向Ｌに沿って遠ざかるにつれて低くなるとともに、これらの端部２３ａおよび端部２３ｂの断面形状が、それぞれ第１外部電極１４Ａおよび第２外部電極１４Ｂ側とは反対側に向けて凹状に窪んでいる。
このように構成した場合にも、上述した複合電子部品１Ａの場合と同様に、コンデンサ素子１０が抵抗素子２０Ａ２に実装されるときに、抵抗素子２０Ａ２の機能部がコンデンサ素子１０の第１外部電極１４Ａおよび第２外部電極１４Ｂに接触する可能性を軽減することができ、接続不良の発生を効果的に抑制できる。
なお、第１変形例と第２変形例とを比較した場合には、接続不良の発生の抑制効果は、保護膜２３の端部２３ａと第１外部電極１４Ａとの間の距離、および保護膜２３の端部２３ｂと第２外部電極１４Ｂとの間の距離をより大きく確保できる第２変形例の方が大きい。
（実施の形態２）
図８（Ａ）および図８（Ｂ）は、本発明の実施の形態２に係る複合電子部品１Ｂの模式的な断面図である。図９（Ａ）から図９（Ｃ）はそれぞれ、図８に示される抵抗素子２０Ｂの模式的な上面図、断面図および下面図である。また、図１０は、図８（Ａ）中に破線で示される領域Ｘを拡大した模式的な断面図である。以下、これら図８から図１０を参照して、本実施の形態に係る複合電子部品１Ｂについて説明する。
図８および図９に示されるように、本実施の形態に係る複合電子部品１Ｂは、上述した複合電子部品１Ａと比較した場合に、構成の異なる抵抗素子２０Ｂを備えている。この抵抗素子２０Ｂでは、前述した抵抗素子２０Ａと比較した場合に、第３上面導体２４Ｃおよび第４上面導体２４Ｄの配置が異なっており、これに伴って第１接続導体２６Ａから第４接続導体２６Ｄの構成も異なっている。
具体的には、本実施の形態に係る複合電子部品１Ｂでは、抵抗素子２０Ｂの基部２１が、２層のセラミックグリーンシートが積層されて一体化されてなるＬＴＣＣ基板にて構成されており、これにより、基部２１の内部に、埋め込み配線層として内部接続導体２７Ｃ１および内部接続導体２７Ｄ１が形成されている。
また、抵抗素子２０Ｂの基部２１の第１側面から第４側面には、抵抗素子２０Ａのように第１側面導体２６Ａから第４側面導体２６Ｄは設けられておらず、代わりに基部２１を高さ方向Ｈに貫通するビア導体が設けられている。これらビア導体が、主として第１接続導体から第４接続導体を構成する。
第１上面導体２４Ａおよび第１下面導体２５Ａは、基部２１を高さ方向Ｈに貫通する第１ビア導体２７Ａを介して接続されており、第２上面導体２４Ｂおよび第２下面導体２５Ｂは、基部２１を高さ方向Ｈに貫通する第２ビア導体２７Ｂを介して接続されている。
第３上面導体２４Ｃおよび第４上面導体２４Ｄは、長さ方向Ｌにおいて第１上面導体２４Ａおよび第２上面導体２４Ｂの間に位置しているとともに、長さ方向Ｌにおいて、たとえば０．１４[ｍｍ]の距離で互いに離隔している。ここで、第３上面導体２４Ｃおよび第４上面導体２４Ｄは、高さ方向Ｈに沿って抵抗素子２０Ｂが平面視されたときに、いずれも長さ方向Ｌの寸法が幅方向Ｗの寸法よりも小さい矩形状に構成されている。なお、第３上面導体２４Ｃおよび第４上面導体２４Ｄの幅方向Ｗにおける寸法は、第１上面導体２４Ａおよび第２上面導体２４Ｂの幅方向Ｗにおける寸法と同じでもよいし、小さくてもよい。
第１上面導体２４Ａおよび第２上面導体２４Ｂのそれぞれの長さ方向Ｌの寸法は、たとえば０．１[ｍｍ]であり、第３上面導体２４Ｃおよび第４上面導体２４Ｄの長さ方向Ｌの寸法は、たとえば０．０６[ｍｍ]である。第１上面導体２４Ａおよび第２上面導体２４Ｂの長さ方向Ｌの寸法は、第３上面導体２４Ｃおよび第４上面導体２４Ｄの長さ方向Ｌの寸法よりも大きいことが好ましい。この場合には、コンデンサ素子１０と抵抗素子２０Ｂとの接合強度を高めるとともに、抵抗体２２の面積が広くなるので、抵抗体２２の電気特性を調整するための自由度を高めることができる。
また、第１上面導体２４Ａと第３上面導体２４Ｃとの間の長さ方向Ｌの距離および第２上面導体２４Ｂと第４上面導体２４Ｄとの間の長さ方向Ｌの距離は、それぞれたとえば０．０７[ｍｍ]であり、第３上面導体２４Ｃと第４上面導体２４Ｄとの間の長さ方向Ｌの距離は、それぞれたとえば０．１４[ｍｍ]である。第１上面導体２４Ａと第３上面導体２４Ｃとの間の長さ方向Ｌの距離および第２上面導体２４Ｂと第４上面導体２４Ｄとの間の長さ方向Ｌの距離は、第３上面導体２４Ｃと第４上面導体２４Ｄとの間の長さ方向Ｌの距離よりも小さいことが好ましい。この場合には、抵抗体２２の面積が広くなるので、抵抗体２２の電気特性を調整するための自由度を高めることができる。
抵抗体２２は、長さ方向Ｌにおいて第１上面導体２４Ａおよび第２上面導体２４Ｂの間に位置しており、長さ方向Ｌにおける一端が第３上面導体２４Ｃの一部を覆っているとともに他端が第４上面導体２４Ｄの一部を覆っている。これにより、第３上面導体２４Ｃおよび第４上面導体２４Ｄが、抵抗体２２に接続されている。
なお、抵抗体２２ならびに第３上面導体２４Ｃおよび第４上面導体２４Ｄは、いずれも保護膜２３によって完全に覆われており、基部２１の上面２１ａ上で全く露出していない。
ここで、本実施の形態に係る複合電子部品１Ｂでは、上述した実施の形態１に係る複合電子部品１Ａの場合に比べて、高さ方向Ｈから平面視した場合の抵抗体２２の面積をより大きく確保できるため、抵抗体２２の電気的な特性の調整の自由度がより高まることになる。
第３上面導体２４Ｃと第４上面導体２４Ｄとを長さ方向Ｌにおいて互いにより離れるように構成した場合には、高さ方向Ｈから平面視されたときに、第３上面導体２４Ｃと第３下面導体２５Ｃとが重なる領域が小さく、また、第４上面導体２４Ｄと第４下面導体２５Ｄとが重なる領域が小さい。
このような場合であっても、第３接続導体および第４接続導体を、基部２１の内部において高さ方向Ｈに延びるビア導体と、基部２１の内部において高さ方向Ｈと直交する方向に延びる内部接続導体とによって構成することにより、第３上面導体２４Ｃと第３下面導体２５Ｃを接続し、第４上面導体２４Ｄと第４下面導体２５Ｄを接続することができる。
すなわち、複合電子部品１Ｂにあっては、第３上面導体２４Ｃと第３下面導体２５Ｃとを接続する第３ビア導体は、内部接続導体２７Ｃ１、上側ビア導体２７Ｃ２および下側ビア導体２７Ｃ３とを有する。高さ方向Ｈに沿って平面視されたときに、内部接続導体２７Ｃ１は、基部２１の内部において長さ方向Ｌおよび幅方向Ｗに延びるＬ字形状を有している。上側ビア導体２７Ｃ２は、内部接続導体２７Ｃ１に接続され、内部接続導体２７Ｃ１から基部２１の上面２１ａに向かって高さ方向Ｈに延びる。下側ビア導体２７Ｃ３は、内部接続導体２７Ｃ１に接続され、内部接続導体２７Ｃ１から基部２１の下面２１ｂに向かって高さ方向Ｈに延びる。ここで、高さ方向Ｈから平面視されて、上側ビア導体２７Ｃ２と下側ビア導体２７Ｃ３とは、少なくとも一部において重なっていない。
このように構成することにより、平面視して第３上面導体２４Ｃと第３下面導体２５Ｃとが重なる領域が小さい場合にも、これら第３上面導体２４Ｃと第３下面導体２５Ｃとを、内部接続導体２７Ｃ１、上側ビア導体２７Ｃ２および下側ビア導体２７Ｃ３を介して接続することが可能になる。
また、複合電子部品１Ｂにあっては、第４上面導体２４Ｄと第４下面導体２５Ｄとを接続する第４ビア導体は、内部接続導体２７Ｄ１、上側ビア導体２７Ｄ２および下側ビア導体２７Ｄ３とを有する。高さ方向Ｈに沿って平面視されたときに、内部接続導体２７Ｄ１は、基部２１の内部において長さ方向Ｌおよび幅方向Ｗに延びるＬ字形状を有している。上側ビア導体２７Ｄ２は、内部接続導体２７Ｄ１に接続され、内部接続導体２７Ｄ１から基部２１の上面２１ａに向かって高さ方向Ｈに延びる。下側ビア導体２７Ｄ３は、内部接続導体２７Ｄ１に接続され、内部接続導体２７Ｄ１から基部２１の下面２１ｂに向かって高さ方向Ｈに延びる。ここで、高さ方向Ｈから平面視されて、上側ビア導体２７Ｄ２と下側ビア導体２７Ｄ３とは、少なくとも一部において重なっていない。
このように構成することにより、平面視して第４上面導体２４Ｄと第４下面導体２５Ｄとが重なる領域が小さい場合にも、これら第４上面導体２４Ｄと第４下面導体２５Ｄとを、内部接続導体２７Ｄ１、上側ビア導体２７Ｄ２および下側ビア導体２７Ｄ３を介して接続することが可能になる。
したがって、上記構成を採用することにより、高さ方向Ｈから平面視された場合の第３上面導体２４Ｃおよび第４上面導体２４Ｄの配置と第３下面導体２５Ｃおよび第４下面導体２５Ｄの配置とを容易に異ならせることが可能になる。ただし、設計が許す限りにおいては、実装安定性の観点およびショート不良の発生の防止の観点から、基部の上面または下面に到達しかつ抵抗素子の外表面に露出することになるビア導体は、上面導体および下面導体と完全に重ならせることが好ましい。
なお、高さ方向Ｈから平面視された場合に上側ビア導体と下側ビア導体とが重なるように配置できる場合には、内部接続導体を形成せずに上側ビア導体と下側ビア導体とを直接接続することとしてもよい。
本実施の形態に係る複合電子部品１Ｂにあっては、第１上面導体２４Ａおよび第２上面導体２４Ｂならびに第１下面導体２５Ａから第４下面導体２５Ｄが、いずれも下地導電層および２層の被覆導電層を含む複数の導電層にて構成されている。下地導電層は、Ａｇを含む焼結金属層であり、２層の被覆導電層は、それぞれＮｉを含むめっき層およびこれを覆うＡｕを含むめっき層にて構成されている。
一方、第３上面導体２４Ｃおよび第４上面導体２４Ｄは、２層の被覆導電層を含んでおらず、下地導電層のみ、すなわちＡｇを含む焼結金属層のみにて構成されている。
ここで、図１０に示されるように、本実施の形態に係る複合電子部品１Ｂにあっても、上述した実施の形態１に係る複合電子部品１Ａの場合と同様に、抵抗素子２０Ｂの基部２１の上面２１ａから保護膜２３の長さ方向Ｌにおける一対の端部の一方である端部２３ａの露出表面までの高さ方向Ｈの寸法（高さ）ｈ１が、抵抗素子２０Ｂの基部２１の上面２１ａから保護膜２３の中央部２３ｃにおける露出表面までの高さ方向Ｈの寸法（高さ）ｈ０よりも小さい。また、抵抗素子２０Ｂの基部２１の上面２１ａから保護膜２３の長さ方向Ｌにおける一対の端部の他方である端部２３ｂの露出表面までの高さ方向Ｈの寸法（高さ）ｈ２が、抵抗素子２０Ｂの基部２１の上面２１ａから保護膜２３の中央部２３ｃにおける露出表面までの高さ方向Ｈの寸法（高さ）ｈ０よりも小さい。すなわち、ｈ１＜ｈ０かつｈ２＜ｈ０が満たされる。
また、抵抗体２２の高さ方向Ｈの寸法（厚み）Ｔ０が、第１外部電極１４Ａのコンデンサ本体１１の下面１１ａに位置する部分の高さ方向Ｈの寸法（厚み）Ｔ１よりも小さく、また第２外部電極１４Ｂのコンデンサ本体１１の下面１１ａに位置する部分の高さ方向Ｈの寸法（厚み）Ｔ２よりも小さい。すなわち、Ｔ０＜Ｔ１かつＴ０＜Ｔ２が満たされる。
また、基部２１の上面２１ａから第１上面導体２４Ａの表面までの高さ方向Ｈの寸法（高さ）Ｈ１が、基部２１の上面２１ａから第３上面導体２４Ｃの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ３よりも高く、かつ基部２１の上面２１ａから第４上面導体２４Ｄの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ４よりも高い。すなわち、Ｈ３＜Ｈ１かつＨ４＜Ｈ１が満たされる。また、基部２１の上面２１ａから第２上面導体２４Ｂの表面までの高さ方向Ｈの寸法（高さ）Ｈ２が、基部２１の上面２１ａから第３上面導体２４Ｃの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ３よりも高く、かつ基部２１の上面２１ａから第４上面導体２４Ｄの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ４よりも高い。すなわち、Ｈ３＜Ｈ２かつＨ４＜Ｈ２が満たされる。
したがって、本実施の形態に係る複合電子部品１Ｂにあっても、上述した複合電子部品１Ａの場合と同様に、抵抗素子２０Ｂの抵抗体２２、保護膜２３ならびに第３上面導体２４Ｃおよび第４上面導体２４Ｄからなる機能部がコンデンサ素子１０に接触する可能性を軽減することができ、接続不良の発生を効果的に抑制できる。
なお、本実施の形態に係る複合電子部品１Ｂにあっては、上述したＬ１からＬ４が、Ｌ３＜Ｌ１＜Ｌ４＜Ｌ２の条件を満たすように構成されており、これにより、抵抗体２２が、高さ方向Ｈにおいて第１外部電極１４Ａおよび第２外部電極１４Ｂに重なっていない。したがって、第１外部電極１４Ａおよび第２外部電極１４Ｂと第１上面導体２４Ａおよび第２上面導体２４Ｂとの接合面積を大きくすることができるとともに、抵抗素子２０Ｂの機能部がコンデンサ素子１０に接触する可能性を軽減することができる。
（第３変形例）
図１１は、第３変形例に係る複合電子部品１Ｂ１の要部を拡大した模式的な断面図である。以下、この図１１を参照して、本実施の形態に基づいた第３変形例に係る複合電子部品１Ｂ１について説明する。
図１１に示されるように、第３変形例に係る複合電子部品１Ｂ１は、上述した複合電子部品１Ｂと比較した場合に、構成の異なる抵抗素子２０Ｂ１を備えている。この抵抗素子２０Ｂ１では、第１上面導体２４Ａおよび第２上面導体２４Ｂの構成が上述した抵抗素子２０Ｂと異なっている。
具体的には、第１上面導体２４Ａは、２層の下地導電層２４ａ１および２４ａ２、ならびに２層の被覆導電層２４ｂおよび２４ｃを含む複数の導電層にて構成されている。第２上面導体２４Ｂも第１上面導体２４Ａと同様の複数の導電層構成されている。ここで、２層の下地導電層２４ａ１および２４ａ２は、いずれもＡｇを含む焼結金属層であり、２層の被覆導電層２４ｂおよび２４ｃは、それぞれＮｉを含むめっきの層、およびこれを覆うＡｕを含むめっきの層にて構成されている。
２層の下地導電層２４ａ１および２４ａ２のうち、基部２１側に位置する下地導電層２４ａ１は、抵抗素子２０Ｂ１の製作時に、第３上面導体２４Ｃおよび第４上面導体２４Ｄとなる下地導電層２４ａ１と同時に基部２１の上面２１ａに印刷されることで形成される。一方、この下地導電層２４ａ１を覆う下地導電層２４ａ２は、下地導電層２４ａ１の印刷の後に、再度所定のペーストが印刷されることで形成されるものであり、第３上面導体２４Ｃおよび第４上面導体２４Ｄには形成されないものである。
このように構成した場合には、第３上面導体２４Ｃおよび第４上面導体２４Ｄが、２層の被覆導電層２４ｂおよび２４ｃの厚みと下地導電層２４ａ２の厚みを有していない分だけ第１上面導体２４Ａおよび第２上面導体２４Ｂよりも薄くなる。したがって、抵抗体２２、保護膜２３ならびに第３上面導体２４Ｃおよび第４上面導体２４Ｄからなる機能部とコンデンサ素子１０のコンデンサ本体１１との間の距離を大きく確保することが可能になり、接続不良の発生をより効果的に抑制できることになる。
（実施の形態３）
図１２は、本発明の実施の形態３に係る複合電子部品１Ｃの要部を拡大した模式的な断面図である。以下、この図１２を参照して、本実施の形態に係る複合電子部品１Ｃについて説明する。
図１２に示されるように、本実施の形態に係る複合電子部品１Ｃは、上述した実施の形態２に係る複合電子部品１Ｂと比較した場合に、構成の異なる抵抗素子２０Ｃを備えている。当該抵抗素子２０Ｃでは、抵抗体の構成と第１上面導体２４Ａから第４上面導体２４Ｄの構成とが上述した抵抗素子２０Ｂと異なっている。
具体的には、図１２に示される抵抗体２２’は、基部２１の上面２１ａを覆うように形成された薄膜の抵抗体であり、より具体的には、たとえば１０［ｎｍ］以上３０［ｎｍ］以下のスパッタ膜にて構成されている。薄膜とは、薄膜形成プロセスで形成された膜を意味し、その厚みは１[μｍ]未満である。薄膜のうち、スパッタリング法で形成された膜をスパッタ膜、金属蒸着法で形成された膜を蒸着膜と呼ぶ。
また、第１上面導体２４Ａおよび第２上面導体２４Ｂは、いずれも下地導電層２４ａ’ならびに２層の被覆導電層２４ｂおよび２４ｃを含む複数の導電層にて構成されている。下地導電層２４ａ’は、薄膜であり、具体的には、たとえば１０［ｎｍ］以上３０［ｎｍ］以下のＣｕまたはＡｇを含むスパッタ膜である。２層の被覆導電層は、それぞれめっき層である。
一方、第３上面導体２４Ｃおよび第４上面導体２４Ｄはいずれも、第１上面導体２４Ａおよび第２上面導体２４Ｂの一部となる下地導電層２４ａ’と同時にスパッタ膜で形成された薄膜のみで構成され、具体的には、たとえば１０［ｎｍ］以上３０［ｎｍ］以下のＣｕまたはＡｇを含むスパッタ膜であり、めっき層である２層の被覆導電層を含んでいない。
ここで、下地導電層２４ａ’を構成する薄膜も、スパッタ膜に代えて、蒸着膜であってもよい。
図１２に示されているように、抵抗体２２’は、その長さ方向Ｌにおける一端が第３上面導体２４Ｃによって覆われているとともに、他端が第４上面導体２４Ｄによって覆われている。これにより、第３上面導体２４Ｃおよび第４上面導体２４Ｄが、抵抗体２２’に接続されている。なお、第３上面導体２４Ｃおよび第４上面導体２４Ｄが抵抗体２２’を覆うか、あるいは抵抗体２２’が第３上面導体２４Ｃおよび第４上面導体２４Ｄを覆うかは、抵抗体２２’を第３上面導体２４Ｃおよび第４上面導体２４Ｄよりも先に形成するか、後に形成するかで決まり、どちらの構成を採用してもよい。
ここで、本実施の形態に係る複合電子部品１Ｃにあっても、上述した実施の形態１の場合と同様に、抵抗素子２０Ｃの基部２１の上面２１ａから保護膜２３の長さ方向Ｌにおける一対の端部の一方である端部２３ａの露出表面までの高さ方向Ｈの寸法（高さ）ｈ１が、抵抗素子２０Ｃの基部２１の上面２１ａから保護膜２３の中央部２３ｃにおける露出表面までの高さ方向Ｈの寸法（高さ）ｈ０よりも小さい。また、抵抗素子２０Ｃの基部２１の上面２１ａから保護膜２３の長さ方向Ｌにおける一対の端部の他方である端部２３ｂの露出表面までの高さ方向Ｈの寸法（高さ）ｈ２が、抵抗素子２０Ｃの基部２１の上面２１ａから保護膜２３の中央部２３ｃにおける露出表面までの高さ方向Ｈの寸法（高さ）ｈ０よりも小さい。すなわち、ｈ１＜ｈ０かつｈ２＜ｈ０が満たされる。
また、抵抗体２２’の高さ方向Ｈの寸法（厚み）Ｔ０が、第１外部電極１４Ａのコンデンサ本体１１の下面１１ａに位置する部分の高さ方向Ｈの寸法（厚み）Ｔ１よりも小さく、また第２外部電極１４Ｂのコンデンサ本体１１の下面１１ａに位置する部分の高さ方向Ｈの寸法（厚み）Ｔ２よりも小さい。すなわち、Ｔ０＜Ｔ１かつＴ０＜Ｔ２が満たされる。
また、基部２１の上面２１ａから第１上面導体２４Ａの表面までの高さ方向Ｈの寸法（高さ）Ｈ１が、基部２１の上面２１ａから第３上面導体２４Ｃの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ３よりも高く、かつ基部２１の上面２１ａから第４上面導体２４Ｄの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ４よりも高い。すなわち、Ｈ３＜Ｈ１かつＨ４＜Ｈ１が満たされる。また、基部２１の上面２１ａから第２上面導体２４Ｂの表面までの高さ方向Ｈの寸法（高さ）Ｈ２が、基部２１の上面２１ａから第３上面導体２４Ｃの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ３よりも高く、かつ基部２１の上面２１ａから第４上面導体２４Ｄの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ４よりも高い。すなわち、Ｈ３＜Ｈ２かつＨ４＜Ｈ２が満たされる。
したがって、本実施の形態に係る複合電子部品１Ｃにあっても、上述した複合電子部品１Ａの場合と同様に、抵抗素子２０Ｃの抵抗体２２’、保護膜２３ならびに第３上面導体２４Ｃおよび第４上面導体２４Ｄからなる機能部がコンデンサ素子１０に接触する可能性を軽減することができ、接続不良の発生を効果的に抑制できる。
さらには、本実施の形態のように、薄膜の抵抗体、より特定的にはスパッタ膜にて抵抗体２２’を構成するとともに、第３上面導体２４Ｃおよび第４上面導体２４Ｄを薄膜であるスパッタ膜にて構成することにより、上記機能部の厚みを飛躍的に薄型化することができる。抵抗体２２’および第３上面導体２４Ｃおよび第４上面導体２４Ｄの薄膜は、第１上面導体２４Ａおよび第２上面導体２４Ｂのめっき層よりも薄い。このため、この点においても、抵抗素子２０Ｃの機能部がコンデンサ素子１０に接触する可能性を軽減することができ、接続不良の発生を顕著に抑制できる。
（第４変形例）
図１３は、第４変形例に係る複合電子部品１Ｃ１の要部を拡大した模式的な断面図である。以下、この図１３を参照して、本実施の形態に基づいた第４変形例に係る複合電子部品１Ｃについて説明する。
図１３に示されるように、第４変形例に係る複合電子部品１Ｃ１は、上述した複合電子部品１Ｃと比較した場合に、構成の異なる抵抗素子２０Ｃ１を備えている。当該抵抗素子２０Ｃ１では、保護膜２３の構成が上述した抵抗素子２０Ｃと異なっている。
具体的には、複合電子部品１Ｃ１においては、保護膜２３が長さ方向Ｌにおいてより広範囲にわたって形成されており、その長さ方向Ｌにおける一端が第１上面導体２４Ａの一部を覆うとともに、他端が第２上面導体２４Ｂの一部を覆っている。したがって、抵抗素子２０Ｃ１にコンデンサ素子１０が実装される際に、第１上面導体２４Ａおよび第２上面導体２４Ｂが基部２１から剥離されることを防ぐことが可能になる。
このように構成した場合にも、上述した複合電子部品１Ｃの場合と同様の効果を得ることができる。
（実施の形態４）
図１４は、本発明の実施の形態４に係る複合電子部品１Ｄの要部を拡大した模式的な断面図である。以下、この図１４を参照して、本実施の形態に係る複合電子部品１Ｄについて説明する。
図１４に示されるように、本実施の形態に係る複合電子部品１Ｄは、上述した実施の形態３に係る複合電子部品１Ｃと比較した場合に、構成の異なる抵抗素子２０Ｄを具備している。当該抵抗素子２０Ｄにあっては、第１上面導体２４Ａおよび第２上面導体２４Ｂの構成が上述した抵抗素子２０Ｃと異なっている。
具体的には、抵抗体２２’が、上述した抵抗素子２０Ｃと同様に、薄膜、たとえばスパッタ膜で構成されているとともに、第３上面導体２４Ｃおよび第４上面導体２４Ｄが下地導電層２４ａ’のみにて構成され、下地導電層２４ａ’が薄膜、たとえばスパッタ膜である。一方、第１上面導体２４Ａおよび第２上面導体２４Ｂが、上述した抵抗素子２０Ａと同様に、下地導電層２４ａを含む複数の導電層にて構成され、下地導電層２４ａは、厚膜プロセスで形成された焼結金属層である。
ここで、本実施の形態に係る複合電子部品１Ｄにあっても、上述した実施の形態１の場合と同様に、抵抗素子２０Ｄの基部２１の上面２１ａから保護膜２３の長さ方向Ｌにおける一対の端部の一方である端部２３ａの露出表面までの高さ方向Ｈの寸法（高さ）ｈ１が、抵抗素子２０Ｄの基部２１の上面２１ａから保護膜２３の中央部２３ｃにおける露出表面までの高さ方向Ｈの寸法（高さ）ｈ０よりも小さい。また、抵抗素子２０Ｄの基部２１の上面２１ａから保護膜２３の長さ方向Ｌにおける一対の端部の他方である端部２３ｂの露出表面までの高さ方向Ｈの寸法（高さ）ｈ２が、抵抗素子２０Ｄの基部２１の上面２１ａから保護膜２３の中央部２３ｃにおける露出表面までの高さ方向Ｈの寸法（高さ）ｈ０よりも小さい。すなわち、ｈ１＜ｈ０かつｈ２＜ｈ０が満たされる。
また、抵抗体２２’の高さ方向Ｈの寸法（厚み）Ｔ０が、第１外部電極１４Ａのコンデンサ本体１１の下面１１ａに位置する部分の高さ方向Ｈの寸法（厚み）Ｔ１よりも小さく、また第２外部電極１４Ｂのコンデンサ本体１１の下面１１ａに位置する部分の高さ方向Ｈの寸法（厚み）Ｔ２よりも小さい。すなわち、Ｔ０＜Ｔ１かつＴ０＜Ｔ２が満たされる。
また、基部２１の上面２１ａから第１上面導体２４Ａの表面までの高さ方向Ｈの寸法（高さ）Ｈ１が、基部２１の上面２１ａから第３上面導体２４Ｃの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ３よりも高く、かつ基部２１の上面２１ａから第４上面導体２４Ｄの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ４よりも高い。すなわち、Ｈ３＜Ｈ１かつＨ４＜Ｈ１が満たされる。また、基部２１の上面２１ａから第２上面導体２４Ｂの表面までの高さ方向Ｈの寸法（高さ）Ｈ２が、基部２１の上面２１ａから第３上面導体２４Ｃの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ３よりも高く、かつ基部２１の上面２１ａから第４上面導体２４Ｄの高さ方向Ｈにおいて保護膜２３と重なる部分の表面までの寸法（高さ）Ｈ４よりも高い。すなわち、Ｈ３＜Ｈ２かつＨ４＜Ｈ２が満たされる。
したがって、本実施の形態に係る複合電子部品１Ｄにあっても、上述した複合電子部品１Ａの場合と同様に、抵抗素子２０Ｄの抵抗体２２’、保護膜２３ならびに第３上面導体２４Ｃおよび第４上面導体２４Ｄからなる機能部がコンデンサ素子１０に接触する可能性を軽減することができ、接続不良の発生を効果的に抑制できる。
さらには、本実施の形態のように、抵抗体２２’が薄膜、より特定的にはスパッタ膜にて構成されるとともに、第３上面導体２４Ｃおよび第４上面導体２４Ｄが薄膜、より特定的にはスパッタ膜にて構成されることにより、上記機能部の厚みを飛躍的に薄型化することができる。加えて、第１上面導体２４Ａおよび第２上面導体２４Ｂが厚膜、より特定的には焼結金属層にて構成されることにより、第１上面導体２４Ａおよび第２上面導体２４Ｂと第３上面導体２４Ｃおよび第４上面導体２４Ｄとの厚み差が大きくなり、上記機能部とコンデンサ素子１０のコンデンサ本体１１との間の距離を大きく確保することが可能になる。これらの点においても、コンデンサ素子１０と抵抗素子２０Ｄの機能部とが接触する可能性を軽減することができ、接続不良の発生を顕著に抑制できる。
（第５変形例）
図１５は、第５変形例に係る複合電子部品１Ｄ１の要部を拡大した模式的な断面図である。以下、この図１５を参照して、本実施の形態に基づいた第５変形例に係る複合電子部品１Ｄ１について説明する。
図１５に示されるように、第５変形例に係る複合電子部品１Ｄ１は、上述した複合電子部品１Ｄと比較した場合に、構成の異なる抵抗素子２０Ｄ１を備えている。この抵抗素子２０Ｄ１では、第３接続導体および第４接続導体と抵抗体２２’との接続構造が上述した抵抗素子２０Ｄと異なっている。
具体的には、複合電子部品１Ｄ１においては、抵抗素子２０Ｄ１が、上述した第３上面導体２４Ｃおよび第４上面導体２４Ｄを備えておらず、基部２１の上面２１ａから露出する第３接続導体および第４接続導体の上側ビア導体２７Ｃ２および上側ビア導体２７Ｄ２が、それぞれ抵抗体２２’によって覆っている。これにより、第３接続導体および第４接続導体の上側ビア導体２７Ｃ２および上側ビア導体２７Ｄ２が、それぞれ抵抗体２２’に接続されることになる。
このように構成した場合には、抵抗体２２’および保護膜２３からなる機能部がさらに薄くなり、抵抗素子２０Ｄ１の機能部がコンデンサ素子１０に接触する可能性を軽減することができ、接続不良の発生を顕著に抑制できる。さらには構成が簡素化する効果や製造コストが削減できる効果等を得ることができる。
上述した本発明の実施の形態１から実施の形態４、およびこれらのいずれかに基づいた第１変形例から第５変形例においては、複合電子部品に組み込むコンデンサ素子として、積層セラミックコンデンサを用いた場合を例示して説明を行なったが、積層セラミックコンデンサに代えて他の種類のコンデンサ素子を複合電子部品に組み込むこととしてもよい。
また、上述した本発明の実施の形態１から実施の形態４、およびこれらのいずれかに基づいた第１変形例から第５変形例においては、抵抗素子に実装される電子素子として、コンデンサ素子を例示して説明を行なったが、当該抵抗素子に実装される電子素子は、コンデンサ素子以外の電子素子であってもよい。
さらには、上述した本発明の実施の形態１から実施の形態４、およびこれらのいずれかに基づいた第１変形例から第５変形例において示した特徴的な構成は、本発明の趣旨を逸脱しない限りにおいて、当然に相互にその組み合わせが可能である。
このように、今回開示した上記実施の形態およびその変形例はすべての点で例示である。本発明は、上記実施の形態およびその変形例に限定して解釈されるべきものではなく、いわゆる均等の範囲を含むものである。
１Ａ，１Ａ１，１Ａ２，１Ｂ，１Ｂ１，１Ｃ，１Ｃ１，１Ｄ，１Ｄ１ 複合電子部品、１０ コンデンサ素子、１１ コンデンサ本体、１１ａ 下面、１２ 誘電体層、１３ 内部電極層、１４Ａ 第１外部電極、１４Ｂ 第２外部電極、２０Ａ，２０Ａ１，２０Ａ２，２０Ｂ，２０Ｂ１，２０Ｃ，２０Ｃ１，２０Ｄ，２０Ｄ１ 抵抗素子、２１ 基部、２１ａ 上面、２１ｂ 下面、２２ 抵抗体（厚膜）、２２’ 抵抗体（薄膜）、２３ 保護膜、２３ａ，２３ｂ 端部、２３ｃ 中央部、２４Ａ 第１上面導体、２４Ｂ 第２上面導体、２４Ｃ 第３上面導体、２４Ｄ 第４上面導体、２４ａ，２４ａ１，２４ａ２ 下地導電層（厚膜）、２４ａ’ 下地導電層（薄膜）、２４ｂ，２４ｃ 被覆導電層、２５Ａ 第１下面導体、２５Ｂ 第２下面導体、２５Ｃ 第３下面導体、２５Ｄ 第４下面導体、２６Ａ 第１接続導体（第１側面導体）、２６Ｂ 第２接続導体（第２側面導体）、２６Ｃ 第３接続導体（第３側面導体）、２６Ｄ 第４接続導体（第４側面導体）、２７Ａ 第１接続導体（第１ビア導体）、２７Ｂ 第２接続導体（第２ビア導体）、２７Ｃ１，２７Ｄ１ 内部接続導体、２７Ｃ２，２７Ｄ２ 上側ビア導体、２７Ｃ３，２７Ｄ３ 下側ビア導体、３１ 第１接合材、３２ 第２接合材。

Claims (20)

  1. 抵抗素子と、
    高さ方向において前記抵抗素子に実装された電子素子と、を備え、
    前記抵抗素子は、
    前記高さ方向と交差する上面および下面を有する絶縁性の基部と、
    前記基部の前記上面に設けられ、前記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、
    前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する抵抗体と、を含み、
    前記電子素子は、
    前記高さ方向と交差する下面を有する電子素子本体と、
    前記電子素子本体の前記下面に少なくとも設けられ、前記長さ方向において互いに離隔する第１外部電極および第２外部電極と、を含み、
    前記基部の前記上面と前記電子素子本体の前記下面とが、前記高さ方向において対向し、
    前記第１上面導体と前記第１外部電極とが、電気的に接続され、
    前記第２上面導体と前記第２外部電極とが、電気的に接続され、
    前記抵抗体の前記高さ方向の寸法が、前記第１外部電極のうちの前記電子素子本体の前記下面に位置する部分の前記高さ方向の寸法および前記第２外部電極のうちの前記電子素子本体の前記下面に位置する部分の前記高さ方向の寸法のいずれよりも小さい、複合電子部品。
  2. 前記抵抗体が、薄膜である、請求項１に記載の複合電子部品。
  3. 前記抵抗体が、スパッタ膜である、請求項１または２に記載の複合電子部品。
  4. 前記抵抗素子が、
    前記基部の前記下面に設けられ、前記長さ方向において互いに離隔する第１下面導体および第２下面導体と、
    前記第１上面導体および前記第１下面導体を接続する第１接続導体と、
    前記第２上面導体および前記第２下面導体を接続する第２接続導体と、をさらに含んでいる、請求項１から３のいずれかに記載の複合電子部品。
  5. 前記抵抗素子が、
    前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する第３上面導体と、
    前記基部の前記下面に設けられ、前記第１下面導体と前記第２下面導体との間に位置する第３下面導体と、
    前記第３上面導体および前記第３下面導体を接続する第３接続導体と、をさらに含み、
    前記第３上面導体が、前記抵抗体に接続されている、請求項４に記載の複合電子部品。
  6. 前記第３上面導体が、スパッタ膜を含んでいる、請求項５に記載の複合電子部品。
  7. 前記抵抗素子が、
    前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する第４上面導体と、
    前記基部の前記下面に設けられ、前記第１下面導体と前記第２下面導体との間に位置する第４下面導体と、
    前記第４上面導体および前記第４下面導体を接続する第４接続導体と、をさらに含み、
    前記第４上面導体が、前記抵抗体に接続され、
    前記第３上面導体および前記第４上面導体が、前記高さ方向および前記長さ方向と直交する幅方向において互いに離隔している、請求項５に記載の複合電子部品。
  8. 前記抵抗素子が、
    前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する第４上面導体と、
    前記基部の前記下面に設けられ、前記第１下面導体と前記第２下面導体との間に位置する第４下面導体と、
    前記第４上面導体および前記第４下面導体を接続する第４接続導体と、をさらに含み、
    前記第４上面導体が、前記抵抗体に接続され、
    前記第３上面導体および前記第４上面導体が、前記長さ方向において互いに離隔している、請求項５に記載の複合電子部品。
  9. 前記第３上面導体および前記第４上面導体が、いずれもスパッタ膜を含んでいる、請求項７または８に記載の複合電子部品。
  10. 前記抵抗素子が、
    前記基部の前記下面に設けられ、前記第１下面導体と前記第２下面導体との間に位置する第３下面導体と、
    前記第３下面導体に接続するとともに前記基部の前記上面において前記基部から露出する第３接続導体と、をさらに含み、
    前記抵抗体が、前記第３接続導体の前記基部から露出する部分を覆うとともに、前記第３接続導体に接続されている、請求項４に記載の複合電子部品。
  11. 前記抵抗素子が、
    前記基部の前記下面に設けられ、前記第１下面導体と前記第２下面導体との間に位置する第４下面導体と、
    前記第４下面導体に接続するとともに前記基部の前記上面において前記基部から露出する第４接続導体と、をさらに含み、
    前記抵抗体が、前記第４接続導体の前記基部から露出する部分を覆うとともに、前記第４接続導体に接続されている、請求項１０に記載の複合電子部品。
  12. 前記抵抗素子が、前記抵抗体を覆う保護膜をさらに含んでいる、請求項１から１１のいずれかに記載の複合電子部品。
  13. 前記抵抗体の前記高さ方向の寸法が、前記第１上面導体の前記高さ方向の寸法および前記第２上面導体の前記高さ方向の寸法のいずれよりも小さい、請求項１から１２のいずれかに記載の複合電子部品。
  14. 高さ方向において相対する上面および下面を有する絶縁性の基部と、
    前記基部の前記上面に設けられ、前記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、
    前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する抵抗体と、
    前記基部の前記下面に設けられ、前記長さ方向において互いに離隔する第１下面導体および第２下面導体と、
    前記第１上面導体および前記第１下面導体を接続する第１接続導体と、
    前記第２上面導体および前記第２下面導体を接続する第２接続導体と、を備え、
    前記抵抗体が、薄膜であるとともに、前記第１上面導体および前記第２上面導体のうちの少なくとも一方に非接続である、抵抗素子。
  15. 高さ方向において相対する上面および下面を有する絶縁性の基部と、
    前記基部の前記上面に設けられ、前記高さ方向と直交する長さ方向において互いに離隔する第１上面導体および第２上面導体と、
    前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する抵抗体と、
    前記基部の前記下面に設けられ、前記長さ方向において互いに離隔する第１下面導体および第２下面導体と、
    前記第１上面導体および前記第１下面導体を接続する第１接続導体と、
    前記第２上面導体および前記第２下面導体を接続する第２接続導体と、を備え、
    前記抵抗体が、前記第１上面導体および前記第２上面導体のうちの少なくとも一方に非接続であり、
    前記抵抗体の前記高さ方向の寸法が、前記第１上面導体の前記高さ方向の寸法および前記第２上面導体の前記高さ方向の寸法のいずれよりも小さい、抵抗素子。
  16. 前記抵抗体が、スパッタ膜であり、
    前記第１上面導体および前記第２上面導体が、いずれもめっき層を含んでいる、請求項１４または１５に記載の抵抗素子。
  17. 前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する第３上面導体と、
    前記基部の前記下面に設けられ、前記第１下面導体と前記第２下面導体との間に位置する第３下面導体と、
    前記第３上面導体および前記第３下面導体を接続する第３接続導体と、をさらに備え、
    前記第３上面導体が、前記抵抗体に接続されている、請求項１４から１６のいずれかに記載の抵抗素子。
  18. 前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する第４上面導体と、
    前記基部の前記下面に設けられ、前記第１下面導体と前記第２下面導体との間に位置する第４下面導体と、
    前記第４上面導体および前記第４下面導体を接続する第４接続導体と、をさらに備え、
    前記第４上面導体が、前記抵抗体に接続され、
    前記第３上面導体および前記第４上面導体が、前記高さ方向および前記長さ方向と直交する幅方向において互いに離隔している、請求項１７に記載の抵抗素子。
  19. 前記基部の前記上面に設けられ、前記第１上面導体と前記第２上面導体との間に位置する第４上面導体と、
    前記基部の前記下面に設けられ、前記第１下面導体と前記第２下面導体との間に位置する第４下面導体と、
    前記第４上面導体および前記第４下面導体を接続する第４接続導体と、をさらに備え、
    前記第４上面導体が、前記抵抗体に接続され、
    前記第３上面導体および前記第４上面導体が、前記長さ方向において互いに離隔している、請求項１７に記載の抵抗素子。
  20. 前記抵抗体を覆う保護膜をさらに備えた、請求項１４から１９のいずれかに記載の抵抗素子。
JP2015138542A 2015-07-10 2015-07-10 複合電子部品 Active JP6582648B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015138542A JP6582648B2 (ja) 2015-07-10 2015-07-10 複合電子部品
KR1020160086173A KR101815442B1 (ko) 2015-07-10 2016-07-07 복합 전자 부품 및 저항 소자
US15/205,120 US10134529B2 (en) 2015-07-10 2016-07-08 Composite electronic component and resistance element
CN201610538725.5A CN106340364B (zh) 2015-07-10 2016-07-08 复合电子部件以及电阻元件
US16/158,403 US10453617B2 (en) 2015-07-10 2018-10-12 Composite electronic component and resistance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015138542A JP6582648B2 (ja) 2015-07-10 2015-07-10 複合電子部品

Publications (2)

Publication Number Publication Date
JP2017022256A true JP2017022256A (ja) 2017-01-26
JP6582648B2 JP6582648B2 (ja) 2019-10-02

Family

ID=57731428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015138542A Active JP6582648B2 (ja) 2015-07-10 2015-07-10 複合電子部品

Country Status (4)

Country Link
US (2) US10134529B2 (ja)
JP (1) JP6582648B2 (ja)
KR (1) KR101815442B1 (ja)
CN (1) CN106340364B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6503943B2 (ja) * 2015-07-10 2019-04-24 株式会社村田製作所 複合電子部品および抵抗素子
US10312317B2 (en) 2017-04-27 2019-06-04 Samsung Electro-Mechanics Co., Ltd. Chip resistor and chip resistor assembly
KR20180120624A (ko) * 2017-04-27 2018-11-06 삼성전기주식회사 칩 저항 소자 어셈블리
US10242774B2 (en) 2017-04-27 2019-03-26 Samsung Electro-Mechanics Co., Ltd. Chip resistance element and chip resistance element assembly

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262586A (ja) * 1985-09-12 1987-03-19 シャープ株式会社 プリント配線板
JPS63114001U (ja) * 1987-01-19 1988-07-22
JPS6437002U (ja) * 1987-08-28 1989-03-06
JPH01173964U (ja) * 1988-05-24 1989-12-11
JPH03203212A (ja) * 1989-12-28 1991-09-04 Nippon Chemicon Corp 複合チップ部品及びその製造方法
JPH07254764A (ja) * 1994-03-15 1995-10-03 Toyota Motor Corp 配線基板のマイグレーション防止構造及び装置
JPH1050502A (ja) * 1996-08-05 1998-02-20 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2004235403A (ja) * 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd 複合電子部品
JP2004363082A (ja) * 2002-12-06 2004-12-24 Thin Film Technol Corp インピーダンスを補償するモジュール
JP2013070108A (ja) * 2013-01-23 2013-04-18 Taiyosha Electric Co Ltd チップ抵抗器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61114598A (ja) * 1984-11-09 1986-06-02 松下電器産業株式会社 複合部品
JPH05275958A (ja) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd ノイズフィルタ
JPH06283301A (ja) 1993-03-29 1994-10-07 Mitsubishi Materials Corp チップ型複合電子部品及びその製造方法
JPH08102403A (ja) * 1994-09-30 1996-04-16 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP3333404B2 (ja) * 1996-10-04 2002-10-15 太陽誘電株式会社 チップ部品及びその製造方法
JP2001118731A (ja) * 1999-10-19 2001-04-27 Murata Mfg Co Ltd チップ型複合電子部品およびその製造方法
JP2001338838A (ja) * 2000-05-26 2001-12-07 Sharp Corp 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器
JP4827157B2 (ja) * 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
WO2004084270A2 (en) * 2003-03-14 2004-09-30 Bourns, Inc. Multi-layer polymeric electronic device and method of manufacturing same
JP4270395B2 (ja) * 2005-03-28 2009-05-27 Ｔｄｋ株式会社 積層セラミック電子部品
DE102007031510A1 (de) * 2007-07-06 2009-01-08 Epcos Ag Elektrisches Vielschichtbauelement
KR20100095269A (ko) * 2009-02-20 2010-08-30 삼성전자주식회사 어레이 레지스터 및 그 제조 방법
DE102010007443A1 (de) * 2010-02-10 2011-08-11 Epcos Ag, 81669 Keramisches Vielschichtbauelement
WO2013008550A1 (ja) * 2011-07-11 2013-01-17 株式会社村田製作所 電子部品
CN103703526B (zh) * 2011-07-11 2016-10-26 株式会社村田制作所 电子零件
KR101514565B1 (ko) * 2013-11-14 2015-04-22 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
KR101525696B1 (ko) * 2013-11-14 2015-06-03 삼성전기주식회사 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 실장 기판
JP6024693B2 (ja) * 2014-03-24 2016-11-16 株式会社村田製作所 電子部品
JP6554833B2 (ja) * 2015-03-12 2019-08-07 株式会社村田製作所 複合電子部品および抵抗素子
JP2017005221A (ja) * 2015-06-16 2017-01-05 株式会社村田製作所 複合電子部品
JP6500700B2 (ja) * 2015-08-26 2019-04-17 株式会社村田製作所 抵抗素子用の集合基板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262586A (ja) * 1985-09-12 1987-03-19 シャープ株式会社 プリント配線板
JPS63114001U (ja) * 1987-01-19 1988-07-22
JPS6437002U (ja) * 1987-08-28 1989-03-06
JPH01173964U (ja) * 1988-05-24 1989-12-11
JPH03203212A (ja) * 1989-12-28 1991-09-04 Nippon Chemicon Corp 複合チップ部品及びその製造方法
JPH07254764A (ja) * 1994-03-15 1995-10-03 Toyota Motor Corp 配線基板のマイグレーション防止構造及び装置
JPH1050502A (ja) * 1996-08-05 1998-02-20 Matsushita Electric Ind Co Ltd 抵抗器およびその製造方法
JP2004363082A (ja) * 2002-12-06 2004-12-24 Thin Film Technol Corp インピーダンスを補償するモジュール
JP2004235403A (ja) * 2003-01-30 2004-08-19 Matsushita Electric Ind Co Ltd 複合電子部品
JP2013070108A (ja) * 2013-01-23 2013-04-18 Taiyosha Electric Co Ltd チップ抵抗器

Also Published As

Publication number Publication date
US10134529B2 (en) 2018-11-20
CN106340364A (zh) 2017-01-18
CN106340364B (zh) 2018-10-26
US10453617B2 (en) 2019-10-22
US20190051463A1 (en) 2019-02-14
US20170011856A1 (en) 2017-01-12
KR101815442B1 (ko) 2018-01-05
KR20170007161A (ko) 2017-01-18
JP6582648B2 (ja) 2019-10-02

Similar Documents

Publication Publication Date Title
JP6503943B2 (ja) 複合電子部品および抵抗素子
US10121593B2 (en) Composite electronic component
JP6696121B2 (ja) 複合電子部品および抵抗素子
JP6554833B2 (ja) 複合電子部品および抵抗素子
US10453617B2 (en) Composite electronic component and resistance element
US11289274B2 (en) Multilayer ceramic capacitor
US10319531B2 (en) Composite electronic component and resistor device
KR101973368B1 (ko) 저항 소자용 집합 기판
KR20140125111A (ko) 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
JP7089426B2 (ja) 積層セラミック電子部品、積層セラミック電子部品の製造方法及び電子部品内蔵基板
JP2005340664A (ja) コンデンサ
JP6984688B2 (ja) 複合電子部品
US11705278B2 (en) Multi-layer ceramic electronic component, circuit board, and method of producing a multi-layer ceramic electronic component
JP2004153040A (ja) 積層コンデンサ
WO2023038032A1 (ja) 電子部品ならびにその実装方法および実装構造
JP2016195236A (ja) コンデンサ素子、およびそれを含む複合電子部品
JP2006066443A (ja) 表面実装型多連コンデンサ
CN114709077A (zh) 多层陶瓷电容器以及包括其的基板
JP2018041931A (ja) 複合電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6582648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150