JP2004235403A - 複合電子部品 - Google Patents
複合電子部品 Download PDFInfo
- Publication number
- JP2004235403A JP2004235403A JP2003021821A JP2003021821A JP2004235403A JP 2004235403 A JP2004235403 A JP 2004235403A JP 2003021821 A JP2003021821 A JP 2003021821A JP 2003021821 A JP2003021821 A JP 2003021821A JP 2004235403 A JP2004235403 A JP 2004235403A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- substrate
- protective film
- composite electronic
- inorganic filler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】外装を樹脂モールドした複合電子部品において抵抗器やコンデンサやインダクタなどの電子部品の高い接合信頼性を提供することを目的とする。
【解決手段】基板１１上に導電性接続部材１５を介して電子部品１４を搭載し、これを無機充填材料１７と樹脂とを含有する保護膜１６で樹脂モールドした構造の複合電子部品であって、前記電子部品１４の周囲の保護膜１６の中の無機充填材料１７の濃度が、前記基板１１と前記電子部品１４の隙間に充填された保護膜１６の無機充填材料１７の濃度より高い構成を有するものである。
【選択図】 図１
【解決手段】基板１１上に導電性接続部材１５を介して電子部品１４を搭載し、これを無機充填材料１７と樹脂とを含有する保護膜１６で樹脂モールドした構造の複合電子部品であって、前記電子部品１４の周囲の保護膜１６の中の無機充填材料１７の濃度が、前記基板１１と前記電子部品１４の隙間に充填された保護膜１６の無機充填材料１７の濃度より高い構成を有するものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、複合電子部品に関するものである。
【０００２】
【従来の技術】
以下、従来の複合電子部品について、図面を参照しながら説明する。
【０００３】
図２は従来の複合電子部品の断面図である。
【０００４】
図２において、１はＡｇ，Ｃｕなどの金属からなる導体層（本図では図示せず。）とセラミック層（本図では図示せず。）とを交互に積層して作製し内部に回路パターン（本図では図示せず。）を構成した積層セラミック製の基板である。２は基板１の内部の回路パターンと接続し、基板１の上面に配置した上面電極で、Ａｇ，Ｃｕなどの金属からなる。３は基板１の内部の回路パターンと接続し、複合電子部品の外部出力端子として基板１の下面に配置した下面電極で、Ａｇ，Ｃｕなどの金属からなる。４は上面電極２の上に実装した電子部品であり、例えば抵抗器やコンデンサやインダクタなどである。５は導電性接続部材として電子部品４の端子電極（本図では図示せず。）と基板１の上面電極２とを接合する半田である。６は基板１の電子部品４を実装した面及び電子部品４の外周部をモールドする保護膜であり、７はこの保護膜６の中の無機充填材料である。
【０００５】
なお、この出願の発明に関連する先行技術文献情報としては、特許文献１、特許文献２がある。
【０００６】
【特許文献１】
特開２００２−１９０５６４号公報
【特許文献２】
特開２００２−１９０４９８号公報
【０００７】
【発明が解決しようとする課題】
上記従来の複合電子部品を、長期間放置した後にプリント配線板に実装する場合、保護膜６の樹脂が大気中の水分を吸収し、プリント配線板にリフロー半田付けする時に保護膜６と基板１との間に剥離が生じ、この時に半田５がリフローの熱で流れ出して断線あるいはショートするという課題を有していた。
【０００８】
本発明は上記従来の課題を解決するものであり、保護膜と基板との接合強度の向上した複合電子部品を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１０】
本発明の請求項１に記載の発明は、保護膜を電子部品の周囲の保護膜の中の無機充填材料の濃度が、基板と前記電子部品の隙間の無機充填材料の濃度より高くしたものである。これにより、無機充填材料の濃度を高くした箇所の熱膨張率を基板や電子部品に近づけることができ、接合強度が向上するとともに熱衝撃に対する耐久性が向上し、導電性接続部材を水分から保護できるという作用を有する。
【００１１】
また請求項２に記載の発明は、基板の片面のみを保護膜で封止したものである。これにより、導電性接合部材の周囲の無機充填材料の濃度を高めることによる接合強度が向上するという作用を有する。
【００１２】
また請求項３に記載の発明は、電子部品の周囲の保護膜中の無機充填材料の濃度を８０重量％以上としたものであり、更に接合強度が向上するという作用を有する。
【００１３】
また請求項４に記載の発明は、複合電子部品は基板を内部にコンデンサ部あるいはインダクタ部を含む積層セラミック基板とすることにより、接合強度を向上することができるという作用を有する。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態における複合電子部品について、図面を参照しながら説明する。
【００１５】
図１は本発明の一実施の形態における複合電子部品の断面図である。
【００１６】
図１において、１１は導体層（本図では図示せず。）とセラミック層（本図では図示せず。）とを交互に積層して作製し内部に回路パターン（本図では図示せず。）を構成した積層セラミック製の基板である。１２は基板１１の内部の回路パターンと接続し、基板１１の上面に配置した上面電極である。１３は基板１１の内部の回路パターンと接続し、複合電子部品の外部出力端子として基板１１の下面に配置した下面電極である。基板１１の内部各層の回路パターンおよび上面電極１２、下面電極１３は銀を主成分とし、厚みが約２０ミクロンの焼結膜である。上面電極１２および下面電極１３の表面には、下地めっきとしてニッケルメッキやパラジウムメッキなどを施し、その上に金メッキを施した。１４は上面電極１２の上に実装した電子部品であり、例えば１．０ｍｍ×０．５ｍｍサイズの角型積層チップコンデンサおよびダイオードパッケージである。１５は電子部品１４の端子電極（本図では図示せず。）と基板１１の上面電極１２とを接合する導電性接続部材で、半田ペースト［品番ＮＰ３０１−ＧＭ６６５−ＧＫ（株式会社ニホンゲンマ製）］をリフロー半田付けしたものである。１６は基板１１の電子部品１４を実装した面及び電子部品１４の外周部をモールドする保護膜で、モールド用樹脂［品番ＣＶ８５２０Ｃ（松下電工株式会社製）］である。保護膜１６は、樹脂と無機充填材料とを含み、この樹脂はエポキシ系の樹脂である。１７は保護膜１６の中の無機充填材料であり、球状シリカである。この保護膜１６はトランスファモールド工法により形成し、その際、基板１１に搭載した電子部品１４の周囲に無機充填材料１７を、基板１１と電子部品１４との隙間より多く配置するものである。
【００１７】
以上のように構成した複合電子部品について、以下に実装模擬試験後の導通評価および対環境試験後の導通評価について説明する。
【００１８】
実装模擬試験方法は、複合電子部品を長期間放置した後の電子機器への組み込み実装を想定し、８５℃、６０％ＲＨに維持した恒温恒湿槽内に複合電子部品を１６８時間放置した後、リフロー半田付け装置を用いてピーク温度２６０℃、ピーク温度保持時間１０秒間の条件で電子機器の親基板へリフロー半田付けを行った。また導通評価は、実装模擬試験を行った複合電子部品の内部回路パターンの導通を電気テスターで評価した。この評価は、断線またはショートが発生していない複合電子部品を良品とし、断線またはショートが発生した複合電子部品を導通不良とした。ここで比較例として無機充填材料を含有していない保護膜と無機充填材料のシリカをそれぞれ６０重量％、７０重量％、７５重量％含有する保護膜を使用したものを作製し同じ評価を行った。各条件の評価サンプル数は５０個である。その結果を（表１）に示す。
【００１９】
【表１】
【００２０】
（表１）において、シリカを含有していないものと７５重量％以下含有しているものでは導通不良が発生し、８０％以上含有しているものは発生しなかった。導通不良のものを目視観察すると、保護膜と基板との間に亀裂が発生し、導電性接続部材１５である半田の再溶融によるショートを観察した。
【００２１】
次に、対環境試験として複合電子部品の各サンプルを温度サイクル試験槽に供し、−４０℃の環境条件を３０分と、＋８５℃の環境条件を３０分とを１サイクルとし、これを１０００〜２０００サイクル数実施し、このサンプルの基板１１と電子部品１４との導通を電気テスターで評価した。この評価は、断線またはショートが発生していない複合電子部品を良品とし、断線またはショートが発生した複合電子部品を導通不良とした。比較例として保護膜の無機充填材料であるシリカの含有率が６０〜７５重量％の複合電子部品を用いた。各条件の評価サンプル数は５０個である。その結果を（表２）に示す。
【００２２】
【表２】
【００２３】
（表２）において、比較例のシリカ含有率が６０〜７５重量％の保護膜を用いたものは１０００サイクルから１５００サイクルの間で断線不良が発生したが、シリカ含有率が８０％以上のものは２０００サイクル後でも断線は発生しなかった。
【００２４】
【発明の効果】
以上のように本発明は、保護膜の電子部品近傍の無機充填材料の濃度を、基板と電子部品との隙間に位置する無機充填材料の濃度よりも高くすることにより、基板と保護膜との接合強度が向上した複合電子部品を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態における複合電子部品の断面図
【図２】従来の複合電子部品の断面図
【符号の説明】
１１ 基板
１２ 上面電極
１４ 電子部品
１５ 導電性接続部材
１６ 保護膜
１７ 無機充填材料
【発明の属する技術分野】
本発明は、複合電子部品に関するものである。
【０００２】
【従来の技術】
以下、従来の複合電子部品について、図面を参照しながら説明する。
【０００３】
図２は従来の複合電子部品の断面図である。
【０００４】
図２において、１はＡｇ，Ｃｕなどの金属からなる導体層（本図では図示せず。）とセラミック層（本図では図示せず。）とを交互に積層して作製し内部に回路パターン（本図では図示せず。）を構成した積層セラミック製の基板である。２は基板１の内部の回路パターンと接続し、基板１の上面に配置した上面電極で、Ａｇ，Ｃｕなどの金属からなる。３は基板１の内部の回路パターンと接続し、複合電子部品の外部出力端子として基板１の下面に配置した下面電極で、Ａｇ，Ｃｕなどの金属からなる。４は上面電極２の上に実装した電子部品であり、例えば抵抗器やコンデンサやインダクタなどである。５は導電性接続部材として電子部品４の端子電極（本図では図示せず。）と基板１の上面電極２とを接合する半田である。６は基板１の電子部品４を実装した面及び電子部品４の外周部をモールドする保護膜であり、７はこの保護膜６の中の無機充填材料である。
【０００５】
なお、この出願の発明に関連する先行技術文献情報としては、特許文献１、特許文献２がある。
【０００６】
【特許文献１】
特開２００２−１９０５６４号公報
【特許文献２】
特開２００２−１９０４９８号公報
【０００７】
【発明が解決しようとする課題】
上記従来の複合電子部品を、長期間放置した後にプリント配線板に実装する場合、保護膜６の樹脂が大気中の水分を吸収し、プリント配線板にリフロー半田付けする時に保護膜６と基板１との間に剥離が生じ、この時に半田５がリフローの熱で流れ出して断線あるいはショートするという課題を有していた。
【０００８】
本発明は上記従来の課題を解決するものであり、保護膜と基板との接合強度の向上した複合電子部品を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１０】
本発明の請求項１に記載の発明は、保護膜を電子部品の周囲の保護膜の中の無機充填材料の濃度が、基板と前記電子部品の隙間の無機充填材料の濃度より高くしたものである。これにより、無機充填材料の濃度を高くした箇所の熱膨張率を基板や電子部品に近づけることができ、接合強度が向上するとともに熱衝撃に対する耐久性が向上し、導電性接続部材を水分から保護できるという作用を有する。
【００１１】
また請求項２に記載の発明は、基板の片面のみを保護膜で封止したものである。これにより、導電性接合部材の周囲の無機充填材料の濃度を高めることによる接合強度が向上するという作用を有する。
【００１２】
また請求項３に記載の発明は、電子部品の周囲の保護膜中の無機充填材料の濃度を８０重量％以上としたものであり、更に接合強度が向上するという作用を有する。
【００１３】
また請求項４に記載の発明は、複合電子部品は基板を内部にコンデンサ部あるいはインダクタ部を含む積層セラミック基板とすることにより、接合強度を向上することができるという作用を有する。
【００１４】
【発明の実施の形態】
以下、本発明の一実施の形態における複合電子部品について、図面を参照しながら説明する。
【００１５】
図１は本発明の一実施の形態における複合電子部品の断面図である。
【００１６】
図１において、１１は導体層（本図では図示せず。）とセラミック層（本図では図示せず。）とを交互に積層して作製し内部に回路パターン（本図では図示せず。）を構成した積層セラミック製の基板である。１２は基板１１の内部の回路パターンと接続し、基板１１の上面に配置した上面電極である。１３は基板１１の内部の回路パターンと接続し、複合電子部品の外部出力端子として基板１１の下面に配置した下面電極である。基板１１の内部各層の回路パターンおよび上面電極１２、下面電極１３は銀を主成分とし、厚みが約２０ミクロンの焼結膜である。上面電極１２および下面電極１３の表面には、下地めっきとしてニッケルメッキやパラジウムメッキなどを施し、その上に金メッキを施した。１４は上面電極１２の上に実装した電子部品であり、例えば１．０ｍｍ×０．５ｍｍサイズの角型積層チップコンデンサおよびダイオードパッケージである。１５は電子部品１４の端子電極（本図では図示せず。）と基板１１の上面電極１２とを接合する導電性接続部材で、半田ペースト［品番ＮＰ３０１−ＧＭ６６５−ＧＫ（株式会社ニホンゲンマ製）］をリフロー半田付けしたものである。１６は基板１１の電子部品１４を実装した面及び電子部品１４の外周部をモールドする保護膜で、モールド用樹脂［品番ＣＶ８５２０Ｃ（松下電工株式会社製）］である。保護膜１６は、樹脂と無機充填材料とを含み、この樹脂はエポキシ系の樹脂である。１７は保護膜１６の中の無機充填材料であり、球状シリカである。この保護膜１６はトランスファモールド工法により形成し、その際、基板１１に搭載した電子部品１４の周囲に無機充填材料１７を、基板１１と電子部品１４との隙間より多く配置するものである。
【００１７】
以上のように構成した複合電子部品について、以下に実装模擬試験後の導通評価および対環境試験後の導通評価について説明する。
【００１８】
実装模擬試験方法は、複合電子部品を長期間放置した後の電子機器への組み込み実装を想定し、８５℃、６０％ＲＨに維持した恒温恒湿槽内に複合電子部品を１６８時間放置した後、リフロー半田付け装置を用いてピーク温度２６０℃、ピーク温度保持時間１０秒間の条件で電子機器の親基板へリフロー半田付けを行った。また導通評価は、実装模擬試験を行った複合電子部品の内部回路パターンの導通を電気テスターで評価した。この評価は、断線またはショートが発生していない複合電子部品を良品とし、断線またはショートが発生した複合電子部品を導通不良とした。ここで比較例として無機充填材料を含有していない保護膜と無機充填材料のシリカをそれぞれ６０重量％、７０重量％、７５重量％含有する保護膜を使用したものを作製し同じ評価を行った。各条件の評価サンプル数は５０個である。その結果を（表１）に示す。
【００１９】
【表１】
（表１）において、シリカを含有していないものと７５重量％以下含有しているものでは導通不良が発生し、８０％以上含有しているものは発生しなかった。導通不良のものを目視観察すると、保護膜と基板との間に亀裂が発生し、導電性接続部材１５である半田の再溶融によるショートを観察した。
【００２１】
次に、対環境試験として複合電子部品の各サンプルを温度サイクル試験槽に供し、−４０℃の環境条件を３０分と、＋８５℃の環境条件を３０分とを１サイクルとし、これを１０００〜２０００サイクル数実施し、このサンプルの基板１１と電子部品１４との導通を電気テスターで評価した。この評価は、断線またはショートが発生していない複合電子部品を良品とし、断線またはショートが発生した複合電子部品を導通不良とした。比較例として保護膜の無機充填材料であるシリカの含有率が６０〜７５重量％の複合電子部品を用いた。各条件の評価サンプル数は５０個である。その結果を（表２）に示す。
【００２２】
【表２】
（表２）において、比較例のシリカ含有率が６０〜７５重量％の保護膜を用いたものは１０００サイクルから１５００サイクルの間で断線不良が発生したが、シリカ含有率が８０％以上のものは２０００サイクル後でも断線は発生しなかった。
【００２４】
【発明の効果】
以上のように本発明は、保護膜の電子部品近傍の無機充填材料の濃度を、基板と電子部品との隙間に位置する無機充填材料の濃度よりも高くすることにより、基板と保護膜との接合強度が向上した複合電子部品を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態における複合電子部品の断面図
【図２】従来の複合電子部品の断面図
【符号の説明】
１１ 基板
１２ 上面電極
１４ 電子部品
１５ 導電性接続部材
１６ 保護膜
１７ 無機充填材料
Claims (4)
- 内部に回路パターンを有するとともにこの回路パターンと電気的に接続する外部出力端子とを備えた基板と、この基板に前記回路パターンと電気的に接続する電子部品と、前記外部出力端子を除いた少なくとも前記電子部品を覆う樹脂と無機充填材料とを含む保護膜とからなり、この保護膜は、前記電子部品近傍の無機充填材料の濃度を、前記基板と電子部品との隙間に位置する無機充填材料の濃度よりも高くしてなる複合電子部品。
- 保護膜は、基板の電子部品を有する面のみを封止した請求項１記載の複合電子部品。
- 保護膜中の無機充填材料の濃度は、電子部品の近傍において８０重量％以上である請求項１記載の複合電子部品。
- 基板は、内部の回路パターン内にコンデンサ部あるいはインダクタ部を含む積層セラミック基板である請求項１記載の複合電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021821A JP2004235403A (ja) | 2003-01-30 | 2003-01-30 | 複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003021821A JP2004235403A (ja) | 2003-01-30 | 2003-01-30 | 複合電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004235403A true JP2004235403A (ja) | 2004-08-19 |
Family
ID=32951053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003021821A Pending JP2004235403A (ja) | 2003-01-30 | 2003-01-30 | 複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004235403A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011040480A1 (ja) * | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | 回路基板 |
| JP2017005221A (ja) * | 2015-06-16 | 2017-01-05 | 株式会社村田製作所 | 複合電子部品 |
| JP2017022256A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022255A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022257A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017059573A (ja) * | 2015-09-14 | 2017-03-23 | 太陽誘電株式会社 | 複合電子部品及びこれを用いた回路基板 |
| JP2020115589A (ja) * | 2015-06-16 | 2020-07-30 | 株式会社村田製作所 | 複合電子部品 |
-
2003
- 2003-01-30 JP JP2003021821A patent/JP2004235403A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011040480A1 (ja) * | 2009-09-30 | 2011-04-07 | 株式会社村田製作所 | 回路基板 |
| JPWO2011040480A1 (ja) * | 2009-09-30 | 2013-02-28 | 株式会社村田製作所 | 回路基板 |
| JP2017005221A (ja) * | 2015-06-16 | 2017-01-05 | 株式会社村田製作所 | 複合電子部品 |
| JP2020115589A (ja) * | 2015-06-16 | 2020-07-30 | 株式会社村田製作所 | 複合電子部品 |
| JP2017022256A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022255A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017022257A (ja) * | 2015-07-10 | 2017-01-26 | 株式会社村田製作所 | 複合電子部品および抵抗素子 |
| JP2017059573A (ja) * | 2015-09-14 | 2017-03-23 | 太陽誘電株式会社 | 複合電子部品及びこれを用いた回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| JP3619395B2 (ja) | 半導体素子内蔵配線基板およびその製造方法 | |
| KR101193212B1 (ko) | 반도체 칩 내장 배선 기판 및 그 제조 방법 | |
| US20070010086A1 (en) | Circuit board with a through hole wire and manufacturing method thereof | |
| WO2005004563A1 (ja) | モジュール装置及びその製造方法 | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| US5844305A (en) | Lead frame for semiconductor devices | |
| KR101096330B1 (ko) | 반도체 장치용 패키지 | |
| JP2004235403A (ja) | 複合電子部品 | |
| JP2010533383A (ja) | はんだを用いない電子組立品およびこれらの製造方法 | |
| JP2005123463A (ja) | 半導体装置及びその製造方法、半導体装置モジュール、回路基板並びに電子機器 | |
| JP2009188392A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN102130085B (zh) | 具电性连接结构的半导体封装件及其制法 | |
| CN1901782A (zh) | 具有贯穿孔线路的电路基板及其制作方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JPH05327152A (ja) | 配線基板及びその製造方法 | |
| JP3257953B2 (ja) | 混成集積回路用基板の製造方法 | |
| JP2005159227A (ja) | 回路部品内蔵モジュール及びその製造方法 | |
| JPS6153852B2 (ja) | ||
| JP2002100710A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1074859A (ja) | Ｑｆｎ半導体パッケージ | |
| JP2564487B2 (ja) | 回路基板及びその混成集積回路 | |
| JP4872468B2 (ja) | 半導体装置 | |
| JP2005259918A (ja) | 電力変換装置 | |
| JP2000114424A (ja) | 半導体素子実装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050914 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |