JP2017005261A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017005261A JP2017005261A JP2016162142A JP2016162142A JP2017005261A JP 2017005261 A JP2017005261 A JP 2017005261A JP 2016162142 A JP2016162142 A JP 2016162142A JP 2016162142 A JP2016162142 A JP 2016162142A JP 2017005261 A JP2017005261 A JP 2017005261A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- semiconductor device
- semiconductor element
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】小型,薄型タイプの半導体装置において、実装時の電極導通の信頼性向上を図るとともに、合わせて量産性にも配慮した半導体装置並びにその製造方法を提供することを目的とする。【解決手段】半導体素子Sが搭載されるアイランド部2aと、1以上の電極部2bとを有し、上記アイランド部2a上に搭載した半導体素子Sと上記電極部2bとの間を電気的に接続した後樹脂封止して、アイランド部2aと電極部2bのそれぞれ裏面が樹脂層4の底面と同一平面で露出して構成される半導体装置において、上記アイランド部2aおよび電極部2bはそれぞれ電鋳により、裏面側の実装用金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造とすることで、後工程で別途実装用のメッキを電極部露出面に形成する必要も無く、実装時の電極導通性,信頼性の向上を図ったものである。【選択図】図1
Description
本発明は半導体装置およびその製造方法に関し、小型・薄型化を図れ、かつ信頼性の高い樹脂封止型の半導体装置に関する。
従来、この種樹脂封止型の半導体装置として、母型基板上に半導体素子S搭載用の金属層と外部導出用の電極層から成る電鋳製のリード材を形成し、リード材上に半導体素子Sを搭載の後結線処理を行い、母型基板上で樹脂封止した後母型基板のみを除去し個々に切断して構成することは公知である(特許文献1参照)。特許文献1に係る半導体装置は、上記リード材を構成する半導体素子Sが搭載される金属層と外部導出用の電極層の各裏面が樹脂封止体から露出して構成され、ガラスエポキシ基板やセラミック基板等の基板を使用することなく、半導体装置の高さを低くし装置全体を小型化することができるとともに、放熱性にも優れるという利点がある。
特許文献1に係る半導体装置においては、当該半導体装置を実装するにあたって、電極導通の信頼性向上のために、あらかじめ外部導出用の電極層等に導電性に優れた金や銀等の金属薄膜11を形成しておくことが好ましいが、その場合樹脂封止後に切断された個々の半導体装置をバレルメッキ等の方法で、樹脂封止体裏面から露出した金属層および電極層に金やスズ,ハンダ,パラジウムの薄膜を形成する方法が採られている。
しかしながらこの場合、半導体装置の製造工程と半導体装置完成後のメッキ工程とは全くの別工程となるために、このことが量産性を阻害する要因となるとともに、バレルメッキ時におけるメッキ装置内での揺動、回転によって、半導体装置内部の半導体素子Sと電極層間の結線個所に外れや断線等の電気的不良を生ずる虞もある。
この発明の目的は、半導体装置の小型、薄型形状の形態は維持したまま実装時の外部電極部2b分の導通性を向上させることにある。また、この発明の目的は、上記半導体装置を量産性に優れかつ安価に生産できる製造方法を提供することにある。
この発明は、半導体素子Sが搭載されるアイランド部2aと、該アイランド部2aの周りに所定の間隔をおいて配置される1以上の電極部2bとを有し、上記アイランド部2a上に搭載した半導体素子Sと上記電極部2bとの間を電気的に接続した後樹脂封止して、アイランド部2aと電極部2bのそれぞれ裏面が樹脂層4の底面と同一平面で露出して構成される半導体装置において、上記アイランド部2aおよび電極部2bはそれぞれ電鋳により、裏面側の実装用金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造からあらかじめ形成されていることを特徴とする(請求項1)。
この発明は、少なくとも電極部2bのリード層12上面にボンディング用金属膜13を形成したことを特徴とする(請求項2)
この発明は、導電性基板1の一面側に、半導体素子S搭載用のアイランド部2aおよび半導体素子Sの電極Lと接続される電極部2bを形成するための所定パターンから成るレジストパターン層6を形成する工程と、上記基板1の露出面に、実装用金属薄膜11をメッキ成長させるとともに該金属薄膜11上に電鋳工程によりリード層12を積層して成長させ一体化して、金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造から成るアイランド部2aおよび電極部2bを独立して形成する工程と、基板1よりレジストパターン層6を除去する工程と、上記アイランド部2aに半導体素子Sを搭載した後、半導体素子Sと電極部2bとを電気的に接続する工程と、上記基板1を除去して、アイランド部2aおよび電極部2bの金属薄膜11の各裏面が、樹脂層4の底面と同一平面で露出した状態で形成される工程とを有する半導体装置の製造方法にある(請求項3)。
この発明は、少なくとも電極部2bのリード層12上面に、メッキ工程によってボンディング用金属膜13を一体に成長形成し、半導体素子Sと電気的に接続させるようにしたことを特徴とする(請求項4)
この発明では、半導体素子Sが搭載されるアイランド部2aと、該アイランド部2aの周りに所定の間隔をおいて配置される1以上の電極部2bとを有し、上記アイランド部2a上に搭載した半導体素子Sと上記電極部2bとの間を電気的に接続した後樹脂封止して、アイランド部2aと電極部2bのそれぞれ裏面が樹脂層4の底面と同一平面で露出して構成される小型、薄型の半導体装置において、アイランド部2aと電極部2bを電鋳で形成する際に、少なくとも電極部2bを構成するリード層12の裏面側に、実装用の導電性に優れた金属薄膜11をあらかじめ形成しておき、金属薄膜11とリード層12の二層構造とすることで、後工程で別途実装用のメッキを電極部2b露出面に形成する必要が無く、実装時の電極導通性、信頼性に優れた小型、薄型の半導体装置を構成できる。(請求項1)
少なくとも電極部2bのリード層12上面にボンディング用金属膜13を形成し、電極層を三層構造にしておけば、アイランド部2a上に搭載された半導体素子Sの電極Lと電極層2bとをワイヤボンディング等の方法で結線する際に、作業性、信頼性を向上させることができる(請求項2)
また、この発明では、導電性基板1の一面側に、半導体素子S搭載用のアイランド部2aおよび半導体素子Sの電極と接続される電極部2bを形成するための所定パターンから成るレジストパターン層6を形成する工程と、上記基板1の露出面に、実装用金属薄膜11をメッキ成長させるとともに該金属薄膜11上に電鋳工程によりリード層12を積層して成長させ一体化して、金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造から成るアイランド部2aおよび電極部2bを独立して形成する工程と、基板1よりレジストパターン層6を除去する工程と、上記アイランド部2aに半導体素子Sを搭載した後、半導体素子Sと電極部2bとを電気的に接続する工程と、上記基板1を除去して、アイランド部2aおよび電極部2bの金属薄膜11の各裏面が、樹脂層4の底面と同一平面で露出した状態で形成される工程とを有する半導体装置の製造方法にあるので、基板1上でアイランド部2aや電極部2b等の電鋳製部品を電鋳工程で形成する際に、レジストパターン形成後に、実装用の接触面となる金属薄膜11の形成とその後積層されるリード層12との形成を、連続した工程の中で行うことができ、量産性に優れ、安価な生産を行うことが可能となる(請求項3)。
少なくとも電極部2bのリード層12上面に、ボンディング用金属膜13をメッキ工程によって一体に成長形成させているので、電極結線時の信頼性を向上させるためのボンディング用金属膜13を効率良く形成することができる(請求項4)。
(第1実施例)図1乃至図3に本発明に係る半導体装置の構成および製造方法の第1実施例を示す。図1は、本発明に係るリードレス表面実装型の半導体装置を示しており、同図(a)は断面図、同図(b)は底面図である。同図において、Sは半導体素子Sであって、アイランド部2a上に接着されて搭載されている。Lは半導体素子S上に形成された電極であり、上記アイランド部2aと独立して並設された対応する電極部2b2bと金等の導電性のワイヤ3により結線され、電気的に接続されている。上記半導体素子Sの搭載部分は熱硬化性エポキシ樹脂等の樹脂層4にて封止されており、上記アイランド部2aと電極部2bの各裏面が樹脂層4と同一平面で露出した樹脂封止体が構成されている。
ここで、図1(a)において、上記アイランド部2aおよび電極部2bは、上端部周縁をそれぞれ庇状に張り出し形成して構成されており、樹脂封止体としての樹脂層4に対する喰い付き効果によって、アイランド部2a,電極部2bと樹脂層4との結着力が向上し、樹脂剥れやズレを効果的に防止できる構成となっている。また、アイランド部2aおよび電極部2bは、それぞれ裏面側が金,スズ,ハンダ,パラジウム等の導電性に優れた実装用金属薄膜11が0.05〜1μm程度の厚さで形成され、その上面にニッケル等の電鋳金属から成るリード層12が一体に積層された二層構造からあらかじめ形成されており、さらには、本実施例の場合、リード層12の上面に、金,銀等から成るワイヤ3との結線力向上のためのボンディング用金属膜13が0.3〜0.4μm厚程度形成されている。このボンディング用金属膜13については必須の構成ではない。
図2及び図3は上記半導体装置の製造方法を工程ごとに示しており、図2(a)はステンレスやアルミ,銅等の導電性の金属板、例えば本実施例の場合SUS430により形成された基板1の両面に約50μm厚のアルカリタイプの感光性フィルムレジストを熱圧着等の方法でラミネートする等して、感光性レジスト層5,5を密着させる工程であり、次いで図2(b)のごとく基板1の一面側の感光性レジスト層5上に所定パターンのフィルムFを配した状態で紫外線照射による両面露光を行った後現像処理を行い図2(c)に示すような、基板1の一面側に所定のパターンニングを施したレジストパターン層6とのその裏面に硬化したレジスト層5を得る。
次いで、基板1の一面側のレジストパターン層6で覆われていない露出面に対し、必要に応じて化学エッチングによる表面酸化被膜除去や薬品による周知の化学処理等の表面活性化処理を行った後、図2(d)に示すごとく基板1のレジストパターン層66により規定された露出面に0.05〜1μm厚で金を成長させて、実装用金属薄膜11を形成する。本実施例の場合、微細パターン部の金メッキ処理において、金メッキの成長不良や付着不良の発生を事前に防止する目的で、上記化学エッチング等の化学処理を行い、基板1上の不活性膜を除去する工程を付加しているが、基板1の材質、メッキする金属の選択によっては、この工程は省略可能である。
次いで、図2(e)のごとく、ニッケルや銅,ニッケル−コバルト等の合金等から選択される電鋳金属、本実施例の場合はニッケルを上記金属薄膜11上面に、一体に積層して電着することでリード層12を形成し、上記金属薄膜11とリード層12の二層構造から成る、半導体搭載用のアイランド部2aと、該アイランド部2aに対して1以上の独立した電極部2bを、各々対として複数組を並列形成する。なお、本実施例においては、本工程で電着形成されるリード層12をレジストパターン層6の厚みを越えて(例えば60〜80μm厚で)形成することで、アイランド部2aおよび電極部2bの上端部周縁に庇状の張り出しを形成するようにしている。
次いで、必要に応じて各アイランド部2aおよび電極部2bの表面に後述のワイヤボンディング時の結着力向上用の金メッキ等を0.3〜0.4μm厚で行い、ボンディング用金属膜13を形成して、基板1の両面よりレジストパターン層6及びレジスト層5を除去することで、図2(f)の状態となる。なお、レジストの除去法としてはアルカリ溶液による膨潤除去の方法等が考えられる。また、ボンディング用金属膜13は金の他、銀,スズ等でも良い。
次いで、図3(a)に示すごとく、半導体素子Sを公知の手法によりアイランド部2a上に接着して搭載するとともに、上記半導体素子S上の電極Lにこれと対応する電極層2bとを、図3(b)のごとく、金線等の導電性のワイヤ3を用いて超音波ボンディング装置等により結線する。この時、電極層2bの上面に上記のごとくボンディング用金属膜13としての金メッキを形成しておけば、結線力が一層向上し、結線ミスを低減できる。
次いで、基板1上の半導体素子S搭載部分を、図3(c)のごとく熱硬化性エポキシ樹脂等の樹脂層4でモールドし、基板1上に樹脂封止体を形成する。具体的には基板1の一面側をモールド金型(上型)に装着するとともに、モールド金型内にエポキシ樹脂をキャビティにより圧入するもので、基板1上に並列して形成した、複数組の半導体素子S搭載部が樹脂層4により連続して封止された状態となる。この場合基板1自体が樹脂モールド時における下型の機能を果たす。なお、モールド時に複数の基板1を並列に配置して、エポキシ樹脂をライナを通して各基板1と上金型との間に圧入するようにすれば、効率良く多数の樹脂封止を行うことが可能である。
ここで、上記のごとくアイランド部2aおよび電極部2bの上端部を、庇状に張り出し形成しておけば、樹脂層4による封止状態において、樹脂層4はくい込み状に位置した状態で硬化しているため、この喰い付き効果により、後工程の樹脂封止体からの基板1の剥離作業時に基板1を引き剥がし除去する際、アイランド部2aおよび電極部2bは樹脂層4側に確実に残留し、基板1とともにくっついて引き離されることはなく、ズレや欠落等が効果的に防止でき、製造工程時の歩留まりが向上するとともに、さらに、完成した半導体装置自体の信頼性も向上する。
次いで、図3(d)のごとく、樹脂封止体から基板1を除去することにより、樹脂封止体の底面には複数組のアイランド部2aと電極部2bの各裏面が露出するとともに、アイランド部2a,電極部2bの各裏面と樹脂層4の底面は略同一平面となっている。すなわち、アイランド部2aおよび電極部2bを搭載する実装用金属薄膜11が樹脂層4の底面と略同一平面で露出する状態となっている。上記基板1を除去する方法としては、樹脂封止体から基板1を引き剥がす等強制的に剥離除去する方法の他、例えば基板1等を構成する材質に応じては、樹脂封止体側への影響のない溶剤等により基板1を溶解して除去する方法も含まれるものである。
次いで、図3(e)のごとく樹脂封止体を切断線X−Xに沿って1つの半導体素子Sの対毎に切断して切り離すダイシングの工程を経て、個々の樹脂封止体すなわち半導体装置が完成するものである。
このように製造した半導体装置およびその製造方法によれば、ダイシングによる切り離し工程が終了した時点で、各半導体装置の裏面から露出する全ての電極層2bには導電性に優れた金等の実装用金属薄膜11が形成されているため、その後のバレルメッキ等の工程に移ることなく、すぐにこの状態で搬送することができる。また、金属薄膜11とリード層12とは、連続した電鋳工程の中で積層して一体化形成するため、量産性にも優れている。
次に図4は他の実施例における半導体装置の断面図を示しており、第1実施例における半導体素子S搭載用アイランド部2aおよび電極部2bの各上端部周縁の庇状の張り出しを形成しない形状とした。この場合、製造工程中、電鋳による各リード層12形成時に、レジストパターン層6の厚みの範囲内で電鋳を行うようにすれば良い。また、本実施例に示すように、リード層12上面にはボンディング用金属膜13を必ずしも形成する必要は無い。
1 導電性基板
2a アイランド部
2b 電極部
4 樹脂層
6 レジストパターン層
11 実装用金属薄膜
12 リード層
13 ボンディング用金属膜
S 半導体素子
2a アイランド部
2b 電極部
4 樹脂層
6 レジストパターン層
11 実装用金属薄膜
12 リード層
13 ボンディング用金属膜
S 半導体素子
Claims (4)
- 半導体素子Sが搭載されるアイランド部2aと、該アイランド部2aの周りに所定の間隔をおいて配置される1以上の電極部2bとを有し、上記アイランド部2a上に搭載した半導体素子Sと上記電極部2bとの間を電気的に接続した後樹脂封止して、アイランド部2aと電極部2bのそれぞれ裏面が樹脂層4の底面と同一平面で露出して構成される半導体装置において、
上記アイランド部2aおよび電極部2bはそれぞれ電鋳により、裏面側の実装用金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造からあらかじめ形成されていることを特徴とする半導体装置。 - 少なくとも電極部2bのリード層12上面にボンディング用金属膜13を形成したことを特徴とする請求項1に記載の半導体装置。
- 導電性基板1の一面側に、半導体素子S搭載用のアイランド部2aおよび半導体素子Sの電極Lと接続される電極部2bを形成するための所定パターンから成るレジストパターン層6を形成する工程と、
上記基板1の露出面に、実装用金属薄膜11をメッキ成長させるとともに該金属薄膜11上に電鋳工程によりリード層12を積層して成長させ一体化して、金属薄膜11とこの上面に一体に積層されるリード層12の少なくとも二層構造から成るアイランド部2aおよび電極部2bを独立して形成する工程と、
基板1よりレジストパターン層6を除去する工程と、
上記アイランド部2aに半導体素子Sを搭載した後、半導体素子Sと電極部2bとを電気的に接続する工程と、
上記基板1を除去して、アイランド部2aおよび電極部2bの金属薄膜11の各裏面が、樹脂層4の底面と同一平面で露出した状態で形成される工程
とを有する半導体装置の製造方法。 - 少なくとも電極部2bのリード層12上面に、メッキ工程によってボンディング用金属膜13を一体に成長形成し、半導体素子Sと電気的に接続させるようにしたことを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016162142A JP2017005261A (ja) | 2016-08-22 | 2016-08-22 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016162142A JP2017005261A (ja) | 2016-08-22 | 2016-08-22 | 半導体装置および半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015195693A Division JP2015233166A (ja) | 2015-10-01 | 2015-10-01 | 半導体装置および半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017023720A Division JP2017118131A (ja) | 2017-02-13 | 2017-02-13 | 半導体装置用中間部品およびその製造方法、並びに半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017005261A true JP2017005261A (ja) | 2017-01-05 |
Family
ID=57754456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016162142A Pending JP2017005261A (ja) | 2016-08-22 | 2016-08-22 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017005261A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60234380A (ja) * | 1984-05-07 | 1985-11-21 | Nippon Mining Co Ltd | 太陽電池用基板 |
JPS6142796B2 (ja) * | 1983-02-09 | 1986-09-24 | Furukawa Electric Co Ltd | |
JPS61243193A (ja) * | 1985-04-18 | 1986-10-29 | Nisshin Steel Co Ltd | ステンレス鋼に純金めつきする方法 |
JP2002016181A (ja) * | 2000-04-25 | 2002-01-18 | Torex Semiconductor Ltd | 半導体装置、その製造方法、及び電着フレーム |
JP2002289739A (ja) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
-
2016
- 2016-08-22 JP JP2016162142A patent/JP2017005261A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6142796B2 (ja) * | 1983-02-09 | 1986-09-24 | Furukawa Electric Co Ltd | |
JPS60234380A (ja) * | 1984-05-07 | 1985-11-21 | Nippon Mining Co Ltd | 太陽電池用基板 |
JPS61243193A (ja) * | 1985-04-18 | 1986-10-29 | Nisshin Steel Co Ltd | ステンレス鋼に純金めつきする方法 |
JP2002016181A (ja) * | 2000-04-25 | 2002-01-18 | Torex Semiconductor Ltd | 半導体装置、その製造方法、及び電着フレーム |
JP2002289739A (ja) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4911727B2 (ja) | 半導体装置の製造方法 | |
JP2002009196A (ja) | 半導体装置の製造方法 | |
JP2022120854A (ja) | 半導体装置用基板および半導体装置 | |
JP2013042187A (ja) | 半導体装置 | |
JP2018029214A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005203390A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2015233166A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP2018160707A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3993218B2 (ja) | 半導体装置の製造方法 | |
JP2017195414A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP2017005261A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017118131A (ja) | 半導体装置用中間部品およびその製造方法、並びに半導体装置およびその製造方法 | |
JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2021013043A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013168686A (ja) | 半導体装置および半導体装置の製造方法 | |
CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
JP2013058816A (ja) | 半導体装置用の中間部品および半導体装置用の中間部品の製造方法 | |
JP2012182207A (ja) | Led素子用リードフレームおよびその製造方法 | |
JP2019096901A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP6913993B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP7132298B2 (ja) | 半導体装置用基板、半導体装置の製造方法 | |
JP6889531B2 (ja) | 半導体装置用基板およびその製造方法、半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170217 |