JP2014022582A - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2014022582A
JP2014022582A JP2012160218A JP2012160218A JP2014022582A JP 2014022582 A JP2014022582 A JP 2014022582A JP 2012160218 A JP2012160218 A JP 2012160218A JP 2012160218 A JP2012160218 A JP 2012160218A JP 2014022582 A JP2014022582 A JP 2014022582A
Authority
JP
Japan
Prior art keywords
resist pattern
lead
layer
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012160218A
Other languages
English (en)
Inventor
Hiroshi Nakagawa
宏史 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maxell Holdings Ltd
Original Assignee
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Maxell Ltd filed Critical Hitachi Maxell Ltd
Priority to JP2012160218A priority Critical patent/JP2014022582A/ja
Publication of JP2014022582A publication Critical patent/JP2014022582A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ダイパッドやリードの必要な箇所に表面層を精度・効率良く形成できる半導体装置の製造方法、及びその製造方法によって得られる半導体装置を提供する。
【解決手段】基板２０の一面側にリード３の形成箇所を除く部分に対応するレジスト体２５ａを有するレジストパターン層２５を形成する。次いで、レジストパターン層２５から露出する基板２０の表面にリード部１３を形成した後、レジストパターン層２５及びリード部１３上に表面層１２の形成箇所を除く部分に対応するレジスト体３６ａを有するレジストパターン層３６を形成し、レジストパターン層３６から露出するリード部１３の表面の一部分に表面層１２を積層形成してリード３を形成する。次いで、基板２０よりレジストパターン層２５及びレジストパターン層３６を除去する。次いで、半導体素子２とリード３の表面層１２とを電気的に接続する。次いで、半導体素子２とリード３とを封止樹脂３８でモールドして樹脂封止体７を形成する。次いで、基板２０を除去する。
【選択図】図１

Description

本発明は、底部に電極等の金属部が露出する状態でパッケージングされた半導体装置の製造法、及びその製造方法によって製造される半導体装置に関する。
ダイパッドやリードとなる金属部が形成された半導体装置用基板を準備し、この金属部上に半導体素子を搭載して配線等の処理後、半導体素子や配線のある金属部の表面側を封止樹脂で封止し、金属部が底部に一部露出した構成とされる半導体装置は、その高さを低くして省スペース化が図れる他、露出した金属部を通じて半導体素子で生じた熱を外部に放出でき、放熱の面で優れるといった特長を有しており、チップサイズなど超小型の半導体装置の分野で注目を集めている。こうした半導体装置は、主に、導電性を有する母型基板上にダイパッドやリードとなる金属部をメッキ（電鋳）により半導体装置の所望個数分まとめて形成し、半導体素子が搭載され配線等の処理を経た金属部の表面側を封止樹脂で封止した後、母型基板のみを除去し、一体にまとまった状態の多数の半導体装置を個別に切り分ける、といった製造過程を経て製造されており、このような半導体装置の製造方法としては、特許文献１に開示されている。
特開２００４−２１４２６５号公報
従来の半導体装置の製造方法は、前記特許文献に示される工程となっており、母型基板上への金属部の電鋳による形成にあたり、母型基板における金属部の非配置部分にレジスト層をあらかじめ形成して、金属部が適切な位置に形成されるようにしていた。この金属部には、電鋳に適したニッケル等の金属が使用されており、導電性や配線用ワイヤの接合性を高めるために、金属部表面には金・銀・パラジウム等といった貴金属からなるメッキを施して表面層を形成していた。しかしながら、この表面層は、配線用ワイヤが接合される箇所に形成されていれば良く、レジストから露出する金属部表面全面に形成することは、生産面・コスト面で無駄となっていた。
本発明は、前記課題を解消するためになされたもので、ダイパッドやリードとなる金属部の必要な箇所に表面層を精度・効率良く形成できる半導体装置の製造方法、及びその製造方法によって得られる半導体装置を提供することを目的とする。
本発明の半導体装置の製造方法は、半導体素子２と、半導体素子２と電気的に接続されるリード３とが樹脂封止体７により封止されている半導体装置の製造方法であって、基板２０の一面側にリード３の形成箇所を除く部分に対応するレジスト体２５ａを有するレジストパターン層２５を形成する工程と、レジストパターン層２５から露出する基板２０の表面にリード部１３を形成した後、レジストパターン層２５及びリード部１３上に表面層１２の形成箇所を除く部分に対応するレジスト体３６ａを有するレジストパターン層３６を形成し、レジストパターン層３６から露出するリード部１３の表面の一部分に表面層１２を積層形成して前記リード３を形成する工程と、基板２０よりレジストパターン層２５及びレジストパターン層３６を除去する工程と、半導体素子２と前記リード３の表面層１２とを電気的に接続する工程と、半導体素子２とリード３とを封止樹脂３８でモールドして樹脂封止体７を形成する工程と、基板２０を除去する工程とを有することを特徴とする。
また、レジストパターン層２５から露出する基板２０の表面にリード部１３を形成する前に、裏面層１１を形成することを特徴とする。
また、レジストパターン層２５から露出する基板２０の表面にリード部１３を形成した後、レジストパターン層２５及びリード部１３上に直描装置３５を用いてレジストパターン層３６を形成し、レジストパターン層３６から露出するリード部１３の表面に表面層１２を形成することを特徴とする。
樹脂封止体７には半導体素子２及びリード３を複数個封止し、基板２０を除去した後、樹脂封止体７を切断線Ｘに沿って個々の半導体装置に切断してあって、隣接する半導体装置のリード３を連接形成し、切断線Ｘが連接形成したリード３の中央部分に沿っていることを特徴とする。
リード３の表面層１２が切断線Ｘ上を避けた位置に形成することを特徴とする。
また、本発明の半導体装置は、上記半導体装置の製造方法によって得られる半導体装置であって、隅部に位置するリード３が樹脂封止体７の正面、背面、側面、及び裏面から露出していることを特徴とする。
また、リード３の表面層１２が樹脂封止体７から露出されないように樹脂封止体７の内部に位置することを特徴とする。
本発明によれば、リード３を構成するリード部１３、表面層１２を連続しためっき工程の中で積層形成するので、量産性に優れた生産が可能となる。しかも、表面層１２は、リード部１３の表面全面ではなく、ワイヤ３が結線させる箇所に部分的に形成するので、表面層１２の形成を必要最小限に抑えることができ、コスト削減に寄与できる。
本発明の第１実施形態に係る半導体装置の断面図である。 本発明の第１実施形態に係る半導体装置の平面図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第２実施形態に係る半導体装置の平面図である。 本発明の第２実施形態に係る半導体装置の製造方法を説明するための図である。 本発明の第２実施形態の変形例に係る半導体装置の平面図である。
図１乃至図５に本発明に係る半導体装置１の構成および製造方法の第１実施形態を示す。図１は、本発明の第１実施形態に係る半導体装置１の断面図であり、図２は、本発明の第１実施形態に係る半導体装置１の平面図である。各図において、２は半導体素子であって、ダイパッド４上に接着されて搭載されている。５は半導体素子２上に形成された電極であり、上記ダイパッド４と独立して並設されたリード３と金や銅等の導電性のワイヤ６により結線され、電気的に接続されている。上記半導体素子２の搭載部分は熱硬化性エポキシ樹脂等の封止樹脂にて封止されており、上記ダイパッド４とリード３の各裏面が封止樹脂と同一平面で露出した樹脂封止体７が構成されている。
図１の部分拡大図に示すように、ダイパッド４とリード３は、それぞれニッケル・銅・これらの合金等の電鋳金属により構成されるダイパッド部１４、リード部１３を有し、ダイパッド部１４とリード部１３のそれぞれの裏面側には、金・銀・パラジウム・スズ・ハンダ等の導電性に優れた裏面層１１が０．０１〜１μｍ程度の厚さで形成されている。また、ダイパッド部１４とリード部１３のそれぞれの表面側には、ワイヤ３との結線力向上のために、金・銀・パラジウム・白金等の表面層１２が０．０１〜１μｍ程度の厚さで形成されている。この表面層１２は、ダイパッド部１４上には形成しなくても良い。
図３乃至図５は、上記半導体装置の製造方法を工程ごとに示しており、例えば、ステンレスやアルミ、銅等の導電性の金属板からなる基板２０に約５０μｍ厚のアルカリタイプの感光性フィルムレジストを熱圧着等の方法でラミネートする等して、レジスト層２１を形成し、図３（ａ）に示すごとく、基板２０の一面側のレジスト層２１上に所定パターン２２を有するパターンフィルム２３（ガラスマスク）を配した状態で紫外線ランプ２４の紫外線照射による露光を行った後、現像処理を行うことで、図３（ｂ）に示すような、基板２０の一面側にレジスト体２５ａを有するレジストパターン層２５を得る。
次いで、図３（ｃ）に示すごとく、基板２０の一面側にめっきを施すことにより、ダイパッド４及びリード３を形成する。
このダイパッド４及びリード３の形成工程について具体的に説明すると、まず、図４（ａ）に示すごとく、基板２０の一面側のレジストパターン層２５で覆われていない露出面に対し、必要に応じて化学エッチングによる表面酸化被膜除去や薬品による周知の化学処理等の表面活性化処理を行った後、基板２０のレジストパターン層２５により規定された露出面に０．０５〜１μｍ厚で金をめっき成長させて、裏面層１１となる第１金属層３１を形成する。本実施形態の場合、微細パターン部の金メッキ処理において、金メッキの成長不良や付着不良の発生を事前に防止する目的で、上記化学エッチング等の化学処理を行い、基板２０上の不活性膜を除去する工程を付加しているが、基板２０の材質、メッキする金属の選択によっては、この工程は省略可能である。
次いで、図４（ｂ）に示すごとく、ニッケルや銅，ニッケル−コバルト等の合金等から選択される金属、本実施形態の場合は、ニッケルを上記第１金属層３１上面にめっき（電鋳）することで、ダイパッド部１４とリード部１３となる第２金属層３２を積層形成する。なお、本工程において、第２金属層３２をレジストパターン層２６の厚みを越えて（例えば６０〜８０μｍ厚で）形成することで、ダイパッド４及びリード３の上端部周縁に庇状の張出部を形成することができる。
次いで、図４（ｃ）に示すごとく、第２金属層３２及びレジストパターン層２５上にレジスト層３４を形成した後、直描装置３５を用いてレジスト層３４に紫外線を照射し、露光・現像処理を行うことで、図４（ｄ）に示すように、第２金属層３２上に第３金属層３３の形成箇所に対応するレジスト体３６ａを有するレジストパターン層３６が得られる。
次いで、図４（ｅ）に示すごとく、少なくともリード部１３となる第２金属層３２の表面に後述のワイヤボンディング時の結着力を向上させるために、表面層１２となる第３金属層３３を０．０１〜３．０μｍ厚でめっき成長させ、レジストパターン層３６を除去することで、ダイパッド４及びリード３を形成する。ここで、表面層１２となる第３金属層３３を銀とした場合は、厚さは１．０〜２．５μｍが好ましい。また、本実施形態のように、ダイパッド部１４とリード部１３となる第２金属層３２をニッケルとし、この第２金属層３２上に表面層１２となる第３金属層３３として銀をめっき成長させる場合は、第２金属層３２と第３金属層３３との結着力を向上するために、ニッケルの第２金属層３２上に金やパラジウムなどをめっき形成したうえで、銀の第３金属層３３をめっき成長させるのが好ましい。また、レジストパターン層３６を除去する際には、レジストパターン層２５も一緒に除去するようにすると良い。このように、第３金属層３３は、第２金属層３２の露出する表面全面ではなく、ワイヤボンディングされる箇所に形成されていれば良く、第２金属層３２の表面に銀を部分めっきすることで、第３金属層３３を形成する。ここで、第２金属層３２をニッケル、第３金属層３３を銀とする場合、ニッケルと銀は相性が悪いため、銀めっきの成長不良や付着不良が生じるおそれがあるが、第３金属層３３を形成する前に、第２金属層３２の表面上に金や銀、銅などによるストライクメッキを施すことで、係る不良の発生を防止することができる。
各金属層を形成後、基板２０よりレジストパターン層２５を除去することにより、図３（ｄ）に示すごとく、基板２０上にダイパッド４及びリード３が形成された半導体装置用基板を得ることができる。なお、レジストパターン層２５・３６の除去方法としては、アルカリ溶液による膨潤除去の方法等が考えられる。また、レジストパターン層２５の除去は、レジストパターン層３６の除去と同時に行っても良い。
次いで、図５（ａ）に示すごとく、半導体素子２をダイボンディングによりダイパッド４上に接着して搭載するとともに、図５（ｂ）に示すごとく、金や銅等の導電性のワイヤ６を用いて超音波ボンディング装置等により上記半導体素子２上の電極５とこれに対応するリード３とを結線する。なお、係る結線において、電極５部分はボールボンディング、リード３部分はウェッジボンディングが好ましい。このように、リード３においては、ワイヤ６の結線箇所に表面層１２が形成されていることにより、結線力が一層向上し、結線ミスを低減できる。
次いで、基板２０上の半導体素子２搭載部分を、図５（ｃ）に示すごとく、熱硬化性エポキシ樹脂等の封止樹脂３８でモールドし、基板２０上に樹脂封止体７を形成する。具体的には、基板２０の一面側をモールド金型（上型）に装着するとともに、モールド金型内に封止樹脂３８をキャビティにより圧入するもので、基板２０上に並列して形成した、複数組の半導体素子２搭載部分が封止樹脂３８により連続して封止された状態の樹脂封止体７が形成される。この場合、基板２０自体が樹脂モールド時における下型の機能を果たす。なお、モールド時に複数の基板２０を並列に配置して、ライナを通して封止樹脂３８を各基板２０と上金型との間に圧入するようにすれば、効率良く多数の樹脂封止を行うことが可能である。
ここで、上記のごとく、ダイパッド４及びリード３の上端部に張出部を形成しておけば、封止樹脂３８による封止状態において、封止樹脂３８はくい込み状に位置した状態で硬化するため、この喰い付き効果により、後工程の樹脂封止体７からの基板２０の除去時において、基板２０を引き剥がし除去する際、ダイパッド４及びリード３は樹脂封止体７側に確実に残留し、基板２０とともにくっついて引き離されることはなく、ズレや欠落等が効果的に防止でき、製造工程時の歩留まりが向上できる。さらに、完成した半導体装置自体の信頼性も向上する。
次いで、図５（ｄ）に示すごとく、樹脂封止体７から基板２０を除去することにより、樹脂封止体７の底面には、複数組のダイパッド４とリード３の各裏面が露出するとともに、ダイパッド４とリード３の各裏面と樹脂封止体７の底面は略同一平面となっている。すなわち、ダイパッド４とリード３における裏面層１１が樹脂封止体７の底面と略同一平面で露出する状態となっている。上記基板２０を除去する方法としては、樹脂封止体７から基板２０を引き剥がすことによる剥離除去する方法の他、例えば、基板２０を構成する材質に応じて、樹脂封止体７側への影響のない溶剤等により基板２０を溶解することによる溶解除去する方法も含まれるものである。
次いで、図５（ｅ）に示すごとく、樹脂封止体を切断線Ｘ−Ｘに沿って１つの半導体素子２毎に切断して切り離すダイシング工程を経て、個々の樹脂封止体７、すなわち、半導体装置が完成するものである。
このような半導体装置の製造方法によれば、ダイシングによる切り離し工程が終了した時点で、各半導体装置の裏面から露出する全てのリード３には、導電性、はんだ性に優れた金属からなる裏面層１１が形成されているため、その後のバレルメッキ等の工程に移ることなく、すぐにこの状態で実装することができる。また、ダイパッド４及びリード３を構成する裏面層１１（第１金属層３１）、ダイパッド部１４・リード部１３（第２金属層３２）、表面層１２（第３金属層３３）を連続しためっき・電鋳工程の中で積層形成するため、量産性にも優れている。そして、少なくともリード３においては、表面層１２を部分的に形成、つまり、ワイヤ３が結線させる箇所に形成すれば、表面層１２としての金属材の使用を最小限に抑えることができ、生産性・コスト性に無駄のない製造が可能となる。しかも、表面層１２は、直描装置３５を用いて形成したレジストパターン層３６上にめっきを施すことで形成しているので、表面層１２をリード部１３上に精度良く警醒することが可能となる。
図６及び図７に本発明に係る半導体装置１の構成および製造方法の第２実施形態を示す。図６は、本発明の第２実施形態に係る半導体装置１の平面図である。第１実施形態では、リード３の裏面が樹脂封止体７の底面から露出しているのに対し、本実施形態では、樹脂封止体７の側面からも露出している点が異なる。係る構成のように、リード３が裏面だけでなく側面からも樹脂封止体７から露出されてリード３の露出面積が増えるため、例えば、はんだを用いて半導体装置をプリント基板上に載置する際に、リード３とはんだとの接触面積が大きくなり、プリント基板への半導体装置の搭載をより確実にすることができる。また、係る構成をとるために、後述のようにリード３を連接形成し、このリード３の中央部分を切断しているものであり、このようにリード３を連接形成することで、基板２０上におけるリード３の配置を接近させることができるため、１つの基板２０からの取り数を増やすことができ、量産化、コスト低減に繋がる。
図７に本実施形態に係る半導体装置の製造方法を工程ごとに示す。まず、第１実施形態と同様に、基板２０にレジスト層を形成し、露光・現像処理を行って、基板２０上にダイパッド４とリード３の形成箇所に対応するレジストパターン層２５を形成する。なお、ここでのレジストパターン層２５は、図７（ａ）に示すように、リード３を中央部分で切断して個々の半導体装置側に切り離すようにするため、隣接する各半導体装置のリード３を連接形成できるようになっている。
次いで、レジストパターン層２５から露出する基板２０の表面に前処理を行った後、第１金属層３１（裏面層１１）、第２金属層３２（ダイパッド部１４、リード部１３）、第３金属層３３（表面層１２）を形成し、基板２０よりレジストパターン層６を除去することで、図７（ｂ）に示すように、基板２０上にダイパッド４及びリード３が形成された半導体装置用基板を得ることができる。第３金属層３３は、直描装置によるレジストパターンニングとめっきにより第２金属層３２上のワイヤボンディングする箇所に部分的に形成される。
次いで、ダイパッド４への半導体素子２の搭載、半導体素子２とリード３との結線、樹脂封止、基板除去と各工程を経ることで、図７（ｃ）に示すように、樹脂封止体７を形成する。
次いで、図７（ｄ）に示すごとく、樹脂封止体７を切断線Ｘ−Ｘに沿ってダイシングして、１つの半導体素子２毎に切断する。この時、切断線Ｘ−Ｘは、連接して形成されたリード３の中央部分に沿っており、この切断線Ｘ−Ｘに沿って切断することで、個々の半導体装置に切り離す。このように、基板２０上へのリード３の形成を接近させて効率的に行え、１つの基板２０からの取り数を増やすことができ、量産化・コスト低減が可能となる。また、リード３における表面層１２は、切断線Ｘ−Ｘ上を避けた位置に形成されているので、表面層１２をリード部１３全面に形成した場合に比べて切断が容易になるとともに、マイグレーションの発生を防ぐことができる。
ここで、連接形成されたリード３の中央部分を切断する場合において、表面層１２をリード部１３上面全面に形成すると、表面層１２も樹脂封止体７の側面から露出されてしまうため、樹脂封止体７側面において隣接するリード３間にてマイグレーションが起こりやすく、しかも、表面層１２を銀とした時に顕著に現れていた。そこで、本実施形態の半導体装置のように、リード３における表面層１２を樹脂封止体７の側面から露出されないようリード部１３上に形成することで、マイグレーションによる不良を可及的に防ぐことができる。
なお、本実施形態においては、左右方向にてリード３を連接形成し、その中央部分を切断しているが、前後方向にてリード３を連接形成し、その中央部分を切断しても良い。もちろん、図８に示すように、前後左右方向にてリード３を連接形成（各半導体装置における隅部において）し、その中央部分を切断しても良い。この場合、樹脂封止体７から露出するリード３は、裏面と側面だけでなく、正面、背面からも露出させることができる。
また、各実施形態においては、表面層１２（第３金属層３３）を形成するためのレジストパターン層３６を直描装置による直接描画によって形成しているが、裏面層１１（第１金属層３１）、ダイパッド部１４・リード部１３（第２金属層３２）を形成するためのレジストパターン層２５についても係る方法にて形成しても良い。また、各実施形態においては、樹脂封止体７を切断線Ｘ−Ｘに沿って切断するためにアライメントマーク（切断マーク）を基板２０の外周、あるいは最外に配置されるリード３の外周に設けることが好ましく、図８に示すように、連接形成されたリード３のうちの最外に位置するリード３の一部に凹み９を設ければ、この凹み９がアライメントマーク（切断マーク）の役割となり、アライメントマーク（切断マーク）が備わったリード３とすることができる。
１ 半導体装置
２ 半導体素子
３ リード
４ ダイパッド
５ 電極
６ ワイヤ
７ 樹脂封止体
１１ 裏面層
１２ 表面層
１３ リード部
１４ ダイパッド部
２０ 基板
２５ レジストパターン層
３１ 第１金属層
３２ 第２金属層
３３ 第３金属層
３６ レジストパターン層

Claims (7)

  1. 半導体素子（２）と、前記半導体素子（２）と電気的に接続されるリード（３）とが樹脂封止体（７）により封止されている半導体装置の製造方法であって、
    基板（２０）の一面側に前記リード（３）の形成箇所を除く部分に対応するレジスト体（２５ａ）を有するレジストパターン層（２５）を形成する工程と、
    前記レジストパターン層（２５）から露出する前記基板（２０）の表面にリード部（１３）を形成した後、前記レジストパターン層（２５）及び前記リード部（１３）上に表面層（１２）の形成箇所を除く部分に対応するレジスト体（３６ａ）を有するレジストパターン層（３６）を形成し、前記レジストパターン層（３６）から露出する前記リード部（１３）の表面の一部分に前記表面層（１２）を積層形成して前記リード（３）を形成する工程と、
    前記基板（２０）より前記レジストパターン層（２５）及び前記レジストパターン層（３６）を除去する工程と、
    前記半導体素子（２）と前記リード（３）の前記表面層（１２）とを電気的に接続する工程と、
    前記半導体素子（２）と前記リード（３）とを封止樹脂（３８）でモールドして樹脂封止体（７）を形成する工程と、
    前記基板（２０）を除去する工程とを有することを特徴とする半導体装置の製造方法。
  2. 前記レジストパターン層（２５）から露出する前記基板（２０）の表面に前記リード部（１３）を形成する前に、裏面層（１１）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記レジストパターン層（２５）から露出する前記基板（２０）の表面に前記リード部（１３）を形成した後、前記レジストパターン層（２５）及び前記リード部（１３）上に直描装置（３５）を用いてレジストパターン層（３６）を形成し、前記レジストパターン層（３６）から露出する前記リード部（１３）の表面に前記表面層（１２）を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
  4. 前記樹脂封止体（７）には前記半導体素子（２）及び前記リード（３）を複数封止し、前記基板（２０）を除去した後、前記樹脂封止体（７）を切断線（Ｘ）に沿って個々の半導体装置に切断してあって、隣接する半導体装置の前記リード（３）を連接形成し、前記切断線（Ｘ）が連接形成した前記リード（３）の中央部分に沿っていることを特徴とする請求項１ないし３のいずれかに記載の半導体装置の製造方法。
  5. 前記リード（３）の前記表面層（１２）が前記切断線（Ｘ）上を避けた位置に形成することを特徴とする請求項１ないし４のいずれかに記載の半導体装置の製造方法。
  6. 前記請求項１ないし５のいずれに記載の半導体装置の製造方法によって得られる半導体装置であって、隅部に位置する前記リード（３）が前記樹脂封止体（７）の正面、背面、側面、及び裏面から露出していることを特徴とする半導体装置。
  7. 前記リード（３）の前記表面層（１２）が前記樹脂封止体（７）から露出されないように前記樹脂封止体（７）の内部に位置することを特徴とする請求項６に記載の半導体装置。
JP2012160218A 2012-07-19 2012-07-19 半導体装置の製造方法、及び半導体装置 Pending JP2014022582A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012160218A JP2014022582A (ja) 2012-07-19 2012-07-19 半導体装置の製造方法、及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012160218A JP2014022582A (ja) 2012-07-19 2012-07-19 半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
JP2014022582A true JP2014022582A (ja) 2014-02-03

Family

ID=50197128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012160218A Pending JP2014022582A (ja) 2012-07-19 2012-07-19 半導体装置の製造方法、及び半導体装置

Country Status (1)

Country Link
JP (1) JP2014022582A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465418A (zh) * 2014-12-24 2015-03-25 南通富士通微电子股份有限公司 一种扇出晶圆级封装方法
JP2016136573A (ja) * 2015-01-23 2016-07-28 新日本無線株式会社 リード内蔵型回路パッケージの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266267A (ja) * 1996-03-28 1997-10-07 Hitachi Chem Co Ltd 転写配線支持部材及びそれを使用した半導体パッケージの製造法
JP2000268722A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 繰返しパターン形成方法および装置
JP2001326316A (ja) * 2000-05-12 2001-11-22 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2002289739A (ja) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2004165329A (ja) * 2002-11-12 2004-06-10 Sony Corp 欠陥マスクおよびその製造方法、マスクの欠陥検査方法並びに半導体装置の製造方法
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
WO2009060745A1 (ja) * 2007-11-06 2009-05-14 Nikon Corporation 制御装置、露光方法、及び露光装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266267A (ja) * 1996-03-28 1997-10-07 Hitachi Chem Co Ltd 転写配線支持部材及びそれを使用した半導体パッケージの製造法
JP2000268722A (ja) * 1999-03-18 2000-09-29 Fujitsu Ltd 繰返しパターン形成方法および装置
JP2001326316A (ja) * 2000-05-12 2001-11-22 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP2002009196A (ja) * 2000-06-20 2002-01-11 Kyushu Hitachi Maxell Ltd 半導体装置の製造方法
JP2002289739A (ja) * 2001-03-23 2002-10-04 Dainippon Printing Co Ltd 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP2004165329A (ja) * 2002-11-12 2004-06-10 Sony Corp 欠陥マスクおよびその製造方法、マスクの欠陥検査方法並びに半導体装置の製造方法
JP2004214265A (ja) * 2002-12-27 2004-07-29 Kyushu Hitachi Maxell Ltd 半導体装置および半導体装置の製造方法
WO2009060745A1 (ja) * 2007-11-06 2009-05-14 Nikon Corporation 制御装置、露光方法、及び露光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465418A (zh) * 2014-12-24 2015-03-25 南通富士通微电子股份有限公司 一种扇出晶圆级封装方法
JP2016136573A (ja) * 2015-01-23 2016-07-28 新日本無線株式会社 リード内蔵型回路パッケージの製造方法

Similar Documents

Publication Publication Date Title
JP4911727B2 (ja) 半導体装置の製造方法
JP6125332B2 (ja) 半導体装置
JP6838104B2 (ja) 半導体装置用基板および半導体装置
TW201541587A (zh) 晶片封裝基板、晶片封裝結構及製作方法
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
US20180138107A1 (en) Lead frame and electronic component device
JP2010062316A (ja) 半導体装置及び半導体装置の製造方法
JP4073308B2 (ja) 回路装置の製造方法
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP2014022582A (ja) 半導体装置の製造方法、及び半導体装置
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP2012182207A (ja) Ｌｅｄ素子用リードフレームおよびその製造方法
JP2013042187A (ja) 半導体装置
CN107658286B (zh) 半导体元件安装用基板、半导体装置及它们的制造方法
JP2018029214A (ja) 半導体装置および半導体装置の製造方法
JP2015233166A (ja) 半導体装置および半導体装置の製造方法
JP6913993B2 (ja) 半導体装置用基板、半導体装置の製造方法
JP6889531B2 (ja) 半導体装置用基板およびその製造方法、半導体装置の製造方法
JP2018160707A (ja) 半導体装置および半導体装置の製造方法
JP2017118131A (ja) 半導体装置用中間部品およびその製造方法、並びに半導体装置およびその製造方法
JP2021013043A (ja) 半導体装置および半導体装置の製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP2017195414A (ja) 半導体装置および半導体装置の製造方法
JP2017005261A (ja) 半導体装置および半導体装置の製造方法
JP2013168686A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704