JP2016533027A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016533027A5 JP2016533027A5 JP2016521282A JP2016521282A JP2016533027A5 JP 2016533027 A5 JP2016533027 A5 JP 2016533027A5 JP 2016521282 A JP2016521282 A JP 2016521282A JP 2016521282 A JP2016521282 A JP 2016521282A JP 2016533027 A5 JP2016533027 A5 JP 2016533027A5
- Authority
- JP
- Japan
- Prior art keywords
- chip
- platform
- layer
- base layer
- composite device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims description 78
- 239000002131 composite material Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000003287 optical Effects 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000007789 sealing Methods 0.000 claims 1
- 238000007373 indentation Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000036633 rest Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000000875 corresponding Effects 0.000 description 1
- 230000001808 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000000873 masking Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Description
[0101]本明細書において言及されるすべての特許、特許出願、公開、および記載は、それらの全体がすべての目的のために参照することにより組み込まれる。いずれも従来技術であるとは認められない。
[例１]
プラットフォームであって、
ベース層と、
前記ベース層の上方のデバイス層とを備え、
前記デバイス層は第１の材料を備え、
前記第１の材料は半導体であり、
前記デバイス層は、前記プラットフォームの前記ベース層の一部分が前記デバイス層を通して露出されるように、前記デバイス層において開口を形成する複数の壁を備える、
前記プラットフォームと、
チップであって、
前記チップは活性領域を備え、
前記活性領域は第２の材料を備える、
前記チップと、
前記チップを前記プラットフォームに固定するボンドであって、
前記チップは前記プラットフォームの前記ベース層に固定され、
前記プラットフォームの前記デバイス層は前記チップの前記活性領域と位置合わせされる、
前記ボンドと、
コーティングであって、前記コーティングは前記チップを前記プラットフォーム中に気密封止する、前記コーティングと
を備える、２つ以上の材料にわたってフォトニック機能を分割するための複合デバイス。
[例２]
前記第１の材料はシリコンであり、
導波路およびミラーが前記デバイス層中の要素であり、
前記導波路およびミラーはレーザーのための共振キャビティを形成し、
前記第２の材料はＩＩＩ−Ｖ族材料であり、
前記ＩＩＩ−Ｖ族材料は前記レーザーのための利得媒質を提供し、
前記プラットフォームの前記デバイス層は前記チップの前記活性領域と位置合わせされ、
あるいは場合によっては、
前記チップと、前記開口を形成する前記複数の壁のうちの壁との間にギャップが形成され、
アモルファスシリコンおよび／またはポリシリコンが、前記チップと前記複数の壁のうちの前記壁との間の前記ギャップを少なくとも部分的に埋め、
あるいは場合によっては、
コンタクト金属が前記チップの第１の表面上にあり、
前記チップの第２の表面は前記結合に固定され、
前記チップの前記第１の表面は前記チップの前記第２の表面の反対側にあり、
あるいは場合によっては、
導波路のリッジ部分が前記チップ中に形成され、
前記チップ中に形成された前記リッジ部分は前記プラットフォーム上の特徴および／またはターゲットと位置合わせされ、
あるいは場合によっては、前記ボンドは金属ボンドであり、および場合によっては、前記ボンドはインジウムとパラジウムとを含み、
あるいは場合によっては、前記チップは前記プラットフォームの上部層の上方に延在しなく、
あるいは場合によっては、
前記プラットフォームはシリコンオンインシュレータ（ＳＯＩ）ウエハを備え、
前記ベース層は前記ＳＯＩウエハのハンドルであり、
前記プラットフォームはＢＯＸ層をさらに備え、
前記ＢＯＸ層は酸化ケイ素を備え、
前記ＢＯＸ層は前記ベース層と前記デバイス層との間にある、
例１に記載の複合デバイス。
[例３]
第１のマスクをターゲットと位置合わせすることと、
前記ターゲットと位置合わせされた前記第１のマスクに基づいてプラットフォームにおいてリセスをエッチングすることと、
前記プラットフォームにチップをボンディングすることであって、
前記チップは前記プラットフォームの前記リセスにおいてボンディングされ、
ギャップが前記チップの側部と前記リセスの壁とを分離し、
前記プラットフォームにボンディングされた前記チップが前記複合デバイスを形成する、前記ボンディングすることと、
前記チップの上にコンタクト金属を付着することと、
前記プラットフォームと前記チップの両方を第１の材料で少なくとも部分的に覆い、このようにして前記ギャップを埋めることと、
前記ギャップにわたってエッチングすべきエリアを画定する第２のマスクを適用することと、
前記ギャップにわたってエッチングすべき前記エリアを画定する前記第２のマスクに基づいて前記ギャップ中の第１の材料を部分的に除去することと、
第２の材料で前記ギャップを少なくとも部分的に埋めることと、
前記ギャップから前記第２の材料の一部分を除去することと、
前記プラットフォームと前記チップの両方を第３の材料で少なくとも部分的に覆うことと、
前記チップ上に特徴を形成するために前記チップから除去すべきエリアを画定するために第３のマスクを適用することと、
前記チップ上に前記特徴を形成するために前記チップから材料を除去することと、
第４の材料で前記チップを覆うことと
を含む、２つ以上材料間でフォトニック機能を分割するための複合デバイスを作製する方法。
[例４]
前記第２の材料はアモルファスシリコンであり、
あるいは場合によっては、前記チップはレーザーのための利得媒質を備え、前記プラットフォームはシリコンから作られ、
あるいは場合によっては、前記方法は、前記リセスにおいてペデスタルを形成することをさらに含み、
あるいは場合によっては、前記第４の材料で前記チップを覆うことが、気密封止シールを生成し、
あるいは場合によっては、
前記プラットフォームはデバイス層を備え、
前記プラットフォームはベース層を備え、
前記デバイス層は導波路を備え、および場合によっては、
前記チップは前記プラットフォームの前記ベース層にボンディングされ、
あるいは場合によっては、前記第１の材料と、前記第３の材料と、前記第４の材料とは二酸化ケイ素（ＳｉＯ２）であり、
あるいは場合によっては、
前記第３のマスクは、前記ターゲットを使用して位置合わせされ、
前記ターゲットは前記プラットフォーム上にあり、
あるいは場合によっては、前記方法は、前記第３の材料をエッチングすることをさらに含み、
あるいは場合によっては、前記方法は、前記チップ上に第２の特徴を形成するために前記チップから除去すべき第２のエリアを画定するための第４のマスクを位置合わせすることをさらに含み、前記特徴は導波路のリッジであり、前記第２の特徴は前記導波路のショルダーである、
例３に記載の複合デバイスを作製する方法。
[例５]
プラットフォームを提供することであって、
ベース層と、
前記プラットフォームの前記ベース層の上方のデバイス層であって、前記デバイス層は、前記プラットフォームの前記ベース層の一部分が前記デバイス層を通して露出されるように、前記デバイス層において開口を形成する複数の壁を備える、デバイス層と
を備える、前記プラットフォームを提供することと、
チップを提供することであって、
基板と、
活性領域と
を備える、前記チップを提供することと、
前記プラットフォームの前記ベース層の前記部分に前記チップをボンディングすることと
を含む、フォトニクスのために使用される複合デバイスを作製するための方法。
[例６]
前記チップは、前記デバイス層の前記開口を通って延在し、
前記チップの前記基板は、前記リセスの外へ、前記プラットフォームの上方に延在し、
前記チップの前記活性領域は前記デバイス層と位置合わせされ、および場合によっては、
前記チップが前記プラットフォームにボンディングされ、前記チップが前記プラットフォームの上方に延在しないように、前記チップの前記基板の少なくとも一部分を除去することをさらに含み、
あるいは場合によっては、前記プラットフォームはシリコンであり、前記チップは直接バンドギャップ材料であり、
あるいは場合によっては、前記プラットフォーム中に形成されたペデスタルを使用して前記活性領域を前記デバイス層と位置合わせすることをさらに含む、
例５に記載の前記複合デバイスを作製するための方法。
[例７]
プラットフォームを提供することであって、
前記プラットフォームはリセスを備え、
前記プラットフォームは第１の材料を備える、前記プラットフォームを提供することと、
チップを提供することであって、
前記チップは第２の材料を備え、
前記第２の材料は前記第１の材料とは異なり、
前記チップは基板の一部分を備える、前記チップを提供することと、
前記プラットフォームに前記チップをボンディングすることと、
前記チップが前記プラットフォームにボンディングされた後に、前記チップから前記基板の前記部分を除去することと
を含む、複合デバイスを作製するための方法。
[例８]
前記基板の前記部分は前記プラットフォームの上方に延在し、前記基板の前記部分を除去した後に前記チップは前記プラットフォームの上方に延在せず、
あるいは場合によっては、前記基板の前記部分を除去することは、エッチングによって実施され、
あるいは場合によっては、前記基板の上方にエッチストップを成長させ、次いで、前記エッチストップの上方に前記活性領域を成長させることによって前記チップを作製することをさらに含み、
あるいは場合によっては、前記チップはエッチストップをさらに備え、前記基板の前記少なくとも一部分を除去することは、前記エッチストップまで前記チップをエッチングすることを含み、
あるいは場合によっては、前記プラットフォームは酸化物層をさらに備え、前記リセスは前記酸化物層を通過し、
あるいは場合によっては、前記第２の材料はＩＩＩ−Ｖ族材料であり、
あるいは場合によっては、
前記プラットフォームはデバイス層とベース層を備え、
前記デバイス層は前記プラットフォームの前記ベース層の上方にあり、
前記デバイス層は、前記プラットフォームの前記ベース層の一部分が前記デバイス層を通して露出され、このようにして前記リセスを形成するように、前記デバイス層において開口を形成する複数の壁を備え、
前記チップは、前記リセスにおいて前記プラットフォームの前記ベース層の前記部分にボンディングされる、
例７に記載の前記複合デバイスを作製するための方法。
[例９]
プラットフォームであって、
ベース層と、
前記プラットフォームの前記ベース層の上方のデバイス層とを備え、
前記デバイス層は第１の材料を備え、
前記第１の材料は半導体であり、
前記デバイス層は、前記プラットフォームの前記ベース層の一部分が前記デバイス層を通して露出されるように、前記デバイス層において開口を形成する複数の壁を備える、
前記プラットフォームと、
チップであって、
前記チップは活性領域を備え、
前記活性領域は第２の材料を備え、
前記第２の材料は前記第１の材料とは異なる、
前記チップと、
前記チップに前記プラットフォームを固定するボンドであって、前記チップは前記プラットフォームの前記ベース層の前記部分に固定される、ボンドと
を備える、
２つ以上の材料にわたってフォトニック機能を分割するための複合デバイス。
[例１０]
前記チップ上にエッチングストップ層をさらに備え、
あるいは場合によっては、前記第２の材料は直接バンドギャップ材料であり、および場合によっては、前記第２の材料はＩＩＩ−Ｖ族半導体材料であり、
あるいは場合によっては、前記プラットフォームは酸化物層をさらに備え、前記酸化物層は前記ベース層と前記デバイス層との間にあり、
あるいは場合によっては、前記チップは前記プラットフォームの上方に延在せず、および場合によっては、前記活性領域は前記デバイス層と光学的に位置合わせされる、
例９に記載の複合デバイス。
[例１１]
複合デバイスを提供することであって、
プラットフォームであって、
前記プラットフォームはリセスを備え、
前記プラットフォームは第１の材料を備える、
プラットフォームと、
チップであって、
前記チップは前記プラットフォームの前記リセスにおいてボンディングされ、
前記チップは第２の材料を備える、
チップと
を備える、前記複合デバイスを提供することと、
エッチングすべき前記チップ上のエリアを画定するために前記複合デバイスをマスクすることと、
前記チップが前記プラットフォームにボンディングされた後に前記チップをエッチングすることと
を含む、２つ以上の材料にわたって機能を分割するための複合デバイスを作製するための方法。
[例１２]
前記第１の材料はシリコンであり、
あるいは場合によっては、前記第２の材料はＩＩＩ−Ｖ族材料であり、
あるいは場合によっては、前記チップをエッチングすることは、前記チップ上に導波路を形成し、および場合によっては、前記チップ上の前記導波路は、前記チップが前記プラットフォームにボンディングされた後に前記チップ上に前記導波路を形成するためにフォトリソグラフィプロセスを使用することによって前記プラットフォーム中の導波路と位置合わせされ、
あるいは場合によっては、前記方法は、前記リセスにおいて前記チップを気密封止するために前記チップを覆うことをさらに含み、
あるいは場合によっては、前記チップをエッチングすることは、ＣＭＯＳデバイスを製造するために使用される処理チャンバにおいて実施され、
あるいは場合によっては、
前記チップと前記プラットフォームとの間のギャップが第３の材料で少なくとも部分的に埋められ、
前記第３の材料は、前記チップをエッチングすることと同時にエッチングされ、
あるいは場合によっては、
前記複合デバイスは複数のチップを備え、
前記複数のチップの各々は、前記プラットフォームの対応するリセスにおいてボンディングされ、
前記複数のチップの各々は、前記チップをエッチングすることと同時にエッチングされ、
前記複数のチップの数は５００を超える、
例１１に記載の前記複合デバイスを作製するための方法。
[例１３]
プラットフォームは第１の材料を備え、前記プラットフォーム上でエッチエリアを画定するために第１のマスクをターゲットと位置合わせすることと、
前記エッチエリアによって画定される前記プラットフォームにおいてリセスをエッチングすることと、
チップは前記第１の材料とは異なる第２の材料から作られ、前記プラットフォームの前記リセスにおいて前記チップをボンディングすることと、
特徴エリアは前記チップにわたり、前記特徴エリアを画定するために第２のマスクを前記ターゲットと位置合わせすることと、
前記チップ上に特徴を形成するために前記チップの前記特徴エリアを処理することと
を含む、２つ以上の材料にわたって機能を分割するための複合デバイスを作製するための方法。
[例１４]
前記第１の材料はシリコンを備え、
前記第２の材料はＩＩＩ−Ｖ族材料を備え、
あるいは場合によっては、前記特徴は導波路であり、および場合によっては、前記チップ上の前記導波路は、処理中に、前記プラットフォームの一部分である第２の導波路と位置合わせされ、
あるいは場合によっては、前記特徴はコンタクト金属であり、
あるいは場合によっては、
前記プラットフォームはシリコンオンインシュレータ（ＳＯＩ）ウエハを備え、
前記プラットフォームにおいてリセスをエッチングすることは、前記ＳＯＩウエハのハンドルの一部分を露出するために前記ＳＯＩウエハのデバイス層と前記ＳＯＩウエハのＢＯＸ層の両方を通してエッチングすることを含み、
あるいは場合によっては、
前記チップと前記プラットフォームとの間にギャップが存在し、
前記方法は、少なくとも部分的に前記ギャップを第３の材料で埋めることをさらに含み、
前記第３の材料は、前記チップと前記プラットフォームとの間の光結合を提供するために使用され、
および場合によっては、前記第３の材料はアモルファスシリコンおよび／またはポリシリコンを備え、
あるいは場合によっては、前記方法は、
第２の特徴エリアを画定するために第３のマスクを前記ターゲットと位置合わせすることと、
前記チップが前記プラットフォームにボンディングされながら、前記第２の特徴エリアをエッチングすることと、をさらに含み、
あるいは場合によっては、前記チップの前記特徴エリアを処理することは、ＣＭＯＳ作製技法を使用することを含み、
あるいは場合によっては、前記チップはレーザーのための利得媒質を備え、前記プラットフォームは、前記レーザーのための共振キャビティを形成するためにミラーを備える、
例１３に記載の前記複合デバイスを作製するための方法。
[例１５]
リセスを備えるプラットフォームと、
前記プラットフォームの前記リセスにおいてボンディングされるチップと、
前記チップに前記プラットフォームをボンディングすることにおいて使用されるコンタクト層であって、
前記コンタクト層は、前記コンタクト層の第１の側部上に第１のくぼみを備え、
前記コンタクト層は、前記コンタクト層の第２の側部上に第２のくぼみを備える、
前記コンタクト層と
を備える、２つ以上の材料にわたってフォトニック機能を分割するための複合デバイス。
[例１６]
前記第１のくぼみは第１の部分と第２の部分とを備え、
前記第１のくぼみの前記第１の部分は、前記第１のくぼみの前記第２の部分よりも広く、
前記第１のくぼみの前記第１の部分は、前記第１のくぼみの前記第２の部分よりも前記コンタクト層の中心に近く、
前記第２のくぼみは第１の部分と第２の部分とを備え、
前記第２のくぼみの前記第１の部分は、前記第２のくぼみの前記第２の部分よりも広く、
前記第２のくぼみの前記第１の部分は、前記第２のくぼみの前記第２の部分よりも前記コンタクト層の前記中心に近く、
あるいは場合によっては、前記プラットフォームの前記リセスにおいて複数のペデスタルをさらに備え、前記第１のくぼみは前記複数のペデスタルのうちの２つのペデスタルの間に配置され、
あるいは場合によっては、
前記複合デバイスは、前記プラットフォームの前記リセスにおいてペデスタルをさらに備え、
前記コンタクト層は、前記ペデスタルの少なくとも３つの側部の周りに第３のくぼみを備え、および場合によっては、
前記チップはペデスタルの上面上に直接載り、および場合によっては、
前記プラットフォームは、ハンドル部分と、前記ハンドル部分の上のＢＯＸ層と、前記ＢＯＸ層の上のデバイス層とを備えるＳＯＩウエハであり、
前記ペデスタルは前記ハンドル部分において形成され、
あるいは場合によっては、
前記リセスはフロアを備え、
前記コンタクト層は前記リセスの前記フロアにボンディングされ、
第２のコンタクト層は前記チップにボンディングされ、
はんだ層が前記コンタクト層と前記第２のコンタクト層との間にあり、および場合によっては、
前記第２のコンタクト層はくぼみがなく、および場合によっては、
前記第２のコンタクト層はペデスタルの上面上に載る、
例１５に記載の複合デバイス。
[例１７]
フロアを有するリセスを備えるプラットフォームを提供することと、
前記リセスの前記フロアにコンタクト層を付着することであって、
前記コンタクト層は、前記コンタクト層の第１の側部上に第１のくぼみを備え、
前記コンタクト層は、前記コンタクト層の第２の側部上に第２のくぼみを備える、
前記フロアに前記コンタクト層を付着することと、
前記第１のくぼみと前記第２のくぼみとが、前記コンタクト層によって覆われない前記フロアのエリアにわたってはんだのフローを遅くするように、前記はんだを使用して前記プラットフォームにチップをボンディングすることと
を含む、プラットフォームとチップとの間にボンドを生成するための方法。
[例１８]
前記コンタクト層へのはんだボンディングによって前記プラットフォームに前記チップをボンディングするためにはんだが使用され、および場合によっては、
前記プラットフォームはシリコンを備え、前記チップはＩＩＩ−Ｖ族材料を備える、
例１７に記載のプラットフォームとチップとの間にボンドを生成するための方法。
[例１９]
ベース層と、
デバイス層であって、
前記デバイス層は前記ベース層の上方にあり、
前記デバイス層は、前記ベース層の一部分がデバイス層を通して露出し、前記フォトニックデバイスにおいてリセスを形成するように、前記デバイス層において開口を形成する複数の壁を備え、
前記デバイス層は、光路の部分に沿って延在する導波路を備え、
前記導波路は、前記リセスの１つの側部において前記複数の壁のうちの第１の壁において第１の終端を有し、
前記導波路は、前記リセスの別の側部において前記複数の壁のうちの第２の壁において第２の終端を有する、
前記デバイス層と、
第１のペデスタルであって、
前記第１のペデスタルは、前記ベース層のフロアから前記フロアに垂直な方向に前記デバイス層のほうへ延在し、
前記第１のペデスタルは前記光路の下にあり、前記第２の壁よりも前記第１の壁に近い、
前記第１のペデスタルと、
第２のペデスタルであって、
前記第２のペデスタルは、前記ベース層の前記フロアから前記フロアに垂直な前記方向に前記デバイス層のほうへ延在し、
前記第２のペデスタルは前記光路の下にあり、前記第１の壁よりも前記第２の壁に近い、
前記第２のペデスタルと
を備えるフォトニックデバイス。
[例２０]
前記リセスにおいて、前記第１のペデスタルおよび前記第２のペデスタル以外には前記光路の下にペデスタルがもはやなく、
あるいは場合によっては、前記フォトニックデバイスは、前記フォトニックデバイスの前記リセスにおいてボンディングされるチップをさらに備え、
あるいは場合によっては、
前記ベース層は複数の壁を備え、
前記ベース層の前記複数の壁は、前記ベース層の前記複数の壁が、前記リセスを形成する一部分であるように、前記デバイス層の前記複数の壁とそれぞれ共平面であり、
前記ベース層はシリコンオンインシュレータ（ＳＯＩ）ウエハのハンドル部分であり、
および場合によっては、
前記第１のペデスタルは、前記ベース層の前記複数の壁のうちの第１の壁と連続であり、
前記第２のペデスタルは、前記ベース層の前記複数の壁のうちの第２の壁と連続であり、
あるいは場合によっては、
ボンド材料が前記第１のペデスタルと前記第２のペデスタルとの間に置かれ、
前記ボンド材料は導電性であり、
および場合によっては、
前記フォトニックデバイスは第３のペデスタルを備え、
前記ボンド材料は、前記第３のペデスタルの３つの側部の周りに、および少なくとも部分的に前記第３のペデスタルの第４の側部の周りに配置され、
および場合によっては、
チップが前記フォトニックデバイスの前記ベース層にボンディングされ、
前記チップは、前記第１のペデスタルの上面と前記チップとの間におよび前記第２のペデスタルの上面と前記チップとの間にボンド材料がないように、前記第１のペデスタルと前記第２のペデスタルとの上面上に載る、
例１９に記載のフォトニックデバイス。
[例１]
プラットフォームであって、
ベース層と、
前記ベース層の上方のデバイス層とを備え、
前記デバイス層は第１の材料を備え、
前記第１の材料は半導体であり、
前記デバイス層は、前記プラットフォームの前記ベース層の一部分が前記デバイス層を通して露出されるように、前記デバイス層において開口を形成する複数の壁を備える、
前記プラットフォームと、
チップであって、
前記チップは活性領域を備え、
前記活性領域は第２の材料を備える、
前記チップと、
前記チップを前記プラットフォームに固定するボンドであって、
前記チップは前記プラットフォームの前記ベース層に固定され、
前記プラットフォームの前記デバイス層は前記チップの前記活性領域と位置合わせされる、
前記ボンドと、
コーティングであって、前記コーティングは前記チップを前記プラットフォーム中に気密封止する、前記コーティングと
を備える、２つ以上の材料にわたってフォトニック機能を分割するための複合デバイス。
[例２]
前記第１の材料はシリコンであり、
導波路およびミラーが前記デバイス層中の要素であり、
前記導波路およびミラーはレーザーのための共振キャビティを形成し、
前記第２の材料はＩＩＩ−Ｖ族材料であり、
前記ＩＩＩ−Ｖ族材料は前記レーザーのための利得媒質を提供し、
前記プラットフォームの前記デバイス層は前記チップの前記活性領域と位置合わせされ、
あるいは場合によっては、
前記チップと、前記開口を形成する前記複数の壁のうちの壁との間にギャップが形成され、
アモルファスシリコンおよび／またはポリシリコンが、前記チップと前記複数の壁のうちの前記壁との間の前記ギャップを少なくとも部分的に埋め、
あるいは場合によっては、
コンタクト金属が前記チップの第１の表面上にあり、
前記チップの第２の表面は前記結合に固定され、
前記チップの前記第１の表面は前記チップの前記第２の表面の反対側にあり、
あるいは場合によっては、
導波路のリッジ部分が前記チップ中に形成され、
前記チップ中に形成された前記リッジ部分は前記プラットフォーム上の特徴および／またはターゲットと位置合わせされ、
あるいは場合によっては、前記ボンドは金属ボンドであり、および場合によっては、前記ボンドはインジウムとパラジウムとを含み、
あるいは場合によっては、前記チップは前記プラットフォームの上部層の上方に延在しなく、
あるいは場合によっては、
前記プラットフォームはシリコンオンインシュレータ（ＳＯＩ）ウエハを備え、
前記ベース層は前記ＳＯＩウエハのハンドルであり、
前記プラットフォームはＢＯＸ層をさらに備え、
前記ＢＯＸ層は酸化ケイ素を備え、
前記ＢＯＸ層は前記ベース層と前記デバイス層との間にある、
例１に記載の複合デバイス。
[例３]
第１のマスクをターゲットと位置合わせすることと、
前記ターゲットと位置合わせされた前記第１のマスクに基づいてプラットフォームにおいてリセスをエッチングすることと、
前記プラットフォームにチップをボンディングすることであって、
前記チップは前記プラットフォームの前記リセスにおいてボンディングされ、
ギャップが前記チップの側部と前記リセスの壁とを分離し、
前記プラットフォームにボンディングされた前記チップが前記複合デバイスを形成する、前記ボンディングすることと、
前記チップの上にコンタクト金属を付着することと、
前記プラットフォームと前記チップの両方を第１の材料で少なくとも部分的に覆い、このようにして前記ギャップを埋めることと、
前記ギャップにわたってエッチングすべきエリアを画定する第２のマスクを適用することと、
前記ギャップにわたってエッチングすべき前記エリアを画定する前記第２のマスクに基づいて前記ギャップ中の第１の材料を部分的に除去することと、
第２の材料で前記ギャップを少なくとも部分的に埋めることと、
前記ギャップから前記第２の材料の一部分を除去することと、
前記プラットフォームと前記チップの両方を第３の材料で少なくとも部分的に覆うことと、
前記チップ上に特徴を形成するために前記チップから除去すべきエリアを画定するために第３のマスクを適用することと、
前記チップ上に前記特徴を形成するために前記チップから材料を除去することと、
第４の材料で前記チップを覆うことと
を含む、２つ以上材料間でフォトニック機能を分割するための複合デバイスを作製する方法。
[例４]
前記第２の材料はアモルファスシリコンであり、
あるいは場合によっては、前記チップはレーザーのための利得媒質を備え、前記プラットフォームはシリコンから作られ、
あるいは場合によっては、前記方法は、前記リセスにおいてペデスタルを形成することをさらに含み、
あるいは場合によっては、前記第４の材料で前記チップを覆うことが、気密封止シールを生成し、
あるいは場合によっては、
前記プラットフォームはデバイス層を備え、
前記プラットフォームはベース層を備え、
前記デバイス層は導波路を備え、および場合によっては、
前記チップは前記プラットフォームの前記ベース層にボンディングされ、
あるいは場合によっては、前記第１の材料と、前記第３の材料と、前記第４の材料とは二酸化ケイ素（ＳｉＯ２）であり、
あるいは場合によっては、
前記第３のマスクは、前記ターゲットを使用して位置合わせされ、
前記ターゲットは前記プラットフォーム上にあり、
あるいは場合によっては、前記方法は、前記第３の材料をエッチングすることをさらに含み、
あるいは場合によっては、前記方法は、前記チップ上に第２の特徴を形成するために前記チップから除去すべき第２のエリアを画定するための第４のマスクを位置合わせすることをさらに含み、前記特徴は導波路のリッジであり、前記第２の特徴は前記導波路のショルダーである、
例３に記載の複合デバイスを作製する方法。
[例５]
プラットフォームを提供することであって、
ベース層と、
前記プラットフォームの前記ベース層の上方のデバイス層であって、前記デバイス層は、前記プラットフォームの前記ベース層の一部分が前記デバイス層を通して露出されるように、前記デバイス層において開口を形成する複数の壁を備える、デバイス層と
を備える、前記プラットフォームを提供することと、
チップを提供することであって、
基板と、
活性領域と
を備える、前記チップを提供することと、
前記プラットフォームの前記ベース層の前記部分に前記チップをボンディングすることと
を含む、フォトニクスのために使用される複合デバイスを作製するための方法。
[例６]
前記チップは、前記デバイス層の前記開口を通って延在し、
前記チップの前記基板は、前記リセスの外へ、前記プラットフォームの上方に延在し、
前記チップの前記活性領域は前記デバイス層と位置合わせされ、および場合によっては、
前記チップが前記プラットフォームにボンディングされ、前記チップが前記プラットフォームの上方に延在しないように、前記チップの前記基板の少なくとも一部分を除去することをさらに含み、
あるいは場合によっては、前記プラットフォームはシリコンであり、前記チップは直接バンドギャップ材料であり、
あるいは場合によっては、前記プラットフォーム中に形成されたペデスタルを使用して前記活性領域を前記デバイス層と位置合わせすることをさらに含む、
例５に記載の前記複合デバイスを作製するための方法。
[例７]
プラットフォームを提供することであって、
前記プラットフォームはリセスを備え、
前記プラットフォームは第１の材料を備える、前記プラットフォームを提供することと、
チップを提供することであって、
前記チップは第２の材料を備え、
前記第２の材料は前記第１の材料とは異なり、
前記チップは基板の一部分を備える、前記チップを提供することと、
前記プラットフォームに前記チップをボンディングすることと、
前記チップが前記プラットフォームにボンディングされた後に、前記チップから前記基板の前記部分を除去することと
を含む、複合デバイスを作製するための方法。
[例８]
前記基板の前記部分は前記プラットフォームの上方に延在し、前記基板の前記部分を除去した後に前記チップは前記プラットフォームの上方に延在せず、
あるいは場合によっては、前記基板の前記部分を除去することは、エッチングによって実施され、
あるいは場合によっては、前記基板の上方にエッチストップを成長させ、次いで、前記エッチストップの上方に前記活性領域を成長させることによって前記チップを作製することをさらに含み、
あるいは場合によっては、前記チップはエッチストップをさらに備え、前記基板の前記少なくとも一部分を除去することは、前記エッチストップまで前記チップをエッチングすることを含み、
あるいは場合によっては、前記プラットフォームは酸化物層をさらに備え、前記リセスは前記酸化物層を通過し、
あるいは場合によっては、前記第２の材料はＩＩＩ−Ｖ族材料であり、
あるいは場合によっては、
前記プラットフォームはデバイス層とベース層を備え、
前記デバイス層は前記プラットフォームの前記ベース層の上方にあり、
前記デバイス層は、前記プラットフォームの前記ベース層の一部分が前記デバイス層を通して露出され、このようにして前記リセスを形成するように、前記デバイス層において開口を形成する複数の壁を備え、
前記チップは、前記リセスにおいて前記プラットフォームの前記ベース層の前記部分にボンディングされる、
例７に記載の前記複合デバイスを作製するための方法。
[例９]
プラットフォームであって、
ベース層と、
前記プラットフォームの前記ベース層の上方のデバイス層とを備え、
前記デバイス層は第１の材料を備え、
前記第１の材料は半導体であり、
前記デバイス層は、前記プラットフォームの前記ベース層の一部分が前記デバイス層を通して露出されるように、前記デバイス層において開口を形成する複数の壁を備える、
前記プラットフォームと、
チップであって、
前記チップは活性領域を備え、
前記活性領域は第２の材料を備え、
前記第２の材料は前記第１の材料とは異なる、
前記チップと、
前記チップに前記プラットフォームを固定するボンドであって、前記チップは前記プラットフォームの前記ベース層の前記部分に固定される、ボンドと
を備える、
２つ以上の材料にわたってフォトニック機能を分割するための複合デバイス。
[例１０]
前記チップ上にエッチングストップ層をさらに備え、
あるいは場合によっては、前記第２の材料は直接バンドギャップ材料であり、および場合によっては、前記第２の材料はＩＩＩ−Ｖ族半導体材料であり、
あるいは場合によっては、前記プラットフォームは酸化物層をさらに備え、前記酸化物層は前記ベース層と前記デバイス層との間にあり、
あるいは場合によっては、前記チップは前記プラットフォームの上方に延在せず、および場合によっては、前記活性領域は前記デバイス層と光学的に位置合わせされる、
例９に記載の複合デバイス。
[例１１]
複合デバイスを提供することであって、
プラットフォームであって、
前記プラットフォームはリセスを備え、
前記プラットフォームは第１の材料を備える、
プラットフォームと、
チップであって、
前記チップは前記プラットフォームの前記リセスにおいてボンディングされ、
前記チップは第２の材料を備える、
チップと
を備える、前記複合デバイスを提供することと、
エッチングすべき前記チップ上のエリアを画定するために前記複合デバイスをマスクすることと、
前記チップが前記プラットフォームにボンディングされた後に前記チップをエッチングすることと
を含む、２つ以上の材料にわたって機能を分割するための複合デバイスを作製するための方法。
[例１２]
前記第１の材料はシリコンであり、
あるいは場合によっては、前記第２の材料はＩＩＩ−Ｖ族材料であり、
あるいは場合によっては、前記チップをエッチングすることは、前記チップ上に導波路を形成し、および場合によっては、前記チップ上の前記導波路は、前記チップが前記プラットフォームにボンディングされた後に前記チップ上に前記導波路を形成するためにフォトリソグラフィプロセスを使用することによって前記プラットフォーム中の導波路と位置合わせされ、
あるいは場合によっては、前記方法は、前記リセスにおいて前記チップを気密封止するために前記チップを覆うことをさらに含み、
あるいは場合によっては、前記チップをエッチングすることは、ＣＭＯＳデバイスを製造するために使用される処理チャンバにおいて実施され、
あるいは場合によっては、
前記チップと前記プラットフォームとの間のギャップが第３の材料で少なくとも部分的に埋められ、
前記第３の材料は、前記チップをエッチングすることと同時にエッチングされ、
あるいは場合によっては、
前記複合デバイスは複数のチップを備え、
前記複数のチップの各々は、前記プラットフォームの対応するリセスにおいてボンディングされ、
前記複数のチップの各々は、前記チップをエッチングすることと同時にエッチングされ、
前記複数のチップの数は５００を超える、
例１１に記載の前記複合デバイスを作製するための方法。
[例１３]
プラットフォームは第１の材料を備え、前記プラットフォーム上でエッチエリアを画定するために第１のマスクをターゲットと位置合わせすることと、
前記エッチエリアによって画定される前記プラットフォームにおいてリセスをエッチングすることと、
チップは前記第１の材料とは異なる第２の材料から作られ、前記プラットフォームの前記リセスにおいて前記チップをボンディングすることと、
特徴エリアは前記チップにわたり、前記特徴エリアを画定するために第２のマスクを前記ターゲットと位置合わせすることと、
前記チップ上に特徴を形成するために前記チップの前記特徴エリアを処理することと
を含む、２つ以上の材料にわたって機能を分割するための複合デバイスを作製するための方法。
[例１４]
前記第１の材料はシリコンを備え、
前記第２の材料はＩＩＩ−Ｖ族材料を備え、
あるいは場合によっては、前記特徴は導波路であり、および場合によっては、前記チップ上の前記導波路は、処理中に、前記プラットフォームの一部分である第２の導波路と位置合わせされ、
あるいは場合によっては、前記特徴はコンタクト金属であり、
あるいは場合によっては、
前記プラットフォームはシリコンオンインシュレータ（ＳＯＩ）ウエハを備え、
前記プラットフォームにおいてリセスをエッチングすることは、前記ＳＯＩウエハのハンドルの一部分を露出するために前記ＳＯＩウエハのデバイス層と前記ＳＯＩウエハのＢＯＸ層の両方を通してエッチングすることを含み、
あるいは場合によっては、
前記チップと前記プラットフォームとの間にギャップが存在し、
前記方法は、少なくとも部分的に前記ギャップを第３の材料で埋めることをさらに含み、
前記第３の材料は、前記チップと前記プラットフォームとの間の光結合を提供するために使用され、
および場合によっては、前記第３の材料はアモルファスシリコンおよび／またはポリシリコンを備え、
あるいは場合によっては、前記方法は、
第２の特徴エリアを画定するために第３のマスクを前記ターゲットと位置合わせすることと、
前記チップが前記プラットフォームにボンディングされながら、前記第２の特徴エリアをエッチングすることと、をさらに含み、
あるいは場合によっては、前記チップの前記特徴エリアを処理することは、ＣＭＯＳ作製技法を使用することを含み、
あるいは場合によっては、前記チップはレーザーのための利得媒質を備え、前記プラットフォームは、前記レーザーのための共振キャビティを形成するためにミラーを備える、
例１３に記載の前記複合デバイスを作製するための方法。
[例１５]
リセスを備えるプラットフォームと、
前記プラットフォームの前記リセスにおいてボンディングされるチップと、
前記チップに前記プラットフォームをボンディングすることにおいて使用されるコンタクト層であって、
前記コンタクト層は、前記コンタクト層の第１の側部上に第１のくぼみを備え、
前記コンタクト層は、前記コンタクト層の第２の側部上に第２のくぼみを備える、
前記コンタクト層と
を備える、２つ以上の材料にわたってフォトニック機能を分割するための複合デバイス。
[例１６]
前記第１のくぼみは第１の部分と第２の部分とを備え、
前記第１のくぼみの前記第１の部分は、前記第１のくぼみの前記第２の部分よりも広く、
前記第１のくぼみの前記第１の部分は、前記第１のくぼみの前記第２の部分よりも前記コンタクト層の中心に近く、
前記第２のくぼみは第１の部分と第２の部分とを備え、
前記第２のくぼみの前記第１の部分は、前記第２のくぼみの前記第２の部分よりも広く、
前記第２のくぼみの前記第１の部分は、前記第２のくぼみの前記第２の部分よりも前記コンタクト層の前記中心に近く、
あるいは場合によっては、前記プラットフォームの前記リセスにおいて複数のペデスタルをさらに備え、前記第１のくぼみは前記複数のペデスタルのうちの２つのペデスタルの間に配置され、
あるいは場合によっては、
前記複合デバイスは、前記プラットフォームの前記リセスにおいてペデスタルをさらに備え、
前記コンタクト層は、前記ペデスタルの少なくとも３つの側部の周りに第３のくぼみを備え、および場合によっては、
前記チップはペデスタルの上面上に直接載り、および場合によっては、
前記プラットフォームは、ハンドル部分と、前記ハンドル部分の上のＢＯＸ層と、前記ＢＯＸ層の上のデバイス層とを備えるＳＯＩウエハであり、
前記ペデスタルは前記ハンドル部分において形成され、
あるいは場合によっては、
前記リセスはフロアを備え、
前記コンタクト層は前記リセスの前記フロアにボンディングされ、
第２のコンタクト層は前記チップにボンディングされ、
はんだ層が前記コンタクト層と前記第２のコンタクト層との間にあり、および場合によっては、
前記第２のコンタクト層はくぼみがなく、および場合によっては、
前記第２のコンタクト層はペデスタルの上面上に載る、
例１５に記載の複合デバイス。
[例１７]
フロアを有するリセスを備えるプラットフォームを提供することと、
前記リセスの前記フロアにコンタクト層を付着することであって、
前記コンタクト層は、前記コンタクト層の第１の側部上に第１のくぼみを備え、
前記コンタクト層は、前記コンタクト層の第２の側部上に第２のくぼみを備える、
前記フロアに前記コンタクト層を付着することと、
前記第１のくぼみと前記第２のくぼみとが、前記コンタクト層によって覆われない前記フロアのエリアにわたってはんだのフローを遅くするように、前記はんだを使用して前記プラットフォームにチップをボンディングすることと
を含む、プラットフォームとチップとの間にボンドを生成するための方法。
[例１８]
前記コンタクト層へのはんだボンディングによって前記プラットフォームに前記チップをボンディングするためにはんだが使用され、および場合によっては、
前記プラットフォームはシリコンを備え、前記チップはＩＩＩ−Ｖ族材料を備える、
例１７に記載のプラットフォームとチップとの間にボンドを生成するための方法。
[例１９]
ベース層と、
デバイス層であって、
前記デバイス層は前記ベース層の上方にあり、
前記デバイス層は、前記ベース層の一部分がデバイス層を通して露出し、前記フォトニックデバイスにおいてリセスを形成するように、前記デバイス層において開口を形成する複数の壁を備え、
前記デバイス層は、光路の部分に沿って延在する導波路を備え、
前記導波路は、前記リセスの１つの側部において前記複数の壁のうちの第１の壁において第１の終端を有し、
前記導波路は、前記リセスの別の側部において前記複数の壁のうちの第２の壁において第２の終端を有する、
前記デバイス層と、
第１のペデスタルであって、
前記第１のペデスタルは、前記ベース層のフロアから前記フロアに垂直な方向に前記デバイス層のほうへ延在し、
前記第１のペデスタルは前記光路の下にあり、前記第２の壁よりも前記第１の壁に近い、
前記第１のペデスタルと、
第２のペデスタルであって、
前記第２のペデスタルは、前記ベース層の前記フロアから前記フロアに垂直な前記方向に前記デバイス層のほうへ延在し、
前記第２のペデスタルは前記光路の下にあり、前記第１の壁よりも前記第２の壁に近い、
前記第２のペデスタルと
を備えるフォトニックデバイス。
[例２０]
前記リセスにおいて、前記第１のペデスタルおよび前記第２のペデスタル以外には前記光路の下にペデスタルがもはやなく、
あるいは場合によっては、前記フォトニックデバイスは、前記フォトニックデバイスの前記リセスにおいてボンディングされるチップをさらに備え、
あるいは場合によっては、
前記ベース層は複数の壁を備え、
前記ベース層の前記複数の壁は、前記ベース層の前記複数の壁が、前記リセスを形成する一部分であるように、前記デバイス層の前記複数の壁とそれぞれ共平面であり、
前記ベース層はシリコンオンインシュレータ（ＳＯＩ）ウエハのハンドル部分であり、
および場合によっては、
前記第１のペデスタルは、前記ベース層の前記複数の壁のうちの第１の壁と連続であり、
前記第２のペデスタルは、前記ベース層の前記複数の壁のうちの第２の壁と連続であり、
あるいは場合によっては、
ボンド材料が前記第１のペデスタルと前記第２のペデスタルとの間に置かれ、
前記ボンド材料は導電性であり、
および場合によっては、
前記フォトニックデバイスは第３のペデスタルを備え、
前記ボンド材料は、前記第３のペデスタルの３つの側部の周りに、および少なくとも部分的に前記第３のペデスタルの第４の側部の周りに配置され、
および場合によっては、
チップが前記フォトニックデバイスの前記ベース層にボンディングされ、
前記チップは、前記第１のペデスタルの上面と前記チップとの間におよび前記第２のペデスタルの上面と前記チップとの間にボンド材料がないように、前記第１のペデスタルと前記第２のペデスタルとの上面上に載る、
例１９に記載のフォトニックデバイス。
Claims (17)
- プラットフォームであって、
ベース層と、
デバイス層であって、
前記デバイス層は第１の材料を備え、
前記第１の材料は半導体であり、
前記デバイス層は、前記プラットフォームの前記ベース層の部分が前記デバイス層を通して露出されるように、前記デバイス層において開口を形成する複数の壁を備える、前記デバイス層と、
前記デバイス層と前記ベース層との間にある絶縁層とを備える、
前記プラットフォームと、
チップであって、
前記チップは活性領域を備え、
前記チップはエッチストップを備え、
前記活性領域は第２の材料を備える、前記チップと、
前記チップを前記プラットフォームに固定するボンドであって、
前記チップは前記プラットフォームの前記ベース層に固定され、
前記プラットフォームの前記デバイス層は前記チップの前記活性領域と光学的に位置合わせされる、前記ボンドと、
コーティングであって、前記コーティングは前記チップを前記プラットフォーム中に気密封止する、前記コーティングとを備える、
２つ以上の材料にわたってフォトニック機能を分割するための複合デバイス。 - 前記第１の材料はシリコンであり、
導波路およびミラーが前記デバイス層中の要素であり、
前記導波路およびミラーはレーザーのための共振キャビティを形成し、
前記第２の材料はＩＩＩ−Ｖ族材料であり、
前記ＩＩＩ−Ｖ族材料は前記レーザーのための利得媒質を提供し、
前記プラットフォームの前記デバイス層は前記チップの前記活性領域と位置合わせされる、
請求項１に記載の前記複合デバイス。 - 前記チップと、前記開口を形成する前記複数の壁のうちの壁との間にギャップが形成され、
アモルファスシリコンまたはポリシリコンが、前記チップと前記複数の壁のうちの前記壁との間の前記ギャップを少なくとも部分的に埋める、
請求項１に記載の前記複合デバイス。 - コンタクト金属が前記チップの第１の表面上にあり、
前記チップの第２の表面が前記ボンドに固定され、
前記チップの前記第１の表面は前記チップの前記第２の表面の反対側にある、
請求項１に記載の前記複合デバイス。 - 導波路のリッジ部分が前記チップ中に形成され、
前記チップ中に形成された前記リッジ部分は前記プラットフォーム中の導波路と光学的に位置合わせされる、
請求項１に記載の前記複合デバイス。 - 前記プラットフォームはシリコンオンインシュレータ（ＳＯＩ）ウエハを備え、
前記ベース層は前記ＳＯＩウエハのハンドルであり、
前記プラットフォームはＢＯＸ層をさらに備え、
前記ＢＯＸ層は酸化ケイ素を備え、
前記ＢＯＸ層は前記ベース層と前記デバイス層との間にある、
請求項１に記載の前記複合デバイス。 - プラットフォームを提供するステップであって、
前記プラットフォームはリセスを備え、
前記プラットフォームは第１の材料のデバイス層を備え、
前記プラットフォームはベース層を備え、
前記プラットフォームは前記ベース層と前記デバイス層との間に絶縁層を備える、ステップと、
チップを提供するステップであって、
前記チップは活性領域を備え、
前記活性領域は第２の材料を備え、
前記チップはエッチストップを備え、
前記第２の材料は前記第１の材料とは異なり、
前記チップは基板の部分を備え、
前記エッチストップは前記活性領域と前記基板の前記部分との間にある、ステップと、
前記プラットフォームの前記ベース層に前記チップをボンディングし、前記チップの前記活性領域を前記プラットフォームの前記デバイス層に光学的に位置合わせする、ステップと、
前記チップが前記プラットフォームにボンディングされた後に、前記基板の前記部分を前記エッチストップまでエッチングすることにより、前記チップから前記基板の前記部分を除去する、ステップとを含む、
複合デバイスを作製する方法。 - 前記基板の前記部分は前記プラットフォームの上方に延在し、
前記基板の前記部分を除去した後に前記チップが前記プラットフォームの上方に延在しない、
請求項７に記載の前記複合デバイスを作製するための方法。 - 前記チップが前記基板にボンディングされる前に、前記基板の上方にエッチストップを成長させ、次いで、前記エッチストップの上方に前記活性領域を成長させる、ステップをさらに含む、
請求項７に記載の前記複合デバイスを作製するための方法。 - 前記第２の材料はＩＩＩ−Ｖ族材料であり、前記第１の材料はシリコンである、
請求項７に記載の前記複合デバイスを作製するための方法。 - 前記デバイス層は、前記プラットフォームの前記ベース層の部分が前記デバイス層を通して露出し前記リセスを形成するように、前記デバイス層において開口を形成する複数の壁を備え、
前記チップは、前記リセスにおいて前記プラットフォームの前記ベース層の前記部分にボンディングされる、
請求項７に記載の前記複合デバイスを作製するための方法。 - 前記チップが前記ベース層の前記部分にボンディングされる前に、前記プラットフォーム中に前記リセスを形成する、ステップをさらに含む、
請求項１１に記載の前記複合デバイスを作製するための方法。 - 前記チップを気密封止するために前記チップを覆うステップをさらに含む、
請求項１１に記載の前記複合デバイスを作製するための方法。 - 前記リセスにおいてペデスタルを形成するステップをさらに含み、
前記ペデスタルを使用して前記チップの前記活性領域を前記プラットフォームの前記デバイス層と位置合わせする、
請求項１１に記載の前記複合デバイスを作製するための方法。 - 前記ペデスタルは前記チップの光路の下にある、
請求項１４に記載の前記複合デバイスを作製するための方法。 - プラットフォーム上でエッチエリアを画定するために第１のマスクをターゲットと位置合わせするステップと、
前記エッチエリアによって画定される前記プラットフォーム中にリセスをエッチングするステップと、
特徴エリアを画定するために第２のマスクを前記ターゲットと位置合わせするステップであって、前記特徴エリアは前記チップにわたる、ステップと、
前記チップ上に特徴を形成するために前記チップの前記特徴エリアを処理するステップとをさらに含む、
請求項１１に記載の前記複合デバイスを作製するための方法。 - 前記チップはレーザーのための利得媒質を備える、
請求項７に記載の前記複合デバイスを作製するための方法。
Applications Claiming Priority (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361888863P | 2013-10-09 | 2013-10-09 | |
| US61/888,863 | 2013-10-09 | ||
| US201462028611P | 2014-07-24 | 2014-07-24 | |
| US62/028,611 | 2014-07-24 | ||
| US14/509,971 US9496431B2 (en) | 2013-10-09 | 2014-10-08 | Coplanar integration of a direct-bandgap chip into a silicon photonic device |
| US14/509,979 | 2014-10-08 | ||
| US14/509,914 | 2014-10-08 | ||
| US14/509,971 | 2014-10-08 | ||
| US14/509,979 US9882073B2 (en) | 2013-10-09 | 2014-10-08 | Structures for bonding a direct-bandgap chip to a silicon photonic device |
| US14/509,914 US9316785B2 (en) | 2013-10-09 | 2014-10-08 | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| US14/509,975 | 2014-10-08 | ||
| US14/509,975 US9923105B2 (en) | 2013-10-09 | 2014-10-08 | Processing of a direct-bandgap chip after bonding to a silicon photonic device |
| PCT/US2014/059900 WO2015054491A1 (en) | 2013-10-09 | 2014-10-09 | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016533027A JP2016533027A (ja) | 2016-10-20 |
| JP2016533027A5 true JP2016533027A5 (ja) | 2018-02-01 |
| JP6612219B2 JP6612219B2 (ja) | 2019-11-27 |
Family
ID=52776267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016521282A Active JP6612219B2 (ja) | 2013-10-09 | 2014-10-09 | フォトニック機能を分割するための複合デバイス、およびその作製方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US9923105B2 (ja) |
| EP (1) | EP3055879B1 (ja) |
| JP (1) | JP6612219B2 (ja) |
| CN (1) | CN105612612B (ja) |
| SG (1) | SG11201602314WA (ja) |
| WO (1) | WO2015054491A1 (ja) |
Families Citing this family (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9923105B2 (en) | 2013-10-09 | 2018-03-20 | Skorpios Technologies, Inc. | Processing of a direct-bandgap chip after bonding to a silicon photonic device |
| US9977188B2 (en) | 2011-08-30 | 2018-05-22 | Skorpios Technologies, Inc. | Integrated photonics mode expander |
| US10284300B2 (en) | 2013-06-06 | 2019-05-07 | Acacia Communications, Inc. | Monolithic silicon coherent transceiver with integrated laser and gain elements |
| US9664855B2 (en) | 2014-03-07 | 2017-05-30 | Skorpios Technologies, Inc. | Wide shoulder, high order mode filter for thick-silicon waveguides |
| WO2015183992A1 (en) | 2014-05-27 | 2015-12-03 | Skorpios Technologies, Inc. | Waveguide mode expander using amorphous silicon |
| US10319693B2 (en) | 2014-06-16 | 2019-06-11 | Skorpios Technologies, Inc. | Micro-pillar assisted semiconductor bonding |
| US9804475B1 (en) | 2015-04-16 | 2017-10-31 | Aurrion, Inc. | Radio-frequency loss reduction in photonic circuits |
| WO2016172202A1 (en) | 2015-04-20 | 2016-10-27 | Skorpios Technologies, Inc. | Vertical output couplers for photonic devices |
| US9874693B2 (en) | 2015-06-10 | 2018-01-23 | The Research Foundation For The State University Of New York | Method and structure for integrating photonics with CMOs |
| US10168497B2 (en) * | 2015-06-15 | 2019-01-01 | Rwth Aachen | Self-alignment for apparatus comprising photonic device |
| US10037982B2 (en) * | 2016-01-04 | 2018-07-31 | Infinera Corporation | Photonic integrated circuit package |
| US10732349B2 (en) * | 2016-02-08 | 2020-08-04 | Skorpios Technologies, Inc. | Broadband back mirror for a III-V chip in silicon photonics |
| US10234626B2 (en) * | 2016-02-08 | 2019-03-19 | Skorpios Technologies, Inc. | Stepped optical bridge for connecting semiconductor waveguides |
| EP3414806B1 (en) * | 2016-02-08 | 2023-06-21 | Skorpios Technologies, Inc. | Broadband back mirror for a iii-v chip in silicon photonics |
| US10509163B2 (en) | 2016-02-08 | 2019-12-17 | Skorpios Technologies, Inc. | High-speed optical transmitter with a silicon substrate |
| US10466515B2 (en) | 2016-03-15 | 2019-11-05 | Intel Corporation | On-chip optical isolator |
| WO2017197132A1 (en) * | 2016-05-11 | 2017-11-16 | Skorpios Technologies, Inc. | Iii-v chip preparation and integration in silicon photonics |
| EP3455911A4 (en) * | 2016-05-11 | 2020-04-15 | Skorpios Technologies, Inc. | PREPARATION AND INTEGRATION OF III-V CHIPS IN A SILICON PHOTONIC |
| WO2017210534A1 (en) * | 2016-06-03 | 2017-12-07 | University Of Central Florida Research Foundation, Inc. | Hetero-structure-based integrated photonic devices, methods and applications |
| US10295740B2 (en) * | 2016-07-07 | 2019-05-21 | Mellanox Technologies, Ltd. | Integrating silicon photonics and laser dies using flip-chip technology |
| US10749603B2 (en) * | 2016-07-14 | 2020-08-18 | Ayar Labs, Inc. | Laser module for optical data communication system within silicon interposer |
| US9897827B1 (en) | 2016-07-27 | 2018-02-20 | Intel Corporation | Feedback controlled closed loop on-chip isolator |
| WO2018096037A1 (en) * | 2016-11-23 | 2018-05-31 | Rockley Photonics Limited | Electro-optically active device |
| EP3545357B1 (en) * | 2016-11-23 | 2023-06-14 | Rockley Photonics Limited | Optoelectronic device |
| US10283931B2 (en) * | 2017-05-05 | 2019-05-07 | International Business Machines Corporation | Electro-optical device with III-V gain materials and integrated heat sink |
| JP2019012202A (ja) * | 2017-06-30 | 2019-01-24 | 富士通株式会社 | 光接続モジュール及びその製造方法、光送受信器 |
| US11158996B2 (en) | 2017-09-28 | 2021-10-26 | Apple Inc. | Laser architectures using quantum well intermixing techniques |
| US11552454B1 (en) | 2017-09-28 | 2023-01-10 | Apple Inc. | Integrated laser source |
| US10928588B2 (en) | 2017-10-13 | 2021-02-23 | Skorpios Technologies, Inc. | Transceiver module for optical communication |
| US10649148B2 (en) | 2017-10-25 | 2020-05-12 | Skorpios Technologies, Inc. | Multistage spot size converter in silicon photonics |
| EP3714321B1 (en) * | 2017-11-23 | 2023-12-13 | Rockley Photonics Limited | Electro-optically active device |
| CN108121034B (zh) * | 2017-12-22 | 2020-07-28 | 武汉电信器件有限公司 | 一种集成soa和awg的光组件及其制备方法 |
| JP6966701B2 (ja) * | 2018-03-20 | 2021-11-17 | 日亜化学工業株式会社 | 光モジュール |
| GB2573576B (en) * | 2018-05-11 | 2020-06-10 | Rockley Photonics Ltd | Optoelectronic device and method of manufacturing thereof |
| US11018473B1 (en) * | 2018-11-28 | 2021-05-25 | Cisco Technology, Inc. | Selective-area growth of III-V materials for integration with silicon photonics |
| GB2594408B (en) * | 2018-12-10 | 2022-12-07 | Rockley Photonics Ltd | Optoelectronic device and method of manufacture thereof |
| US11171464B1 (en) * | 2018-12-14 | 2021-11-09 | Apple Inc. | Laser integration techniques |
| US11360263B2 (en) | 2019-01-31 | 2022-06-14 | Skorpios Technologies. Inc. | Self-aligned spot size converter |
| US11340400B2 (en) | 2019-03-06 | 2022-05-24 | Massachusetts Institute Of Technology | Hybrid integration for photonic integrated circuits |
| CN112017973B (zh) * | 2019-05-30 | 2023-02-28 | 上海新微技术研发中心有限公司 | 硅光模块的封装方法及硅光模块 |
| US11500154B1 (en) | 2019-10-18 | 2022-11-15 | Apple Inc. | Asymmetric optical power splitting system and method |
| GB2589092B (en) * | 2019-11-15 | 2022-02-16 | Rockley Photonics Ltd | III-V / Silicon optoelectronic device and method of manufacture thereof |
| WO2021149043A1 (en) | 2020-01-20 | 2021-07-29 | B.G. Negev Technologies And Applications Ltd., At Ben-Gurion University | Structure for a waveguide facet |
| EP3923424B1 (en) * | 2020-06-09 | 2024-07-24 | Imec VZW | Method for processing a laser device |
| EP4182747A1 (en) * | 2020-07-20 | 2023-05-24 | Apple Inc. | Photonic integrated circuits with controlled collapse chip connections |
| KR20230043191A (ko) | 2020-09-09 | 2023-03-30 | 애플 인크. | 노이즈 완화를 위한 광학 시스템 |
| US11906778B2 (en) | 2020-09-25 | 2024-02-20 | Apple Inc. | Achromatic light splitting device with a high V number and a low V number waveguide |
| US11815719B2 (en) | 2020-09-25 | 2023-11-14 | Apple Inc. | Wavelength agile multiplexing |
| US20220166187A1 (en) * | 2020-11-20 | 2022-05-26 | Lumentum Operations Llc | Optical device including a substrate with a conductor-filled trench on a conductive core |
| JP2022083779A (ja) * | 2020-11-25 | 2022-06-06 | 富士通オプティカルコンポーネンツ株式会社 | 光デバイス、光通信装置及び光デバイスの製造方法 |
| WO2024000094A1 (en) * | 2022-06-27 | 2024-01-04 | Intel Corporation | 无标题 |
Family Cites Families (170)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4182545A (en) | 1977-05-27 | 1980-01-08 | Harris Corporation | Optical coupler system |
| US4293826A (en) | 1979-04-30 | 1981-10-06 | Xerox Corporation | Hybrid semiconductor laser/detectors |
| US4892374A (en) * | 1988-03-03 | 1990-01-09 | American Telephone And Telegraph Company, At&T Bell Laboratories | Article comprising an opto-electronic device and an optical waveguide coupled thereto, and method of making the article |
| FR2662304B1 (fr) | 1990-05-21 | 1992-07-24 | France Telecom | Procede de fabrication d'une structure integree guide-detecteur de lumiere en materiau semi-conducteur. |
| US5023881A (en) * | 1990-06-19 | 1991-06-11 | At&T Bell Laboratories | Photonics module and alignment method |
| JP2976642B2 (ja) | 1991-11-07 | 1999-11-10 | 日本電気株式会社 | 光結合回路 |
| EP0624257B1 (en) * | 1992-01-28 | 2002-05-02 | BRITISH TELECOMMUNICATIONS public limited company | Alignment of integrated optical components |
| DE4212152A1 (de) | 1992-04-10 | 1993-10-14 | Sel Alcatel Ag | Durchstimmbarer Halbleiterlaser |
| FR2694841B1 (fr) | 1992-08-14 | 1994-09-09 | Commissariat Energie Atomique | Procédé d'hybridation et de positionnement d'un composant opto-électronique et application de ce procédé au positionnement de ce composant par rapport à un guide optique intégré. |
| US5333219A (en) | 1992-12-17 | 1994-07-26 | At&T Bell Laboratories | Asymmetric Y-branch optical device |
| JP3117107B2 (ja) * | 1993-08-03 | 2000-12-11 | シャープ株式会社 | 光集積回路素子の組立構造 |
| EP1083450B1 (en) * | 1993-08-09 | 2004-10-27 | Nippon Telegraph And Telephone Corporation | Opto-electronic hybrid integration platform, optical sub-module |
| JPH08107253A (ja) | 1994-08-12 | 1996-04-23 | Mitsubishi Electric Corp | 光導波路，半導体レーザ・導波路集積装置，半導体レーザ・導波路・フォトダイオード集積装置，半導体レーザ・導波路・モード整合集積装置，モード整合素子，及びその製造方法 |
| JP3147141B2 (ja) * | 1995-08-30 | 2001-03-19 | 株式会社日立製作所 | 光アセンブリ |
| JPH09237962A (ja) | 1995-12-28 | 1997-09-09 | Sanyo Electric Co Ltd | 電子回路装置 |
| JP2823044B2 (ja) * | 1996-05-14 | 1998-11-11 | 日本電気株式会社 | 光結合回路及びその製造方法 |
| FR2749672B1 (fr) * | 1996-06-06 | 1998-07-03 | Commissariat Energie Atomique | Positionnement vertical d'un composant optoelectronique sur un support, en regard d'un guide optique integre a ce support |
| US5858814A (en) | 1996-07-17 | 1999-01-12 | Lucent Technologies Inc. | Hybrid chip and method therefor |
| JPH10160961A (ja) | 1996-12-03 | 1998-06-19 | Mitsubishi Gas Chem Co Inc | 光学素子 |
| JPH10200153A (ja) * | 1997-01-10 | 1998-07-31 | Furukawa Electric Co Ltd:The | 受／発信光モジュール |
| EP0864893A3 (en) | 1997-03-13 | 1999-09-22 | Nippon Telegraph and Telephone Corporation | Packaging platform, optical module using the platform, and methods for producing the platform and the module |
| JP2985830B2 (ja) * | 1997-05-19 | 1999-12-06 | 日本電気株式会社 | 光モジュール及びその製造方法 |
| JP3644205B2 (ja) * | 1997-08-08 | 2005-04-27 | 株式会社デンソー | 半導体装置及びその製造方法 |
| US5981400A (en) | 1997-09-18 | 1999-11-09 | Cornell Research Foundation, Inc. | Compliant universal substrate for epitaxial growth |
| GB2325334B (en) | 1998-07-10 | 1999-04-14 | Bookham Technology Ltd | External cavity laser |
| KR100277695B1 (ko) | 1998-09-12 | 2001-02-01 | 정선종 | 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법 |
| US6192058B1 (en) | 1998-09-18 | 2001-02-20 | Sarnoff Corporation | Multiwavelength actively mode-locked external cavity semiconductor laser |
| US5987050A (en) | 1998-11-16 | 1999-11-16 | Lucent Technologies, Inc. | Laser transmitter based on a coupler and having a controlled output port |
| US6714566B1 (en) | 1999-03-01 | 2004-03-30 | The Regents Of The University Of California | Tunable laser source with an integrated wavelength monitor and method of operating same |
| US6728279B1 (en) | 1999-05-17 | 2004-04-27 | Interuniversitair Microelektronica Centrum | Widely wavelength tunable integrated semiconductor device and method for widely tuning semiconductor devices |
| WO2001042820A2 (en) * | 1999-12-02 | 2001-06-14 | Teraconnect, Inc. | Method of making optoelectronic devices using sacrificial devices |
| EP1122567A1 (en) | 2000-02-02 | 2001-08-08 | Corning Incorporated | Passive alignement using slanted wall pedestal |
| US6521477B1 (en) * | 2000-02-02 | 2003-02-18 | Raytheon Company | Vacuum package fabrication of integrated circuit components |
| US6759746B1 (en) | 2000-03-17 | 2004-07-06 | Robert Bruce Davies | Die attachment and method |
| FR2807168B1 (fr) * | 2000-03-29 | 2002-11-29 | Commissariat Energie Atomique | Procede et dispositif d'alignement passif de fibres optiques et de composants optoelectroniques |
| US20020031711A1 (en) * | 2000-05-09 | 2002-03-14 | Steinberg Dan A. | Multi-level lithography masks |
| US6384473B1 (en) | 2000-05-16 | 2002-05-07 | Sandia Corporation | Microelectronic device package with an integral window |
| US6490391B1 (en) | 2000-07-12 | 2002-12-03 | Oluma, Inc. | Devices based on fibers engaged to substrates with grooves |
| JP2002090560A (ja) * | 2000-09-13 | 2002-03-27 | Nec Corp | 光通信モジュールとその製造方法 |
| US6667237B1 (en) | 2000-10-12 | 2003-12-23 | Vram Technologies, Llc | Method and apparatus for patterning fine dimensions |
| US6785458B2 (en) | 2001-02-11 | 2004-08-31 | Georgia Tech Research Corporation | Guided-wave optical interconnections embedded within a microelectronic wafer-level batch package |
| US6443631B1 (en) * | 2001-02-20 | 2002-09-03 | Avanti Optics Corporation | Optical module with solder bond |
| US6853671B2 (en) | 2001-06-13 | 2005-02-08 | Intel Corporation | Method and apparatus for tuning a laser with a Bragg grating in a semiconductor substrate |
| US6819845B2 (en) | 2001-08-02 | 2004-11-16 | Ultradots, Inc. | Optical devices with engineered nonlinear nanocomposite materials |
| US6710376B2 (en) | 2001-09-04 | 2004-03-23 | Eugene Robert Worley | Opto-coupler based on integrated forward biased silicon diode LED |
| US7653093B2 (en) | 2001-09-10 | 2010-01-26 | Imec | Widely tunable twin guide laser structure |
| EP1446687B1 (en) | 2001-10-30 | 2012-05-09 | Hoya Corporation Usa | Optical junction apparatus and methods employing optical power transverse-transfer |
| US6888989B1 (en) | 2001-12-11 | 2005-05-03 | Phosistor Technologies, Inc. | Photonic chip mounting in a recess for waveguide alignment and connection |
| EP2262008B1 (en) | 2002-01-28 | 2015-12-16 | Nichia Corporation | Nitride semiconductor element with supporting substrate and method for producing nitride semiconductor element |
| JP2003240798A (ja) * | 2002-02-19 | 2003-08-27 | Denso Corp | 容量式力学量センサ |
| KR100456672B1 (ko) | 2002-03-30 | 2004-11-10 | 한국전자통신연구원 | 광도파로 플랫폼 및 그 제조 방법 |
| AU2003251541A1 (en) | 2002-06-17 | 2003-12-31 | Kopin Corporation | Light-emitting diode electrode geometry |
| US6804440B2 (en) | 2002-07-26 | 2004-10-12 | Lnl Technologies, Inc. | Integrated mode converter, waveguide, and on-chip function |
| JP2004063730A (ja) | 2002-07-29 | 2004-02-26 | Shin Etsu Handotai Co Ltd | Ｓｏｉウェーハの製造方法 |
| WO2004038871A2 (en) | 2002-08-22 | 2004-05-06 | Xponent Photonics Inc. | Grating-stabilized semiconductor laser |
| US6964881B2 (en) * | 2002-08-27 | 2005-11-15 | Micron Technology, Inc. | Multi-chip wafer level system packages and methods of forming same |
| US7303339B2 (en) | 2002-08-28 | 2007-12-04 | Phosistor Technologies, Inc. | Optical beam transformer module for light coupling between a fiber array and a photonic chip and the method of making the same |
| US6931178B2 (en) | 2003-01-10 | 2005-08-16 | Honeywell International Inc. | Coupling a tapered optical element to an optical fiber |
| US7141828B2 (en) | 2003-03-19 | 2006-11-28 | Gelcore, Llc | Flip-chip light emitting diode with a thermally stable multiple layer reflective p-type contact |
| US20040259279A1 (en) | 2003-04-15 | 2004-12-23 | Erchak Alexei A. | Light emitting device methods |
| EP1625424A4 (en) | 2003-04-23 | 2009-04-15 | Siophcal Inc | PLANAR SUBMICROMETER LIGHT WAVE DEVICES MADE ON AN OPTICAL SOI PLATFORM |
| WO2004097474A1 (en) | 2003-04-29 | 2004-11-11 | Xponent Photonics Inc | Surface-mounted photodetector for an optical waveguide |
| KR20040098421A (ko) | 2003-05-15 | 2004-11-20 | 한국전자통신연구원 | 광대역 파장 가변 추출 격자 분포 궤환 레이저 다이오드 |
| DE60304839T2 (de) | 2003-05-23 | 2006-12-21 | Agilent Technologies, Palo Alto | Hermetisches Gehäuse für ein optisches oder optoelektronisches Modul |
| US7812340B2 (en) | 2003-06-13 | 2010-10-12 | International Business Machines Corporation | Strained-silicon-on-insulator single-and double-gate MOSFET and method for forming the same |
| US7633988B2 (en) | 2003-07-31 | 2009-12-15 | Jds Uniphase Corporation | Tunable laser source with monolithically integrated interferometric optical modulator |
| JP4134853B2 (ja) | 2003-09-05 | 2008-08-20 | 株式会社デンソー | 容量式力学量センサ装置 |
| US6933171B2 (en) | 2003-10-21 | 2005-08-23 | Intel Corporation | Large bumps for optical flip chips |
| WO2005062905A2 (en) | 2003-12-24 | 2005-07-14 | Gelcore Llc | Laser lift-off of sapphire from a nitride flip-chip |
| US20050205951A1 (en) * | 2004-03-18 | 2005-09-22 | Honeywell Internatioanl, Inc. | Flip chip bonded micro-electromechanical system (MEMS) device |
| US7257142B2 (en) | 2004-03-29 | 2007-08-14 | Intel Corporation | Semi-integrated designs for external cavity tunable lasers |
| JP4298559B2 (ja) | 2004-03-29 | 2009-07-22 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
| JP2005303077A (ja) | 2004-04-13 | 2005-10-27 | Fujitsu Ltd | 波長可変レーザ装置 |
| WO2005106551A1 (en) | 2004-04-30 | 2005-11-10 | Pirelli & C. S.P.A. | An optical device based on a three-arm mach-zehnder interferometer |
| EP1759422B1 (en) | 2004-06-04 | 2022-01-26 | The Board Of Trustees Of The University Of Illinois | Electrical device comprising printable semiconductor elements |
| DE102004030612B3 (de) | 2004-06-24 | 2006-04-20 | Siltronic Ag | Halbleitersubstrat und Verfahren zu dessen Herstellung |
| US20060002443A1 (en) | 2004-06-30 | 2006-01-05 | Gennady Farber | Multimode external cavity semiconductor lasers |
| JP4292476B2 (ja) | 2004-08-16 | 2009-07-08 | ソニー株式会社 | 光導波モジュール及び光情報処理装置 |
| US7531395B2 (en) | 2004-09-01 | 2009-05-12 | Micron Technology, Inc. | Methods of forming a layer comprising epitaxial silicon, and methods of forming field effect transistors |
| JP2006084327A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 容量式力学量センサ装置 |
| US7256483B2 (en) | 2004-10-28 | 2007-08-14 | Philips Lumileds Lighting Company, Llc | Package-integrated thin film LED |
| KR100637929B1 (ko) | 2004-11-03 | 2006-10-24 | 한국전자통신연구원 | 하이브리드형 광소자 |
| KR20060055606A (ko) | 2004-11-18 | 2006-05-24 | 한국전자통신연구원 | 온도 무의존 외부 공진 레이저 |
| JP4731495B2 (ja) | 2004-12-13 | 2011-07-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7563625B2 (en) * | 2005-01-11 | 2009-07-21 | SemiLEDs Optoelectronics Co., Ltd. | Method of making light-emitting diodes (LEDs) with improved light extraction by roughening |
| US7473936B2 (en) * | 2005-01-11 | 2009-01-06 | Semileds Corporation | Light emitting diodes (LEDs) with improved light extraction by roughening |
| US7646033B2 (en) * | 2005-01-11 | 2010-01-12 | Semileds Corporation | Systems and methods for producing white-light light emitting diodes |
| US7326611B2 (en) | 2005-02-03 | 2008-02-05 | Micron Technology, Inc. | DRAM arrays, vertical transistor structures and methods of forming transistor structures and DRAM arrays |
| US7939934B2 (en) | 2005-03-16 | 2011-05-10 | Tessera, Inc. | Microelectronic packages and methods therefor |
| US20070002924A1 (en) | 2005-06-30 | 2007-01-04 | Hutchinson John M | Integrated monitoring and feedback designs for external cavity tunable lasers |
| US20070280326A1 (en) | 2005-12-16 | 2007-12-06 | Sioptical, Inc. | External cavity laser in thin SOI with monolithic electronics |
| US8106379B2 (en) | 2006-04-26 | 2012-01-31 | The Regents Of The University Of California | Hybrid silicon evanescent photodetectors |
| US7812416B2 (en) * | 2006-05-22 | 2010-10-12 | Cardiomems, Inc. | Methods and apparatus having an integrated circuit attached to fused silica |
| US7257283B1 (en) | 2006-06-30 | 2007-08-14 | Intel Corporation | Transmitter-receiver with integrated modulator array and hybrid bonded multi-wavelength laser array |
| US7529442B2 (en) | 2006-08-31 | 2009-05-05 | Fujitsu Limited | Polarization-independent electro-optical (EO) switching |
| JP5129939B2 (ja) | 2006-08-31 | 2013-01-30 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP2008101980A (ja) * | 2006-10-18 | 2008-05-01 | Denso Corp | 容量式半導体センサ装置 |
| US8283683B2 (en) * | 2006-11-07 | 2012-10-09 | Opto Tech Corporation | Chip-bonding light emitting diode chip |
| US7933022B2 (en) | 2006-12-01 | 2011-04-26 | 3M Innovative Properties Company | Integrated optical disk resonator |
| CN102176486B (zh) | 2007-01-17 | 2015-06-24 | 伊利诺伊大学评议会 | 通过基于印刷的组装制造的光学*** |
| JP5240583B2 (ja) | 2007-03-20 | 2013-07-17 | 日本電気株式会社 | 光導波路及びこれを用いたスポットサイズ変換器 |
| US8742557B2 (en) * | 2007-06-19 | 2014-06-03 | Honeywell International Inc. | Die mounting stress isolator |
| JP5165294B2 (ja) * | 2007-07-06 | 2013-03-21 | 三菱電機株式会社 | 静電容量式加速度センサ |
| US20090278233A1 (en) | 2007-07-26 | 2009-11-12 | Pinnington Thomas Henry | Bonded intermediate substrate and method of making same |
| US7903909B2 (en) | 2007-10-22 | 2011-03-08 | Massachusetts Institute Of Technology | Low-loss bloch wave guiding in open structures and highly compact efficient waveguide-crossing arrays |
| WO2009058470A1 (en) * | 2007-10-30 | 2009-05-07 | Bae Systems Information And Electronic Systems Integration Inc. | Method for fabricating butt-coupled electro-absorptive modulators |
| US7701985B2 (en) | 2007-11-09 | 2010-04-20 | Lightwire, Inc. | SOI-based tunable laser |
| KR20090080623A (ko) | 2008-01-22 | 2009-07-27 | 삼성전기주식회사 | 포스트 범프 및 그 형성방법 |
| US8040933B2 (en) | 2008-03-10 | 2011-10-18 | Sumitomo Electric Industries, Ltd. | Diffraction grating device, laser diode, and wavelength tunable filter |
| US8115218B2 (en) | 2008-03-12 | 2012-02-14 | Industrial Technology Research Institute | Light emitting diode package structure and method for fabricating the same |
| US8049292B2 (en) | 2008-03-27 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| DE102008022793B4 (de) | 2008-05-08 | 2010-12-16 | Universität Ulm | Vollständig selbstjustierter oberflächenemittierender Halbleiterlaser für die Oberflächenmontage mit optimierten Eigenschaften |
| RU2010152355A (ru) | 2008-05-22 | 2012-06-27 | Коннектор Оптикс (Ru) | Способ для прикрепления оптических компонентов на интегральные схемы на основе кремния |
| US7897428B2 (en) | 2008-06-03 | 2011-03-01 | International Business Machines Corporation | Three-dimensional integrated circuits and techniques for fabrication thereof |
| US7738753B2 (en) | 2008-06-30 | 2010-06-15 | International Business Machines Corporation | CMOS compatible integrated dielectric optical waveguide coupler and fabrication |
| JP5229617B2 (ja) | 2008-07-11 | 2013-07-03 | 日本電気株式会社 | 光導波路デバイスとその製造方法 |
| US8877616B2 (en) | 2008-09-08 | 2014-11-04 | Luxtera, Inc. | Method and system for monolithic integration of photonics and electronics in CMOS processes |
| CN101741007B (zh) | 2008-11-04 | 2011-07-27 | 北京大学 | 金属键合硅基激光器的制备方法 |
| KR101154758B1 (ko) | 2008-11-18 | 2012-06-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 이를 구비한 발광소자 패키지 |
| JP4724222B2 (ja) | 2008-12-12 | 2011-07-13 | 株式会社東芝 | 発光装置の製造方法 |
| US8089144B2 (en) * | 2008-12-17 | 2012-01-03 | Denso Corporation | Semiconductor device and method for manufacturing the same |
| JP2010177539A (ja) * | 2009-01-30 | 2010-08-12 | Nec Corp | 送信光源及びその製造方法 |
| JP2010226078A (ja) * | 2009-02-24 | 2010-10-07 | Sony Corp | 発光装置およびその製造方法 |
| US7842595B2 (en) | 2009-03-04 | 2010-11-30 | Alcatel-Lucent Usa Inc. | Fabricating electronic-photonic devices having an active layer with spherical quantum dots |
| CN102356337B (zh) | 2009-03-17 | 2014-03-12 | 日本电气株式会社 | 光波导装置及其制造方法 |
| US8189972B2 (en) | 2009-03-31 | 2012-05-29 | Infinera Corporation | Optical mode coupler |
| JP4752952B2 (ja) * | 2009-06-03 | 2011-08-17 | 株式会社デンソー | 力学量センサ、及び該力学量センサの製造方法 |
| US8111730B2 (en) | 2009-08-20 | 2012-02-07 | International Business Machines Corporation | 3D optoelectronic packaging |
| US8254735B2 (en) | 2009-09-23 | 2012-08-28 | Agilent Technologies, Inc. | Optical fiber coupler |
| US8605766B2 (en) | 2009-10-13 | 2013-12-10 | Skorpios Technologies, Inc. | Method and system for hybrid integration of a tunable laser and a mach zehnder modulator |
| US8615025B2 (en) | 2009-10-13 | 2013-12-24 | Skorpios Technologies, Inc. | Method and system for hybrid integration of a tunable laser |
| US8559470B2 (en) | 2009-10-13 | 2013-10-15 | Skorpios Technologies, Inc. | Method and system for hybrid integration of a tunable laser and a phase modulator |
| US9923105B2 (en) | 2013-10-09 | 2018-03-20 | Skorpios Technologies, Inc. | Processing of a direct-bandgap chip after bonding to a silicon photonic device |
| US8867578B2 (en) | 2009-10-13 | 2014-10-21 | Skorpios Technologies, Inc. | Method and system for hybrid integration of a tunable laser for a cable TV transmitter |
| US8368995B2 (en) | 2009-10-13 | 2013-02-05 | Skorpios Technologies, Inc. | Method and system for hybrid integration of an opto-electronic integrated circuit |
| US11181688B2 (en) | 2009-10-13 | 2021-11-23 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| US9316785B2 (en) | 2013-10-09 | 2016-04-19 | Skorpios Technologies, Inc. | Integration of an unprocessed, direct-bandgap chip into a silicon photonic device |
| KR101199302B1 (ko) | 2009-10-13 | 2012-11-09 | 한국전자통신연구원 | 광 소자 및 그 제조 방법 |
| WO2011046898A1 (en) | 2009-10-13 | 2011-04-21 | Skorpios Technologies, Inc. | Method and system for hybrid integration of a tunable laser |
| US8611388B2 (en) | 2009-10-13 | 2013-12-17 | Skorpios Technologies, Inc. | Method and system for heterogeneous substrate bonding of waveguide receivers |
| US8630326B2 (en) * | 2009-10-13 | 2014-01-14 | Skorpios Technologies, Inc. | Method and system of heterogeneous substrate bonding for photonic integration |
| JP2011086828A (ja) | 2009-10-16 | 2011-04-28 | Sumco Corp | 半導体装置およびその製造方法 |
| US8787417B2 (en) | 2010-02-24 | 2014-07-22 | Universiteit Gent | Laser light coupling into SOI CMOS photonic integrated circuit |
| US8290014B2 (en) | 2010-03-11 | 2012-10-16 | Junesand Carl | Active photonic device |
| US8647962B2 (en) * | 2010-03-23 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging bond |
| US8084282B2 (en) | 2010-04-02 | 2011-12-27 | Intel Corporation | Wafer-level In-P Si bonding for silicon photonic apparatus |
| US8345517B2 (en) | 2010-04-30 | 2013-01-01 | Seagate Technology Llc | Method and apparatus for aligning a laser diode on a slider |
| US8265436B2 (en) * | 2010-05-12 | 2012-09-11 | Industrial Technology Research Institute | Bonding system for optical alignment |
| US8693509B2 (en) | 2010-06-30 | 2014-04-08 | The Regents Of The University Of California | Loss modulated silicon evanescent lasers |
| US8399292B2 (en) | 2010-06-30 | 2013-03-19 | International Business Machines Corporation | Fabricating a semiconductor chip with backside optical vias |
| DE102010042567B3 (de) | 2010-10-18 | 2012-03-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen eines Chip-Package und Chip-Package |
| US8222084B2 (en) | 2010-12-08 | 2012-07-17 | Skorpios Technologies, Inc. | Method and system for template assisted wafer bonding |
| US8735191B2 (en) | 2012-01-04 | 2014-05-27 | Skorpios Technologies, Inc. | Method and system for template assisted wafer bonding using pedestals |
| US8625997B2 (en) | 2010-12-30 | 2014-01-07 | Infinera Corporation | Method and apparatus for local optimization of an optical transmitter |
| US8620164B2 (en) | 2011-01-20 | 2013-12-31 | Intel Corporation | Hybrid III-V silicon laser formed by direct bonding |
| JP5728964B2 (ja) * | 2011-01-20 | 2015-06-03 | 富士通株式会社 | 光半導体装置及びその製造方法 |
| US8796811B2 (en) | 2011-08-09 | 2014-08-05 | Oracle International Corporation | Hybrid substrateless device with enhanced tuning efficiency |
| US9097846B2 (en) | 2011-08-30 | 2015-08-04 | Skorpios Technologies, Inc. | Integrated waveguide coupler |
| CN105336748B (zh) | 2012-01-18 | 2019-05-03 | 斯考皮欧技术有限公司 | Cmos电子器件与光子器件的垂直集成 |
| US8942516B2 (en) | 2012-03-20 | 2015-01-27 | Skorpios Technologies, Inc. | Multi-port optical circulator system |
| DE102012005546A1 (de) * | 2012-03-21 | 2013-09-26 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mikrospiegelanordnung und Verfahren zur Herstellung einer Mikrospiegelanordnung |
| US9568750B2 (en) | 2012-04-13 | 2017-02-14 | Skorpios Technologies, Inc. | Hybrid optical modulator |
| US9227257B2 (en) | 2012-04-24 | 2016-01-05 | Seagate Technology Llc | Laser subassembly metallization for heat assisted magnetic recording |
| US9236958B2 (en) | 2012-08-10 | 2016-01-12 | Skorpios Technologies, Inc. | Method and system for performing testing of photonic devices |
| US9217836B2 (en) | 2012-10-23 | 2015-12-22 | Kotura, Inc. | Edge coupling of optical devices |
| US8873903B2 (en) | 2012-11-28 | 2014-10-28 | Seagate Technology Llc | Method and apparatus for aligning a laser to a waveguide |
| US20140185980A1 (en) | 2012-12-31 | 2014-07-03 | Futurewei Technologies, Inc. | Silicon-On-Insulator Platform for Integration of Tunable Laser Arrays |
| US9196587B2 (en) * | 2013-03-14 | 2015-11-24 | Maxim Integrated Products, Inc. | Semiconductor device having a die and through substrate-via |
| WO2014176561A1 (en) | 2013-04-25 | 2014-10-30 | Skorpios Technologies, Inc. | Method and system for height registration during chip bonding |
| US9632251B2 (en) * | 2014-04-02 | 2017-04-25 | International Business Machines Corporation | Integration of photonic, electronic, and sensor devices with SOI VLSI microprocessor technology |
-
2014
- 2014-10-08 US US14/509,975 patent/US9923105B2/en active Active
- 2014-10-08 US US14/509,971 patent/US9496431B2/en active Active
- 2014-10-08 US US14/509,979 patent/US9882073B2/en active Active
- 2014-10-09 CN CN201480055779.5A patent/CN105612612B/zh active Active
- 2014-10-09 WO PCT/US2014/059900 patent/WO2015054491A1/en active Application Filing
- 2014-10-09 JP JP2016521282A patent/JP6612219B2/ja active Active
- 2014-10-09 SG SG11201602314WA patent/SG11201602314WA/en unknown
- 2014-10-09 EP EP14851684.2A patent/EP3055879B1/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016533027A5 (ja) | ||
| US10416380B1 (en) | Suspended photonic waveguides with top side sealing | |
| US11002907B2 (en) | Stepped optical bridge for connecting semiconductor waveguides | |
| JP6612219B2 (ja) | フォトニック機能を分割するための複合デバイス、およびその作製方法 | |
| US9991149B2 (en) | Semiconductor bonding with compliant resin and utilizing hydrogen implantation for transfer-wafer removal | |
| JP2020519011A5 (ja) | ||
| US10167191B2 (en) | Method for manufacturing a micro electro-mechanical system | |
| JP6808795B2 (ja) | 光学デバイスの製造方法及び光学デバイス | |
| US9887515B2 (en) | Optical module, optical apparatus, method for fabricating optical module | |
| US11923654B2 (en) | Laser integration techniques | |
| CN109003935A (zh) | 半导体器件及其制造方法 | |
| US9484714B2 (en) | Method for manufacturing optical semiconductor device having modulator with hollowed regions between waveguides | |
| US9231372B2 (en) | Semiconductor laser and method of fabricating the same | |
| GB2594408A (en) | Optoelectronic device and method of manufacture thereof | |
| US20100166360A1 (en) | Acid block for hybrid silicon device processing compatible with low-loss waveguides | |
| JP2023553416A (ja) | 慣性センサ及びその形成方法 | |
| JP5001760B2 (ja) | 半導体素子の製造方法 | |
| TW202335242A (zh) | 光電器件的轉移方法 | |
| US9806495B2 (en) | Optical module, method for fabricating the same | |
| US10782475B2 (en) | III-V component with multi-layer silicon photonics waveguide platform | |
| CN109417266B (zh) | 硅光子学中的iii-v芯片制备和集成 | |
| TW200839330A (en) | Low-loss optical device structure | |
| JP2018158438A (ja) | 傾斜した表面を備える微小機械装置の製造方法ならびに対応する微小機械装置 | |
| KR100758641B1 (ko) | Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자 | |
| CN109727915A (zh) | 一种光子器件及其制造方法 |