JP2016513898A - タイムインターリーブ型アナログ/デジタル変換器の欠陥の推定 - Google Patents
タイムインターリーブ型アナログ/デジタル変換器の欠陥の推定 Download PDFInfo
- Publication number
- JP2016513898A JP2016513898A JP2015560709A JP2015560709A JP2016513898A JP 2016513898 A JP2016513898 A JP 2016513898A JP 2015560709 A JP2015560709 A JP 2015560709A JP 2015560709 A JP2015560709 A JP 2015560709A JP 2016513898 A JP2016513898 A JP 2016513898A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- digital converters
- configuration
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
TI ADC500はまた、入力591で提供される周期Pでクロック信号(CLK)をタイムシフトすることでM個のタイミング信号を発生させるタイミング回路(TIM_GEN)590を備える。他の実施形態では、タイミング回路は、他のあらゆる適切な(既知または将来の)方法でタイミング信号を発生させることができる。
Claims (15)
- アナログ入力信号を、サンプルレートRを有するデジタル出力信号に変換するためのタイムインターリーブ型アナログ/デジタル変換器を動作させる方法であって、前記タイムインターリーブ型アナログ/デジタル変換器は、
M個のタイミング信号を発生させるためのタイミング回路と、
それぞれがアナログ入力およびデジタル出力を有する整数N個の構成アナログ/デジタル変換器のアレイと、を備え、
前記方法は、
前記構成アナログ/デジタル変換器のアレイの少なくともいくつかのアクティベーション(110)のそれぞれについて、
整数K個の前記構成アナログ/デジタル変換器の第一組と、整数L個の前記構成アナログ/デジタル変換器の第二組とを定義する工程(120)であって、K+L=Nであり、Kは少なくとも1でありNよりも小さく、前記第一組および前記第二組は重複しない、工程(120)と、
前記第一組の前記構成アナログ・デジタル変換器のそれぞれの前記アナログ入力に、欠陥測定(134)のための基準値を供給する工程(130)と、
前記第一組の前記構成アナログ/デジタル変換器のそれぞれを前記タイミング信号の一つでクロックする工程(132)と、
前記第二組の前記構成アナログ/デジタル変換器のそれぞれの前記アナログ入力に、前記デジタル出力で中間構成デジタル出力信号を発生させる(144)ための前記アナログ入力信号を供給する工程(140)と、
前記第二組の前記構成アナログ/デジタル変換器のそれぞれを前記タイミング信号の一つでクロックする工程(142)であって、二つ以上の前記第二組の前記構成アナログ/デジタル変換器をクロックするのにタイミング信号を用いない、工程と、を備えた、方法。 - 前記アナログ/デジタル変換器のアレイの前記少なくともいくつかのアクティベーションのそれぞれについて、先のアクティベーションにおける前記第二組の前記L個の構成アナログ/デジタル変換器のうちから前記第一組の前記K個の構成アナログ/デジタル変換器を選択する工程をさらに備えた、請求項1に記載の方法。
- 前記選択は、あらゆるN/K個のアクティベーション中に、前記アレイのN個の構成アナログ/デジタル変換器のすべてが少なくとも一度前記第一組に属することになることによって条件づけられる、請求項2に記載の方法。
- 前記第二組の前記構成アナログ/デジタル変換器のそれぞれについて、前記構成アナログ/デジタル変換器の先の欠陥測定に基づいて前記中間構成デジタル出力信号を補償する工程(146)をさらに備えた、請求項1乃至請求項3のいずれか一項に記載の方法。
- 前記第二組の前記構成アナログ/デジタル変換器の前記補償された中間構成デジタル出力信号を多重化して(148)前記デジタル出力信号を生成する工程をさらに備えた、請求項4に記載の方法。
- 各タイミング信号は、クロック信号周期Pを有するクロック信号のタイムシフトコピーである、請求項1乃至請求項5のいずれか一項に記載の方法。
- コンピュータ可読媒体(600)を備えたコンピュータプログラム製品であって、プログラム命令を備えたコンピュータプログラムを有し、前記コンピュータプログラムは、データ処理ユニット(630)にローディング可能であり、前記コンピュータプログラムが前記データ処理ユニットによって実行されるとき、請求項1乃至請求項6のいずれか一項に記載の方法を実行させるよう適合された、コンピュータプログラム製品。
- アナログ入力信号(510、510b)を、サンプルレートRを有するデジタル出力信号(570)に変換するよう適合されたタイムインターリーブ型アナログ/デジタル変換器であって、前記タイムインターリーブ型アナログ/デジタル変換器は、
M個のタイミング信号を生成するよう適合されたタイミング回路(590)と、
それぞれがアナログ入力とデジタル出力を有する整数N個の構成アナログ/デジタル変換器(501、502、503)のアレイと、
前記構成アナログ/デジタル変換器のそれぞれの前記アナログ入力に、欠陥測定のための基準値もしくは前記デジタル出力で中間構成デジタル出力信号を発生させるための前記アナログ入力信号のいずれかを供給するよう適合された前記構成アナログ/デジタル変換器(501、502、503)のそれぞれについてのセレクタ(531、532、533、531b、532b、533b)と、
コントローラ(580、580b)であって、前記構成アナログ/デジタル変換器のアレイの少なくともいくつかのアクティベーションについて、
整数K個の前記構成アナログ/デジタル変換器の第一組と、整数L個の前記構成アナログ/デジタル変換器の第二組とを定義し、K+L=Nであり、Kは少なくとも1でありNよりも小さく、前記第一組および前記第二組は重複せず、
前記第一組の前記構成アナログ/デジタル変換器のそれぞれの前記セレクタに、前記第一組の前記構成アナログ/デジタル変換器へ前記基準値を供給させ、
前記第二組の前記構成アナログ/デジタル変換器のそれぞれの前記セレクタに、前記第二組の前記構成アナログ/デジタル変換器へ前記アナログ入力信号を供給させ、
前記第一組の前記構成アナログ/デジタル変換器のそれぞれを前記タイミング信号の一つでクロックし、
前記第二組の前記構成アナログ/デジタル変換器のそれぞれを前記タイミング信号の一つでクロックし、二つ以上の前記第二組のアナログ/デジタル変換器をクロックするのにタイミング信号は用いられない、ように適合されたコントローラ(580、580b)と、を備えた、タイムインターリーブ型アナログ/デジタル変換器。 - 前記構成アナログ/デジタル変換器(501、502、503)のそれぞれについての前記セレクタ(531、532、533)は、前記アナログ入力信号(510)と前記基準値(521、522、523)との間で前記アナログ入力を切り替えるよう適合された、前記構成アナログ/デジタル変換器(501、502、503)のそれぞれについての入力スイッチ(531、532、533)を備え、
前記コントローラ(580)は、前記第一組の前記構成アナログ/デジタル変換器のそれぞれの前記入力スイッチ(531、532、533)を前記基準値に設定することで、前記第一組の前記構成アナログ/デジタル変換器のそれぞれの前記セレクタに、前記第一組の前記構成アナログ/デジタル変換器へ前記基準値を供給させるよう適合され、
前記コントローラ(580)は、前記第二組の前記構成アナログ/デジタル変換器のそれぞれの前記入力スイッチ(531、532、533)を前記アナログ入力信号に設定することで、前記第二組の前記構成アナログ/デジタル変換器のそれぞれの前記セレクタに、前記第二組の前記構成アナログ/デジタル変換器へ前記アナログ入力信号を供給させるよう適合された、請求項8に記載のタイムインターリーブ型アナログ/デジタル変換器。 - 前記デジタル出力を中間構成デジタル出力信号経路(547、548、549)と欠陥測定経路(544、545、546)との間でスイッチするよう適合された出力スイッチ(541、542、543)を前記構成アナログ/デジタル変換器(501、502、503)のそれぞれについてさらに備え、前記コントローラ(580)は、前記構成アナログ/デジタル変換器のアレイの少なくともいくつかのアクティベーションのそれぞれについて、前記第一組の前記構成アナログ/デジタル変換器のそれぞれの前記出力スイッチ(541、542、543)を前記欠陥測定経路に設定し、前記第二組の前記構成アナログ/デジタル変換器のそれぞれの前記出力スイッチ(541、542、543)を前記中間構成デジタル出力信号経路に設定するようさらに適合された、請求項8または請求項9に記載のタイムインターリーブ型アナログ/デジタル変換器。
- 前記コントローラ(580、580b)は、前記構成アナログ/デジタル変換器のアレイの少なくともいくつかのアクティべーションについて、先のアクティベーションの前記第二組の前記L個の構成アナログ/デジタル変換器の中から前記第一組の前記K個の構成アナログ/デジタル変換器を選択するようさらに適合された、請求項8乃至請求項10のいずれか一項に記載のタイムインターリーブ型アナログ/デジタル変換器。
- 前記第二組の前記構成アナログ/デジタル変換器のそれぞれについて、前記構成アナログ/デジタル変換器の先の欠陥測定に基づいて前記中間構成デジタル出力信号を補償するよう適合された一つ以上の補償ユニット(551、552、553)をさらに備えた、請求項8乃至請求項11のいずれか一項に記載のタイムインターリーブ型アナログ/デジタル変換器。
- 前記第二組の前記構成アナログ/デジタル変換器の前記補償された中間構成デジタル出力信号を多重化して前記デジタル出力信号を生成するよう適合されたマルチプレクサ(560)をさらに備えた、請求項12に記載のタイムインターリーブ型アナログ/デジタル変換器。
- 請求項8乃至請求項13のいずれか一項に記載のタイムインターリーブ型アナログ/デジタル変換器を備えた集積回路。
- 請求項8乃至請求項13のいずれか一項に記載のタイムインターリーブ型アナログ/デジタル変換器または請求項14に記載の集積回路を備えた電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361774967P | 2013-03-08 | 2013-03-08 | |
US61/774,967 | 2013-03-08 | ||
PCT/EP2014/054467 WO2014135685A1 (en) | 2013-03-08 | 2014-03-07 | Estimation of imperfections of a time-interleaved analog-to-digital converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016513898A true JP2016513898A (ja) | 2016-05-16 |
JP2016513898A5 JP2016513898A5 (ja) | 2017-04-13 |
Family
ID=50272595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015560709A Pending JP2016513898A (ja) | 2013-03-08 | 2014-03-07 | タイムインターリーブ型アナログ/デジタル変換器の欠陥の推定 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9331708B2 (ja) |
EP (1) | EP2965432B1 (ja) |
JP (1) | JP2016513898A (ja) |
KR (1) | KR101735581B1 (ja) |
CN (1) | CN105075126B (ja) |
TW (1) | TWI605687B (ja) |
WO (1) | WO2014135685A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8485442B2 (en) | 2009-07-02 | 2013-07-16 | Biometric Payment Solutions | Electronic transaction verification system with biometric authentication |
TWI548212B (zh) * | 2014-12-16 | 2016-09-01 | 原相科技股份有限公司 | 電路校正方法以及電路校正系統 |
CN108432140B (zh) * | 2015-12-31 | 2020-12-22 | 华为技术有限公司 | 一种校正装置和方法 |
US10187078B2 (en) | 2017-02-03 | 2019-01-22 | Qualcomm Incorporated | Data converters for mitigating time-interleaved artifacts |
EP3871336A1 (en) * | 2018-10-22 | 2021-09-01 | Telefonaktiebolaget LM Ericsson (publ) | Sub-adc assignment in ti-adc |
CN113271100B (zh) * | 2020-02-17 | 2023-10-24 | 创意电子股份有限公司 | 模拟数字转换器装置以及时脉偏斜校正方法 |
TWI704773B (zh) | 2020-02-17 | 2020-09-11 | 創意電子股份有限公司 | 類比數位轉換器裝置以及時脈偏斜校正方法 |
US11569834B2 (en) * | 2020-07-28 | 2023-01-31 | AyDeeKay LLC | Time-interleaved dynamic-element matching analog-to-digital converter |
CN114024549B (zh) * | 2022-01-04 | 2022-04-15 | 普源精电科技股份有限公司 | 一种时域交织模数转换器同步装置及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252703A (ja) * | 2004-03-04 | 2005-09-15 | Thine Electronics Inc | アナログ/ディジタル変換回路及びそれを内蔵した半導体集積回路 |
WO2006126672A1 (ja) * | 2005-05-26 | 2006-11-30 | Advantest Corporation | アナログデジタル変換装置、プログラム、及び記録媒体 |
JP2011049746A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | A/d変換装置 |
US20130106632A1 (en) * | 2011-11-02 | 2013-05-02 | Stmicroelectronics (Grenoble 2) Sas | Calibration of interleaved adc |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE500357C2 (sv) | 1992-01-31 | 1994-06-06 | Silicon Construction Sweden Ab | Arrangemang för analog/digital-omvandling |
JPH0645936A (ja) | 1992-03-18 | 1994-02-18 | Nec Corp | アナログ・デジタル変換方式 |
SE513434C2 (sv) | 1999-01-20 | 2000-09-11 | Ericsson Telefon Ab L M | Lågenergi PARALLELL ADC |
US7292170B2 (en) | 2005-06-13 | 2007-11-06 | Texas Instruments Incorporated | System and method for improved time-interleaved analog-to-digital converter arrays |
ATE417409T1 (de) | 2006-02-17 | 2008-12-15 | Sicon Semiconductor Ab | Zeitverschachtelter analog-digital-wandler |
WO2008020567A1 (fr) * | 2006-08-18 | 2008-02-21 | Panasonic Corporation | Convertisseur a/n |
US7538708B2 (en) * | 2006-12-30 | 2009-05-26 | Teradyne, Inc. | Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter |
SE533293C2 (sv) | 2008-10-10 | 2010-08-17 | Zoran Corp | Analog/digital-omvandlare |
EP2270986B1 (en) | 2009-01-26 | 2012-01-25 | Fujitsu Semiconductor Limited | Sampling |
US7956788B2 (en) | 2009-04-30 | 2011-06-07 | Alcatel-Lucent Usa Inc. | Technique for photonic analog-to-digital signal conversion |
US7961123B2 (en) | 2009-07-09 | 2011-06-14 | Texas Instruments Incorporated | Time-interleaved analog-to-digital converter |
JP5567678B2 (ja) * | 2009-09-25 | 2014-08-06 | テルコーディア テクノロジーズ インコーポレイテッド | 波長選択インタリーブフィルタリング技術(swift)adcのシステムおよび方法 |
US8310387B2 (en) | 2009-11-30 | 2012-11-13 | Intersil Americas Inc. | Sampling method for time-interleaved data converters in frequency-multiplexed communications systems |
US8212697B2 (en) * | 2010-06-15 | 2012-07-03 | Csr Technology Inc. | Methods of and arrangements for offset compensation of an analog-to-digital converter |
TWI545903B (zh) | 2011-03-17 | 2016-08-11 | 安娜卡敦設計公司 | 類比轉數位轉換器(adc)之校正 |
US8519875B2 (en) * | 2011-04-12 | 2013-08-27 | Maxim Integrated Products, Inc. | System and method for background calibration of time interleaved analog to digital converters |
US8611483B2 (en) | 2011-06-03 | 2013-12-17 | Maxlinear, Inc. | Multi-layer time-interleaved analog-to-digital convertor (ADC) |
US8487795B1 (en) | 2012-04-18 | 2013-07-16 | Lsi Corporation | Time-interleaved track-and-hold circuit using distributed global sine-wave clock |
CN102769468B (zh) * | 2012-08-13 | 2016-08-03 | 复旦大学 | 一种时间交织流水线型模数转换器结构 |
US8890729B2 (en) * | 2012-12-05 | 2014-11-18 | Crest Semiconductors, Inc. | Randomized time-interleaved sample-and-hold system |
US8890739B2 (en) * | 2012-12-05 | 2014-11-18 | Crest Semiconductors, Inc. | Time interleaving analog-to-digital converter |
TWI611662B (zh) * | 2013-03-08 | 2018-01-11 | 安娜卡敦設計公司 | 可組態的時間交錯類比至數位轉換器 |
TWI605688B (zh) * | 2013-03-08 | 2017-11-11 | 安娜卡敦設計公司 | 有效率的時間交錯類比至數位轉換器 |
US9000962B1 (en) * | 2014-01-28 | 2015-04-07 | Cadence Design Systems, Inc. | System and method for interleaved analog-to-digital conversion having scalable self-calibration of timing |
-
2014
- 2014-03-04 TW TW103107184A patent/TWI605687B/zh active
- 2014-03-07 US US14/769,914 patent/US9331708B2/en active Active
- 2014-03-07 WO PCT/EP2014/054467 patent/WO2014135685A1/en active Application Filing
- 2014-03-07 EP EP14709610.1A patent/EP2965432B1/en active Active
- 2014-03-07 CN CN201480011561.XA patent/CN105075126B/zh active Active
- 2014-03-07 JP JP2015560709A patent/JP2016513898A/ja active Pending
- 2014-03-07 KR KR1020157022810A patent/KR101735581B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005252703A (ja) * | 2004-03-04 | 2005-09-15 | Thine Electronics Inc | アナログ/ディジタル変換回路及びそれを内蔵した半導体集積回路 |
WO2006126672A1 (ja) * | 2005-05-26 | 2006-11-30 | Advantest Corporation | アナログデジタル変換装置、プログラム、及び記録媒体 |
JP2011049746A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | A/d変換装置 |
US20130106632A1 (en) * | 2011-11-02 | 2013-05-02 | Stmicroelectronics (Grenoble 2) Sas | Calibration of interleaved adc |
Also Published As
Publication number | Publication date |
---|---|
US9331708B2 (en) | 2016-05-03 |
WO2014135685A1 (en) | 2014-09-12 |
CN105075126A (zh) | 2015-11-18 |
CN105075126B (zh) | 2018-01-02 |
KR20150127592A (ko) | 2015-11-17 |
US20160006447A1 (en) | 2016-01-07 |
TW201448481A (zh) | 2014-12-16 |
TWI605687B (zh) | 2017-11-11 |
KR101735581B1 (ko) | 2017-05-15 |
EP2965432A1 (en) | 2016-01-13 |
EP2965432B1 (en) | 2018-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016513898A (ja) | タイムインターリーブ型アナログ/デジタル変換器の欠陥の推定 | |
US9270292B2 (en) | Efficient time-interleaved analog-to-digital converter | |
JP6479692B2 (ja) | 構成可能なタイムインターリーブ型アナログ/デジタル変換器 | |
KR101838298B1 (ko) | 타임인터리빙된 아날로그디지털 컨버터를 위한 로버스트 이득 및 위상 캘리브레이션 방법 | |
US9030340B1 (en) | N-path interleaving analog-to-digital converter (ADC) with background calibration | |
US8144040B2 (en) | Randomization of sample window in calibration of time-interleaved analog to digital converter | |
US8487803B1 (en) | Pipelined analog-to-digital converter having reduced power consumption | |
JP2016513898A5 (ja) | ||
JP2016531532A (ja) | パイプライン型逐次近似アナログ/デジタル変換器 | |
JP2016509449A5 (ja) | ||
US8947284B2 (en) | AD converter and AD conversion method | |
WO2014207870A1 (ja) | アナログデジタル変換器 | |
JP5376151B2 (ja) | A/d変換装置 | |
TWI469530B (zh) | 用於編碼並發送來自類比數位轉換程序之數值的方法與電路 | |
JP2007074016A (ja) | A/d変換装置 | |
JP6509226B2 (ja) | バックグラウンド調節を実施する測定増幅器及びそのための方法 | |
JP4627200B2 (ja) | 半導体装置 | |
JP2014222162A (ja) | センサ回路及びセンサ | |
JP2011146952A (ja) | Ad変換器 | |
JP2016063388A (ja) | デジタル/アナログ変換装置及び補正回路 | |
JP2011050112A (ja) | A/d変換方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170306 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170306 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180320 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181218 |