JP2011146952A - Ad変換器 - Google Patents
Ad変換器 Download PDFInfo
- Publication number
- JP2011146952A JP2011146952A JP2010006471A JP2010006471A JP2011146952A JP 2011146952 A JP2011146952 A JP 2011146952A JP 2010006471 A JP2010006471 A JP 2010006471A JP 2010006471 A JP2010006471 A JP 2010006471A JP 2011146952 A JP2011146952 A JP 2011146952A
- Authority
- JP
- Japan
- Prior art keywords
- calibration
- signal
- converter
- input
- conversion elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】 2つのAD変換要素を含む相互オフセット較正AD変換器の前記2つのAD変換要素をタイムインターバル動作する関係になるようそれぞれのマスタークロックの位相関係を180度差に設定し、前記2つのAD変換要素の入力側にはT/H(トラックアンドホールド)スイッチを設ける。T/HスイッチをAD変換要素のマスタークロックの1/2分周信号で駆動した時に前記2つのAD変換要素による相互オフセット較正AD変換器はオフセット較正を行ない、前記T/Hスイッチを常時track状態に設定したときにタイムインターバル動作によりマスタークロックの2倍のサンプリング周波数で動作する。
【選択図】 図14
Description
以上説明したように、第1、第2の実施例では無線系でよく使われるIチャネル、Qチャネルの2信号系に適用することにより、2つのADCによる相互オフセット較正型AD変換器に内蔵される2つのADCを常に利用可能となり、集積回路実装時の面積も無駄にならなくて済む。
102 コンパレータ部
103 ロジック部
501、901、902 スイッチ
1401 T/Hスイッチ
1501 nMOSFET
1502 キャパシタ
Claims (7)
- 同一のクロック信号で動作する2つのAD変換要素を含み、前記AD変換要素のキャリブレーションを行う際に、同一の入力信号を前記AD変換要素に入力するAD変換器であって、
前記2つのAD変換要素の入力側に切替え手段を備え、該切替え手段はキャリブレーション実行時に前記同一の入力信号を前記2つのAD変換要素に入力する一方、前記キャリブレーション終了後には2つの異なる入力信号をそれぞれのAD変換要素に入力することを特徴とするAD変換器。 - 請求項1に記載のAD変換器において、前記切替え手段は、前記キャリブレーション実行時には、前記同一の入力信号として前記2つの異なる入力信号のうちの一方を前記2つのAD変換要素に入力することを特徴とするAD変換器。
- 請求項2に記載のAD変換器において、前記切替え手段は、前記2つのAD変換要素の一方のAD変換要素の入力側に接続されたスイッチを含み、該スイッチは、前記キャリブレーション実行時には他方のAD変換要素への入力信号を前記一方のAD変換要素に入力し、前記キャリブレーションが終了すると前記一方のAD変換要素への入力信号を当該一方のAD変換要素に入力することを特徴とするAD変換器。
- 請求項1に記載のAD変換器において、前記キャリブレーション実行時に前記2つの異なる入力信号とは独立な較正信号を用いることを特徴とするAD変換器。
- 請求項4に記載のAD変換器において、前記切替え手段は、前記2つのAD変換要素のそれぞれの入力側に接続された2つのスイッチを含み、これら2つのスイッチはそれぞれ、前記キャリブレーション実行時には前記独立な較正信号を対応するAD変換要素へ入力し、前記キャリブレーションが終了するとそれぞれのAD変換要素への入力信号を対応するAD変換要素へ入力することを特徴とするAD変換器。
- 請求項1〜5のいずれか1項に記載のAD変換器において、前記キャリブレーション実行時に生ずる欠損サンプリングデータを前記切替え手段による切替えの前後のサンプリングデータを用いて補間することを特徴とするAD変換器。
- 2つのAD変換要素を含み、前記AD変換要素のキャリブレーションを行う際に、同一の入力信号を前記AD変換要素に入力するAD変換器であって、
前記2つのAD変換要素の動作クロックの位相が180度異なり、かつ前記2つのAD変換要素の入力側にトラックアンドホールドスイッチを接続し、前記トラックアンドホールドスイッチがキャリブレーション実行時において前記AD変換要素の動作クロックの1/2以下の周波数のクロックで駆動され、前記トラックアンドホールドスイッチがホールドの状態のときに前記2つのAD要素はキャリブレーションを行い、前記トラックアンドホールドスイッチがトラックの状態のときに、前記2つのAD変換要素がタイムインターバル動作することを特徴とするAD変換器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006471A JP5510639B2 (ja) | 2010-01-15 | 2010-01-15 | Ad変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010006471A JP5510639B2 (ja) | 2010-01-15 | 2010-01-15 | Ad変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011146952A true JP2011146952A (ja) | 2011-07-28 |
JP5510639B2 JP5510639B2 (ja) | 2014-06-04 |
Family
ID=44461410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010006471A Expired - Fee Related JP5510639B2 (ja) | 2010-01-15 | 2010-01-15 | Ad変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5510639B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016067353A1 (ja) * | 2014-10-28 | 2016-05-06 | 三菱電機株式会社 | 車載用dcdcコンバータ |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1028053A (ja) * | 1996-07-10 | 1998-01-27 | Fujitsu General Ltd | A/d変換誤差補正回路 |
JPH10322206A (ja) * | 1997-05-14 | 1998-12-04 | Nippon Columbia Co Ltd | 歪み低減装置及び歪み低減方法 |
JP2005210480A (ja) * | 2004-01-23 | 2005-08-04 | Canon Inc | A/d変換回路及びその出力補正方法、それを用いた撮像装置、放射線撮像装置、放射線撮像システム |
JP2009130444A (ja) * | 2007-11-20 | 2009-06-11 | Hitachi Ltd | アナログデジタル変換器チップおよびそれを用いたrf−icチップ |
-
2010
- 2010-01-15 JP JP2010006471A patent/JP5510639B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1028053A (ja) * | 1996-07-10 | 1998-01-27 | Fujitsu General Ltd | A/d変換誤差補正回路 |
JPH10322206A (ja) * | 1997-05-14 | 1998-12-04 | Nippon Columbia Co Ltd | 歪み低減装置及び歪み低減方法 |
JP2005210480A (ja) * | 2004-01-23 | 2005-08-04 | Canon Inc | A/d変換回路及びその出力補正方法、それを用いた撮像装置、放射線撮像装置、放射線撮像システム |
JP2009130444A (ja) * | 2007-11-20 | 2009-06-11 | Hitachi Ltd | アナログデジタル変換器チップおよびそれを用いたrf−icチップ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016067353A1 (ja) * | 2014-10-28 | 2016-05-06 | 三菱電機株式会社 | 車載用dcdcコンバータ |
JPWO2016067353A1 (ja) * | 2014-10-28 | 2017-04-27 | 三菱電機株式会社 | 車載用dcdcコンバータ |
US10173546B2 (en) | 2014-10-28 | 2019-01-08 | Mitsubishi Electric Corporation | In-vehicle DC-DC converter |
Also Published As
Publication number | Publication date |
---|---|
JP5510639B2 (ja) | 2014-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8487803B1 (en) | Pipelined analog-to-digital converter having reduced power consumption | |
US9337858B2 (en) | Data processing system | |
US8362940B2 (en) | Successive approximation register analog-to-digital converter, and operating clock adjustment method therefor | |
KR101996491B1 (ko) | 이중 데이터 레이트 카운터 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 | |
US8193957B2 (en) | Successive approximation register analog to digital converter (ADC) and method of adjusting delay thereof | |
US20160126962A1 (en) | Clock generation circuit, successive comparison a/d converter, and integrated circuit device | |
EP2849346B1 (en) | Mixed-signal circuitry | |
EP2965432B1 (en) | Estimation of imperfections of a time-interleaved analog-to-digital converter | |
US7791523B2 (en) | Two-step sub-ranging analog-to-digital converter and method for performing two-step sub-ranging in an analog-to-digital converter | |
CN111800132A (zh) | 分段结构模/数转换器 | |
CN107896110B (zh) | 自举采样开关电路、采样保持电路及时间交织型adc | |
US10644713B1 (en) | Process, voltage and temperature optimized asynchronous SAR ADC | |
JP5146340B2 (ja) | A/d変換器 | |
CN214125272U (zh) | 交错模数转换器*** | |
JP5510639B2 (ja) | Ad変換器 | |
CN101517896B (zh) | A/d变换器 | |
CN111865308B (zh) | 一种带参考通道的tiadc互校准方法、***、存储介质及设备 | |
US20180152181A1 (en) | Clock generator for multi-channel analog to digital converter | |
US8866461B2 (en) | Power circuit | |
WO2014038173A1 (ja) | Ad変換器及び受信装置 | |
CN112511160A (zh) | 高速adc误差校准电路 | |
JP2010109523A (ja) | アナログマルチプレクサ | |
JP2006138822A (ja) | エンコーダ位置検出回路 | |
Zhang et al. | A sample-time error calibration technique in time-interleaved ADCs with correlation-based detection and voltage-controlled compensation | |
CN117492514A (zh) | 一种应用于转换器芯片的时钟同步***及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140311 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5510639 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |