TWI545903B - 類比轉數位轉換器（ａｄｃ）之校正 - Google Patents

類比轉數位轉換器（ａｄｃ）之校正 Download PDF

Info

Publication number
TWI545903B
TWI545903B TW101108821A TW101108821A TWI545903B TW I545903 B TWI545903 B TW I545903B TW 101108821 A TW101108821 A TW 101108821A TW 101108821 A TW101108821 A TW 101108821A TW I545903 B TWI545903 B TW I545903B
Authority
TW
Taiwan
Prior art keywords
bit
adc
value
bits
weight
Prior art date
Application number
TW101108821A
Other languages
English (en)
Other versions
TW201246799A (en
Inventor
珍森 克里斯特
Original Assignee
安娜卡敦設計公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 安娜卡敦設計公司 filed Critical 安娜卡敦設計公司
Publication of TW201246799A publication Critical patent/TW201246799A/zh
Application granted granted Critical
Publication of TWI545903B publication Critical patent/TWI545903B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H03M1/0692—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps using a diminished radix representation, e.g. radix 1.95
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

類比轉數位轉換器(ADC)之校正
本發明關於類比轉數位轉換器之校正。
類比轉數位轉換器(ADC)係一種介於類比域與數位域之間的介面電路，其係用於將一類比訊號轉換成一對應的數位代表符。ADC會被使用在眾多類型的應用中，例如，但是並不受限於：音頻應用、視頻應用、量測應用、以及無線電應用，其中，在類比代表符與數位代表符之間必須進行此種轉換。
許多應用會在ADC的線性與解析度上設定可能難以符合的非常嚴厲的必要條件，至少不要造成非所希的龐大電路面積及/或功率消耗。
根據第一項觀點，本發明提供一種用以決定一冗餘式類比轉數位轉換器(ADC)之至少一校正數值的方法，其中，對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和。該方法包括對代表該位元權值wi的第一電氣數值進行取樣。再者，該方法還包括利用意義小於位元bi的該等位元bj(j=0、1、...、i-1)來實施第一類比轉數位(A/D)轉換，用以取得意義小於位元bi(其代表該第一電氣數值)的該等位元bj(j=0、1、...、i-1)的第一數位字組。又，該方法還包括以至少該第一數位字組為基 礎來預測以對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值，其中，所產生的該位元權值wi的預測數值係該至少一校正數值之一者。
該方法可能還進一步包括對代表對應於意義小於位元bi的一或多個位元bk的一或多個位元權值wk的總和的第二電氣數值進行取樣。再者，該方法可能還包括利用意義小於位元bi的該等位元bj(j=0、1、...、i-1)來實施第二A/D轉換，用以取得意義小於位元bi(其代表該第二電氣數值)的該等位元bj(j=0、1、...、i-1)的第二數位字組。預測以對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值可能包括以該第一數位字組與該第二數位字組為基礎來預測位元權值wi的該數值。
實施該第一A/D轉換與該第二A/D轉換可能包括分別實施具有第一數額的第一位準轉移以及具有第二數額的第二位準轉移，以便確保即使有偏移存在，要被轉換的電氣數值仍會落在對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的轉換範圍之中。該第一數額可能會等於，或者實質上等於，該第二數額。該等第一數額與第二數額可能約略相當於該位元權值wi的一半。
該方法可能進一步包括以該第一數位字組與該第二數位字組為基礎來預測該ADC的偏移的數值。該偏移的預測數值可能係該至少一校正數值之一者。
根據第二項觀點，本發明提供一種用以校正一冗餘式ADC的方法，其中，對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和。該方法包括針對一或多個此等位元bi中的每一者進行下面作業：a)實施根據第一項觀點的方法，用以預測以對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值；以及b)將步驟a)中所產生的該等至少一或多個校正數值儲存在一記憶體之中。
根據第三項觀點，本發明提供一種用以在一冗餘式ADC中進行錯誤修正的方法，其中，對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和。該方法包括利用根據第二項觀點的方法來校正該ADC。該方法還進一步包括在該ADC針對該ADC之類比輸入訊號進行A/D轉換的操作期間，運用該等已儲存的一或多個校正數值來決定該ADC的一經過錯誤修正之輸出訊號。
根據第四項觀點，本發明提供一種用於一冗餘式ADC的控制單元，其中，對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的 總和。該控制單元會被配置成用以控制根據第一項觀點、第二項觀點、或是第三項觀點中任一項觀點的方法之執行。
根據第五項觀點，本發明提供一種冗餘式ADC，其中，對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和。該冗餘式ADC包括一根據第四項觀點的控制單元。
在上面第一項觀點至第五項觀點中的任一項觀點中，舉例來說，該冗餘式ADC可能係一連續近似式ADC(successive approximation ADC)或是一管路式ADC(pipeline ADC)，但是並不受限於此。
根據第六項觀點，本發明提供一種電腦程式產品，其包括電腦程式碼手段，用以在該電腦程式碼手段被該冗餘式ADC的一可程式化控制單元運行時於該冗餘式ADC中執行根據第一項觀點、第二項觀點、或是第三項觀點中任一項觀點的方法。
根據第七項觀點，本發明提供一種電腦可讀取媒體，於該媒體中儲存著一電腦程式產品，該電腦程式產品包括電腦程式碼手段，用以在該電腦程式碼手段被該冗餘式ADC的一可程式化控制單元運行時於該冗餘式ADC中執行根據第一項觀點、第二項觀點、或是第三項觀點中任一項觀點的方法。
本發明某些實施例的一項優點係可藉由數位後置處理來放寬一ADC的類比組件的精確性必要條件。因此，可以 比較不精確的組件(舉例來說，組件(例如，電容器)的匹配必要條件可以比較低)來達成一非常高線性的ADC，從而有助於在此等組件中達成比較小的電路面積。再者，此等優點還可以在用於實施該等方法的組件中以比較小的附加成本來達成。
本發明的進一步實施例會被定義在專利依附項中。
應該強調的係，當本說明書中使用到「包括」一詞時，其目的在於明確指出所述特徵圖樣、事物、步驟、或是組件的存在，但是並不排除有一或多個其它特徵圖樣、事物、步驟、組件、或是其群組的存在或者加入一或多個其它特徵圖樣、事物、步驟、組件、或是其群組。
本發明的實施例和冗餘類比轉數位轉換器ADC的校正及錯誤修正有關。於此段落中會提出某些設計方針作為此冗餘式ADC的一範例，換言之，所謂的連續近似式(Successive-Approximation，SA)ADC的型式。SA ADC有時候也會被稱為SAR ADC，其中，SAR代表連續近似式暫存器(Successive Approximation Register，SAR)。
於一SA ADC之中，一類比輸入數值會先被取樣並且接著會利用一二元搜尋類型演算法來與數個參考位準進行比較。下面會提出此演算法的一範例：於第一次比較循環中，該SA ADC的連續近似式暫存器(SAR)中的最大意義位元(MSB)會被設為「1」，而意義小於該MSB的位元則會被設為「0」。該類比輸入數值會與一對應於該SAR中之字組 的類比參考數值作比較。倘若該類比輸入數值高於該參考數值的話，那麼，該SAR中的MSB便會在剩餘的比較循環中被設為「1」；否則，該SAR中的MSB便會在剩餘的比較循環中被設為「0」。於第二次比較循環中，該SAR中具有次高意義的位元(MSB-1)會被設為「1」，而意義小於該(MSB-1)的位元則會被設為「0」。該類比輸入數值會與一對應於該SAR中之字組的類比參考數值作比較。倘若該類比輸入數值高於該參考數值的話，那麼，該SAR中的(MSB-1)便會在剩餘的比較循環中被設為「1」；否則，該SAR中的(MSB-1)便會在剩餘的比較循環中被設為「0」。於第三次比較循環中，該SAR中具有第三高意義的位元(MSB-2)會被設為「1」，而意義小於該(MSB-2)的位元則會被設為「0」。該類比輸入數值會與一對應於該SAR中之字組的類比參考數值作比較。倘若該類比輸入數值高於該參考數值的話，那麼，該SAR中的(MSB-2)便會在剩餘的比較循環中被設為「1」；否則，該SAR中的(MSB-2)便會在剩餘的比較循環中被設為「0」。此過程會持續進行，直到該SAR中的所有位元都已經被決定為止，並且在最後一次比較循環結束時，該SA ADC中一對應於該類比輸入數值的數位輸出字組便會出現在該SAR之中。
圖1所示的係一SA ADC的一實施例的概略電路圖。從圖1中可以看見，此實施例具有一由多個經直接加權最大意義位元和電容器尺寸的組合(此處雖然使用二元加權，不過，亦可以使用其它加權)以及用於該等較小意義位元的 C-xC鏈路。此種結構的優點如下：
-比較小的電容器比。
-由於比較小電阻的關係，在該電容式網路中會有比較快速的電量分佈。
-在高閘極至源極電壓中可選擇僅在兩個參考位準處操作切換器，從而提供比較低的Ron。
-在組合多個經直接加權MSB時在參考緩衝器上有比較低的電容性負載會使得在C-xC鏈路中有適當的小型電容器單元。
-從比較器輸出至參考切換器會有比較短的邏輯深度，從而在一時間臨界迴路中會有比較小的邏輯延遲。
上面的優點共同開創一種具有比較高速及比較低功率消耗的AIDC施行方式。
圖1中所示的SA ADC可以下面方式來操作，用以將一輸入電壓(圖1中的vIn)轉換成一代表該輸入電壓的數位字組。在該輸入電壓的取樣期間，受控於訊號samp的切換器(下文中稱為取樣切換器)會被閉合。如圖1中所示，該取樣切換器之一端會被連接至一比較器電路的一輸入終端。該取樣切換器的另一端則會被連接至一節點，該節點的功能係充當一電量來源，例如，被連接至一用以為該比較器(圖1中並未明確顯示)產生一合宜共模電壓(下文中稱為vInCm)的電壓源。因此，當該取樣切換器閉合時，電量可能會被傳輸至該被連接至該比較器之該輸入終端的節點或者電量可能會從該被連接至該比較器之該輸入終端的節點處被傳 輸過來。再者，於該輸入電壓的取樣期間，其它切換器(下文中稱為控制切換器)則會被連接至該輸入電壓vIn。因此，被連接至該比較器之該輸入終端的節點之中的電量(下文中稱為qIn)會與vIn-vInCm的差值成正比(理想上)，並且因而代表該輸入電壓vIn。該比例係數會相依於該等電容器的電容數值。在該取樣階段期間將所有控制切換器全部連接至vIn的替代作法係可能僅有某些控制切換器會被連接至vIn，而其它的控制切換器則可能會被連接至特定參考電壓，例如，vInCm。該ADC的增益(其和前面所述的比例係述成正比)會相依於在該取樣期間哪些切換器被配置要被連接至vIn以及哪些切換器被配置要被連接至該參考電壓。於某些實施例中，此種用以決定該ADC之增益的配置可能會在設計及/或製造期間被設為一種固定的配置。或者，於某些實施例中，該配置可能係一種可變的配置，俾使得該ADC的增益可以在該ADC的操作期間改變。在該取樣階段結束時，該取樣切換器會被打開，因而，不會有任何電量被傳輸至該被連接至該比較器之該輸入終端的節點或者不會有任何電量從該被連接至該比較器之該輸入終端的節點處被傳輸過來。因此，在比較階段期間(其係接續在該取樣階段後面)，電量qIn會被保留並且保持恆定。在比較階段中，該等控制切換器會根據上面所述的二元搜尋演算法由該SAR中的位元dn+m-1(也就是，MSB)、dn+m-2(也就是，MSB-1)、...、d0(也就是，LSB)來控制。倘若該SAR中的一位元為「1」的話，那麼，對應的切換器便會被連接至一高 參考電壓vRefHi(舉例來說，其可能係該ADC的一供應電壓)。相反地，倘若該SAR中的一位元為「0」的話，那麼，對應的切換器便會被連接至一低參考電壓vRefLo<vRefHi(舉例來說，vRefLo可能係該ADC的一接地電位)。SA A/D轉換係A/D轉換領域中的人士非常熟知的技術，而且在本文中並不會對圖1中的SA ADC於正常SA A/D轉換期間的操作作任何進一步的詳細說明。
然而，由於該等xC電容器中的寄生電容器的影響，其會很難精確地預測xC/C比，因為此等寄生電容並沒有良好的定義。圖2中所示的係由於xC電容器寄生電容Cp的影響的關係而將一使用真實C’電容器及v’i電壓的網路轉換成一分別具有對應數值C及vi的有效網路。此等數值之間的關係如下：
因此，該寄生電容會改變該鏈路中的電容器之間的比例，而且在低解析度轉換器以外的任何轉換器中都會有太大的不確定性。但是，該等比例隨著時間的經過卻很穩定(甚至非常穩定)，因此，只要能夠以精確的方式來建立此等比例，或者更確切地說，該網路中的分接點之間的權值，那麼，便可以在數位域中產生每一次比較器判斷的實際權值di。接著，藉由將所有該等正向比較器判斷的權值加總便會 形成對應於該等經過連續近似處理之輸入數值的二元字組(b(N-1)：0)。為讓此連續近似處理得以針對輸入範圍裡面的所有輸入數值來進行，當考量所有不確定性時，數值x必須至少等於二。
實際上則會希望數值x略大於二。接著，則會建立冗餘性，俾使得因不充分的趨穩作用及錯誤的比較器判斷所造成的小誤差能夠被復原。針對最終為n位元的解析度，x大於二所造成的冗餘性使其必須在該等n道步驟中使用m個額外的近似步驟。
針對我們現在定義的趨穩誤差及比較器誤差的公差，我們在該剩餘轉換範圍之中會需要一冗餘性±ε(在下面的分析中我們假設係在LSB鏈路結構中)。圖3中概略地顯示冗餘性的邊限概念。
rlsb的定義如下： 其中，rlsb係一位元權值和下一個較小意義位元權值之間的比例，而且我們現在假設此比例在位元之間為恆定。任何位置點的冗餘性則係超過正在轉換之位元(被設為高位準之位元)的權值wi扣除LSB權值的剩餘較小意義位元之權值的總和(量化步驟)。因此，該冗餘性(redundancy)定義如下： 其中，LSB的指標從0開始。另外，還使用到： 而且，計算該總和會得到：
核對之後，rlsb等於二會使得該冗餘性如預期般等於零。利用先前所需要的兩個ε相對冗餘性，可以得到下面結果：
重新排列並在內文中假設rlsb 1很小：
因此，我們已經找出權值之間的最大可接受比例。接著，我們必須找出由可用的近似步驟中所需要之解析度來設定的最小比例。於一n位元的二元加權式轉換器中，MSB與LSB之間的比例如下：
此比例將作為最小允許比例以及用於此非二元加權式轉換器的n位元解析度的良好近似。一般來說，rmsb的定義 為前面nMSB個直接加權式分接點之間的比例：
因此，MSB與LSB之間的關係如下：MSB=r msb (nMsb-1)．r lsb (n+m-nMsb)．LSB 公式10
置入MSB與LSB之間的必要條件會得到：
或是
因此，要設計的標稱rlsb便會如下： 其會為電容器比擴散提供最大餘裕範圍，同時確保冗餘性與解析度。在一非限制的範例中，使用ε=0.05、m=2、n=12、以及rmsb=2等數值會得到下面結果：rmin=1.741 rmax=1.909 rnom=1.825公式14
現在討論圖4，用以從冗餘性必要條件中來計算該比例x。經過確認發現，權值比rlsb和Ei與Ei-1的關係如下： 因為這會依照鏈路衰減，所以，為計算該衰減，必須先找到各級之間的電容負載Cimp。已知的係，其同樣是看進去該條鏈路時的所看見的電容，所以，可以下面公式找出Cimp：
針對Cimp解出此公式會得出：
將公式17置入公式15之中並且解出x會得到下面的結果：
使用前面算出的範例數值rlsb=1.825會得到x=2.681。請注意，這係有效的(標稱)設計目標數值。該等經過設計的 電容器必須根據公式1針對該等寄生電容來作調整。再者，還應該注意的係，由於製程變異...等關係，實際製造的電容器數值將會偏離此等標稱數值。補償此等標稱數值偏離會係下面提出之本發明的某些實施例的目標。
本發明的實施例：
本段落中將說明本發明的實施例。雖然某些實施例會依照圖1中所示類型的SA ADC來說明；不過，本發明之實施例的應用並不受限於此種ADC，而是可以套用至任何合宜類型的冗餘式ADC。舉例來說，本發明的實施例可以套用至圖1中所示類型但是經過下面修正的SA ADC：所有位元都被直接加權(其方式雷同於圖1中的MSB)；或者，沒有任何位元被直接加權，取而代之的係，在所有位元中都使用C-xC鏈路。再者，本發明的實施例亦可套用至所謂的管路式ADC(其中，通常會運用具有連續管路級之間的重疊範圍之形式的特定程度冗餘性)。亦可以考慮其它合宜類型的冗餘式ADC。
如前面所提，由於寄生電容及匹配誤差的關係，會很難精確地預測該切換網路中的電容器比，但是，該等數值隨著時間的經過卻相當穩定。因此，我們必須找出該網路中每一個SAR位元的類比權值。基本的概念係測量以其較小意義位元的類比權值所表示的每一位位元的類比權值。因而，可以推知所有SAR位元權值之間的關係。接著，此關係會直接被用來對由該比較過程所傳遞之來自該SAR暫 存器的該等個別位元進行加權，以便從該ADC處產生一線性對應於該經取樣且經轉換之類比輸入的數位輸出字組。舉例來說，該數位輸出接著會被進一步被縮放，俾使得經過偏移誤差修正之後的範圍會落在0至2N-1。
將每一個二元位元i的權值定義為wi，那麼，位元權值之間的關係可以表示成：wi=wi-1．r1 公式19
在數個(舉例來說，L個)最小意義位元中，該等位元權值之間的匹配誤差通常很小，所以，我們並不需要解決因製程匹配誤差所造成的該等位元權值比之間的小額個別擴散。所以，根據本發明的實施例，其會假設：
以彼此互為函數來測量該等類比權值會得出下面的表示式： 其中，ai,j為在針對位元i的測量序列中所進行的比較器判斷的函數(0或1)。為描繪該等L個最小意義位元的特徵，舉例來說，我們會解出：
此公式可能很難以解析方式解出；但是，卻很容易利用連續近似藉由數值方式來解出。先從假設r的最大範圍與最小範圍開始，舉例來說，1.5<r2。接著，藉由計算前面等式的左手邊與右手邊並且比較該等兩邊而試圖讓r等於中間範圍。倘若左邊比較大的話，那麼，r便太大，因此，最大範圍便會被設為剛才嘗試的數值；而倘若右邊比較大的話，那麼，最小範圍便會被設為剛才嘗試的數值。接著，此過程會反覆進行，直到找出所希的解析度為止。所需要的反覆次數會線性相依於L。
現在可以下面公式解出wi：
針對剩餘的位元(i>L-1)，我們可以從下面的公式中平凡地找出該等權值wi：
接著的段落將說明如何算出該等數值aij。
如果沒有比較器偏移與取樣偏移，或者，如果僅有可 忽略的偏移，便可以下面的方式來找出該等數值aij。對位元權值wi(或者，換個方式說，代表該位元權值wi的電氣數值)進行取樣並且藉由正常的SA A/D轉換過程利用位元權值i-1至0來轉換該經過取樣的數值。在圖5中已經顯示出經過取樣的位元權值如何對應於剩餘位元的範圍。使用正確的加權處理，利用r<2，該經過取樣的位元權值便會安全地落在該等剩餘位元的範圍裡面。參考圖1，該位元權值wi(或者，代表該位元權值wi的電氣數值)的取樣可以藉由將對應的控制切換器連接至vRefHi並且將其它控制切換器連接至vRefLo同時閉合該取樣切換器來實施。因此，代表該位元權值wi的電量(其係一電氣數值)便會累積在被連接至該比較器之輸入終端的節點中。藉由張開該取樣切換器，該電量便會被保留在該節點中。
然而，倘若包含(不可忽略的)偏移的話，那麼，情況便會改變成如圖6中所見者，即使是很小的偏移仍會使得轉換超出範圍。從現在開始，該等位元權值會以比較器輸入處的伏特為單位來表示。為改善此情形，轉換範圍可以該被取樣wi位準為基準朝該轉換範圍的中心移動。如圖7中所見者，這可藉由於該轉換中強制加入一權值ws(其可能約為該wi位準的一半)來達成。實際上，這可以運用差動式結構來達成，使得對應於wi的兩個電容器在轉換期間皆會被連接至一共模參考電壓(以來vRefCm表示)，而非差動負參考電壓。因為位元權值預測係一種差動過程，所以，vRefCm的位準並不重要；但是，為達到控制比較器輸入共模位準 的目的，該vRefCm應該接近該等差動參考電壓的共模位準。
如圖7中所示，利用加入ws來對該被取樣的wi進行轉換會得到下面的結果(其中，bii係位元j的比較器判斷結果)：
現在雖然有較佳的範圍，但是仍然有偏移的影響。為能夠移除偏移，我們需要進行如圖8中所看見的額外基準測量。基準測量係藉由對對應於意義小於該位元bi的一或多個位元bk(也就是，每一者的權值接小於wi)的數個位元權值wk之總和(代表該總和的電氣數值)進行取樣所產生。於此情況中，舉例來說，我們會使用下面三個較小意義位元以及對應的權值；但是，此等位元/權值可能會以它們的預期權值之總和應該接近wi的(定性)準則被選出。利用上面範例中的設計比例rnom=1.825，該等下面三個位元之權值的總和僅比wi略高1.3%，其非常接近於達成此目的。於此情況中，該基準取樣會得出下面結果： 其中，cij為參考權值i時位元j的比較器判斷結果。以公式25扣除公式26並且重新排列之後會得出： 其能夠被寫成： 其中： 這係用以計算根據公式21與公式24的位元權值的所希格式。
再次參考圖1，該等位元權值wk之總和(代表該總和的電氣數值)的取樣可以藉由將對應的控制切換器連接至vRefHi並且將其它控制切換器連接至vRefLo同時閉合該取樣切換器來實施。因此，代表該等位元權值wk之總和的電量(其係一電氣數值)便會累積在被連接至該比較器之輸入終端的節點中。藉由張開該取樣切換器，該電量便會被保留在該節點中。
如果沒有採取任何動作，當接近更小意義的位元時，圖7與8中的範圍會變得更小，而且即使範圍已經妥適地 置中，偏移仍可能會變成大於可用的範圍。一種用以保持較高範圍的方法便係讓在權值預測期間沒有被使用到的該等較大意義分接點/電容器變成浮動，如圖9中所示。不論此等電容器係被連結至一固定電位或者係完全浮動，除了「被連結至」接地的接地平板寄生電容之外，此等電容器並不會改變我們正在找尋的比例，因為它們僅會降低如該比較器所看見之該訊號與該轉換範圍兩者相同的數額。左側浮動(此阻尼作用雖然會大幅下降)會使得比較器偏移以及雜訊的影響變得比較沒有意義。
進一步的步驟係將每一個差動側上的所有浮動電容器連接至相同的節點，如圖10中所示，其中，此節點係以hiZ來表示。這有助於改善該等較小意義電容器耦合至該比較器，因為該等串連xC電容器有相當大的程度會變成被旁通繞過。一長串的串連xC電容器可能會不利於組合該等浮動電容器之底部平板寄生電容的電容和該比較器之輸入電容(相較於被驅動之電容器網的電容，其實際上可能相當重大)。
實際上，此種切換至一浮動節點可能僅需要藉由使用該等連接至vInCm(輸入電壓共同模式)偏壓電壓的可用切換器在該ADC的每一條差動分支中加入一切換器並且藉由Szx切換器(x=n或p)來共同中斷與該vInCm偏壓電壓的連接，如圖11中的建議。剛開始，舉例來說，此節點應該在每一次權值取樣開始處被充電至vInCm或是vRefHi(高位準參考電壓)，俾使得在該浮動節點處不會有任何PN接面因 為不良初始條件的關係而變成正向偏壓，其會破壞該近似過程。
上面已經說明本發明之非常詳細的實施例。下文將接著提出本發明某些實施例的更一般性說明。
根據本發明的某些實施例，本發明提供一種用於決定一冗餘式ADC之至少一校正數值的方法。該冗餘性會使得對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和，因此，可以該等位元權值wj來表示該位元權值wi的預測值。根據實施例，該方法包括對代表該位元權值wi的第一電氣數值進行取樣。再者，根據實施例，該方法還包括利用意義小於位元bi的該等位元bj(j=0、1、...、i-1)來實施第一A/D轉換，用以取得意義小於位元bi(其代表該第一電氣數值)的該等位元bj(j=0、1、...、i-1)的第一數位字組。又，該方法還包括以至少該第一數位字組為基礎來預測以對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值。所產生的該位元權值wi的預測數值係該至少一校正數值之一者。
如上面實施例所示，為應付不可忽略的偏移，該方法可能還進一步包括對代表對應於意義小於位元bi的一或多個位元bk的一或多個位元權值wk的總和的第二電氣數值進行取樣。一第二A/D轉換可能會利用意義小於位元bi的該等位元bj(j=0、1、...、i-1)被實施，用以取得意義小於位元 bi(其代表該第二電氣數值)的該等位元bj(j=0、1、...、i-1)的第二數位字組。對應於意義小於位元bi的多個位元bj(j=0、2、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值可以該第一數位字組與該第二數位字組為基礎被預測，如公式29所示。
再者，同樣如上面所示，為應付不可忽略的偏移，實施該第一A/D轉換與該第二A/D轉換可能包括分別實施具有第一數額的第一位準轉移以及具有第二數額的第二位準轉移，以便確保即使有偏移存在，要被轉換的電氣數值仍會落在對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的轉換範圍之中。在上面所述的實施例中，該等第一數額與第二數額雖然相等(兩者情況中的數額皆為ws)；不過，亦可以在該第一A/D轉換與該第二A/D轉換中使用不同的數額。如上面所示，該第一數額與該第二數額可能約略相當於(但是未必如此)該位元權值wi的一半。
上面實施例中雖然沒有顯示；不過，可以從公式25至26中擷取出偏移值vos並且將其當作一校正數值。因此，該方法的某些實施例可能大體上包括以該第一數位字組與該第二數位字組為基礎來預測該ADC的一偏移的數值。該經預測的偏移數值可能係該至少一校正數值之一者。
於某些實施例中，該位元權值wj的預測數值雖然可能係上面所述之先對代表該位元權值wj的第一電氣數值進行取樣接著進行該第一A/D轉換(而且其可能還包含先對代表對應於意義小於位元bi的一或多個位元bk的一或多個位元 權值wk的總和的第二電氣數值進行取樣，接著進行該第二A/D轉換)的預測過程之單次重複作業的結果；不過，於某些實施例中，該預測過程可能會重複進行數次，從而產生該位元權值wi的複數個中間預測值(並且亦可能產生該偏移的複數個中間預測數值)。該位元權值wi的最終預測數值可能係以該位元權值wi的該等複數個中間預測值為基礎所產生，舉例來說，該位元權值wi的該等複數個中間預測值的平均數值(而且依照雷同的方式，該偏移的最終預測數值可能係以該偏移的該等複數個中間預測值為基礎所產生，舉例來說，該偏移的該等複數個中間預測值的平均數值)。依此方式以數次重複作業為基礎來產生該位元權值wi的預測數值(並且可能係產生該偏移的預測數值)的優點係可以降低測量雜訊及/或干擾的影響。
再者，根據本發明的某些實施例，本發明還提供一種用以校正此種冗餘式ADC的方法。本方法的實施例包括針對一或多個位元bi中的每一者進行下面作業，其中，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和：a)實施上面所述之決定至少一校正數值的方法的一實施例，用以預測以對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值；以及b)將在步驟a)中所產生的該等至少一或多個校正數值 儲存在一記憶體之中。
又，根據本發明的某些實施例，本發明還提供一種用以在此種冗餘式ADC中進行錯誤修正的方法。此方法的實施例包括利用上面所述之校正此種冗餘式ADC的方法的一實施例來校正該ADC。再者，該方法包括在該ADC針對該ADC之類比輸入訊號進行A/D轉換的操作期間，運用該等已儲存的一或多個校正數值來決定該ADC的一經過錯誤修正之輸出訊號。舉例來說，根據某些實施例，為達到產生該經過錯誤修正之輸出訊號的目的，該等尚未被預測的位元權值(上面所討論的該等L個LSB)會被假設為它們的標稱數值已經過設計，舉例來說，其會被表示成一單位權值wunit(其可能和LSB權值w0相同)的倍數。因此，結論係，每一個位元權值的數值皆可以表示成wi=kiwunit，其中，倘若以對應於較小意義之位元的位元權值來表示之wi的預測數值可從該校正中取得的話，比例係數ki便會從該預測數值中推知；或者，該比例係數ki會被視為標稱數值。接著，舉例來說，藉由將該ADC之未經過錯誤修正的輸出訊號的每一個位元乘以個別的ki數值並且接著產生所有該等因而產生之乘積的總和(所有位元)便能夠產生該經過錯誤修正的數位訊號。
根據某些實施例，本發明會提供一種用於此種冗餘式ADC的控制單元。於此等實施例中，該控制單元會被配置成用以控制任何該等上述方法之任何該等實施例中一或多個實施例的執行。根據進一步的實施例，本發明提供一種 包括此種控制單元之如上面所述的冗餘式ADC。
根據某些實施例，數個此種冗餘式ADC可以時間交錯被組合，用以形成一種時間交錯式ADC。依照此種方式的多個ADC之時間交錯的概念係已知的概念，本文中不作進一步說明。
在上面所述的任何實施例中，該冗餘式ADC可能係具有此種冗餘性的任何類型ADC，例如，具有此種冗餘性的SA ADC或是管路式ADC。
上面提及的控制單元可以被施行成一種特定應用硬體單元。或者，該控制單元，或是其一部分，可以利用一或多種可配置或是可程式化的硬體單元來施行，例如，但是並不受限於一或多個可場程式化閘陣列(FPGA)、處理器、或是微控制器。因此，本發明的實施例可被具現在一種能夠施行本文中所述之方法與功能的電腦程式產品之中。所以，根據本發明的實施例，本發明提供一種電腦程式產品，其包括多道指令，該等指令會被排列成用以讓該冗餘式ADC的該可程式化控制單元實施本文中所述之方法的任何該等實施例中的步驟。該電腦程式產品可能包括程式碼，其會被儲存在一電腦可讀取媒體中，該電腦可讀取媒體會被該冗餘式ADC的該可程式化控制單元載入並且執行，用以使其實施本文中所述之方法的任何該等實施例中的步驟。
本文雖然已經參考特定實施例在上面說明過本發明；然而，上面所述之外的其它實施例亦可能落在本發明的範 疇裡面。用以藉由硬體或軟體來實施前述(多種)方法之上面所述以外的不同方法步驟亦可能被提供在本發明的範疇裡面。該等實施例的不同特點與步驟亦可以前面所述以外的其它組合方式被組合。
從前面的詳細說明中，參考下面的隨附圖式，會更明白本發明之實施例的進一步目的、特點、以及優點，其中：圖1所示的係一ADC的概略圖式；圖2所示的係一ADC中的寄生電容；圖3所示的係冗餘性；圖4所示的係用以決定標稱電容器比的計算模型；圖5至8所示的係根據各種實施例的位元-權值預測；圖9至10所示的係在位元-權值預測期間的浮動電容器；以及圖11所示的係一ADC的方塊圖。

Claims (19)

  1. 一種用以決定一冗餘式類比轉數位轉換器(ADC)之至少一校正數值的方法，該ADC包括電容式網路的分接點，其中對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義(significance)小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和，該方法包括：針對對應於比位元bi具有更高意義的位元的分接點：連接每一個分接點至不同的浮動節點；或連接所有的分接點至相同的浮動節點；對代表該位元權值wi的第一電氣數值進行取樣；以及利用意義小於位元bi的該等位元bj(j=0、1、...、i-1)來實施第一類比轉數位(A/D)轉換，用以取得意義小於位元bi(代表該第一電氣數值)的該等位元bj(j=0、1、...、i-1)的第一數位字組；至少以該第一數位字組為基礎來預測以對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值，其中所產生的該位元權值wi的預測數值係該至少一校正數值之一者。
  2. 如申請專利範圍第1項的方法，其進一步包括：對代表對應於意義小於該位元bi的一或多個位元bk的一或多個位元權值wk的總和的第二電氣數值進行取樣；以及 利用意義小於位元bi的該等位元bj(j=0、1、...、i-1)來實施第二A/D轉換，用以取得意義小於位元bi(代表該第二電氣數值)的該等位元bj(j=0、1、...、i-1)的第二數位字組；其中預測以對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值包括以該第一數位字組與該第二數位字組為基礎來預測該位元權值wi的該數值。
  3. 如申請專利範圍第2項的方法，其中實施該第一A/D轉換與該第二A/D轉換包括分別實施具有第一數額的第一位準轉移以及具有第二數額的第二位準轉移，以便確保即使有偏移存在，要被轉換的電氣數值仍會落在對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的轉換範圍之中。
  4. 如申請專利範圍第3項的方法，其中該第一數額等於或者實質上等於該第二數額。
  5. 如申請專利範圍第4項的方法，其中該等第一數額與第二數額約略相當於該位元權值wi的一半。
  6. 如申請專利範圍第3至5項中任一項的方法，其進一步包括以該第一數位字組與該第二數位字組為基礎來預測該ADC的偏移的數值。
  7. 如申請專利範圍第6項的方法，其中該偏移的預測數值係該至少一校正數值之一者。
  8. 一種用以校正一冗餘式ADC的方法，其中對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小 於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和，該方法包括：針對一或多個此等位元bi中的每一者進行下面作業：a)實施如前述申請專利範圍任一項的方法，用以預測以對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)所表示之位元權值wi的數值；以及b)將步驟a)中所產生的該等至少一或多個校正數值儲存在一記憶體之中。
  9. 一種用以在一冗餘式ADC中進行錯誤修正的方法，其中對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和，該方法包括：利用如申請專利範圍第8項的方法來校正該ADC；以及在該ADC的操作期間，針對該ADC之類比輸入訊號進行A/D轉換，運用該等已儲存的一或多個校正數值來決定該ADC的一經過錯誤修正之輸出訊號。
  10. 如申請專利範圍第9項的方法，其中該ADC係一連續近似式(SA)ADC。
  11. 如申請專利範圍第9項的方法，其中該ADC係一管路式ADC。
  12. 一種用於一冗餘式ADC的控制單元，其中對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小 於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和，其中該控制單元會被配置成用以控制如申請專利範圍第1至11項中任一項的方法之執行。
  13. 如申請專利範圍第12項的控制單元，其中該ADC係一SA ADC。
  14. 如申請專利範圍第12項的控制單元，其中該ADC係一管路式ADC。
  15. 一種冗餘式ADC，其中對至少一第i位元bi來說，對應的位元權值wi會小於對應於意義小於位元bi的多個位元bj(j=0、1、...、i-1)的多個位元權值wj(j=0、1、...、i-1)的總和，該冗餘式ADC包括如申請專利範圍第12至14項中任一項的控制單元。
  16. 如申請專利範圍第15項的冗餘式ADC，其中該ADC係一SA ADC。
  17. 如申請專利範圍第15項的冗餘式ADC，其中該ADC係一管路式ADC。
  18. 一種電腦程式產品，其包括電腦程式碼手段，用以在該電腦程式碼手段被該冗餘式ADC的一可程式化控制單元運行時，在該冗餘式ADC中執行如申請專利範圍第1至11項中任一項的方法。
  19. 一種電腦可讀取媒體，於該媒體中儲存著一電腦程式產品，該電腦程式產品包括電腦程式碼手段，用以在該電腦程式碼手段被該冗餘式ADC的一可程式化控制單元運 行時，在該冗餘式ADC中執行如申請專利範圍第1至11項中任一項的方法。
TW101108821A 2011-03-17 2012-03-15 類比轉數位轉換器（ａｄｃ）之校正 TWI545903B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201161453630P 2011-03-17 2011-03-17

Publications (2)

Publication Number Publication Date
TW201246799A TW201246799A (en) 2012-11-16
TWI545903B true TWI545903B (zh) 2016-08-11

Family

ID=45833430

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101108821A TWI545903B (zh) 2011-03-17 2012-03-15 類比轉數位轉換器（ａｄｃ）之校正

Country Status (7)

Country Link
US (1) US8922406B2 (zh)
EP (1) EP2686960B1 (zh)
JP (1) JP6030583B2 (zh)
KR (1) KR101716931B1 (zh)
CN (1) CN103444083B (zh)
TW (1) TWI545903B (zh)
WO (1) WO2012123578A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8485442B2 (en) 2009-07-02 2013-07-16 Biometric Payment Solutions Electronic transaction verification system with biometric authentication
US10256833B2 (en) * 2013-01-23 2019-04-09 Forza Silicon Corporation Dual reset branch analog-to-digital conversion
TWI611662B (zh) 2013-03-08 2018-01-11 安娜卡敦設計公司 可組態的時間交錯類比至數位轉換器
TWI605688B (zh) 2013-03-08 2017-11-11 安娜卡敦設計公司 有效率的時間交錯類比至數位轉換器
TWI605687B (zh) 2013-03-08 2017-11-11 安娜卡敦設計公司 時間交錯類比至數位轉換器之缺陷的估計
US9461664B2 (en) 2013-11-26 2016-10-04 Semiconductor Components Industries, Llc Imaging pixels with improved analog-to-digital circuitry
WO2015108463A1 (en) 2014-01-15 2015-07-23 Anacatum Design Ab Cognitive signal converter
DE102014200624B3 (de) * 2014-01-15 2015-03-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Digital-Analog-Wandler, Analog-Digital-Wandlern und Verfahren zur Kalibrierung eines Digital-Analog-Wandlers
JP6372102B2 (ja) * 2014-03-10 2018-08-15 株式会社ソシオネクスト アナログデジタル変換回路
KR101586407B1 (ko) * 2014-10-13 2016-01-18 광주과학기술원 Sar adc에서 캐패시터의 미스매치를 보정하는 방법
EP3059867B1 (en) * 2015-02-19 2020-07-08 Stichting IMEC Nederland Circuit and method for dac mismatch error detection and correction in an adc
EP3059868B1 (en) * 2015-02-19 2020-06-03 Stichting IMEC Nederland Circuit and method for comparator offset error detection and correction in an adc
JP6650788B2 (ja) * 2016-03-07 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置
US9998137B1 (en) * 2016-09-19 2018-06-12 Marvell International Ltd. Power-efficient successive-approximation analog-to-digital converter using LSB averaging
US9998162B2 (en) * 2016-09-30 2018-06-12 Intel Corporation Scalable stochastic successive approximation register analog-to-digital converter
EP3334049B1 (en) * 2016-12-08 2021-04-21 Stichting IMEC Nederland A method of digital-to-analog converter mismatch calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter
EP3334050A1 (en) * 2016-12-08 2018-06-13 Stichting IMEC Nederland A method of offset calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter
EP3334047B1 (en) * 2016-12-08 2021-04-21 Stichting IMEC Nederland A method of gain calibration in a two-stage pipelined successive approximation register analog-to-digital converter and a two-stage pipelined successive approximation register analog-to-digital converter
TWI665875B (zh) 2018-02-13 2019-07-11 新唐科技股份有限公司 數位背景式校正電路
US10243577B1 (en) * 2018-04-02 2019-03-26 Nxp Usa, Inc. Analog-to-digital converter (ADC) having calibration
CN108988859B (zh) * 2018-08-28 2021-09-07 电子科技大学 基于冗余位的比较器失调电压校准方法
CN109347477B (zh) * 2018-12-13 2022-05-03 江苏芯云电子科技有限公司 一种逐次逼近型模数转换器权重校准方法
US10903843B1 (en) 2020-02-14 2021-01-26 Analog Devices International Unlimited Company SAR ADC with variable sampling capacitor
CN114978177B (zh) * 2022-05-17 2024-06-25 江苏谷泰微电子有限公司 共模电压动态调节的adc电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE112655T1 (de) * 1987-12-14 1994-10-15 Siemens Ag Kalibrierungsverfahren für redundante a/d-und d/a-umsetzer mit gewichtetem netzwerk.
US5644308A (en) * 1995-01-17 1997-07-01 Crystal Semiconductor Corporation Algorithmic analog-to-digital converter having redundancy and digital calibration
JP3960891B2 (ja) * 2002-09-20 2007-08-15 三洋電機株式会社 アナログ−デジタル変換回路
DE10314189B4 (de) * 2003-03-28 2006-05-11 Infineon Technologies Ag Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks
WO2007041378A1 (en) * 2005-09-30 2007-04-12 Cirrus Logic, Inc. Calibration of a redundant number system successive approximation analog-to-digital converter
US7733258B2 (en) 2008-09-30 2010-06-08 Freescale Semiconductor, Inc. Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor

Also Published As

Publication number Publication date
EP2686960B1 (en) 2015-04-29
JP2014512111A (ja) 2014-05-19
WO2012123578A1 (en) 2012-09-20
CN103444083B (zh) 2016-11-09
JP6030583B2 (ja) 2016-11-24
KR101716931B1 (ko) 2017-03-15
CN103444083A (zh) 2013-12-11
TW201246799A (en) 2012-11-16
KR20140031869A (ko) 2014-03-13
US8922406B2 (en) 2014-12-30
EP2686960A1 (en) 2014-01-22
US20140070970A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
TWI545903B (zh) 類比轉數位轉換器（ａｄｃ）之校正
JP6563349B2 (ja) Ａｄｃにおけるｄａｃのミスマッチエラーの検出と補正のための回路及び方法
US10483995B1 (en) Calibration of radix errors using Least-Significant-Bit (LSB) averaging in a Successive-Approximation Register Analog-Digital Converter (SAR-ADC) during a fully self-calibrating routine
US8416107B1 (en) Charge compensation calibration for high resolution data converter
US9071261B2 (en) Accuracy enhancement techniques for ADCs
TWI497918B (zh) 類比數位轉換器及其數位類比轉換器的電容權重估算方法
TWI501562B (zh) 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
US9362938B2 (en) Error measurement and calibration of analog to digital converters
CN104796149B (zh) 高精度逐次逼近型模数转换器及其基于dnl的性能提升方法
JP5795828B2 (ja) スイッチドキャパシタネットワークにおける非線形キックバックの影響の低減
JP6102521B2 (ja) Ｓａｒアナログ・デジタル変換方法およびｓａｒアナログ・デジタル変換回路
JP6469496B2 (ja) 半導体装置及びアナログデジタル変換回路のキャリブレーション方法
US20130141263A1 (en) Calibration method and circuit
JP6489605B2 (ja) Ａ／ｄ変換装置
US8749412B1 (en) Anti-noise successive approximation analog to digital conversion method
TWI462489B (zh) 校正電容不匹配的逐漸逼近類比至數位轉換器及其方法
JP2013070255A (ja) アナログ‐デジタル変換器及びアナログ信号をデジタル信号に変換する方法
JP4999955B2 (ja) アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置
CN112994692B (zh) 基于亚稳态检测Pipelined-SAR ADC的级间增益和电容失配校准方法
WO2019113772A1 (zh) 用于模数转换的方法和模数转换器
Huang et al. Testing and calibration of SAR ADCs by MCT-based bit weight extraction
Lee et al. Capacitor array structure and switching control scheme to reduce capacitor mismatch effects for SAR analog-to-digital converters
TWI665875B (zh) 數位背景式校正電路
KR101637190B1 (ko) 아날로그-디지털 컨버터 교정 방법 및 자가 교정이 가능한 아날로그-디지털 컨버터