JP2016505221A - 3−dメモリアレイ - Google Patents
3−dメモリアレイ Download PDFInfo
- Publication number
- JP2016505221A JP2016505221A JP2015556028A JP2015556028A JP2016505221A JP 2016505221 A JP2016505221 A JP 2016505221A JP 2015556028 A JP2015556028 A JP 2015556028A JP 2015556028 A JP2015556028 A JP 2015556028A JP 2016505221 A JP2016505221 A JP 2016505221A
- Authority
- JP
- Japan
- Prior art keywords
- gate lines
- adjacent
- gate
- strings
- memory array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003989 dielectric material Substances 0.000 claims abstract description 58
- 239000000463 material Substances 0.000 claims abstract description 44
- 238000003860 storage Methods 0.000 claims description 20
- 239000011295 pitch Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011232 storage material Substances 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7889—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1434—Memory
- H01L2924/1435—Random access memory [RAM]
- H01L2924/1443—Non-volatile random-access memory [NVRAM]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
幾つかの実施形態においては、3−Dメモリアレイは、メモリセルの高さ方向に伸びる複数のストリングを含む。選択デバイスのアレイは、ストリングより高さ方向的に上にあり、個々のストリングと個別に結合する。選択デバイスは、チャネル、チャネルに隣接するゲート誘電体、ゲート誘電体に隣接するゲート材料を個別に含む。個々のチャネルは、互いに間隔を空けられる。ゲート材料は、ストリングより高さ方向的に上に、間隔の空いたチャネルの列に沿って走る複数のゲート線を含む。誘電体材料は、真隣のゲート線間に横方向にある。誘電体材料およびゲート線は、互いに対する界面に、縦方向に非線形の端を有する。
Claims (34)
- メモリセルの高さ方向に伸びる複数のストリングと、
個々の前記複数のストリングより高さ方向的に上にあり、個々の前記複数のストリングに個別に結合する複数の選択デバイスのアレイであって、前記複数の選択デバイスは、チャネルと、前記チャネルに隣接するゲート誘電体と、前記ゲート誘電体に隣接するゲート材料とを個別に含み、前記複数の個々のチャネルは、互いに間隔を空けられ、前記ゲート材料は、前記複数のストリングより高さ方向的に上に、間隔の空いた前記複数のチャネルの複数の列に沿って走る複数のゲート線を含む、前記アレイと、
真隣の前記複数のゲート線間に横方向にある誘電体材料であって、 前記誘電体材料および前記複数のゲート線は、互いに対する界面において、複数の縦方向に非線形の端を有する、前記誘電体材料と、
を含む、
ことを特徴とする3−Dメモリアレイ。 - 前記誘電体材料および前記複数のゲート線は、前記界面において縦方向に曲線の複数の端を有する、
ことを特徴とする3−Dメモリアレイ。 - 前記真隣の複数のゲート線間で真隣の前記複数の列における前記複数のチャネルは、互いに対して縦方向に互い違いである、
ことを特徴とする請求項1に記載の3−Dメモリアレイ。 - 真隣の前記複数のゲート線間で真隣の前記複数の列における前記複数のチャネルは、互いに対して縦方向に等距離に互い違いである、
ことを特徴とする請求項3に記載の3−Dメモリアレイ。 - 真隣の前記全ての列の前記複数のチャネルは、互いに対して縦方向に互い違いである、
ことを特徴とする請求項1に記載の3−Dメモリアレイ。 - 真隣の前記複数のゲート線間で真隣の前記複数の列の前記複数のチャネルは、互いに対して縦方向に等距離に互い違いである、
ことを特徴とする請求項3に記載の3−Dメモリアレイ。 - 前記複数の個々のゲート線における間隔の空いた複数のチャネルの複数の列を含む、
ことを特徴とする請求項1に記載の3−Dメモリアレイ。 - 前記複数のメモリセルは、個々の前記ストリング内に直列に結合され、前記複数のストリングは、高さ方向的に内部の層を通って伸びる活性領域柱を個別に含み、前記複数の内部の層は、前記複数の柱に隣接する複数の電荷格納構造と、前記複数の電荷格納構造に隣接する複数のアクセス線とを個別に含み、前記複数の選択デバイスは、複数の選択ゲートドレイン(SGD)を含む、
ことを特徴とする請求項1に記載の3−Dメモリアレイ。 - 前記誘電体材料を横断する前記複数の選択デバイスは、チャネル幅+ゲート誘電体幅の2倍+前記ゲート誘電体と前記誘電体材料との間のゲート材料幅+誘電体材料幅に等しいピッチを有する、
ことを特徴とする請求項1に記載の3−Dメモリアレイ。 - 個々の前記複数のゲート線は、個々の前記ゲート線の材料によって個別に包囲される、間隔の空いた複数のチャネルの複数の列を含み、
真隣の前記複数のゲート線を横断する前記複数の選択デバイスのピッチは、個々の前記複数のゲート線内の前記複数の選択デバイスのピッチよりも小さい、
ことを特徴とする請求項1に記載の3−Dメモリアレイ。 - 個々の前記複数のゲート線は、個々の前記ゲート線の材料によって個別に包囲される、間隔の空いた複数のチャネルの複数の列を含み、
真隣の前記複数のゲート線を横断する前記複数の選択デバイスのピッチは、個々の前記複数のゲート線内の前記複数の選択デバイスのピッチよりも大きい、
ことを特徴とする請求項1に記載の3−Dメモリアレイ。 - メモリセルの高さ方向に伸びる複数のストリングと、
個々の前記複数のストリングより高さ方向的に上にあり、個々の前記複数のストリングと個別に結合する複数の選択デバイスのアレイであって、前記複数の選択デバイスは、誘電体材料によって横方向に分離されたネスト型の縦方向に曲線の複数のゲート線を含む、前記アレイと、
を含む、
ことを特徴とする3−Dメモリアレイ。 - 前記複数の選択デバイスは、個々の前記複数のゲート線中の列に沿って互いから個別に間隔を空けられた複数のチャネルを含み、真隣の前記複数のゲート線間で真隣の前記複数の列の前記複数のチャネルは、互いに対して縦方向に互い違いである、
ことを特徴とする請求項13に記載の3−Dメモリアレイ。 - 前記複数のメモリセルは、個々の前記複数のストリング内に直列に結合され、前記複数のストリングは、高さ方向的に複数の内部の層を通って伸びる活性領域柱を個別に含み、前記複数の内部の層は、前記複数の柱に隣接する複数の電荷格納構造と、前記複数の電荷格納構造に隣接する複数のアクセス線とを個別に含む、
ことを特徴とする請求項13に記載の3−Dメモリアレイ。 - 前記複数の選択デバイスは複数の選択ゲートドレイン(SGD)を含む、
ことを特徴とする請求項15に記載の3−Dメモリアレイ。 - 複数のメモリセルの高さ方向に伸びる複数のストリングと、
個々の前記複数のストリングより高さ方向的に上にあり、個々の前記複数のストリングと個別に結合する複数の選択デバイスのアレイであって、前記複数の選択デバイスは、誘電体材料によって横方向に分離された複数のゲート線を含む、前記アレイと、
を含み、
前記誘電体材料を横断する前記複数の選択デバイスは、選択デバイスチャネル幅+ゲート誘電体幅の2倍+前記ゲート誘電体と前記誘電体材料との間のゲート線材料幅+誘電体材料幅に等しいピッチを有する、
ことを特徴とする3−Dメモリアレイ。 - 個々の前記複数のゲート線は、個々の前記ゲート線の材料によって個別に包囲される間隔の空いた複数の選択デバイスチャネルの複数の列を含み、
真隣の前記複数のゲート線を横断する前記複数の選択デバイスのピッチは、個々の前記複数のゲート線内の前記複数の選択デバイスのピッチよりも小さい、
ことを特徴とする請求項17に記載の3−Dメモリアレイ。 - 真隣の全ての前記複数の列の前記複数のチャネルは、互いに対して縦方向に互い違いである、
ことを特徴とする請求項20に記載の3−Dメモリアレイ。 - 前記複数のメモリセルは、個々の前記複数のストリング内で直列に結合され、前記複数のストリングは、高さ方向的に複数の内部の層を通って伸びる活性領域柱を個別に含み、前記複数の内部の層は、前記複数の柱に隣接する複数の電荷格納構造と、前記複数の電荷格納構造に隣接する複数のアクセス線とを個別に含み、前記複数の選択デバイスは複数の選択ゲートドレイン(SGD)を含む、
ことを特徴とする請求項17に記載の3−Dメモリアレイ。 - 複数のメモリセルの高さ方向に伸びる複数のストリングと、
個々の前記複数のストリングより高さ方向的に上にあり、個々の前記複数のストリングと個別に結合する複数の選択デバイスのアレイであって、前記複数の選択デバイスは、誘電体材料によって横方向に分離された複数のゲート線を含み、前記複数の選択デバイスは、個々の前記複数のゲート線内に間隔の空いた複数のチャネルの列を含み、真隣の前記複数のゲート線に関する前記複数の列における前記複数のチャネルは、互いに対して縦方向に等距離に互い違いである、前記アレイと
を含み、
前記誘電体材料を横断する前記複数の選択デバイスは、
ことを特徴とする3−Dメモリアレイ。 - 個々の前記複数のゲート線は、個々の前記ゲート線の材料によって個別に包囲される間隔の空いた複数のチャネルの複数の列を含み、
真隣の前記複数のゲート線を横断する前記複数の選択デバイスのピッチは、個々の前記複数のゲート線内の前記複数の選択デバイスのピッチよりも小さい、
ことを特徴とする請求項23に記載の3−Dメモリアレイ。 - 前記複数のメモリセルは、個々の前記複数のストリング内で直列に結合され、前記複数のストリングは、高さ方向的に複数の内部の層を通って伸びる活性領域柱を個別に含み、前記複数の内部の層は、前記複数の柱に隣接する複数の電荷格納構造と、前記複数の電荷格納構造に隣接する複数のアクセス線とを個別に含み、前記複数の選択デバイスは、複数の選択ゲートドレイン(SGD)を含む、
ことを特徴とする請求項23に記載の3−Dメモリアレイ。 - 複数のメモリセルの高さ方向に伸びる複数のストリングと、
個々の前記複数のストリングより高さ方向的に上にあり、個々の前記複数のストリングと個別に結合する複数の選択デバイスのアレイであって、前記複数の選択デバイスは、誘電体材料によって横方向に分離された複数のゲート線を含み、個々の前記複数のゲート線は、個々の前記ゲート線の材料によって個別に包囲される間隔の空いた複数の選択デバイスチャネルの複数の列を含む、前記アレイと、
を含み、
真隣の前記複数のゲート線を横断する前記複数の選択デバイスのピッチは、個々の前記複数のゲート線内の前記複数の選択デバイスのピッチよりも小さい、
ことを特徴とする3−Dメモリアレイ。 - 前記複数のメモリセルは、個々の前記複数のストリング内で直列に結合され、前記複数のストリングは、高さ方向的に複数の内部の層を通って伸びる活性領域柱を個別に含み、前記複数の内部の層は、前記複数の柱に隣接する複数の電荷格納構造と、前記複数の電荷格納構造に隣接する複数のアクセス線とを個別に含み、前記複数の選択デバイスは、複数の選択ゲートドレイン(SGD)を含む、
ことを特徴とする請求項26に記載の3−Dメモリアレイ。 - 複数のメモリセルの直列結合された高さ方向に伸びる複数のストリングであって、前記複数のストリングは、複数の高さ方向的に内部の層を通って伸びる活性領域柱を個別に含み、前記複数の内部の層は、前記複数の柱に隣接する複数の電荷格納構造と、前記複数の電荷格納構造に隣接する複数のアクセス線とを個別に含む、前記ストリングと、
個々の前記複数のストリングと個別に結合する複数の選択ゲートドレイン(SGD)のアレイを含む高さ方向的に外部の層であって、前記SGDは、前記複数の活性領域柱の一つより高さ方向的に上にあり前記複数の活性領域柱のうちの一つと結合されたチャネル柱を個別に含み、ゲート誘電体は、前記チャネル柱を包囲し、ゲート材料は、前記ゲート誘電体を包囲し、前記ゲート材料は、前記複数のチャネル柱の複数の列に沿って走る前記外部の層中に複数のSGDゲート線を含み、真隣の前記複数のゲート線間で真隣の複数の列中の前記複数のチャネル柱は、互いに対して縦方向に等距離に互い違いである、前記外部の層と、
真隣の前記複数のゲート線を横方向に分離する前記外部の層中の誘電体材料であって、前記誘電体材料および前記複数のゲート線は、互いに対する界面において縦方向に曲線の複数の端を有する、前記誘電体材料と、
を含む、
ことを特徴とする3−Dメモリアレイ。 - 前記複数の内部の層の高さ方向的に内側の層を含み、前記内側の層は、個々の前記複数のストリング内で個別に結合する複数の選択ゲートソース(SGS)のアレイを含む、
ことを特徴とする請求項28に記載の3−Dメモリアレイ。 - 真隣の全ての前記複数の列の前記複数のチャネル柱は、互いに対して縦方向に互い違いである、
ことを特徴とする請求項28に記載の3−Dメモリアレイ。 - 前記誘電体材料を横断する前記SGDは、チャネル柱幅+ゲート誘電体幅の2倍+前記ゲート誘電体と前記誘電体材料との間のゲート材料幅+誘電体材料幅に等しいピッチを有する、
ことを特徴とする請求項28に記載の3−Dメモリアレイ - 個々の前記複数のゲート線は、個々の前記ゲート線の材料によって個別に包囲される間隔の空いた複数の選択デバイスチャネル柱の複数の列を含み、
真隣の前記複数のゲート線を横断する前記複数のSGDのピッチは、個々の前記複数のゲート線内の前記複数のSGDのピッチよりも小さい、
ことを特徴とする請求項28に記載の3−Dメモリアレイ。 - 前記複数の個々のゲート線は、前記個々のゲート線の材料によって個別に包囲される間隔の空いた複数のチャネルの複数の列を含み、
前記複数の真隣のゲート線を横断する前記複数の選択デバイスのピッチは、個々の前記複数のゲート線の内の前記複数の選択デバイスのピッチよりも大きい、
ことを特徴とする請求項28に記載の3−Dメモリアレイ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/759,627 US9219070B2 (en) | 2013-02-05 | 2013-02-05 | 3-D memory arrays |
US13/759,627 | 2013-02-05 | ||
PCT/US2014/011228 WO2014123660A1 (en) | 2013-02-05 | 2014-01-13 | 3-d memory arrays |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016505221A true JP2016505221A (ja) | 2016-02-18 |
JP6122153B2 JP6122153B2 (ja) | 2017-04-26 |
Family
ID=51258573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015556028A Active JP6122153B2 (ja) | 2013-02-05 | 2014-01-13 | 3−dメモリアレイ |
Country Status (6)
Country | Link |
---|---|
US (1) | US9219070B2 (ja) |
JP (1) | JP6122153B2 (ja) |
KR (2) | KR102079430B1 (ja) |
CN (1) | CN104956485B (ja) |
TW (1) | TWI539603B (ja) |
WO (1) | WO2014123660A1 (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9178077B2 (en) | 2012-11-13 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
US9105737B2 (en) | 2013-01-07 | 2015-08-11 | Micron Technology, Inc. | Semiconductor constructions |
US8853769B2 (en) | 2013-01-10 | 2014-10-07 | Micron Technology, Inc. | Transistors and semiconductor constructions |
US9219070B2 (en) | 2013-02-05 | 2015-12-22 | Micron Technology, Inc. | 3-D memory arrays |
KR20140117212A (ko) * | 2013-03-26 | 2014-10-07 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US9159845B2 (en) | 2013-05-15 | 2015-10-13 | Micron Technology, Inc. | Charge-retaining transistor, array of memory cells, and methods of forming a charge-retaining transistor |
JP2016058494A (ja) | 2014-09-08 | 2016-04-21 | 株式会社東芝 | 半導体記憶装置 |
US20170104000A1 (en) | 2015-10-13 | 2017-04-13 | Joo-Hee PARK | Vertical memory devices |
US9985040B2 (en) | 2016-01-14 | 2018-05-29 | Micron Technology, Inc. | Integrated circuitry and 3D memory |
US10128264B2 (en) | 2016-01-21 | 2018-11-13 | SK Hynix Inc. | Semiconductor device |
KR102630180B1 (ko) * | 2016-02-22 | 2024-01-26 | 삼성전자주식회사 | 수직형 메모리 장치의 레이아웃 검증 방법 |
KR102649369B1 (ko) | 2016-04-11 | 2024-03-21 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
CN107482013B (zh) * | 2017-08-28 | 2018-09-18 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
US10804287B2 (en) | 2017-08-28 | 2020-10-13 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices and fabricating methods thereof |
US10840133B2 (en) | 2018-09-27 | 2020-11-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure with staggered selective growth |
KR102634709B1 (ko) | 2018-10-15 | 2024-02-08 | 에스케이하이닉스 주식회사 | 반도체장치 및 그 제조 방법 |
US11037947B2 (en) * | 2019-04-15 | 2021-06-15 | Macronix International Co., Ltd. | Array of pillars located in a uniform pattern |
KR102618474B1 (ko) | 2019-05-30 | 2023-12-26 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP7325522B2 (ja) | 2019-06-17 | 2023-08-14 | 長江存儲科技有限責任公司 | 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス |
CN110896666B (zh) * | 2019-06-17 | 2021-08-27 | 长江存储科技有限责任公司 | 具有位于缝隙结构中的支撑结构的三维存储器件和用于形成其的方法 |
CN110112134B (zh) * | 2019-06-17 | 2020-05-19 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
KR102668616B1 (ko) | 2019-06-17 | 2024-05-24 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 게이트 라인 슬릿이 없는 3차원 메모리 디바이스 및 그 형성 방법 |
CN110914990A (zh) | 2019-06-17 | 2020-03-24 | 长江存储科技有限责任公司 | 具有在栅极线缝隙中的支撑结构的三维存储器件和用于形成其的方法 |
CN112119497B (zh) * | 2020-08-17 | 2024-01-30 | 长江存储科技有限责任公司 | 在存储块之间具有稳定结构的三维存储器件以及用于形成其的方法 |
US11563024B2 (en) * | 2020-08-25 | 2023-01-24 | Micron Technology, Inc. | Integrated assemblies and methods of forming integrated assemblies |
CN112185968B (zh) * | 2020-09-30 | 2021-09-24 | 长江存储科技有限责任公司 | 一种半导体器件 |
US11476276B2 (en) * | 2020-11-24 | 2022-10-18 | Macronix International Co., Ltd. | Semiconductor device and method for fabricating the same |
US11903196B2 (en) * | 2020-12-18 | 2024-02-13 | Micron Technology, Inc. | Microelectronic devices including tiered stacks including conductive structures isolated by slot structures, and related electronic systems and methods |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479369A (ja) * | 1990-07-23 | 1992-03-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010080755A (ja) * | 2008-09-26 | 2010-04-08 | Elpida Memory Inc | 半導体装置 |
US20100171162A1 (en) * | 2009-01-07 | 2010-07-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device and method of manufacturing the same |
JP2010187000A (ja) * | 2009-02-10 | 2010-08-26 | Samsung Electronics Co Ltd | 垂直nandチャンネルとこれを含む不揮発性メモリー装置、及び垂直nandメモリー装置 |
JP2011035169A (ja) * | 2009-07-31 | 2011-02-17 | Renesas Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2012204437A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Family Cites Families (72)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6353242B1 (en) | 1998-03-30 | 2002-03-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory |
US6057193A (en) | 1998-04-16 | 2000-05-02 | Advanced Micro Devices, Inc. | Elimination of poly cap for easy poly1 contact for NAND product |
US6063666A (en) | 1998-06-16 | 2000-05-16 | Advanced Micro Devices, Inc. | RTCVD oxide and N2 O anneal for top oxide of ONO film |
US6274471B1 (en) | 1999-06-04 | 2001-08-14 | Taiwan Semiconductor Manufacturing Company | Method for making high-aspect-ratio contacts on integrated circuits using a borderless pre-opened hard-mask technique |
US6143604A (en) | 1999-06-04 | 2000-11-07 | Taiwan Semiconductor Manufacturing Company | Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM) |
US6180454B1 (en) | 1999-10-29 | 2001-01-30 | Advanced Micro Devices, Inc. | Method for forming flash memory devices |
US6803318B1 (en) | 2000-09-14 | 2004-10-12 | Cypress Semiconductor Corp. | Method of forming self aligned contacts |
US6596597B2 (en) | 2001-06-12 | 2003-07-22 | International Business Machines Corporation | Method of manufacturing dual gate logic devices |
US6661691B2 (en) | 2002-04-02 | 2003-12-09 | Hewlett-Packard Development Company, L.P. | Interconnection structure and methods |
US7122488B2 (en) | 2004-03-15 | 2006-10-17 | Sharp Laboratories Of America, Inc. | High density plasma process for the formation of silicon dioxide on silicon carbide substrates |
JP4326835B2 (ja) | 2003-05-20 | 2009-09-09 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法 |
US7419895B2 (en) | 2003-10-23 | 2008-09-02 | Micron Technology, Inc. | NAND memory arrays |
TWI250579B (en) | 2003-12-22 | 2006-03-01 | Hynix Semiconductor Inc | Method for fabricating semiconductor device |
US20050200026A1 (en) | 2004-03-10 | 2005-09-15 | Taiwan Semiconductor Manufacturing Co. Ltd. | Contact structure for nanometer characteristic dimensions |
KR100669864B1 (ko) | 2005-06-29 | 2007-01-16 | 삼성전자주식회사 | 불휘발성 메모리 장치의 제조 방법 |
US20070004141A1 (en) | 2005-07-04 | 2007-01-04 | Hynix Semiconductor Inc. | Method of manufacturing flash memory device |
US7112490B1 (en) | 2005-07-25 | 2006-09-26 | Freescale Semiconductor, Inc. | Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench |
US7544596B2 (en) | 2005-08-30 | 2009-06-09 | Micron Technology, Inc. | Atomic layer deposition of GdScO3 films as gate dielectrics |
JP4945165B2 (ja) | 2006-04-28 | 2012-06-06 | 株式会社東芝 | 半導体装置の製造方法 |
JP4768557B2 (ja) | 2006-09-15 | 2011-09-07 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4772656B2 (ja) | 2006-12-21 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体メモリ |
JP4939955B2 (ja) | 2007-01-26 | 2012-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7898850B2 (en) | 2007-10-12 | 2011-03-01 | Micron Technology, Inc. | Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells |
US7898856B2 (en) | 2007-10-25 | 2011-03-01 | Micron Technology, Inc. | Memory cell heights |
KR20090046155A (ko) | 2007-11-05 | 2009-05-11 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조방법 |
EP2225774A4 (en) | 2007-12-27 | 2013-04-24 | Toshiba Kk | SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREFOR |
US7906818B2 (en) | 2008-03-13 | 2011-03-15 | Micron Technology, Inc. | Memory array with a pair of memory-cell strings to a single conductive pillar |
US7829935B2 (en) | 2008-03-26 | 2010-11-09 | Hiroshima University | Semiconductor memory, semiconductor memory system using the memory, and method for manufacturing quantum dot used in semiconductor memory |
KR100994711B1 (ko) | 2008-05-21 | 2010-11-17 | 주식회사 하이닉스반도체 | 전하 트랩형 비휘발성 메모리 장치 제조 방법 |
US7867831B2 (en) | 2008-05-28 | 2011-01-11 | Hynix Semiconductor Inc. | Manufacturing method of flash memory device comprising gate columns penetrating through a cell stack |
KR101539697B1 (ko) | 2008-06-11 | 2015-07-27 | 삼성전자주식회사 | 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법 |
JP2010153481A (ja) | 2008-12-24 | 2010-07-08 | Toshiba Corp | 半導体記憶装置 |
US7968406B2 (en) | 2009-01-09 | 2011-06-28 | Micron Technology, Inc. | Memory cells, methods of forming dielectric materials, and methods of forming memory cells |
US8304755B2 (en) | 2009-02-18 | 2012-11-06 | Macronix International Co., Ltd. | Three-dimensional semiconductor structure |
US8187938B2 (en) | 2009-04-13 | 2012-05-29 | Hynix Semiconductor Inc. | Non-volatile memory device and method for fabricating the same |
KR101105432B1 (ko) | 2009-06-26 | 2012-01-17 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 |
KR101635502B1 (ko) * | 2009-07-22 | 2016-07-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 프로그램 방법 |
JP2011035228A (ja) | 2009-08-04 | 2011-02-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
KR101075494B1 (ko) | 2009-12-18 | 2011-10-21 | 주식회사 하이닉스반도체 | 수직채널형 비휘발성 메모리 소자 및 그 제조 방법 |
KR20110085502A (ko) | 2010-01-20 | 2011-07-27 | 삼성전자주식회사 | 노어형 플래시 메모리 소자의 제조 방법 |
US8772856B2 (en) | 2010-01-25 | 2014-07-08 | Micron Technology, Inc. | Charge storage nodes with conductive nanodots |
JP2011165815A (ja) | 2010-02-08 | 2011-08-25 | Toshiba Corp | 不揮発性半導体記憶装置 |
US8288811B2 (en) | 2010-03-22 | 2012-10-16 | Micron Technology, Inc. | Fortification of charge-storing material in high-K dielectric environments and resulting apparatuses |
KR101110355B1 (ko) | 2010-04-05 | 2012-02-14 | 서울대학교산학협력단 | 차단 게이트 라인을 갖는 3차원 스택 어레이 및 그 제조방법 |
US8437192B2 (en) | 2010-05-21 | 2013-05-07 | Macronix International Co., Ltd. | 3D two bit-per-cell NAND flash memory |
KR20110120654A (ko) | 2010-04-29 | 2011-11-04 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 제조 방법 |
US9111799B2 (en) * | 2010-05-25 | 2015-08-18 | Samsung Electronics Co., Ltd. | Semiconductor device with a pick-up region |
US8592873B2 (en) | 2010-06-24 | 2013-11-26 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of forming the same |
US8198672B2 (en) | 2010-06-30 | 2012-06-12 | SanDisk Technologies, Inc. | Ultrahigh density vertical NAND memory device |
US8349681B2 (en) | 2010-06-30 | 2013-01-08 | Sandisk Technologies Inc. | Ultrahigh density monolithic, three dimensional vertical NAND memory device |
US8237213B2 (en) | 2010-07-15 | 2012-08-07 | Micron Technology, Inc. | Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof |
US8097490B1 (en) | 2010-08-27 | 2012-01-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die |
KR101796630B1 (ko) | 2010-09-17 | 2017-11-10 | 삼성전자주식회사 | 3차원 반도체 장치 |
US20120086072A1 (en) | 2010-10-11 | 2012-04-12 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device and related method of manufacture |
DE102011084603A1 (de) * | 2010-10-25 | 2012-05-16 | Samsung Electronics Co., Ltd. | Dreidimensionales Halbleiterbauelement |
KR101205143B1 (ko) | 2010-11-15 | 2012-11-26 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
KR101805769B1 (ko) * | 2010-11-29 | 2017-12-08 | 삼성전자주식회사 | 3차원 반도체 기억 소자의 제조 방법 |
US8633080B2 (en) | 2011-01-12 | 2014-01-21 | Freescale Semiconductor, Inc. | Methods of making multi-state non-volatile memory cells |
JP2012151187A (ja) | 2011-01-17 | 2012-08-09 | Toshiba Corp | 半導体記憶装置の製造方法 |
JP5606347B2 (ja) | 2011-01-27 | 2014-10-15 | 株式会社東芝 | 半導体装置およびその製造方法 |
KR101842900B1 (ko) * | 2011-02-16 | 2018-03-29 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
KR101175885B1 (ko) | 2011-02-17 | 2012-08-21 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이의 제조 방법 |
KR101206508B1 (ko) | 2011-03-07 | 2012-11-29 | 에스케이하이닉스 주식회사 | 3차원 구조를 갖는 비휘발성 메모리 장치 제조방법 |
KR101198532B1 (ko) | 2011-04-05 | 2012-11-06 | 한양대학교 산학협력단 | 3차원 구조의 비휘발성 메모리 소자 |
KR20130006794A (ko) | 2011-06-23 | 2013-01-18 | 삼성전자주식회사 | 미세 패턴 형성 방법 및 반도체 소자의 제조 방법 |
KR20130037062A (ko) | 2011-10-05 | 2013-04-15 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 소자 및 캐패시터 |
KR20130077450A (ko) | 2011-12-29 | 2013-07-09 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
US8658499B2 (en) | 2012-07-09 | 2014-02-25 | Sandisk Technologies Inc. | Three dimensional NAND device and method of charge trap layer separation and floating gate formation in the NAND device |
US9178077B2 (en) | 2012-11-13 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
US8778762B2 (en) | 2012-12-07 | 2014-07-15 | Micron Technology, Inc. | Methods of forming vertically-stacked structures, and methods of forming vertically-stacked memory cells |
US9219070B2 (en) | 2013-02-05 | 2015-12-22 | Micron Technology, Inc. | 3-D memory arrays |
US8969153B2 (en) | 2013-07-01 | 2015-03-03 | Sandisk Technologies Inc. | NAND string containing self-aligned control gate sidewall cladding |
-
2013
- 2013-02-05 US US13/759,627 patent/US9219070B2/en active Active
-
2014
- 2014-01-13 KR KR1020177007904A patent/KR102079430B1/ko active IP Right Grant
- 2014-01-13 WO PCT/US2014/011228 patent/WO2014123660A1/en active Application Filing
- 2014-01-13 JP JP2015556028A patent/JP6122153B2/ja active Active
- 2014-01-13 KR KR1020157021214A patent/KR20150103740A/ko active Application Filing
- 2014-01-13 CN CN201480006164.3A patent/CN104956485B/zh active Active
- 2014-01-24 TW TW103102794A patent/TWI539603B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0479369A (ja) * | 1990-07-23 | 1992-03-12 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2010080755A (ja) * | 2008-09-26 | 2010-04-08 | Elpida Memory Inc | 半導体装置 |
US20100171162A1 (en) * | 2009-01-07 | 2010-07-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor storage device and method of manufacturing the same |
JP2010161132A (ja) * | 2009-01-07 | 2010-07-22 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2010187000A (ja) * | 2009-02-10 | 2010-08-26 | Samsung Electronics Co Ltd | 垂直nandチャンネルとこれを含む不揮発性メモリー装置、及び垂直nandメモリー装置 |
JP2011035169A (ja) * | 2009-07-31 | 2011-02-17 | Renesas Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
JP2012204437A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI539603B (zh) | 2016-06-21 |
JP6122153B2 (ja) | 2017-04-26 |
KR102079430B1 (ko) | 2020-02-19 |
WO2014123660A1 (en) | 2014-08-14 |
CN104956485B (zh) | 2017-12-22 |
US20140217488A1 (en) | 2014-08-07 |
KR20150103740A (ko) | 2015-09-11 |
KR20170036128A (ko) | 2017-03-31 |
TW201442236A (zh) | 2014-11-01 |
US9219070B2 (en) | 2015-12-22 |
CN104956485A (zh) | 2015-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6122153B2 (ja) | 3−dメモリアレイ | |
CN107706190B (zh) | 存储器单元的高度上延伸的串的阵列及其形成方法 | |
US9997537B2 (en) | Semiconductor devices including gate insulation layers on channel materials and methods of forming the same | |
US9905572B2 (en) | Vertical memory devices with vertical isolation structures and methods of fabricating the same | |
US9431414B2 (en) | Vertical memory devices and methods of manufacturing the same | |
US8890229B2 (en) | Nonvolatile semiconductor memory device | |
US20160190147A1 (en) | Semiconductor memory device and method for manufacturing the same | |
US20140027838A1 (en) | Semiconductor device and method for manufacturing the same | |
US8877587B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US10475809B2 (en) | Semiconductor memory device | |
EP3017474A1 (en) | Semiconductor devices including stair step structures, and related methods | |
CN102468280A (zh) | 三维半导体器件 | |
US10319736B2 (en) | Vertical memory structure with stress-inducing insulating layers | |
US20130234338A1 (en) | Semiconductor device and method for manufacturing the same | |
US11637115B2 (en) | Vertical non-volatile memory device | |
KR20160008404A (ko) | 반도체 장치 | |
US20180323204A1 (en) | Semiconductor memory device | |
US20120217584A1 (en) | Semiconductor memory device | |
US9030020B2 (en) | Semiconductor memory device | |
US9455265B2 (en) | Semiconductor 3D stacked structure and manufacturing method of the same | |
US20070026609A1 (en) | Non-volatile memory and fabricating method thereof | |
CN107431074B (zh) | 半导体存储器 | |
US10026748B2 (en) | Stacked type semiconductor memory device and method for manufacturing same | |
JP2015115505A (ja) | 半導体構造およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150925 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6122153 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |