JP2003068865A - 半導体デバイスの自己診断方法および装置 - Google Patents
半導体デバイスの自己診断方法および装置Info
- Publication number
- JP2003068865A JP2003068865A JP2001261770A JP2001261770A JP2003068865A JP 2003068865 A JP2003068865 A JP 2003068865A JP 2001261770 A JP2001261770 A JP 2001261770A JP 2001261770 A JP2001261770 A JP 2001261770A JP 2003068865 A JP2003068865 A JP 2003068865A
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- bist
- controller
- semiconductor device
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 各機能ブロックの自己診断、例えば、半導体
装置の電源投入時の自動診断ができるようにすることに
より、出荷後の半導体デバイスの動作不良などを容易に
診断できる方法および装置を提供する。 【解決手段】 メモリにあらかじめ記憶された診断プロ
グラムに従って、各機能ブロックに診断条件を送信する
ＢＩＳＴコントローラ２０と、前記診断条件に基づい
て、対応する機能ブロックを診断し、対応する機能ブロ
ックから診断結果を取得し、その診断結果をＢＩＳＴコ
ントローラ２０に送信する前記ＢＩＳＴ回路２０１と、
前記診断結果に基づいて、正常・異常表示を行う主コン
トローラ４０と備え、前記ＢＩＳＴ回路２０１で得られ
た診断結果をＢＩＳＴコントローラ２０を介して主コン
トローラ４０に送信し、主コントローラ４０で正常・異
常の表示を行う。
装置の電源投入時の自動診断ができるようにすることに
より、出荷後の半導体デバイスの動作不良などを容易に
診断できる方法および装置を提供する。 【解決手段】 メモリにあらかじめ記憶された診断プロ
グラムに従って、各機能ブロックに診断条件を送信する
ＢＩＳＴコントローラ２０と、前記診断条件に基づい
て、対応する機能ブロックを診断し、対応する機能ブロ
ックから診断結果を取得し、その診断結果をＢＩＳＴコ
ントローラ２０に送信する前記ＢＩＳＴ回路２０１と、
前記診断結果に基づいて、正常・異常表示を行う主コン
トローラ４０と備え、前記ＢＩＳＴ回路２０１で得られ
た診断結果をＢＩＳＴコントローラ２０を介して主コン
トローラ４０に送信し、主コントローラ４０で正常・異
常の表示を行う。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の機能ブロッ
クを有する半導体集積回路（ＬＳＩ）（以下、半導体デ
バイスと称する）が搭載された基板において、半導体デ
バイスが有する各機能ブロック動作を自己診断する方法
および装置に関するものである。より詳細には、外部の
ヒューマンインタフェース装置からの指示に基づいて、
各機能ブロックに対して通常に行われる数値演算または
画像処理等の処理（通常処理と称する）とは別に、各機
能ブロックのそれぞれに対応して設けられたＢＩＳＴ
（Built In Self Test）回路を用いて半導体デバイスが
有する各機能ブロックの自己診断を行う方法および装置
に関するものである。
クを有する半導体集積回路（ＬＳＩ）（以下、半導体デ
バイスと称する）が搭載された基板において、半導体デ
バイスが有する各機能ブロック動作を自己診断する方法
および装置に関するものである。より詳細には、外部の
ヒューマンインタフェース装置からの指示に基づいて、
各機能ブロックに対して通常に行われる数値演算または
画像処理等の処理（通常処理と称する）とは別に、各機
能ブロックのそれぞれに対応して設けられたＢＩＳＴ
（Built In Self Test）回路を用いて半導体デバイスが
有する各機能ブロックの自己診断を行う方法および装置
に関するものである。
【０００２】
【従来の技術】半導体デバイスの各機能ブロックの動作
を診断する方法としては、特開２０００−２５０９４６
号に開示されたＬＳＩ回路のテスト容易化設計方法が知
られている。図３は特開２０００−２５０９４６号に開
示されたＬＳＩ回路テスト装置を示す図である。
を診断する方法としては、特開２０００−２５０９４６
号に開示されたＬＳＩ回路のテスト容易化設計方法が知
られている。図３は特開２０００−２５０９４６号に開
示されたＬＳＩ回路テスト装置を示す図である。
【０００３】図３において、ＬＳＩ回路テスト装置は、
テストパターン生成器３５２、被テストブロック３５
５、テスト結果解析器３５７、およびこれらを制御して
テスト解析結果３５８を出力するためのＢＩＳＴ制御回
路３５１から構成される。ＢＩＳＴ制御回路３５１は、
テストモード設定用の外部入力信号３５０に基づいて、
被テストブロック３５５を含む半導体集積回路をテスト
モードに設定する。外部入力信号３５０に基づいて、Ｂ
ＩＳＴ制御回路３５１が初期化された後、被テストブロ
ック３５５の自己テストが実行される。
テストパターン生成器３５２、被テストブロック３５
５、テスト結果解析器３５７、およびこれらを制御して
テスト解析結果３５８を出力するためのＢＩＳＴ制御回
路３５１から構成される。ＢＩＳＴ制御回路３５１は、
テストモード設定用の外部入力信号３５０に基づいて、
被テストブロック３５５を含む半導体集積回路をテスト
モードに設定する。外部入力信号３５０に基づいて、Ｂ
ＩＳＴ制御回路３５１が初期化された後、被テストブロ
ック３５５の自己テストが実行される。
【０００４】自己テストの実行中は被テストブロック３
５５への入力３５３はテストパターン生成器３５２によ
り自動的に生成される。また、被テストブロックからの
テスト結果出力３５６は、テスト結果解析器３５７に入
力され、逐一期待値と比較される。最終的に被テストブ
ロック３５５のテスト解析結果３５８が出力され、被テ
ストブロック３５５の良否の判定が行われる。
５５への入力３５３はテストパターン生成器３５２によ
り自動的に生成される。また、被テストブロックからの
テスト結果出力３５６は、テスト結果解析器３５７に入
力され、逐一期待値と比較される。最終的に被テストブ
ロック３５５のテスト解析結果３５８が出力され、被テ
ストブロック３５５の良否の判定が行われる。
【０００５】しかしながら、このような従来のＬＳＩ回
路テスト装置においては、各被テストブロック３５５に
対してＢＩＳＴ制御回路３５１が設けられ、出荷時等に
被テストブロック３５５の動作診断が行われていたが、
出荷された後の被テストブロック３５５の動作を自動的
に診断することはできなかった。
路テスト装置においては、各被テストブロック３５５に
対してＢＩＳＴ制御回路３５１が設けられ、出荷時等に
被テストブロック３５５の動作診断が行われていたが、
出荷された後の被テストブロック３５５の動作を自動的
に診断することはできなかった。
【０００６】
【発明が解決しようとする課題】複数の半導体デバイス
を同一の回路基板に搭載した製品の出荷後の経年変化な
どにより半導体デバイスが劣化したような場合に対し
て、半導体デバイスの機能ブロックの診断を簡便に実施
することができなかった。
を同一の回路基板に搭載した製品の出荷後の経年変化な
どにより半導体デバイスが劣化したような場合に対し
て、半導体デバイスの機能ブロックの診断を簡便に実施
することができなかった。
【０００７】本発明は、上述の課題に鑑みてなされたも
ので、その目的とするところは、半導体デバイスの各機
能ブロックに対応してＢＩＳＴ回路を設けるとともに、
ＢＩＳＴコントローラとメモリを設けることにより、半
導体デバイスの通常動作中に、例えば、半導体装置の電
源投入時に、半導体デバイスの自動診断を行い、それに
よって、経年変化による半導体デバイスの動作不良など
を常時診断できる方法および装置を提供するものであ
る。
ので、その目的とするところは、半導体デバイスの各機
能ブロックに対応してＢＩＳＴ回路を設けるとともに、
ＢＩＳＴコントローラとメモリを設けることにより、半
導体デバイスの通常動作中に、例えば、半導体装置の電
源投入時に、半導体デバイスの自動診断を行い、それに
よって、経年変化による半導体デバイスの動作不良など
を常時診断できる方法および装置を提供するものであ
る。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、基板上に搭載された複数の機能ブロック
を有する半導体デバイスの自己診断方法において、メモ
リにあらかじめ記憶された診断プログラムに従って、Ｂ
ＩＳＴコントローラが各機能ブロックに診断条件を送信
するステップと、前記診断条件に基づいて、前記ＢＩＳ
Ｔ回路が対応する機能ブロックを診断するステップと、
前記ＢＩＳＴ回路が対応する機能ブロックから診断結果
を取得し、その診断結果をＢＩＳＴコントローラに送信
するステップと、前記ＢＩＳＴコントローラが診断結果
を通常処理を制御する主コントローラに送信するステッ
プと、前記診断結果に基づいて、主コントローラが正常
・異常表示を行うステップと備えたことを特徴とする。
め、本発明は、基板上に搭載された複数の機能ブロック
を有する半導体デバイスの自己診断方法において、メモ
リにあらかじめ記憶された診断プログラムに従って、Ｂ
ＩＳＴコントローラが各機能ブロックに診断条件を送信
するステップと、前記診断条件に基づいて、前記ＢＩＳ
Ｔ回路が対応する機能ブロックを診断するステップと、
前記ＢＩＳＴ回路が対応する機能ブロックから診断結果
を取得し、その診断結果をＢＩＳＴコントローラに送信
するステップと、前記ＢＩＳＴコントローラが診断結果
を通常処理を制御する主コントローラに送信するステッ
プと、前記診断結果に基づいて、主コントローラが正常
・異常表示を行うステップと備えたことを特徴とする。
【０００９】また、本発明は、半導体デバイスの自己診
断方法において、前記メモリには、さらに、診断期待値
をあらかじめ記憶し、前記ＢＩＳＴコントローラは、前
記診断条件と共に、前記メモリから読み出した診断期待
値をＢＩＳＴ回路に送信するステップを備えたことを特
徴とする。
断方法において、前記メモリには、さらに、診断期待値
をあらかじめ記憶し、前記ＢＩＳＴコントローラは、前
記診断条件と共に、前記メモリから読み出した診断期待
値をＢＩＳＴ回路に送信するステップを備えたことを特
徴とする。
【００１０】また、本発明は、半導体デバイスの自己診
断方法において、前記ＢＩＳＴ回路が前記診断結果を前
記診断期待値と比較し、診断結果が診断期待値と不一致
であるときに、前記ＢＩＳＴ回路がＢＩＳＴコントロー
ラに異常信号を送信するステップと、前記異常信号を受
信すると、前記ＢＩＳＴコントローラが、その異常信号
を前記主コントローラに送信するステップと、前記異常
信号を受信すると、前記主コントローラが異常を表示し
または異常を警告するステップとを備えたことを特徴と
する。
断方法において、前記ＢＩＳＴ回路が前記診断結果を前
記診断期待値と比較し、診断結果が診断期待値と不一致
であるときに、前記ＢＩＳＴ回路がＢＩＳＴコントロー
ラに異常信号を送信するステップと、前記異常信号を受
信すると、前記ＢＩＳＴコントローラが、その異常信号
を前記主コントローラに送信するステップと、前記異常
信号を受信すると、前記主コントローラが異常を表示し
または異常を警告するステップとを備えたことを特徴と
する。
【００１１】また、本発明は、半導体デバイスの自己診
断方法において、前記ＢＩＳＴコントローラは、前記半
導体装置の電源投入時に前記各機能ブロックの診断処理
を行うことを特徴とする。
断方法において、前記ＢＩＳＴコントローラは、前記半
導体装置の電源投入時に前記各機能ブロックの診断処理
を行うことを特徴とする。
【００１２】さらに、本発明は、基板上に搭載された複
数の機能ブロックを有する半導体デバイスの自己診断装
置において、メモリにあらかじめ記憶された診断プログ
ラムに従って、各機能ブロックに診断条件を送信するＢ
ＩＳＴコントローラと、前記診断条件に基づいて、対応
する機能ブロックを診断し、対応する機能ブロックから
診断結果を取得し、その診断結果を前記ＢＩＳＴコント
ローラに送信するＢＩＳＴ回路と、前記診断結果に基づ
いて、正常・異常表示を行う主コントローラと備え、前
記ＢＩＳＴ回路で得られた診断結果を前記ＢＩＳＴコン
トローラを介して前記主コントローラに送信し、前記主
コントローラで正常・異常表示を行うことを特徴とす
る。
数の機能ブロックを有する半導体デバイスの自己診断装
置において、メモリにあらかじめ記憶された診断プログ
ラムに従って、各機能ブロックに診断条件を送信するＢ
ＩＳＴコントローラと、前記診断条件に基づいて、対応
する機能ブロックを診断し、対応する機能ブロックから
診断結果を取得し、その診断結果を前記ＢＩＳＴコント
ローラに送信するＢＩＳＴ回路と、前記診断結果に基づ
いて、正常・異常表示を行う主コントローラと備え、前
記ＢＩＳＴ回路で得られた診断結果を前記ＢＩＳＴコン
トローラを介して前記主コントローラに送信し、前記主
コントローラで正常・異常表示を行うことを特徴とす
る。
【００１３】また、本発明は、半導体デバイスの自己診
断装置において、前記メモリに、さらに、診断期待値を
あらかじめ記憶し、前記ＢＩＳＴコントローラは、前記
診断条件と共に、前記メモリから読み出した診断期待値
をＢＩＳＴ回路に送信する手段を備えたことを特徴とす
る。
断装置において、前記メモリに、さらに、診断期待値を
あらかじめ記憶し、前記ＢＩＳＴコントローラは、前記
診断条件と共に、前記メモリから読み出した診断期待値
をＢＩＳＴ回路に送信する手段を備えたことを特徴とす
る。
【００１４】また、本発明は、半導体デバイスの自己診
断装置において、さらに、前記ＢＩＳＴ回路は、前記診
断結果を前記診断期待値と比較する比較手段と、診断結
果が診断期待値と不一致であるときに、ＢＩＳＴコント
ローラに異常信号を送信する手段とを備え、前記ＢＩＳ
Ｔコントローラは、前記ＢＩＳＴ回路から前記異常信号
を受信すると、その異常信号を前記主コントローラに送
信する手段を備え、前記主コントローラは、前記ＢＩＳ
Ｔコントローラから前記異常信号を受信すると、異常を
表示しまたは異常を警告する手段とを備えたことを特徴
とする。
断装置において、さらに、前記ＢＩＳＴ回路は、前記診
断結果を前記診断期待値と比較する比較手段と、診断結
果が診断期待値と不一致であるときに、ＢＩＳＴコント
ローラに異常信号を送信する手段とを備え、前記ＢＩＳ
Ｔコントローラは、前記ＢＩＳＴ回路から前記異常信号
を受信すると、その異常信号を前記主コントローラに送
信する手段を備え、前記主コントローラは、前記ＢＩＳ
Ｔコントローラから前記異常信号を受信すると、異常を
表示しまたは異常を警告する手段とを備えたことを特徴
とする。
【００１５】また、本発明は、半導体デバイスの自己診
断装置において、前記ＢＩＳＴコントローラは、前記半
導体装置の電源投入時に、前記各機能ブロックの診断処
理を行うことを特徴とする。
断装置において、前記ＢＩＳＴコントローラは、前記半
導体装置の電源投入時に、前記各機能ブロックの診断処
理を行うことを特徴とする。
【００１６】
【発明の実施の形態】図１は、本発明の一実施の形態の
半導体デバイスの自己診断を行う装置の装置構成を示す
図である。図１において、本発明の半導体デバイスの自
己診断装置は、複数の機能ブロックおよび複数のＢＩＳ
Ｔ回路を有する半導体デバイス１０、複数の機能ブロッ
クおよび複数のＢＩＳＴ回路を有する半導体デバイス１
１、半導体デバイス１０および半導体デバイス１１を制
御するための主コントローラ４０、ＢＩＳＴ回路を制御
するためのＢＩＳＴコントローラ２０、ＢＩＳＴコント
ローラ２０を制御するためのプログラムを格納するメモ
リおよび一次メモリを有するメモリ３０から構成され
る。
半導体デバイスの自己診断を行う装置の装置構成を示す
図である。図１において、本発明の半導体デバイスの自
己診断装置は、複数の機能ブロックおよび複数のＢＩＳ
Ｔ回路を有する半導体デバイス１０、複数の機能ブロッ
クおよび複数のＢＩＳＴ回路を有する半導体デバイス１
１、半導体デバイス１０および半導体デバイス１１を制
御するための主コントローラ４０、ＢＩＳＴ回路を制御
するためのＢＩＳＴコントローラ２０、ＢＩＳＴコント
ローラ２０を制御するためのプログラムを格納するメモ
リおよび一次メモリを有するメモリ３０から構成され
る。
【００１７】ここで、半導体デバイス１０および半導体
デバイス１１は、それぞれ診断対象の半導体デバイスで
ある。半導体デバイス１０は、機能ブロック（＃１）１
０１および機能ブロック（＃２）１０２を有するととも
に機能ブロック（＃１）１０１に対して自己診断を実施
するＢＩＳＴ回路（＃１）２０１および機能ブロック
（＃２）１０２に対して自己診断を実施するＢＩＳＴ回
路（＃２）２０２を有している。なお、ＢＩＳＴ回路２
０１および２０２は、半導体デバイス１０中に内蔵さ
れ、それぞれ機能ブロック１０１および１０２の近傍に
設けられる。
デバイス１１は、それぞれ診断対象の半導体デバイスで
ある。半導体デバイス１０は、機能ブロック（＃１）１
０１および機能ブロック（＃２）１０２を有するととも
に機能ブロック（＃１）１０１に対して自己診断を実施
するＢＩＳＴ回路（＃１）２０１および機能ブロック
（＃２）１０２に対して自己診断を実施するＢＩＳＴ回
路（＃２）２０２を有している。なお、ＢＩＳＴ回路２
０１および２０２は、半導体デバイス１０中に内蔵さ
れ、それぞれ機能ブロック１０１および１０２の近傍に
設けられる。
【００１８】また、同様に、半導体デバイス１１は、機
能ブロック（＃ｉ）１１１および機能ブロック（＃Ｎ）
１１２を有するとともに、機能ブロック（＃ｉ）１１１
の自己診断を行うＢＩＳＴ回路（＃ｉ）２１１および機
能ブロック（＃Ｎ）１１２の自己診断を行うＢＩＳＴ回
路（＃Ｎ）２１２を有している。同様に、ＢＩＳＴ回路
２１１および２１２は、それぞれ機能ブロック１１１お
よび１１２の近傍に設けられている。
能ブロック（＃ｉ）１１１および機能ブロック（＃Ｎ）
１１２を有するとともに、機能ブロック（＃ｉ）１１１
の自己診断を行うＢＩＳＴ回路（＃ｉ）２１１および機
能ブロック（＃Ｎ）１１２の自己診断を行うＢＩＳＴ回
路（＃Ｎ）２１２を有している。同様に、ＢＩＳＴ回路
２１１および２１２は、それぞれ機能ブロック１１１お
よび１１２の近傍に設けられている。
【００１９】ＢＩＳＴコントローラ２０は、信号線３０
１，３０２，３１１および３１２によって、それぞれＢ
ＩＳＴ回路２０１，２０２，２１１および２１２と接続
され、各機能ブロックに対応した診断条件をＢＩＳＴ回
路に送信する。各ＢＩＳＴ回路は、ＢＩＳＴコントロー
ラ２０から受信した診断条件を、診断すべき機能ブロッ
クに送信する。さらに、ＢＩＳＴコントローラ２０は、
機能ブロックから診断結果を受信すると、ＢＩＳＴコン
トローラ２０にその診断結果を送信する。ＢＩＳＴコン
トローラ２０は各ＢＩＳＴ回路から受信した診断結果と
メモリ３０から受信した診断期待値とを照合する。メモ
リ３０は、信号線２１によりＢＩＳＴコントローラ２０
と接続され、前記各ＢＩＳＴ回路が各機能ブロックを診
断するための診断条件、各機能ブロックに対する診断期
待値および各機能ブロックの診断結果を各機能ブロック
対応に記憶する。
１，３０２，３１１および３１２によって、それぞれＢ
ＩＳＴ回路２０１，２０２，２１１および２１２と接続
され、各機能ブロックに対応した診断条件をＢＩＳＴ回
路に送信する。各ＢＩＳＴ回路は、ＢＩＳＴコントロー
ラ２０から受信した診断条件を、診断すべき機能ブロッ
クに送信する。さらに、ＢＩＳＴコントローラ２０は、
機能ブロックから診断結果を受信すると、ＢＩＳＴコン
トローラ２０にその診断結果を送信する。ＢＩＳＴコン
トローラ２０は各ＢＩＳＴ回路から受信した診断結果と
メモリ３０から受信した診断期待値とを照合する。メモ
リ３０は、信号線２１によりＢＩＳＴコントローラ２０
と接続され、前記各ＢＩＳＴ回路が各機能ブロックを診
断するための診断条件、各機能ブロックに対する診断期
待値および各機能ブロックの診断結果を各機能ブロック
対応に記憶する。
【００２０】主コントローラ４０は、信号線５０を介し
て図示されていない外部装置、例えば、試験用テスタま
たはキーボードのようなヒューマンインタフェース装置
と接続され、一方、信号線２２を介してＢＩＳＴコント
ローラ２０と接続され、入出力信号線４１、４２、４３
および４４を介して対応の機能ブロックの入出力端子と
接続される。主コントローラ４０は、外部のヒューマン
インタフェース装置からの指示に基づいて、各機能ブロ
ックを用いて、通常の数値演算または画像処理等の処理
を行う。一方、主コントローラ４０は外部のテスタから
受信した診断パターンに基づいて各機能ブロックの診断
を行うこともできる。また、主コントローラ４０は、Ｂ
ＩＳＴコントローラ２０で得られた各半導体デバイスの
機能ブロックの自己診断結果を外部テスタなどに送信す
ることができる。
て図示されていない外部装置、例えば、試験用テスタま
たはキーボードのようなヒューマンインタフェース装置
と接続され、一方、信号線２２を介してＢＩＳＴコント
ローラ２０と接続され、入出力信号線４１、４２、４３
および４４を介して対応の機能ブロックの入出力端子と
接続される。主コントローラ４０は、外部のヒューマン
インタフェース装置からの指示に基づいて、各機能ブロ
ックを用いて、通常の数値演算または画像処理等の処理
を行う。一方、主コントローラ４０は外部のテスタから
受信した診断パターンに基づいて各機能ブロックの診断
を行うこともできる。また、主コントローラ４０は、Ｂ
ＩＳＴコントローラ２０で得られた各半導体デバイスの
機能ブロックの自己診断結果を外部テスタなどに送信す
ることができる。
【００２１】図２は、本発明の一実施の形態の機能ブロ
ックの診断処理を示すフローチャートの一例を示す図で
ある。ここでは、出荷後の半導体装置の障害を、半導体
装置の電源投入時に自動的に診断する例について説明す
る。図２において、ステップＳ１は、電源投入を検出
し、ＢＩＳＴ回路による診断を開始するための契機とな
る処理である。ステップＳ１で電源投入が検出されると
（ステップＳ１でＹｅｓの場合）、ＢＩＳＴコントロー
ラ２０が起動される（ステップＳ２）。ＢＩＳＴコント
ローラ２０は、診断対象のＮ個の機能ブロックの内で第
１番目の機能ブロックから順次、診断処理を開始するた
めに、機能ブロック番号ｉを１に設定する（ステップＳ
３）。
ックの診断処理を示すフローチャートの一例を示す図で
ある。ここでは、出荷後の半導体装置の障害を、半導体
装置の電源投入時に自動的に診断する例について説明す
る。図２において、ステップＳ１は、電源投入を検出
し、ＢＩＳＴ回路による診断を開始するための契機とな
る処理である。ステップＳ１で電源投入が検出されると
（ステップＳ１でＹｅｓの場合）、ＢＩＳＴコントロー
ラ２０が起動される（ステップＳ２）。ＢＩＳＴコント
ローラ２０は、診断対象のＮ個の機能ブロックの内で第
１番目の機能ブロックから順次、診断処理を開始するた
めに、機能ブロック番号ｉを１に設定する（ステップＳ
３）。
【００２２】ステップＳ４で、ＢＩＳＴコントローラ２
０は、ステップＳ３において設定した診断対象の機能ブ
ロック（＃ｉ）に対する診断条件をメモリ３０から読み
出し、前記ＢＩＳＴ回路（＃ｉ）に送信する。
０は、ステップＳ３において設定した診断対象の機能ブ
ロック（＃ｉ）に対する診断条件をメモリ３０から読み
出し、前記ＢＩＳＴ回路（＃ｉ）に送信する。
【００２３】ＢＩＳＴ回路（＃ｉ）は、前記機能ブロッ
クの診断条件を受信すると、その診断条件に基づき、機
能ブロック（＃ｉ）を診断する（ステップＳ５）。ＢＩ
ＳＴ回路（＃ｉ）は、前記機能ブロック（＃ｉ）の診断
が終了すると、ＢＩＳＴコントローラ２０から受信した
前記機能ブロックの診断期待値と前記機能ブロックから
得られた診断結果を比較する（ステップＳ６）。
クの診断条件を受信すると、その診断条件に基づき、機
能ブロック（＃ｉ）を診断する（ステップＳ５）。ＢＩ
ＳＴ回路（＃ｉ）は、前記機能ブロック（＃ｉ）の診断
が終了すると、ＢＩＳＴコントローラ２０から受信した
前記機能ブロックの診断期待値と前記機能ブロックから
得られた診断結果を比較する（ステップＳ６）。
【００２４】ステップＳ７において、前記ＢＩＳＴ回路
（＃ｉ）は、前記解析結果から診断期待値と機能ブロッ
クから得られた診断結果とが一致するか否かを判断す
る。その結果、両データが一致する場合には（ステップ
Ｓ７でＹｅｓの場合）、ＢＩＳＴ回路（＃ｉ）は、その
機能ブロックが正常であると判断してステップＳ８の処
理に移る。ステップＳ８においては、ＢＩＳＴ回路（＃
ｉ）は、機能ブロック（＃ｉ）の診断結果をＢＩＳＴコ
ントローラ２０に送信する。その結果を受信すると、Ｂ
ＩＳＴコントローラ２０は、ステップＳ１１で、メモリ
３０に前記結果の書き込み要求信号を送信し、メモリ３
０はその診断結果を機能ブロック対応に記憶する。
（＃ｉ）は、前記解析結果から診断期待値と機能ブロッ
クから得られた診断結果とが一致するか否かを判断す
る。その結果、両データが一致する場合には（ステップ
Ｓ７でＹｅｓの場合）、ＢＩＳＴ回路（＃ｉ）は、その
機能ブロックが正常であると判断してステップＳ８の処
理に移る。ステップＳ８においては、ＢＩＳＴ回路（＃
ｉ）は、機能ブロック（＃ｉ）の診断結果をＢＩＳＴコ
ントローラ２０に送信する。その結果を受信すると、Ｂ
ＩＳＴコントローラ２０は、ステップＳ１１で、メモリ
３０に前記結果の書き込み要求信号を送信し、メモリ３
０はその診断結果を機能ブロック対応に記憶する。
【００２５】一方、両データが不一致の場合には（ステ
ップＳ７でＮｏの場合）、その機能ブロックは診断結果
が異常と判断して、ステップＳ９で、前記ＢＩＳＴ回路
（＃ｉ）は、ＢＩＳＴコントローラ２０に異常情報を送
信する。その情報を受信すると、ＢＩＳＴコントローラ
２０は、当該機能ブロックの異常表示要求信号を、主コ
ントローラ４０に送信する（ステップＳ１０）。
ップＳ７でＮｏの場合）、その機能ブロックは診断結果
が異常と判断して、ステップＳ９で、前記ＢＩＳＴ回路
（＃ｉ）は、ＢＩＳＴコントローラ２０に異常情報を送
信する。その情報を受信すると、ＢＩＳＴコントローラ
２０は、当該機能ブロックの異常表示要求信号を、主コ
ントローラ４０に送信する（ステップＳ１０）。
【００２６】ステップＳ１２で、ＢＩＳＴコントローラ
２０が診断対象となっている機能ブロックの全数（Ｎ
個）の診断が完了したか否かを判断し、未完了の場合に
は、ステップＳ１３に移り、次の機能ブロック番号（ｉ
＋１）を設定して、ステップＳ４の処理に移る。ステッ
プＳ１２において、診断対象の機能ブロック全数の診断
が完了した場合には（ステップＳ１２でＹｅｓの場
合）、ＢＩＳＴコントローラ２０は、診断結果を主コン
トローラ４０に送信する（ステップＳ１４）。ステップ
Ｓ１４で、主コントローラ４０は、信号線５０を介して
外部のディスプレイ等に正常・異常の表示を行い、また
は異常の場合には警報等を発する（ステップＳ１５）。
２０が診断対象となっている機能ブロックの全数（Ｎ
個）の診断が完了したか否かを判断し、未完了の場合に
は、ステップＳ１３に移り、次の機能ブロック番号（ｉ
＋１）を設定して、ステップＳ４の処理に移る。ステッ
プＳ１２において、診断対象の機能ブロック全数の診断
が完了した場合には（ステップＳ１２でＹｅｓの場
合）、ＢＩＳＴコントローラ２０は、診断結果を主コン
トローラ４０に送信する（ステップＳ１４）。ステップ
Ｓ１４で、主コントローラ４０は、信号線５０を介して
外部のディスプレイ等に正常・異常の表示を行い、また
は異常の場合には警報等を発する（ステップＳ１５）。
【００２７】以上述べた実施の形態は本発明を説明する
ための一例であり、本発明は、前記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。前記の実施の形態では、診断は電源投入時
に行う場合について説明したが、これに限ることはな
く、半導体装置の運転時に、任意の間隔で、または電源
切断時に診断処理を行ってもよい。
ための一例であり、本発明は、前記の実施の形態に限定
されるものではなく、発明の要旨の範囲で種々の変形が
可能である。前記の実施の形態では、診断は電源投入時
に行う場合について説明したが、これに限ることはな
く、半導体装置の運転時に、任意の間隔で、または電源
切断時に診断処理を行ってもよい。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
機能ブロック対応にＢＩＳＴ回路を設けた半導体デバイ
スに、ＢＩＳＴコントローラ、診断のための診断プログ
ラムおよび診断結果等を記憶するメモリを設け、ＢＩＳ
Ｔコントローラは、主コントローラが動作する前または
動作中に、機能ブロックを診断するようにしたので、半
導体デバイスの出荷後において、半導体デバイスの診断
を容易に行うことができる。特に、半導体装置の電源投
入時に各機能ブロックの診断処理を行うようにすれば、
半導体デバイスの動作前に半導体デバイスの障害を検出
できるので半導体デバイスの動作中に生じるデータの損
失等を防止できる効果がある。
機能ブロック対応にＢＩＳＴ回路を設けた半導体デバイ
スに、ＢＩＳＴコントローラ、診断のための診断プログ
ラムおよび診断結果等を記憶するメモリを設け、ＢＩＳ
Ｔコントローラは、主コントローラが動作する前または
動作中に、機能ブロックを診断するようにしたので、半
導体デバイスの出荷後において、半導体デバイスの診断
を容易に行うことができる。特に、半導体装置の電源投
入時に各機能ブロックの診断処理を行うようにすれば、
半導体デバイスの動作前に半導体デバイスの障害を検出
できるので半導体デバイスの動作中に生じるデータの損
失等を防止できる効果がある。
【００２９】また、ＢＩＳＴ回路は、機能ブロックの診
断結果とその診断期待値とが不一致のとき、ＢＩＳＴコ
ントローラを介して主コントローラに異常信号を送信
し、その信号を受信した主コントローラは、ヒューマン
インタフェースを介して外部表示装置等に機能ブロック
の異常表示ができるので、半導体装置の動作時における
機能ブロックの異常をあらかじめ知ることができる。
断結果とその診断期待値とが不一致のとき、ＢＩＳＴコ
ントローラを介して主コントローラに異常信号を送信
し、その信号を受信した主コントローラは、ヒューマン
インタフェースを介して外部表示装置等に機能ブロック
の異常表示ができるので、半導体装置の動作時における
機能ブロックの異常をあらかじめ知ることができる。
【図１】 本発明の一実施の形態の半導体デバイスの自
己診断装置の装置構成を示す図である。
己診断装置の装置構成を示す図である。
【図２】 本発明の一実施の形態の機能ブロックの診断
処理を示すフローチャートである。
処理を示すフローチャートである。
【図３】 従来のＬＳＩ回路テスト装置を示す図であ
る。
る。
１０、１１…半導体デバイス
１０１，１０２，１１１，１１２…機能ブロック
２０１，２０２，２１１，２１２…ＢＩＳＴ回路
２０…ＢＩＳＴコントローラ
３０…メモリ
４０…主コントローラ
Claims (8)
- 【請求項１】 基板上に搭載された複数の機能ブロック
を有する半導体デバイスの自己診断方法において、 メモリにあらかじめ記憶された診断プログラムに従っ
て、ＢＩＳＴ回路を制御するＢＩＳＴコントローラが各
機能ブロックに診断条件を送信するステップと、 前記診断条件に基づいて、前記ＢＩＳＴ回路が対応する
機能ブロックを診断するステップと、 前記ＢＩＳＴ回路が対応する機能ブロックから診断結果
を取得し、その診断結果をＢＩＳＴコントローラに送信
するステップと、 前記ＢＩＳＴコントローラが診断結果を通常処理を制御
する主コントローラに送信するステップと、 前記診断結果に基づいて、前記主コントローラが正常・
異常表示を行うステップと備えたことを特徴とする半導
体デバイスの自己診断方法。 - 【請求項２】 前記メモリには、さらに、診断期待値を
あらかじめ記憶し、前記ＢＩＳＴコントローラは、前記
診断条件と共に、前記メモリから読み出した診断期待値
をＢＩＳＴ回路に送信するステップを備えたことを特徴
とする請求項１記載の半導体デバイスの自己診断方法。 - 【請求項３】 前記ＢＩＳＴ回路が前記診断結果を前記
診断期待値と比較し、診断結果が診断期待値と不一致で
あるときに、前記ＢＩＳＴ回路が前記ＢＩＳＴコントロ
ーラに異常信号を送信するステップと、 前記異常信号を受信すると、前記ＢＩＳＴコントローラ
が、その異常信号を前記主コントローラに送信するステ
ップと、 前記異常信号を受信すると、前記主コントローラが異常
を表示しまたは異常を警告するステップとを備えたこと
を特徴とする請求項２記載の半導体デバイスの自己診断
方法。 - 【請求項４】 前記ＢＩＳＴコントローラは、前記装置
の電源投入時に前記各機能ブロックの診断処理を行うこ
とを特徴とする請求項１記載の半導体デバイスの自己診
断方法。 - 【請求項５】 基板上に搭載された複数の機能ブロック
を有する半導体デバイスの自己診断装置において、 メモリにあらかじめ記憶された診断プログラムに従っ
て、各機能ブロックに診断条件を送信するＢＩＳＴコン
トローラと、 前記診断条件に基づいて、対応する機能ブロックを診断
し、対応する機能ブロックから診断結果を取得し、その
診断結果を前記ＢＩＳＴコントローラに送信するＢＩＳ
Ｔ回路と、 前記診断結果に基づいて、正常・異常表示を行う主コン
トローラと備え、 前記ＢＩＳＴ回路で得られた診断結果を前記ＢＩＳＴコ
ントローラを介して前記主コントローラに送信し、前記
主コントローラで正常・異常表示を行うことを特徴とす
る半導体デバイスの自己診断装置。 - 【請求項６】 前記メモリに、さらに、診断期待値をあ
らかじめ記憶し、前記ＢＩＳＴコントローラは、前記診
断条件と共に、前記メモリから読み出した診断期待値を
前記ＢＩＳＴ回路に送信する手段を備えたことを特徴と
する請求項５記載の半導体デバイスの自己診断装置。 - 【請求項７】 さらに、 前記ＢＩＳＴ回路は、前記診断結果を前記診断期待値と
比較する比較手段と、診断結果が診断期待値と不一致で
あるときに、前記ＢＩＳＴコントローラに異常信号を送
信する手段とを備え、 前記ＢＩＳＴコントローラは、前記ＢＩＳＴ回路から前
記異常信号を受信すると、その異常信号を前記主コント
ローラに送信する手段を備え、 前記主コントローラは、前記ＢＩＳＴコントローラから
前記異常信号を受信すると、異常を表示しまたは異常を
警告する手段とを備えたことを特徴とする請求項６記載
の半導体デバイスの自己診断装置。 - 【請求項８】 前記ＢＩＳＴコントローラは、前記装置
の電源投入時に、前記各機能ブロックの診断処理を行う
ことを特徴とする請求項５記載の半導体デバイスの自己
診断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261770A JP2003068865A (ja) | 2001-08-30 | 2001-08-30 | 半導体デバイスの自己診断方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001261770A JP2003068865A (ja) | 2001-08-30 | 2001-08-30 | 半導体デバイスの自己診断方法および装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003068865A true JP2003068865A (ja) | 2003-03-07 |
Family
ID=19088763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001261770A Pending JP2003068865A (ja) | 2001-08-30 | 2001-08-30 | 半導体デバイスの自己診断方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003068865A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7146540B2 (en) | 2004-04-09 | 2006-12-05 | Hitachi, Ltd. | Disc array device and diagnostic control method thereof |
| JP2007052015A (ja) * | 2005-08-09 | 2007-03-01 | Toshiba Corp | 共通して制御されるｌｂｉｓｔサテライトを使用して、ｌｂｉｓｔ検査するためのシステム及び方法 |
| JP2008532173A (ja) * | 2005-04-08 | 2008-08-14 | エルジー エレクトロニクス インコーポレイティド | 装置管理スケジューリングのためのシステム及び方法 |
| US7559000B2 (en) | 2006-02-27 | 2009-07-07 | Hitachi, Ltd. | Integrated circuit device, diagnosis method and diagnosis circuit for the same |
| WO2011115038A1 (ja) | 2010-03-15 | 2011-09-22 | 国立大学法人 九州工業大学 | 半導体装置、検知方法及びプログラム |
| EP2381266A1 (en) | 2010-04-23 | 2011-10-26 | Renesas Electronics Corporation | Self-diagnosis system and test circuit determination method |
| JP2011527746A (ja) * | 2008-07-11 | 2011-11-04 | 株式会社アドバンテスト | 試験装置および半導体デバイス |
| DE102016200130A1 (de) | 2015-01-08 | 2016-07-14 | Denso Corporation | Elektronische Steuervorrichtung |
| JPWO2016203505A1 (ja) * | 2015-06-18 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置及び診断テスト方法 |
| US10310007B2 (en) | 2015-03-30 | 2019-06-04 | Renesas Electronics Corporation | Semiconductor apparatus and system |
-
2001
- 2001-08-30 JP JP2001261770A patent/JP2003068865A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7146540B2 (en) | 2004-04-09 | 2006-12-05 | Hitachi, Ltd. | Disc array device and diagnostic control method thereof |
| JP2008532173A (ja) * | 2005-04-08 | 2008-08-14 | エルジー エレクトロニクス インコーポレイティド | 装置管理スケジューリングのためのシステム及び方法 |
| US7966365B2 (en) | 2005-04-08 | 2011-06-21 | Lg Electronics Inc. | System and method for scheduling device management |
| JP4805281B2 (ja) * | 2005-04-08 | 2011-11-02 | エルジー エレクトロニクス インコーポレイティド | 装置管理スケジューリングのためのシステム及び方法 |
| US8849992B2 (en) | 2005-04-08 | 2014-09-30 | Lg Electronics Inc. | System and method for scheduling device management |
| JP2007052015A (ja) * | 2005-08-09 | 2007-03-01 | Toshiba Corp | 共通して制御されるｌｂｉｓｔサテライトを使用して、ｌｂｉｓｔ検査するためのシステム及び方法 |
| US7559000B2 (en) | 2006-02-27 | 2009-07-07 | Hitachi, Ltd. | Integrated circuit device, diagnosis method and diagnosis circuit for the same |
| JP2011527746A (ja) * | 2008-07-11 | 2011-11-04 | 株式会社アドバンテスト | 試験装置および半導体デバイス |
| JP5737524B2 (ja) * | 2010-03-15 | 2015-06-17 | 国立大学法人九州工業大学 | 半導体装置、検知方法及びプログラム |
| WO2011115038A1 (ja) | 2010-03-15 | 2011-09-22 | 国立大学法人 九州工業大学 | 半導体装置、検知方法及びプログラム |
| US9316684B2 (en) | 2010-03-15 | 2016-04-19 | Kyushu Institute Of Technology | Semiconductor device, detection method and program |
| CN102812373A (zh) * | 2010-03-15 | 2012-12-05 | 国立大学法人九州工业大学 | 半导体装置、检测方法及程序 |
| US8719650B2 (en) | 2010-04-23 | 2014-05-06 | Renesas Electronics Corporation | Self-diagnosis system and test circuit determination method |
| EP2381266A1 (en) | 2010-04-23 | 2011-10-26 | Renesas Electronics Corporation | Self-diagnosis system and test circuit determination method |
| DE102016200130A1 (de) | 2015-01-08 | 2016-07-14 | Denso Corporation | Elektronische Steuervorrichtung |
| DE102016200130B4 (de) | 2015-01-08 | 2020-01-16 | Denso Corporation | Elektronische Steuervorrichtung |
| US10310007B2 (en) | 2015-03-30 | 2019-06-04 | Renesas Electronics Corporation | Semiconductor apparatus and system |
| JPWO2016203505A1 (ja) * | 2015-06-18 | 2017-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置及び診断テスト方法 |
| CN107430167A (zh) * | 2015-06-18 | 2017-12-01 | 瑞萨电子株式会社 | 半导体装置和诊断测试方法 |
| US10281525B2 (en) | 2015-06-18 | 2019-05-07 | Renesas Electronics Corporation | Semiconductor device and diagnostic test method for both single-point and latent faults using first and second scan tests |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100989084B1 (ko) | 제어 장치 | |
| GB2178543A (en) | Circuit testing | |
| JPS6120816B2 (ja) | ||
| JP2003068865A (ja) | 半導体デバイスの自己診断方法および装置 | |
| JP2003027981A (ja) | 車両用故障診断装置 | |
| KR100809598B1 (ko) | 가상 테스트가 가능한 반도체 테스트 시스템 및 그것의반도체 테스트 방법 | |
| KR101482940B1 (ko) | 내장형 자체 진단 기능을 갖는 반도체 소자 및 이를 이용한 자체 진단 방법 | |
| JP2010134677A (ja) | マイクロコンピュータ及び組み込みソフトウェア開発システム | |
| WO2012014303A1 (ja) | 半導体集積回路装置、その制御方法及び情報処理装置 | |
| JP2009139313A (ja) | 自己診断機能を有する検査装置およびそのためのプログラムならびに記録媒体 | |
| JPH04313084A (ja) | 半導体テストシステム | |
| JPS63252271A (ja) | 半導体検査装置 | |
| JPS58208532A (ja) | 空気調和機の自己診断装置 | |
| JP2004163194A (ja) | Ｉｃテスタ及び試験モジュール | |
| JPH052044A (ja) | 半導体試験装置の自己診断装置 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JP2005039202A (ja) | 半導体工程装置及び工程診断方法 | |
| JP2003066124A (ja) | 半導体集積回路試験装置 | |
| KR100483493B1 (ko) | 웨이퍼 번인 시스템의 메인 테스트 장치 | |
| US20090066341A1 (en) | Medical device and test method for medical device | |
| JPH09304129A (ja) | 統合システム試験装置及びその試験方法 | |
| KR100798128B1 (ko) | Ｄｃ 아웃 릴레이의 자가 진단 방법 | |
| JPH10177503A (ja) | 装置診断制御方式 | |
| JPH0224583A (ja) | 半導体測定装置 | |
| JPS63295979A (ja) | 電子回路パッケ−ジ自己診断装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050401 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050408 |