JP2016154161A - 半導体素子搭載用リードフレーム及びその製造方法 - Google Patents
半導体素子搭載用リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP2016154161A JP2016154161A JP2015031315A JP2015031315A JP2016154161A JP 2016154161 A JP2016154161 A JP 2016154161A JP 2015031315 A JP2015031315 A JP 2015031315A JP 2015031315 A JP2015031315 A JP 2015031315A JP 2016154161 A JP2016154161 A JP 2016154161A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- lead
- die pad
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 190
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 229910052751 metal Inorganic materials 0.000 claims abstract description 54
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000011347 resin Substances 0.000 claims abstract description 33
- 229920005989 resin Polymers 0.000 claims abstract description 33
- 230000003014 reinforcing effect Effects 0.000 claims description 99
- 238000005530 etching Methods 0.000 claims description 75
- 238000005520 cutting process Methods 0.000 claims description 58
- 238000000034 method Methods 0.000 claims description 57
- 230000008569 process Effects 0.000 claims description 47
- 238000007747 plating Methods 0.000 claims description 44
- 238000007789 sealing Methods 0.000 claims description 28
- 238000012545 processing Methods 0.000 abstract description 21
- 230000002787 reinforcement Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 19
- 239000000463 material Substances 0.000 description 10
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 239000007769 metal material Substances 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229910000510 noble metal Inorganic materials 0.000 description 5
- 238000012856 packing Methods 0.000 description 5
- 238000007664 blowing Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】リードフレームの加工中、後工程の加工中及び搬送中において、リードフレームに反り等の変形の発生を防止可能な半導体素子搭載用リードフレーム及びその製造方法を提供する。
【解決手段】金属板１０の表面側に窪み形状部分６０を形成することにより形成された柱状形状のダイパッド部２０及びリード部３０を有し、ダイパッド部２０上に半導体素子１１０を搭載するとともにリード部３０上にボンディングワイヤ１２０を接続して表面側を樹脂封止した後、裏面側から金属板の不要部分を除去して形成される半導体パッケージ１５０の部品として用いられる半導体素子搭載用リードフレーム１００である。樹脂封止を行う１つのブロック内に複数の半導体パッケージを形成可能にダイパッド部２０及びリード部３０の組を複数設け、隣接するダイパッド部２０及びリード部３０の組同士の間の切断ライン５０上に、柱状形状の補強片４０を設ける。
【選択図】図１
【解決手段】金属板１０の表面側に窪み形状部分６０を形成することにより形成された柱状形状のダイパッド部２０及びリード部３０を有し、ダイパッド部２０上に半導体素子１１０を搭載するとともにリード部３０上にボンディングワイヤ１２０を接続して表面側を樹脂封止した後、裏面側から金属板の不要部分を除去して形成される半導体パッケージ１５０の部品として用いられる半導体素子搭載用リードフレーム１００である。樹脂封止を行う１つのブロック内に複数の半導体パッケージを形成可能にダイパッド部２０及びリード部３０の組を複数設け、隣接するダイパッド部２０及びリード部３０の組同士の間の切断ライン５０上に、柱状形状の補強片４０を設ける。
【選択図】図１
Description
本発明は、半導体素子搭載用リードフレーム及びその製造方法に関する。
半導体パッケージは、多ピン化、小型化、薄化の要求から、半田ボールを使用したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージや半導体素子の下にアウターリードを配置したＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等のさまざまなパッケージが提案され、用いられている。
その中でも、比較的安価で上述の要求に対応できる方法として、金属材料であるリードフレームを利用したＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄ）タイプのパッケージが知られている。
ＱＦＮタイプの半導体パッケージは、金属材料を用いて、中央に形成されたダイパッド部に半導体素子を搭載し、その周辺にエリアアレイ状にリード部を配置し、リード部の表面側は半導体素子とワイヤで繋ぐ内部接続部となり、その裏面側は外部接続部となる半導体パッケージである。リード部の上下（表裏）面を内部接続部と外部接続端子部にそれぞれ使用することにより、多ピン化、小型化、薄化を実現している。
そして特許文献１には、金属材料としてリードフレーム用の銅材に貴金属のめっきを施す工程と、裏面に耐エッチングレジスト膜を成形した後、表面のめっき層をエッチングマスクとして用いてハーフエッチング加工する工程と、リードフレーム材に所定の半導体素子を搭載し、半導体素子と金属めっき層をワイヤボンディングする工程と、樹脂封止する工程と、リードフレーム材の裏面に形成した耐エッチングレジストを除去する工程と、貴金属めっき層をエッチングマスクとして使用して裏面をエッチング加工し、外部接続部を独立させる工程と、を有する半導体パッケージの製造方法が示されている。
同様に、特許文献２には、表面側にハーフエッチング加工を施した半導体素子搭載用リードフレームを用いて、表面側に半導体素子を搭載し樹脂封止した後、裏面側をエッチング加工して半導体素子搭載用リードフレームの不要な部分を除去するようにして製造する半導体パッケージが記載されている。
ところで、ＱＦＮ等の一般的な半導体パッケージ用リードフレームでは、半導体素子を搭載するダイパッド部及びワイヤボンディングするリード部とリードフレームの枠部とを、連結片で連結し、ダイパッド部及びリード部がリードフレーム外枠から脱落を防止する必要がある。
しかしながら、特許文献１に記載されている半導体パッケージにおいては、素子搭載面側にはハーフエッチング加工によって柱状形状が形成され、反対面はエッチング加工されず素材面のまま残されるため、ダイパッド部やリード部は、リードフレームの外枠と連結される必要がなく、自由な配置が可能である。よって、特許文献１では、半導体パッケージに必要なダイパッド部及びリード部のみを配置し、最小限の切断幅の間隔をおいて、複数のパッケージを配置している。なお、ダイパッドを必要としないパッケージも存在する。
例えば、特許文献１では、図２に示されるように、半導体素子領域とその周りにリードを配置して１つの半導体パッケージを形成し、１つの樹脂封止ブロック内に複数の半導体パッケージを配置している。特許文献１の図２においては、１ブロックに４列×４段の計１６個の半導体パッケージを配置し、１枚のリードフレームで４ブロック配置し、合計１枚のリードフレームで６４個の半導体パッケージを配置している。
ところで、近年、半導体パッケージは、薄型化、小型化が進み、かつ、コストダウンが同時に要求されてきている。それに伴い、これら半導体パッケージに使用されるリードフレームについても当然同様の要求がきている。具体的には、一枚のリードフレーム対し、より高密度の配置とリードフレーム板厚の薄化である。
特許文献１に記載されたタイプのリードフレームは、上で説明したように、半導体素子搭載面からのハーフエッチング加工によって、柱状形状のダイパッド部やリード部を形成している。裏面側はエッチング加工されず全面素材面のまま残っているため、一般的なリードフレームよりも比較的強度は強いものの、半導体パッケージを高密度に配置したり、リードフレーム板厚を非常に薄く構成したりすると、設定によっては、リードフレームの加工中や搬送中ブロックの中央部が下側に反る変形が発生する場合がある。かかる変形は、リードフレームの生産に支障をきたす場合があり、また、後工程のダイボンディング工程、ワイヤボンディング工程での加工中や搬送中でも、同様の問題が当然に発生する。
そこで、本発明は、一枚のリードフレームに対し高密度にダイパッド部及びリード部が配置されたり、リードフレーム板厚が極めて薄く構成されたりした場合であっても、リードフレームの加工中、後工程の加工中及び搬送中において、リードフレームに反り等の変形が発生することを防止可能な半導体素子搭載用リードフレーム及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る半導体素子搭載用リードフレームは、金属板の表面側に窪み形状部分を形成することにより形成された柱状形状のダイパッド部及びリード部を有し、該ダイパッド部上に半導体素子を搭載するとともに該リード部上にボンディングワイヤを接続して前記表面側を樹脂封止した後、裏面側から前記金属板の不要部分を除去して形成される半導体パッケージの部品として用いられる半導体素子搭載用リードフレームであって、
前記樹脂封止を行う１つのブロック内に複数の前記半導体パッケージを形成可能に前記ダイパッド部及びリード部の組を複数設け、隣接する該ダイパッド部及びリード部の組同士の間の切断ライン上に、柱状形状の補強片を設ける。
前記樹脂封止を行う１つのブロック内に複数の前記半導体パッケージを形成可能に前記ダイパッド部及びリード部の組を複数設け、隣接する該ダイパッド部及びリード部の組同士の間の切断ライン上に、柱状形状の補強片を設ける。
本発明の他の態様に係る半導体素子搭載用リードフレームの製造方法は、金属板の表面をハーフエッチング加工し、半導体素子を搭載するためのダイパッド部と、該ダイパッド部の周囲に配置され、前記半導体素子と電気的に接続されたボンディングワイヤの接続端子となるリード部と、隣接する該ダイパッド部及び該リード部の組同士の間に設けられる切断ライン上の少なくとも一部に設けられる補強片とを柱状に形成するハーフエッチング工程を有する。
本発明によれば、一枚のリードフレームに対し半導体パッケージを高密度に配置したり、リードフレーム板厚を極めて薄く構成したりした場合であっても、リードフレームの加工中、後工程の加工中や搬送中において、リードフレームに反り等の変形が発生することを防止することができる。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの一例を示した図である。図１（ａ）は、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図であり、図１（ｂ）は、本発明の第１の実施形態に係るリードフレームを用いた半導体パッケージの一例を示した図である。図１（ｃ）は、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの一例の平面図である。なお、図１（ａ）、（ｂ）は、図１（ｃ）のＡ−Ａ’断面における断面図である。
図１は、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの一例を示した図である。図１（ａ）は、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図であり、図１（ｂ）は、本発明の第１の実施形態に係るリードフレームを用いた半導体パッケージの一例を示した図である。図１（ｃ）は、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの一例の平面図である。なお、図１（ａ）、（ｂ）は、図１（ｃ）のＡ−Ａ’断面における断面図である。
図１（ａ）に示されるように、第１の実施形態に係る半導体素子搭載用リードフレーム１００は、金属板１０を用いて構成される。金属板１０は、種々の金属材料から構成されてよいが、例えば、厚さ０．１ｍｍ〜０．１５ｍｍの銅又は銅合金から構成されてもよい。
本実施形態に係る半導体素子搭載用リードフレーム１００は、ダイパッド部２０と、リード部３０と、補強片４０と、めっき層７０、７１を有する。
ダイパッド部２０は、半導体素子を搭載するための領域である。図１（ｂ）において、ダイパッド部２０の表面上に半導体素子１１０が搭載されており、全体として半導体パッケージ１５０を構成している。図１（ｂ）に示されるように、ダイパッド部２０は、１個の半導体パッケージ１５０に対し、通常、１個形成される。ダイパッド部２０は、半導体パッケージ１５０の中央領域に形成される場合が多い。なお、金属板１０は単一の金属材料から構成されているので、金属板１０自体には表面及び裏面は特に存在しないが、本実施形態においては、便宜上、半導体素子１１０が搭載される半導体素子搭載面を表面又は表面側と呼び、その反対の面を裏面又は裏面側と呼ぶこととする。図１（ａ）、（ｂ）においては、上面が表面であり、下面が裏面である。ダイパッド部２０の表面側は、半導体素子を搭載する。
リード部３０は、ダイパッド部２０の周囲に形成され、半導体素子１１０の端子からボンディングワイヤ１２０を用いて電気的に接続される接続端子である。リード部３０は、１個のダイパッド部２０の周囲に複数設けられるのが一般的であり、半導体素子１１０の端子と外部との電気的接続を行う役割を果たす。図１（ｂ）、（ｃ）に示すように、リード部３０は、ダイパッド部２０により接近した内側のリード部３０と、ダイパッド部２０からやや離れたリード部３０とからなる二重環状に設けられてもよい。
図１（ａ）に示すように、ダイパッド部２０及びリード部３０は、ハーフエッチング加工により窪み形状部６０を形成することにより、柱状の形状を有して構成される。即ち、ハーフエッチング加工により、金属板１０を貫通させずに、金属板１０の表面から途中までを除去し、残部６１を残した窪み形状部６０を形成することにより、ハーフエッチング加工されていないダイパッド部２０及びリード部３０が相対的に柱状に突出した形状となる。ダイパッド部２０及びリード部３０は、残部６１を介して互いに及び金属板１０に連結されているので、金属板１０から離脱するおそれは無い。即ち、半導体素子搭載用リードフレーム１００は、表面側にハーフエッチング加工によって柱状形状にダイパッド部２０及びリード部３０を形成するが、裏面側はエッチング加工されず素材面のまま残されるため、リードフレーム１００の状態では、ダイパッド部２０やリード部３０はリードフレーム１００の外枠と連結する必要がなく、自由に配置することができる。よって、ダイパッド部２０及びリード部３０は自由な平面形状を有して構成することが可能であり、高密度にダイパッド部２０及びリード部３０を配置することも可能となる。このため、半導体パッケージ１５０に必要なダイパッド部２０及びリード部３０のみを配置し、最小限の切断幅の間隔をおいて、複数の半導体パッケージ１５０を配置することができる。
なお、図１（ｂ）に示すように、後工程において半導体パッケージ１５０を製造する段階で残部６１は除去され、ダイパッド部２０とリード部３０は互いに連結されていない独立した形状となるが封止樹脂１３０により固定される。
また、図１（ａ）〜（ｃ）に示すように、ダイパッド部２０及びリード部３０の表面側及び裏面側には、めっき層７０、７１が各々形成される。図１（ｂ）に示すように、ダイパッド部２０は半導体素子を搭載し、リード部３０の表面側は半導体パッケージ１５０の内部配線用の接続端子として機能し、裏面側は外部から接続される外部接続端子として機能する。よって、ダイパッド部２０及びリード部３０の両面にめっき層７０、７１が形成される。めっき層７０、７１は、一般的には、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の貴金属で構成され、貴金属めっきを行うことにより形成される。
図１（ａ）に示すように、外側のリード部３０の更に外側には、補強片４０が形成される。補強片４０は、ダイパッド部２０及びリード部３０と同様、ハーフエッチング加工で形成され、柱状の形状を有する。図１（ｂ）に示されるように、補強片４０は、接続端子としては機能していない。よって、補強片４０の表面側及び裏面側の両面には、めっき層７０、７１は形成されていない。補強片４０は、リードフレーム１００を補強するために設けられた構造体であり、リードフレーム１００が反って変形することを防止するために設けられる。即ち、上述のように、ダイパッド部２０及びリード部３０は、残部６１を介して互いに連結され、また金属板１０とも連結されているが、近年の薄化の要請により、残部６１の厚さを金属板１０の１０〜３０％程度（エッチング深さ９０〜７０％程度）にすることが半導体パッケージ１５０の製造業者から求められる場合がある。即ち、半導体パッケージ１５０の製造業者の方で、樹脂封止後のエッチング量をなるべく少なくする観点から、そのような要請を受ける場合がある。金属板１０の厚さが例えば０．１ｍｍ〜０．１５ｍｍとすると、その１０％は、１０〜１５μｍとなる。１０〜１５μｍの厚さでは、残部６１の強度が十分ではなく、リードフレーム１００が残部６１で反ってしまう変形を発生する場合がある。半導体パッケージの配置や切断幅等にもよるが、変形は、リードフレーム１００の厚さが薄く、ハーフエッチング加工の深さが深い程発生が起こりやすい。特に、板厚が０．１ｍｍあるいは０．１２５ｍｍで、ハーフエッチング７０％〜９０％の場合、ハーフエッチングされた部分の残りの厚さが０．０１ｍ〜０．０３７５ｍｍとなり変形が多発しやすい。
かかる場合に、リード部３０の外側に枠を形成するように補強片４０を設けることにより、リードフレーム１００を補強し、反りの発生を防止又は低減することができる。よって、補強片４０は、十分な厚さを有して形成され、ダイパッド部２０及びリード部３０の少なくとも一方と同じ厚さを有して構成される。よって、ダイパッド部２０とリード部３０とが同じ厚さの場合には、補強片４０は両者と同じ厚さに構成される。かかる補強片４０を設けることにより、リードフレーム１００の加工中、半導体パッケージ１５０の加工中や搬送中におけるリードフレーム４０の反りによる変形を防止し、薄化の要請に十分応えることができる。
補強片４０は、半導体パッケージ１５０の切断ライン５０上に設けられる。半導体パッケージ１５０は、リードフレーム１００のダイパッド部２０の表面上に半導体素子１１０を搭載し、半導体素子１１０の端子をワイヤボンディングによりリード部３０に接続した後、封止樹脂１３０で封止することにより形成される。そして、樹脂封止が終わった後は、残部６１がエッチング加工により除去され、図１（ｂ）に示すような半導体パッケージ１５０に個片化されるが、補強片４０は、隣接する半導体パッケージ１５０同士の間に設けられた切断ライン５０上に設けられる。図１（ｂ）に示すように、エッチング加工により、補強片４０の裏面側の露出部分は除去されるが、樹脂封止された表面側の部分は半導体パッケージ１５０内に残ってしまう。しかしながら、補強片４０は、リードフレーム１００の製造時や半導体パッケージ１５０の製造時には反りを防止する観点から必要であるが、半導体パッケージ１５０の製造後は、何らの役割も果たさない不要な金属片である。そこで、本実施形態においては、補強片４０を、半導体パッケージ１５０が個片化される際の切断ライン５０上に設け、半導体パッケージ１５０の個片化の際に、その大部分又は総てを切断除去可能な構成とした。これにより、個片化された半導体パッケージ１５０内に補強片４０を残すことなく半導体パッケージ１５０を完成させることができる。
図１（ａ）〜（ｃ）に示すように、補強片４０は、切断ライン５０の幅よりも狭い幅を有して構成されることが好ましい。これにより、半導体パッケージ１５０の個片化の際、補強片４０を確実に除去することができる。但し、補強片４０が、切断ライン５０の幅よりも狭いことは必ずしも必須ではない。補強片４０が切断ライン５０の幅よりも広い場合であっても、補強片４０が切断ライン５０上に設けられている限り、半導体パッケージ１５０を個片化する際、補強片４０の大部分は除去され、補強片４０の一部しか半導体パッケージ１５０内には残らないので、特段の悪影響は無いからである。しかしながら、上述のように、補強片４０の幅は切断ライン５０の幅よりも狭いことが好ましいので、以下の例では、補強片４０の幅が切断ライン５０の幅よりも狭い例を中心に挙げて説明する。但し、これは、補強片４０の幅が切断ライン５０の幅よりも広い実施形態を除外する趣旨ではない。
図２は、本発明の第１の実施形態に係るリードフレームの樹脂封止ブロックの一例の平面構成を示した図である。図２に示すように、１個の半導体パッケージ１５０に対応するダイパッド部２０及びリード部３０の組を有する１個のリードフレーム８０が複数個配置され、全体として集合体のリードフレーム１００を構成している。リードフレーム８０が行列状に２次元で配置され、集合体としてのリードフレーム１００が構成されている。
図２においては、縦４個、横４個の合計１６個のリードフレーム８０が配置されて示されているが、この４×４＝１６個のリードフレーム８０は、１つの樹脂封止のブロックであり、１６個のリードフレーム８０の全体を覆うように連続的に樹脂封止が行われる。樹脂封止ブロック９０内において、隣接するリードフレーム８０同士の間の切断ライン５０上に補強片４０が設けられる。切断ライン５０は、図２には図示されていないが、図１（ａ）〜（ｃ）において説明したように、補強片４０を含むように切断ライン５０が設けられている。補強片４０は、金属板１０の幅方向（図２において縦方向）及び長手方向（図２において横方向）の双方において設けられ、格子状に補強片４０が配置されている。即ち、樹脂封止ブロック９０内で隣接する総てのリードフレーム８０同士の間の切断ライン５０上に、縦横に補強片４０が設けられている。これにより、リードフレーム１００の強度を維持し、リードフレーム１００が変形するのを防止することができる。なお、樹脂封止ブロック９０の周囲には、金属板１０の枠状部分１１が設けられており、外側から樹脂封止ブロック９０全体を保持している。樹脂封止ブロック９０は、金属板１０の長手方向に沿って連続的に複数配置されてよく、各々の樹脂封止ブロック９０が、同様の構成を有してよい。
また、補強片４０の幅は、上限は（切断ライン５０の幅−０．０５ｍｍ）であり、下限は０．０５ｍｍである。補強片４０の幅が（切断ライン５０の幅−０．０５ｍｍ）を超えると、切断時、補強片４０がバリとして半導体パッケージ１５０側に残る可能性がある。一方、補強片４０の幅が、０．０５ｍｍ未満では、補強片４０の効果がなく、反りによる不具合や変形が発生する。よって、補強片４０の幅は、好ましくは、（切断ライン５０の幅−０．１ｍｍ）程度である。
次に、図３及び図４を用いて、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの製造方法について説明する。図３は、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の前半の工程を示した図であり、図４は、本発明の第１の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の後半の工程を示した図である。
図３（ａ）は、金属板用意工程の一例を示した図である。金属板用意工程においては、半導体素子搭載用リードフレーム１００の材料となる金属板１０が用意される。金属板１０は、用途に応じて種々の板状の金属材料が用いられてよいが、例えば、厚さ０．１ｍｍ〜０．１５ｍｍの銅又は銅合金からなる金属板１０を使用してもよい。
図３（ｂ）は、レジスト層形成工程の一例を示した図である。レジスト層形成工程においては、まず、金属板１０の表面の異物や不純物を取り除く前処理を行い、両面にレジスト層１４０、１４１を形成する。通常は、市販されているドライフィルムレジストをラミネーターにて貼着する。
図３（ｃ）は、第１のレジストマスク形成工程の一例を示した図である。第１のレジストマスク形成工程においては、表面側（半導体素子搭載面側）と裏面側（外部接続部側）に必要なめっきを形成するためのレジストマスク１４４、１４５を形成する。このレジストマスク１４４、１４５の形成は、一般的な方法であり、所定のパターンが形成された露光用マスクを用いてレジスト層１４０、１４１を露光し、現像することで開口部１４２、１４３を形成し、両面にレジストマスク１４４、１４５を形成する。
図３（ｄ）は、めっき工程の一例を示した図である。めっき工程においては、形成したレジストマスク１４４、１４５の開口部１４２、１４３から露出している金属板１０に、一般的なめっき前処理を行ってから必要なめっき層７０、７１を形成し、レジストマスク１４４、１４５を剥離する。めっき層７０、７１は、種々の金属材料を用いてよいが、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の貴金属をめっき層７０、７１として用いてもよい。
次に、図４を用いて、第１の実施形態に係る半導体素子搭載用リードフレームの製造方法の一例の後半の工程について説明する。
図４（ａ）は、第２のレジストマスク形成工程の一例を示した図である。第２のレジストマスク形成工程においては、図３（ｂ）、（ｃ）と同様にめっき層７０、７１が形成された金属板１０の両面に再びレジスト層１４６、１４７を形成し、露光、現像することにより、表面側は、半導体素子搭載用リードフレーム１００のパターンであって、形成しためっき層７０より広い範囲を覆うレジストマスク１４９を形成する。なお、レジストマスク１４９の形成は、レジスト層１４６に開口部１４８を形成することにより行う。また、裏面側は、全面を覆うレジストマスク１４７を形成する。
ここで、ワイヤボンディングされるリード部３０となる部分のレジスト層１４６とダイパッド部２０となる部分のレジスト層１４６は、ハーフエッチング加工によって金属板１０を溶解処理した際に、既に形成したリード部３０やダイパッド部２０のめっき層７０より金属板１０の表面が広く残るように設定する。そうすることで、めっき層７０の一部がバリとなったり欠損したりして、後工程で不具合を生じることを防止することができる。
また、ダイパッド部２０とリード部３０との組からなる個々のリードフレーム８０の間の切断ライン５０となる領域にもレジスト層１４６がレジストマスク１４９のパターンの一部として残される。かかる領域に補強片４０が形成されることになる。補強片４０は、図２において示したように、隣接するリードフレーム８０同士の切断ライン５０上に形成され、ダイパッド部２０及びリード部３０の周囲を囲むように、格子状に形成される。エッチング用のレジストマスク１４９は、補強片４０の幅になるようにレジスト層１４６を設定する。
なお、めっき層７０が形成された金属板１０の表面にレジスト層１４６を形成せず、裏面側は全面を覆うレジストマスク１４７を形成して、表面のめっき層７０をエッチング用マスクとして使用することも可能である。この場合には、裏面のみレジスト層（レジストマスク）１４７を形成すればよい。また、表面側のめっき層７０は、レジストマスク１４９と同様の領域を覆うように、レジスト層１４６と同一のパターンで形成してもよい。この場合、補強片４０の形成部の上面は、図３（ｃ）の工程では開口部となり、図３（ｄ）の工程ではめっき層７０が形成される。
図４（ｂ）は、ハーフエッチング工程の一例を示した図である。ハーフエッチング工程においては、形成したレジストマスク１４７、１４９をエッチングマスクとして、ハーフエッチング加工を行う。ハーフエッチング工程では、金属板１０の厚さの半分程度から９０％程度の深さまでハーフエッチングを行う。このハーフエッチングの程度は、後工程で行われる裏面側からのエッチングを考慮して任意に選択可能である。
表面側から金属板１０のハーフエッチング加工を行うことにより、リード部３０となる箇所は、側面に窪み形状部６０を有する柱状形状に形成される。リード部３０の上面は、上面の平面形状よりも小さなエリアにワイヤボンディング用のめっき層７０が形成された構成となり、下面は外部接続用のめっき層７１が形成された構成となり、外部接続端子として機能する。
同様に、ダイパッド部２０となる箇所も、側面に窪み形状部６０が形成された柱状形状に構成され、上面にめっき層７０が形成された半導体素子１１０搭載用の領域となる。このように、ハーフエッチング加工により、柱状形状を有するダイパッド部２０及びリード部３０が形成される。
また、補強片４０となる箇所も、側面に窪み形状部６０が形成された柱状形状に構成される。補強片４０は、端子としての機能は不要であるので、表面にめっき層７０は形成されていない点でリード部３０と異なっているが、リード部３０と同様にハーフエッチング加工で形成されるので、リード部３０と類似した柱状形状に構成される。但し、補強片４０の幅は、切断ライン５０に含まれることが好ましいので、切断ライン５０の幅との関係でその幅が定められる。一般的には、リード部３０の幅又は径よりも小さい幅を有する。
図４（ｃ）は、レジストマスク剥離工程の一例を示した図である。レジストマスク剥離工程においては、表面側のレジストマスク１４９及び裏面側のレジストマスク１４７を剥離することにより、第１の実施形態に係る半導体素子搭載用リードフレーム１００が完成する。なお、レジストマスク１４７、１４９の剥離は、所定の剥離液を用いて行ってよい。
なお、完成して半導体素子搭載用リードフレーム１００は、後工程において半導体パッケージ１５０を製造する際の部品として用いられる。具体的には、後工程では、半導体素子１１０をダイパッド部２０上に搭載し、ボンディングワイヤ１２０でワイヤボンディングを行い、封止樹脂１３０で封止した後、裏面側からエッチング加工を行って柱状のリード部３０と略角柱形状のダイパッド部２０とを独立させる。そして、個々の半導体パッケージ１５０に切断して、半導体パッケージ１５０が得られる。その際、切断ライン５０上に形成された補強片４０は除去され、完成した半導体パッケージ１５０内には補強片４０は残留しない。
また、ダイパッド部２０の領域を確保した上で、リード部３０のみを配置しダイパッドを必要としない半導体パッケージ１５０もあり、そのような半導体パッケージ１５０にも半導体素子搭載用リードフレーム１００を用いることができる。
本発明の第１の実施形態に係る半導体素子搭載用リードフレーム１００及びその製造方法によれば、ダイパッド部２０及びリード部３０を形成する際に併せて補強片４０を形成することができ、工程数を増加させることなく、半導体素子搭載用リードフレーム１００の変形を防止することができる。また、補強片４０は、同一の樹脂封止ブロック９０内において、隣接する総てのリードフレーム８０同士の間に設けられているので、半導体素子搭載用リードフレーム１００の強度を確実に高めることができ、加工、搬送時の反り等の変形を確実に防止することができる。
〔第２の実施形態〕
図５は、本発明の第２の実施形態に係る半導体素子搭載用リードフレーム１００ａの一例の平面構成を示した図である。
図５は、本発明の第２の実施形態に係る半導体素子搭載用リードフレーム１００ａの一例の平面構成を示した図である。
図５に示すように、第２の実施形態に係る半導体素子用リードフレーム１００ａは、補強片４０ａが格子状ではなく、金属板１０の幅方向にのみ設けられている点で、第１の実施形態に係る半導体素子搭載用リードフレーム１００と異なっている。このように、補強片４０ａは、金属板１０の板厚やハーフエッチングの設定、個々のリードフレーム８０の配置等によっては、金属板１０の短手方向（幅方向）のみに配置してもよい。リードフレーム１００ａの加工時や搬送時、あるいは、シート状に切断した後のリードフレーム１００ａの検査、包装等時、短手方向（幅方向）に挟む力が加わることがあり、この方向に変形が生じる場合がある。半導体素子１１０を搭載する工程、ボンディング工程等でも同様である。このようなリードフレーム１００ａには、短手方向（幅方向）のみに配置することが有効である。
第２の実施形態に係る半導体素子搭載用リードフレーム１００ａの製造方法は、第１の実施形態に係る半導体素子搭載用リードフレーム１００の製造方法とほぼ同様であるが、図４（ａ）で説明した第２のレジストマスク形成工程において、補強片４０を形成するためのレジストマスク１４９の開口部１４８のパターンを、格子状ではなく、図５に示すように幅方向の直線パターンに形成すればよい。残りの工程は、第１の実施形態に係る半導体素子搭載用リードフレーム１００の製造方法と同様の工程を行えばよいので、その説明を省略する。
第２の実施形態に係る半導体素子搭載用リードフレーム１００ａ及びその製造方法によれば、金属板１０の幅方向に特に大きな力が加わる場合に、有効かつ効率的に半導体素子搭載用リードフレーム１００ａを補強することができる。
〔第３の実施形態〕
図６は、本発明の第３の実施形態に係る半導体素子搭載用リードフレーム１００ｂの一例を示した図である。図６（ａ）は、本発明の第３の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図であり、図６（ｂ）は、本発明の第３の実施形態に係るリードフレームを用いた半導体パッケージの一例を示した図である。図６（ｃ）は、本発明の第３の実施形態に係る半導体素子搭載用リードフレームの一例の平面図である。なお、図６（ａ）、（ｂ）は、図６（ｃ）のＢ−Ｂ’断面における断面図である。
図６は、本発明の第３の実施形態に係る半導体素子搭載用リードフレーム１００ｂの一例を示した図である。図６（ａ）は、本発明の第３の実施形態に係る半導体素子搭載用リードフレームの一例を示した断面図であり、図６（ｂ）は、本発明の第３の実施形態に係るリードフレームを用いた半導体パッケージの一例を示した図である。図６（ｃ）は、本発明の第３の実施形態に係る半導体素子搭載用リードフレームの一例の平面図である。なお、図６（ａ）、（ｂ）は、図６（ｃ）のＢ−Ｂ’断面における断面図である。
図６（ａ）、（ｂ）に示されるように、第３の実施形態に係る半導体素子搭載用リードフレーム１００ｂは、補強片４０ｂの高さが、ダイパッド部２０及びリード部３０の高さよりも低く構成されている点で、第１の実施形態に係る半導体素子搭載用リードフレーム１００と異なっている。
このように、補強片４０ｂの厚さは、ダイパッド部２０やリード部３０より薄く、かつハーフエッチングされた窪み形状部分６０より厚く設定してもよい。好ましくは、補強片４０ｂの厚さは、ハーフエッチングされた窪み形状部分６０より０．０２ｍｍ〜０．０５ｍｍ厚く設定する。これらの場合、補強片４０ｂは、半導体素子１１０を搭載し、ワイヤボンディングし、封止樹脂１３０で封止した後、裏面側からのエッチング加工時、同時にエッチング加工されるため除去されるか、あるいは、一部は封止樹脂内に残るものの補強片４０ｂの厚さは薄い状態である。このため、金属板１０を切断する切断時の負荷を低減することができ、切断部品の消耗を抑制することができる。また、切断時の工具の破損防止にもなる。特に、切断幅が狭い設定のタイプには、切断時の負荷が減少され工具の破損防止になるため有効である。なお、補強片４０ｂの厚さは、ハーフエッチングされた部分より０．０３ｍｍ前後厚く設定することがより好ましい。
なお、他の構成については、第１及び第２の実施形態に係る半導体素子搭載用リードフレーム１００、１００ａと同様であるので、その説明を省略する。また、第３の実施形態に係る半導体素子搭載用リードフレーム１００ｂは、補強片４０ｂの平面構成は、第１の実施形態に係る半導体素子搭載用リードフレーム１００と同様に格子状であってもよいし、第２の実施形態に係る半導体素子搭載用リードフレーム１００ａと同様に金属板１０の幅方向にのみ直線状に延びて設けられた構成であってもよい。
第３の実施形態に係る半導体素子搭載用リードフレーム１００ｂの製造方法は、補強片４０ｂを形成するエッチング用レジストマスク１４９を、スリット状またはドット状に構成し、この配置密度を変えることにより行う。スリット状またはドット状のレジスト層の配置密度が高く、開口部の配置密度が低い場合、エッチング液が材料表面に到達する量が減少しエッチングする量が減少する。スリット状またはドット状のレジスト層の配置密度が低く、開口部の配置密度が高い場合には、エッチング液が材料表面に到達する量が増加し、レジスト層で覆われていない開口部の厚さに近づく。また、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片４０ｂの高さが適切になるように、スリット又はドットの配置密度を設定する。
第３の実施形態に係る半導体素子搭載用リードフレーム１００ｂ及びその製造方法によれば、半導体パッケージを個片化する際、切断が容易な半導体素子用リードフレーム１００ｂを提供することができる。
〔実施例〕
次に、本発明の実施形態に係る半導体素子搭載用リードフレーム及びその製造方法を実施した実施例について説明する。
次に、本発明の実施形態に係る半導体素子搭載用リードフレーム及びその製造方法を実施した実施例について説明する。
（実施例１）
金属板として、厚さ０．１ｍｍの銅系合金材（古河電気工業株式会社製ＥＦＴＥＣ６４−Ｔ）を用いて、両面にドライフィルムレジスト（旭化成イーマテリアルズ株式会社製ＡＱ−２５５８）をラミネートした。
金属板として、厚さ０．１ｍｍの銅系合金材（古河電気工業株式会社製ＥＦＴＥＣ６４−Ｔ）を用いて、両面にドライフィルムレジスト（旭化成イーマテリアルズ株式会社製ＡＱ−２５５８）をラミネートした。
そして、表面側のリード部に形成するめっきエリアを０．５ｍｍ□の四角形状、半導体素子搭載部に形成するめっきエリアは角部に半径０．２ｍｍとなる４ｍｍ□の四角形状、そして裏面側の外部接続部に形成するめっきエリアは、０．５ｍｍ□の四角形状、ダイパッド部にも角部が半径０．１ｍｍとなる４ｍｍ□の四角形状が開口されるレジストマスクを形成するようなパターンで両面に露光を行い、現像してめっきが必要な部分が開口されたレジストマスクを形成した。
次に、形成したレジストマスクの開口部から露出している金属板に、酸化膜等を除去するめっき前処理を行い、Ｎｉを１μｍ、Ｐｄを０．０７μｍ、Ａｕを０．００３μｍの厚さで順次めっきを施し、レジストマスクを剥離した。
次に、めっきが形成された金属板の両面に、前述と同じドライフィルムレジストをラミネートし、裏面側は全面を覆うレジストマスクとした。また、表面側は、形成しためっきより片側で５０μｍ大きく覆うようにした。また、補強片を配置する所にレジストマスクを形成した。なお、今回パターンは、リードフレーム１枚で樹脂封止するブロックが４つあり、１ブロックには、１半導体パッケージが４列、４段、計１６個を配置した。
補強片は、半導体パッケージの切断ライン上に、１ブロックに格子状にリードフレームの長手方向に３ヶ所、短手方向に３ヶ所配置した。切断幅は、０．２ｍｍであり、補強片幅は、０．０５ｍｍとした。補強片の高さは、リード部やダイパッド部と同じ高さにした。
次に、液温４０℃のエッチング液を用いて、スプレー圧０．１〜０．２ＭＰａで２分間エッチング加工を行い、表面側から約７０μｍの深さまでハーフエッチング加工を行い、リード部となる柱状形状と半導体素子搭載するダイパッド部となる略角柱状形状及び補強片となる柱状形状を形成した。
その後、両面のレジストマスクを剥離することで本発明の半導体素子搭載用リードフレームが得られた。この間、反り等の変形の発生はなかった。また、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。
この半導体素子搭載用リードフレームに、銀ペーストを用いて半導体素子を搭載し、直径２０μｍのボンディングワイヤで半導体素子のバンプとリード部を接続した。その後エポキシ系の封止樹脂を用いて樹脂封止した後、アルカリ性の銅エッチング液で裏面側に形成しためっき層をエッチングマスクとしてエッチング処理した。
その後、切断工程にて個々のパッケージサイズに切断し、半導体パッケージが得られた。この間の加工時や搬送時に反り等の変形は発生しなかった。
（実施例２）
実施例２は、補強片の配置を、半導体パッケージの切断ライン上に１ブロックの短手方向に３ヶ所のみ配置した。その他は、実施例１と同じである。
実施例２は、補強片の配置を、半導体パッケージの切断ライン上に１ブロックの短手方向に３ヶ所のみ配置した。その他は、実施例１と同じである。
エッチング加工時や搬送時、あるいは、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。また、半導体素子搭載から切断し半導体パッケージが得られるまでの間、加工時や搬送時に反り等の変形は発生しなかった。
（実施例３）
実施例３は、補強片の高さを、ハーフエッチングされた部分より０．０３ｍｍ厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より０．０３ｍｍ厚くなるように設定した。その他は、実施例１と同じである。
実施例３は、補強片の高さを、ハーフエッチングされた部分より０．０３ｍｍ厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より０．０３ｍｍ厚くなるように設定した。その他は、実施例１と同じである。
エッチング加工時や搬送時、あるいは、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。また、半導体素子搭載から切断し半導体パッケージが得られるまでの間、加工時や搬送時に反り等の変形は発生しなかった。
なお、樹脂封止後、裏面側からのエッチング加工時、補強片の一部は封止樹脂内に残るところもあった。切断後、半導体パッケージに補強片が付着しているものはなかった。
（実施例４）
実施例４は、補強片の高さを、ハーフエッチングされた部分より０．０２ｍｍ厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より０．０２ｍｍ厚くなるように設定した。その他は、実施例１と同じである。
実施例４は、補強片の高さを、ハーフエッチングされた部分より０．０２ｍｍ厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より０．０２ｍｍ厚くなるように設定した。その他は、実施例１と同じである。
エッチング加工時や搬送時、あるいは、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。また、半導体素子搭載から切断し半導体パッケージが得られるまでの間、加工時や搬送時に反り等の変形は発生しなかった。
なお、樹脂封止後、裏面側からのエッチング加工時、補強片は除去されていた。
（実施例５）
実施例５は、補強片の幅を０．１ｍｍとした。その他は、実施例１と同じである。
実施例５は、補強片の幅を０．１ｍｍとした。その他は、実施例１と同じである。
エッチング加工時や搬送時、あるいは、次工程である検査工程及び包装・梱包工程での反り等の変形の発生はなかった。また、半導体素子搭載から切断し半導体パッケージが得られるまでの間、加工時や搬送時に反り等の変形は発生しなかった。
（比較例１）
比較例１は、補強片を配置しない設定で、その他は実施例１と同じである。
比較例１は、補強片を配置しない設定で、その他は実施例１と同じである。
エッチング加工や搬送時、リードフレームの短手方向の中央部が下方向に反り、一部が装置に部品と接触して変形が発生した。
（比較例２）
比較例２は、補強片の高さを、ハーフエッチングされた部分より０．０１ｍｍ厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より０．０１ｍｍ厚くなるように設定した。その他は、実施例１と同じである。
比較例２は、補強片の高さを、ハーフエッチングされた部分より０．０１ｍｍ厚くした。また、補強片を形成するエッチング用レジストは、スリット状配置し、この配置密度を、エッチング液の濃度、エッチング液の吹き出し方向等各種条件を考慮し、補強片の高さがハーフエッチングされた部分より０．０１ｍｍ厚くなるように設定した。その他は、実施例１と同じである。
エッチング加工や搬送時、リードフレームの短手方向の中央部が下方向に反り、一部が装置に部品と接触して変形が発生した。
このように、実施例１〜５と比較例１、２とを比較すると、比較例１、２では、エッチング加工は搬送時にリードフレームの変形が発生したのに対し、実施例１〜５では、エッチング加工は搬送時にリードフレームの反り等の変形は発生しなかった。これにより、補強片を設けた実施例１〜５に係るリードフレームによれば、リードフレームの反り等の変形の発生を防止できることが示された。
以上説明したように、本発明の実施形態に係る半導体素子搭載用リードフレーム及びその製造方法によれば、隣り合う半導体パッケージの切断ラインに沿って、柱状の補強片を配置することにより、一枚のリードフレームに対し半導体パッケージを高密度に配置あるいは、リードフレーム板厚の薄化より、リードフレームの加工中や後工程の加工中や搬送中でのリードフレームのブロックの中央部が下側に反る変形を防止することができる。
この補強片は、切断幅より狭く設定することにより、この補強片は半導体パッケージを切断する時、同時に除去されるため、半導体パッケージ内には残ることはない。
また、補強片の厚さの設定を材料板厚より薄くかつ前記ハーフエッチングされた部分より厚く設定し、樹脂封止した後、裏面側をエッチング加工する際、補強片も同時にエッチング加工して除去できる高さに設定すれば、切断時の負荷を低減することができ、切断部品の消耗を抑制することができる。また、切断時の工具の破損防止にもなる。
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
１０ 金属板
１１ 枠状部分
２０ ダイパッド部
３０ リード部
４０、４０ａ、４０ｂ 補強片
５０ 切断ライン
６０ 窪み形状部分
７０、７１ めっき層
８０、１００ リードフレーム
９０ 樹脂封止ブロック
１１０ 半導体素子
１２０ ボンディングワイヤ
１３０ 封止樹脂
１４０〜１４９ レジストマスク
１５０ 半導体パッケージ
１１ 枠状部分
２０ ダイパッド部
３０ リード部
４０、４０ａ、４０ｂ 補強片
５０ 切断ライン
６０ 窪み形状部分
７０、７１ めっき層
８０、１００ リードフレーム
９０ 樹脂封止ブロック
１１０ 半導体素子
１２０ ボンディングワイヤ
１３０ 封止樹脂
１４０〜１４９ レジストマスク
１５０ 半導体パッケージ
Claims (13)
- 金属板の表面側に窪み形状部分を形成することにより形成された柱状形状のダイパッド部及びリード部を有し、該ダイパッド部上に半導体素子を搭載するとともに該リード部上にボンディングワイヤを接続して前記表面側を樹脂封止した後、裏面側から前記金属板の不要部分を除去して形成される半導体パッケージの部品として用いられる半導体素子搭載用リードフレームであって、
前記樹脂封止を行う１つのブロック内に複数の前記半導体パッケージを形成可能に前記ダイパッド部及びリード部の組を複数設け、隣接する該ダイパッド部及びリード部の組同士の間の切断ライン上に、柱状形状の補強片を設けた半導体素子搭載用リードフレーム。 - 前記補強片は、前記金属板の幅方向に延びる前記切断ライン上にのみ設けられた請求項１に記載の半導体素子搭載用リードフレーム。
- 前記補強片は、前記金属板の幅方向に延びる前記切断ライン及び前記金属板の長手方向に延びる前記切断ラインの双方に格子状に設けられた請求項１に記載の半導体素子搭載用リードフレーム。
- 前記補強片は、前記切断ラインの幅よりも狭い幅を有する請求項１乃至３のいずれか一項に記載の半導体素子搭載用リードフレーム。
- 前記補強片の厚さは、前記ダイパッド部及び前記リード部の少なくとも一方の厚さと同じである請求項１乃至４のいずれか一項に記載の半導体素子搭載用リードフレーム。
- 前記補強片の厚さは、前記ダイパッド部及び前記リード部よりも薄く、前記窪み形状部分よりも厚い請求項１乃至４のいずれか一項に記載の半導体素子搭載用リードフレーム。
- 半導体素子搭載用リードフレームの製造方法であって、
金属板の表面をハーフエッチング加工し、半導体素子を搭載するためのダイパッド部と、該ダイパッド部の周囲に配置され、前記半導体素子と電気的に接続されたボンディングワイヤの接続端子となるリード部と、隣接する該ダイパッド部及び該リード部の組同士の間に設けられる切断ライン上の少なくとも一部に設けられる補強片とを柱状に形成するハーフエッチング工程を有する半導体素子搭載用リードフレームの製造方法。 - 前記補強片の幅を、前記切断ラインの幅よりも狭く形成する請求項７に記載の半導体素子搭載用リードフレームの製造方法。
- 前記補強片を、前記金属板の幅方向の前記切断ライン上にのみ形成する請求項７又は８に記載の半導体素子搭載用リードフレームの製造方法。
- 前記補強片を、前記金属板の幅方向の前記切断ライン上及び前記金属板の長手方向の前記切断ライン上の双方に形成する請求項７又は８に記載の半導体素子搭載用リードフレームの製造方法。
- 前記ダイパッド部及び前記リード部の前記表面及び裏面にめっき層を形成するめっき工程を更に有する請求項７乃至１０のいずれか一項に記載の半導体素子搭載用リードフレームの製造方法。
- 前記めっき工程は前記ハーフエッチング工程よりも前に行われ、前記ハーフエッチング工程は、前記ダイパッド部及び前記リード部の前記表面に形成された前記めっき層を前記表面側のエッチングマスクとして用いることにより行われる請求項１１に記載の半導体素子搭載用リードフレームの製造方法。
- 前記ダイパッド部及び前記リード部の形成領域はレジスト層で覆われ、前記補強片の形成領域はスリット状又はドット状のレジスト層で覆われた状態で前記ハーフエッチング加工が行われ、前記補強片は前記ダイパッド部及び前記リード部よりも低い柱状に形成される請求項７乃至１２のいずれか一項に記載の半導体素子搭載用リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015031315A JP6326647B2 (ja) | 2015-02-20 | 2015-02-20 | 半導体素子搭載用リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015031315A JP6326647B2 (ja) | 2015-02-20 | 2015-02-20 | 半導体素子搭載用リードフレーム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016154161A true JP2016154161A (ja) | 2016-08-25 |
| JP6326647B2 JP6326647B2 (ja) | 2018-05-23 |
Family
ID=56761263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015031315A Active JP6326647B2 (ja) | 2015-02-20 | 2015-02-20 | 半導体素子搭載用リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6326647B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107424937A (zh) * | 2017-03-21 | 2017-12-01 | 池州华钛半导体有限公司 | 一种多芯片整合封装方法 |
| US20210134757A1 (en) * | 2019-11-04 | 2021-05-06 | Xilinx, Inc. | Fanout integration for stacked silicon package assembly |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004023007A (ja) * | 2002-06-20 | 2004-01-22 | Sony Corp | 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。 |
| JP2008182175A (ja) * | 2006-12-27 | 2008-08-07 | Denso Corp | モールドパッケージの製造方法 |
| JP2009164232A (ja) * | 2007-12-28 | 2009-07-23 | Mitsui High Tec Inc | 半導体装置及びその製造方法並びにリードフレーム及びその製造方法 |
| JP2012109459A (ja) * | 2010-11-18 | 2012-06-07 | Dainippon Printing Co Ltd | リードフレームおよびリードフレームの製造方法 |
| JP2012114354A (ja) * | 2010-11-26 | 2012-06-14 | Dainippon Printing Co Ltd | リードフレームおよびリードフレームの製造方法 |
| JP2012209347A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013247199A (ja) * | 2012-05-24 | 2013-12-09 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
-
2015
- 2015-02-20 JP JP2015031315A patent/JP6326647B2/ja active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004023007A (ja) * | 2002-06-20 | 2004-01-22 | Sony Corp | 半導体パッケージ用リードフレーム及び半導体パッケージ並びに半導体パッケージの製造方法。 |
| JP2008182175A (ja) * | 2006-12-27 | 2008-08-07 | Denso Corp | モールドパッケージの製造方法 |
| JP2009164232A (ja) * | 2007-12-28 | 2009-07-23 | Mitsui High Tec Inc | 半導体装置及びその製造方法並びにリードフレーム及びその製造方法 |
| JP2012109459A (ja) * | 2010-11-18 | 2012-06-07 | Dainippon Printing Co Ltd | リードフレームおよびリードフレームの製造方法 |
| JP2012114354A (ja) * | 2010-11-26 | 2012-06-14 | Dainippon Printing Co Ltd | リードフレームおよびリードフレームの製造方法 |
| JP2012209347A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013247199A (ja) * | 2012-05-24 | 2013-12-09 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107424937A (zh) * | 2017-03-21 | 2017-12-01 | 池州华钛半导体有限公司 | 一种多芯片整合封装方法 |
| US20210134757A1 (en) * | 2019-11-04 | 2021-05-06 | Xilinx, Inc. | Fanout integration for stacked silicon package assembly |
| US12027493B2 (en) * | 2019-11-04 | 2024-07-02 | Xilinx, Inc. | Fanout integration for stacked silicon package assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6326647B2 (ja) | 2018-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9735106B2 (en) | Semiconductor lead frame, semiconductor package, and manufacturing method thereof | |
| US20030045032A1 (en) | Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device | |
| US8975734B2 (en) | Semiconductor package without chip carrier and fabrication method thereof | |
| JP2001320007A (ja) | 樹脂封止型半導体装置用フレーム | |
| US7683462B2 (en) | Chip package structure | |
| JP6319644B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置の製造方法 | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| JP6326647B2 (ja) | 半導体素子搭載用リードフレーム及びその製造方法 | |
| JP5971531B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2010161320A (ja) | 半導体装置及びその製造方法 | |
| US20110095405A1 (en) | Lead frame and intermediate product of semiconductor device | |
| JP4418764B2 (ja) | 樹脂封止型半導体パッケージの製造方法 | |
| JP5467506B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| TW202036806A (zh) | 半導體元件搭載用基板 | |
| US20200258822A1 (en) | High i/o density flip-chip qfn | |
| JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5585637B2 (ja) | 樹脂封止型半導体装置用フレーム | |
| JP2001320008A (ja) | 樹脂封止型半導体装置用フレーム | |
| JP6168589B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP2002026192A (ja) | リードフレーム | |
| JP2023092969A (ja) | リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法 | |
| JP2010283246A (ja) | リードフレーム及び半導体装置 | |
| JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP5403435B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| JP2014175578A (ja) | 半導体素子搭載用リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170509 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180322 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6326647 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |