JP2016146538A - 前置歪み生成装置及び前置歪み生成方法 - Google Patents
前置歪み生成装置及び前置歪み生成方法 Download PDFInfo
- Publication number
- JP2016146538A JP2016146538A JP2015022269A JP2015022269A JP2016146538A JP 2016146538 A JP2016146538 A JP 2016146538A JP 2015022269 A JP2015022269 A JP 2015022269A JP 2015022269 A JP2015022269 A JP 2015022269A JP 2016146538 A JP2016146538 A JP 2016146538A
- Authority
- JP
- Japan
- Prior art keywords
- predistortion
- signal
- adaptive control
- distortion
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
300MHz以上の広帯域における歪み補償が要求されるが、現在市場に供給されているデジタルデバイス、アナログデバイスともに帯域の確保が困難であり、十分な歪み補償ができない場合があった。
このようにして時系列nの順に信号u[n]に含まれるべき前置歪みは、以下の点で、信号u[n]の列とy[n]の列との差を最小化するために従来例においても行われていた適応制御と異なる適応制御の下で維持される。
(1) u[n]の列に替えて、そのu[n]の列の周波数スペクトルU[f]と既述の重みW[f]との積が適用される。
(2) y[n]の列に替えて、そのy[n]の列の周波数スペクトルY[f]と同様の重みW[f]との積が適用される。
(3) しかも、このような重みW[f]は、信号y[n]の列に重畳することが許容される歪みや雑音の周波数軸上における分布を意味する。
すなわち、前置歪みの維持のために行われる適応制御は、周波数軸上で重みW[f]による帯域の制限やその帯域に分布する信号の抑圧の下で行われ、適応制御の過程で前置歪みの精度が劣化する要因となる歪みや雑音が低減された状態で行われる。
すなわち、時系列nの順に信号u[n]の列に含まれるべき前置歪みは、請求項1に係る発明において行われる適応制御の演算対象である(W[f]U[f])、(W[f]Y[f])にそれぞれ時間軸上で等価な2つの演算対象に基づく適応制御によって求められる。
したがって、本発明では、請求項1に係る発明と同様の作用効果が達成される。
このようにして時系列nの順に入力信号x[n]に重畳されるべき前置歪みは、以下の点で、入力信号x[n]の列とy[n]の列との差を最小化するために従来例においても行われていた適応制御と異なる適応制御の下で維持される。
(1) x[n]の列に替えて、そのx[n]の列の周波数スペクトルX[f]と既述の重みW[f]との積が適用される。
(2) y[n]の列に替えて、そのy[n]の列の周波数スペクトルY[f]と同様の重みW[f]との積が適用される。
(3) しかも、このような重みW[f]は、信号y[n]の列に重畳することが許容される歪みや雑音の周波数軸上における分布を意味する。
すなわち、前置歪みの維持のために行われる適応制御は、周波数軸上で重みW[f]による帯域の制限やその帯域に分布する信号の抑圧の下で行われ、適応制御の過程で前置歪みの精度が劣化する要因となる歪みや雑音が低減された状態で行われる。
すなわち、時系列nの順に入力信号x[n]の列に重畳されるべき前置歪みは、請求項3に係る発明において行われる適応制御の演算対象である(W[f]X[f])、(W[f]Y[f])にそれぞれ時間軸上で等価な2つの演算対象に基づく適応制御によって求められる。
したがって、本発明では、請求項3に係る発明と同様の作用効果が達成される。
以下、図1(a)を参照して、本実施形態における歪み補償装置(プリディストータ)について説明する。
ここに、上記演算の対象となる各値と、数式6で表される歪み補償モデルとの対応関係は、以下の通りである。
(1) α(f)は、重み付け係数であり、詳細については後述する。
(2) フーリエ変換後の出力信号y(f)は、上記歪み補償モデルの要素である出力信号y(t)のべき乗のフーリエ変換信号φ(f)に相当する。
(3) (重み付け後の)出力信号α(f)・y(f)は、重み付け後における上記歪みモデルの要素信号α(f)・φ(f)に相当する。
なお、以下では、上記対応関係(2),(3)については、同様に成立するので、記載を省略する。
図1(a)に示すように、本実施形態における歪み補償装置1は、歪補償部10及び補償計算部11の各々を備える。
歪補償部10は、歪み補償モデルに補償計算部11によって生成された歪み補償係数を当てはめて、入力信号x(t)に予め被補償回路2の逆特性を与える。入力信号x(t)に被補償回路2の逆特性を与えることにより、被補償回路2の入出力の線形化を図ることができる。
本実施形態では、所望帯域が隣接チャネル帯域に設定されることにより、ACLR(Adjacent Cannel Leakage power Ratio)(隣接チャネル漏洩電力比)の大幅な改善が実現される。
補償計算部11は、算出した歪み補償係数ωτ,σ,kを歪補償部10に出力する。
ステップS101において、補償計算部11は、歪補償部10から供給される予歪補償信号u(t)を取得する。また、補償計算部11は、被補償回路2から出力される出力信号y(t)を取得する。
評価関数Enは、以下に示す式(10)に示すとおり、ufと、歪み補償係数w及びYfとの二乗誤差である。
図3に示すように、従来の歪み補償装置は、下側の隣接チャネル漏洩電力比(ACLR)が−39.2dBであり、上側の隣接チャネル漏洩電力比が−36.7dBである。本実施形態の歪み補償装置1は、下側の隣接チャネル漏洩電力比が−46.3dBであり、上側の隣接チャネル漏洩電力比が−45.5dBである。これより、本実施形態の歪み補償装置1は、従来の歪み補償装置に比べて、被補償回路の広帯域の出力信号において、歪み成分が小さいことがわかる。
したがって、歪み補償が行われるべき帯域である歪み補償帯域を狭く設定することができる。
したがって、従来例に比べて、高速のディジタル信号処理のために必要となるハードウェアのサイズや消費電力の無用な増加も回避される。
2 被補償回路
10 歪補償部
11 補償計算部
Claims (9)
- プリディストーション法による歪み補償の対象となる回路に時系列nの順に入力される信号u[n]の列の周波数スペクトルU[f]と、前記回路によって前記時系列nの順に出力される信号y[n]の列の周波数スペクトルY[f]と、前記信号y[n]に対する歪みまたは雑音の重畳の許否を周波数軸上で示す重みW[f]とに基づいて、(W[f]U[f])と、(W[f]Y[f])との差を適応制御に基づいて最小化する適応制御手段と、
前記適応制御の解ωに適応した値に、前記信号u[n]に重畳されるべき前置歪みを維持する前置歪み維持手段と
を備えたことを特徴とする前置歪み生成装置。 - プリディストーション法による歪み補償の対象となる回路に時系列nの順に入力される信号u[n]の列の周波数スペクトルU[f]と、前記回路によって前記時系列nの順に出力される信号y[n]の列の周波数スペクトルY[f]と、前記信号y[n]に対する歪みまたは雑音の重畳の許否を周波数軸上で示す重みW[f]とで与えられる、(W[f]U[f])と、(W[f]Y[f])との個々の逆フーリエ変換の結果u[n]′、y[n]′の差を適応制御に基づいて最小化する適応制御手段と、
前記適応制御の解ωに適応した値に、前記信号u[n]に重畳されるべき前置歪みを維持する前置歪み維持手段と
を備えたことを特徴とする前置歪み生成装置。 - プリディストーション法による歪み補償の対象となる回路に時系列nの順に前置歪みが重畳されて入力されるべき入力信号x[n]の列の周波数スペクトルX[f]と、前記回路によって前記時系列nの順に出力される信号y[n]の列の周波数スペクトルY[f]と、前記信号y[n]に対する歪みまたは雑音の重畳の許否を周波数軸上で示す重みW[f]とに基づいて、(W[f]X[f])と、(W[f]Y[f])との差を適応制御に基づいて最小化する適応制御手段と、
前記適応制御の解ωに適応した値に、前記前置歪みを維持する前置歪み維持手段と
を備えたことを特徴とする前置歪み生成装置。 - プリディストーション法による歪み補償の対象となる回路に時系列nの順に前置歪みが重畳されて入力されるべき入力信号x[n]の列の周波数スペクトルX[f]と、前記回路によって前記時系列nの順に出力される信号y[n]の列の周波数スペクトルY[f]と、前記信号y[n]に対する歪みまたは雑音の重畳の許否を周波数軸上で示す重みW[f]とで与えられる、(W[f]X[f])と、(W[f]Y[f])との個々の逆フーリエ変換の結果x[n]′、y[n]′の差を適応制御に基づいて最小化する適応制御手段と、
前記適応制御の解ωに適応した値に、前記前置歪みを維持する前置歪み維持手段と
を備えたことを特徴とする前置歪み生成装置。 - 請求項1ないし請求項4の何れか1項に記載の前置歪み生成装置において、
前記適応制御手段は、
前記回路の逆歪み特性を示す多項式を有すると共に、前記適応制御の解ωを前記多項式の係数として求め、
前記前置歪み維持手段は、
前記適応制御手段によって求められた係数が適用された多項式に含まれる非線形な項の総和に前記前置歪みを維持する
ことを特徴とする前置歪み生成装置。 - プリディストーション法による歪み補償の対象となる回路に時系列nの順に入力される信号u[n]の列の周波数スペクトルU[f]と、前記回路によって前記時系列nの順に出力される信号y[n]の列の周波数スペクトルY[f]と、前記信号y[n]に対する歪みまたは雑音の重畳の許否を周波数軸上で示す重みW[f]とに基づいて、(W[f]U[f])と、(W[f]Y[f])との差を適応制御に基づいて最小化し、
前記適応制御の解ωに適応した値に、前記信号u[n]に重畳されるべき前置歪みを維持する
ことを特徴とする前置歪み生成方法。 - プリディストーション法による歪み補償の対象となる回路に時系列nの順に入力される信号u[n]の列の周波数スペクトルU[f]と、前記回路によって前記時系列nの順に出力される信号y[n]の列の周波数スペクトルY[f]と、前記信号y[n]に対する歪みまたは雑音の重畳の許否を周波数軸上で示す重みW[f]とで与えられる、(W[f]U[f])と、(W[f]Y[f])との個々の逆フーリエ変換の結果u[n]′、y[n]′の差を適応制御に基づいて最小化し、
前記適応制御の解ωに適応した値に、前記信号u[n]に重畳されるべき前置歪みを維持する
ことを特徴とする前置歪み生成方法。 - プリディストーション法による歪み補償の対象となる回路に時系列nの順に前置歪みが重畳されて入力されるべき入力信号x[n]の列の周波数スペクトルX[f]と、前記回路によって前記時系列nの順に出力される信号y[n]の列の周波数スペクトルY[f]と、前記信号y[n]に対する歪みまたは雑音の重畳の許否を周波数軸上で示す重みW[f]とに基づいて、(W[f]X[f])と、(W[f]Y[f])との差を適応制御に基づいて最小化する適応制御手段と、
前記適応制御の解ωに適応した値に、前記前置歪みを維持する前置歪み維持手段と
を備えたことを特徴とする前置歪み生成方法。 - プリディストーション法による歪み補償の対象となる回路に時系列nの順に前置歪みが重畳されて入力されるべき入力信号x[n]の列の周波数スペクトルX[f]と、前記回路によって前記時系列nの順に出力される信号y[n]の列の周波数スペクトルY[f]と、前記信号y[n]に対する歪みまたは雑音の重畳の許否を周波数軸上で示す重みW[f]とで与えられる、(W[f]X[f])と、(W[f]Y[f])との個々の逆フーリエ変換の結果x[n]′、y[n]′の差を適応制御に基づいて最小化する適応制御手段と、
前記適応制御の解ωに適応した値に、前記前置歪みを維持する前置歪み維持手段と
を備えたことを特徴とする前置歪み生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015022269A JP6569174B2 (ja) | 2015-02-06 | 2015-02-06 | 前置歪み生成装置及び前置歪み生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015022269A JP6569174B2 (ja) | 2015-02-06 | 2015-02-06 | 前置歪み生成装置及び前置歪み生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016146538A true JP2016146538A (ja) | 2016-08-12 |
JP6569174B2 JP6569174B2 (ja) | 2019-09-04 |
Family
ID=56686286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015022269A Active JP6569174B2 (ja) | 2015-02-06 | 2015-02-06 | 前置歪み生成装置及び前置歪み生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6569174B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233810A (ja) * | 1990-07-12 | 1992-08-21 | Asea Brown Boveri Ag | 増幅回路の非直線性を補償する方法と装置 |
JP2000508140A (ja) * | 1996-03-29 | 2000-06-27 | スペクトリアン | 適応型アンプ歪補償回路 |
JP2000512111A (ja) * | 1996-07-23 | 2000-09-12 | スペクトリアン コーポレーシヨン | 適応型予歪付与回路を有するrfアンプ |
JP2003332853A (ja) * | 2002-05-14 | 2003-11-21 | Matsushita Electric Ind Co Ltd | ハイブリッド歪補償方法およびハイブリッド歪補償装置 |
US7106806B1 (en) * | 1999-06-30 | 2006-09-12 | Andrew Corporation | Reducing distortion of signals |
-
2015
- 2015-02-06 JP JP2015022269A patent/JP6569174B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04233810A (ja) * | 1990-07-12 | 1992-08-21 | Asea Brown Boveri Ag | 増幅回路の非直線性を補償する方法と装置 |
JP2000508140A (ja) * | 1996-03-29 | 2000-06-27 | スペクトリアン | 適応型アンプ歪補償回路 |
JP2000512111A (ja) * | 1996-07-23 | 2000-09-12 | スペクトリアン コーポレーシヨン | 適応型予歪付与回路を有するrfアンプ |
US7106806B1 (en) * | 1999-06-30 | 2006-09-12 | Andrew Corporation | Reducing distortion of signals |
JP2003332853A (ja) * | 2002-05-14 | 2003-11-21 | Matsushita Electric Ind Co Ltd | ハイブリッド歪補償方法およびハイブリッド歪補償装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6569174B2 (ja) | 2019-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9660593B2 (en) | Weighted memory polynomial method and system for power amplifiers predistortion | |
US9473077B2 (en) | Amplifier linearization using predistortion | |
Ding et al. | Digital predistortion using direct learning with reduced bandwidth feedback | |
JP4255849B2 (ja) | べき級数型ディジタルプリディストータ | |
JP5205182B2 (ja) | 歪補償増幅装置 | |
KR20210008073A (ko) | 비선형 시스템용 디지털 보상기 | |
TWI542139B (zh) | 數位預失真電路與方法以及數位預失真訓練電路 | |
KR20160146557A (ko) | 동적 전치 왜곡에 있어서의 적응형 파고율 감소 장치 및 방법 | |
KR101679230B1 (ko) | 전력증폭기의 비선형 특성을 보상하는 다항식 디지털 전치왜곡 장치 및 그 방법 | |
KR20040097266A (ko) | 주파수 의존 비선형성들을 통합하는 증폭기를 사용하는적응성 디지털 전치왜곡 | |
KR20160143556A (ko) | 적응형 디지털 전치 왜곡을 위한 디바이스 및 방법 | |
CN109075745B (zh) | 预失真装置 | |
US9197262B2 (en) | Low-power and low-cost adaptive self-linearization system with fast convergence | |
JP2015142325A (ja) | 歪補償装置および歪補償方法 | |
US20230006611A1 (en) | Ai-assisted power amplifier optimization | |
JP2019201347A (ja) | 歪み補償装置及び歪み補償方法 | |
JP5160344B2 (ja) | プリディストータ | |
JP2010074723A (ja) | プリディストータ | |
JP6569174B2 (ja) | 前置歪み生成装置及び前置歪み生成方法 | |
KR101195977B1 (ko) | 전력 증폭기의 행동 모델링 장치 및 방법 | |
KR20120054369A (ko) | 메모리 다항식 모델을 이용하는 전치 왜곡 장치, 그것의 전치 왜곡 방법, 및 전치 왜곡 장치를 포함하는 시스템 | |
KR100991494B1 (ko) | 디지털 전치왜곡 방법 및 그 장치 | |
US9628305B2 (en) | Systems and methods to compensate for memory effects using enhanced memory polynomials | |
JP2010114655A (ja) | プリディストータ | |
JP6296709B2 (ja) | 歪補償装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180129 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181102 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6569174 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |