JP2016136393A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2016136393A JP2016136393A JP2016011078A JP2016011078A JP2016136393A JP 2016136393 A JP2016136393 A JP 2016136393A JP 2016011078 A JP2016011078 A JP 2016011078A JP 2016011078 A JP2016011078 A JP 2016011078A JP 2016136393 A JP2016136393 A JP 2016136393A
- Authority
- JP
- Japan
- Prior art keywords
- memory system
- record
- logical address
- processing unit
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/064—Management of blocks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1036—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/109—Address translation for multiple virtual address spaces, e.g. segmentation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Memory System (AREA)
Abstract
【解決手段】一つの実施形態によれば、メモリシステムは外部のホストに接続可能である。前記メモリシステムは、第1記憶領域を備える不揮発性の第1記憶装置と、コントローラとを備える。前記第1記憶領域は、前記ホストから受信したデータが格納される。前記コントローラは、前記第1記憶装置に対し、データの書き込みおよびデータの読み出しの制御を行う。前記第1記憶領域は、前記メモリシステムの論理アドレス空間のサイズである第1サイズより大きい第2サイズを有している。前記コントローラは、前記第1サイズを変更する要求を前記ホストから受信し、前記要求に応じて、前記論理アドレス空間のうちの少なくとも一部のデータを有効な状態に保ちながら前記第1サイズを変更する。
【選択図】図28
Description
図1は、第1の実施形態のメモリシステムの構成例を示す図である。メモリシステム1は、通信路3を介してホスト2に接続される。ホスト2はコンピュータである。コンピュータは、例えば、パーソナルコンピュータ、ポータブルコンピュータ、または、携帯通信機器を含む。メモリシステム1は、ホスト2の外部記憶装置として機能する。通信路3のインタフェース規格としては任意の規格が採用可能である。ホスト2は、メモリシステム1に対してアクセス要求(書き込み要求、読み出し要求)、およびUNMAP要求を発行することができる。アクセス要求およびUNMAP要求は、論理的なアドレス情報(以降、第1アドレスという)を含んで構成される。UNMAP要求については後述する。ホスト2がメモリシステム1に対して用いる論理アドレス空間(即ち第1アドレスによってメモリシステム1内の位置の指定が可能な範囲)のサイズは、メモリシステム1の表記容量と等しい。言い換えると、メモリシステム1は、表記容量と等しいサイズの論理アドレス空間をホスト2に提供する。
図30及び図31は、第2の実施形態の削減処理を説明するフローチャートである。第2の実施形態においては、削減処理は、ホスト2に対する応答処理(フォアグラウンド処理)と、応答処理の後の内部処理(バックグラウンド処理)とに分割される。図30はフォアグラウンド処理を説明するフローチャートであり、図31はバックグラウンド処理を説明するフローチャートである。ここでは、説明を簡単にするために、1つのリージョンのサイズだけ表記容量を削減する処理を説明する。
第3の実施形態においては、処理部は、第1アドレスの空間における所定サイズの記憶領域毎に、非UNMAP状態のクラスタ数を管理する。非UNMAP状態のクラスタ数の管理単位は、リージョン単位であってもよいしリージョン単位でなくてもよい。ここでは一例として、処理部は、非UNMAP状態のクラスタ数を1024個のリージョンからなる領域(リージョングループ)毎に管理する。
図33は、メモリシステム1の実装例を示す図である。メモリシステム1は、例えばサーバシステム1000に実装される。サーバシステム1000は、ディスクアレイ2000とラックマウントサーバ3000とが通信インタフェース4000によって接続されて構成される。通信インタフェース4000の規格としては任意の規格が採用可能である。ラックマウントサーバ3000は、サーバラックに1以上のホスト2がマウントされて構成される。複数のホスト2は、通信インタフェース4000を介してディスクアレイ2000にアクセスすることができる。
Claims (21)
- 外部のホストに接続可能なメモリシステムであって、
前記ホストから受信したデータが格納される第1記憶領域を備える不揮発性の第1記憶装置と、
当該第1記憶装置に対し、データの書き込みおよびデータの読み出しの制御を行うコントローラと、
を備え、
前記第1記憶領域は、前記メモリシステムの論理アドレス空間のサイズである第1サイズより大きい第2サイズを有し、
前記コントローラは、前記第1サイズを変更する要求を前記ホストから受信し、前記要求に応じて、前記論理アドレス空間のうちの少なくとも一部のデータを有効な状態に保ちながら前記第1サイズを変更する、
ことを特徴とするメモリシステム。 - 前記論理アドレス空間内の論理アドレスと前記第1記憶領域内の物理アドレスとを対応付ける1以上のレコード、を備える第1対応情報が格納される第2記憶領域を備える第2記憶装置をさらに備え、
前記コントローラは、前記要求に応じて前記第1対応情報が備えるレコードの数を変更する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記第1対応情報は、1以上の第2レコードを備える第2対応情報と、物理アドレスが記録される1以上の第3対応情報とを含み、前記第2レコードは論理アドレスと前記1以上の第3対応情報のうちの対応する一つをポイントするポインタとを対応付ける情報であり、
前記コントローラは、前記要求に応じて前記第2対応情報が備える第2レコードの数を変更する、
ことを特徴とする請求項2に記載のメモリシステム。 - 前記第2対応情報は、前記論理アドレス空間に含まれる第1単位領域毎に前記第2レコードを含み、
前記第3対応情報は、夫々前記第1単位領域よりも小さい第2単位領域毎の物理アドレスである複数の物理アドレスが記録される、
ことを特徴とする請求項3に記載のメモリシステム。 - 前記コントローラは、前記第1サイズを増加する要求である第1要求に応じて前記第2対応情報に、前記第1サイズの増加に応じて追加される第1論理アドレス空間に対応する第2レコードである第3レコードを追加し、
前記第1サイズを削減する要求である第2要求に応じて前記第2対応情報から、前記第1サイズの削減に応じて削減される第2論理アドレス空間に対応する第2レコードである第4レコードを削除する、
ことを特徴とする請求項4に記載のメモリシステム。 - 前記コントローラは、
前記論理アドレス空間内の前記第2単位領域の状態が、前記第1状態は論理アドレスが何れかの物理アドレスに対応付けられている状態である第1状態であるか、前記第2状態は論理アドレスが何れの物理アドレスにも対応付けられていない状態である第2状態であるか、を参照し、
前記第2要求を受信した場合、状態が前記第1状態である第2単位領域である第3単位領域が前記第2論理アドレス空間に存在するか否かを判定し、前記第2論理アドレス空間に前記第3単位領域が存在する場合、前記ホストに警告する、
ことを特徴とする請求項5に記載のメモリシステム。 - 前記コントローラは、前記ホストに警告した後に許可を受信した場合、前記第4レコードを削除する、ことを特徴とする請求項6に記載のメモリシステム。
- 前記コントローラは、前記ホストに警告した後に前記許可を受信しない場合、前記第4レコードを削除しない、ことを特徴とする請求項7に記載のメモリシステム。
- 前記コントローラは、
前記論理アドレス空間内の前記第2単位領域の状態が、論理アドレスが何れかの物理アドレスに対応付けられている状態である第1状態であるか、論理アドレスが何れの物理アドレスにも対応付けられていない状態である第2状態であるか、を参照し、
前記第2要求を受信した場合、状態が前記第1状態である第2単位領域である第3単位領域が前記第2論理アドレス空間に存在するか否かを判定し、前記第2論理アドレス空間に前記第3単位領域が存在する場合、前記第4レコードを削除しない、
ことを特徴とする請求項5に記載のメモリシステム。 - 前記コントローラは、
前記論理アドレス空間内の前記第2単位領域の状態が、論理アドレスが何れかの物理アドレスに対応付けられている状態である第1状態であるか、論理アドレスが何れの物理アドレスにも対応付けられていない状態である第2状態であるか、を参照し、
前記第2要求を受信した場合、状態が前記第1状態である第2単位領域である第3単位領域が前記第2論理アドレス空間に存在するか否かを判定し、
前記第2論理アドレス空間に前記第3単位領域が存在する場合、前記第3単位領域に関する第3対応情報に状態が前記第2状態であることを示す情報を記述し、前記第4レコードを削除し、
前記第2論理アドレス空間に前記第3単位領域が存在しない場合、前記第3単位領域に関する第3対応情報を更新しないで前記第4レコードを削除する、
ことを特徴とする請求項5に記載のメモリシステム。 - 前記コントローラは、
第1単位領域毎に第2フラグを更新し、
前記第2要求を受信した場合、前記第2論理アドレス空間に前記第3単位領域が存在するか否かの判定を実行する前に、前記第2論理アドレス空間に含まれる第1単位領域の第2フラグを立て、前記第2フラグを立てた後、前記受信した第2要求に対する完了応答を前記ホストに通知し、
前記完了応答の通知後、前記判定を、前記第2フラグが立てられた第1単位領域に対して開始する、
ことを特徴とする請求項7に記載のメモリシステム。 - 前記第1記憶領域は、複数のブロックを備え、
前記コントローラは、
前記ホストからのデータを順次、前記複数のブロックのうちの空き領域を有するブロックである第1ブロックの前記空き領域に書き込み、
夫々同一の第1論理アドレスの指定を伴う2つのデータが前記第1記憶領域に記憶され、かつ、前記2つのデータは夫々異なる物理アドレスが示す位置に記憶される場合、前記2つのデータのうちの前記第1対応情報によって前記第1論理アドレスに対応付けられている物理アドレスが示す位置に記憶されるデータを有効なデータとして扱い、前記2つのデータのうちの前記対応情報によって前記第1論理アドレスに対応付けられていない物理アドレスが示す位置に記憶されるデータを無効なデータとして扱い、
前記複数のブロックから第2ブロックを選択し、前記第2ブロックに記憶されるデータのうちの有効なデータを前記複数のブロックのうちの空き領域を有するブロックである第3ブロックの前記空き領域にコピーし、前記第2ブロックをフリーブロックとして設定する、ガベージコレクションを実行し、
前記ガベージコレクションの後、前記フリーブロックに記憶される全データを消去し、
前記フリーブロックの数と前記第1サイズと前記第2サイズとに応じて、前記ホストからのデータの前記第1ブロックへの書き込み量に対する前記ガベージコレクションによるデータの前記第3ブロックへの書き込み量の比率を制御する、
ことを特徴とする請求項5に記載のメモリシステム。 - 前記コントローラは、
前記フリーブロックの数が第1値である場合には、前記フリーブロックの数が前記第1値よりも大きい第2値である場合に比べ、前記比率を増加させる、
ことを特徴とする請求項12に記載のメモリシステム。 - 前記コントローラは、前記第1サイズが第3値である場合には、前記第1サイズが前記第3値よりも小さい第4値である場合に比べ、前記比率を増加させる、
ことを特徴とする請求項13に記載のメモリシステム。 - 前記コントローラは、
前記第2サイズから前記第1サイズを減算して得られる値の前記第1サイズに対するパーセンテージが第3値である場合には、前記パーセンテージが前記第3値よりも大きい第4値である場合に比べ、前記比率を増加させる、
ことを特徴とする請求項13に記載のメモリシステム。 - 前記コントローラは、ブロック毎に有効なデータのカウント値を管理し、前記複数のブロックのうちから前記有効なデータの数が最小のブロックを前記第2ブロックとして選択する、
ことを特徴とする請求項12から請求項15の何れか1項に記載のメモリシステム。 - 前記コントローラは、
前記論理アドレス空間内の前記第2単位領域の状態が、論理アドレスが何れかの物理アドレスに対応付けられている状態である第1状態であるか、論理アドレスが何れの物理アドレスにも対応付けられていない状態である第2状態であるか、を参照し、
前記第2要求を受信した場合、状態が前記第1状態である第2単位領域である第3単位領域が前記第2論理アドレス空間に存在するか否かを判定し、
前記第2論理アドレス空間に第3単位領域が存在する場合、前記第1対応情報を参照することによって前記第3単位領域を示す論理アドレス、に対応する物理アドレスを取得し、前記複数のブロックのうちの前記取得された物理アドレスを含むブロックについて前記カウント値をデクリメントし、前記第4レコードを削除する、
ことを特徴とする請求項16に記載のメモリシステム。 - 前記第1対応情報は、前記レコードを前記論理アドレス空間に含まれる単位領域毎に備え、
前記コントローラは、前記第1サイズを増加する要求である第1要求に応じて前記第1対応情報が備えるレコードの数を増やし、前記第1サイズを削減する要求である第2要求に応じて前記第1対応情報が備えるレコードの数を削減する、
ことを特徴とする請求項2から請求項4の何れか1項に記載のメモリシステム。 - 前記第2対応情報は、第2レコード毎に第1フラグを備え、
前記コントローラは、
前記第3レコードを前記第2対応情報に追加し、
前記追加した第3レコードの第1フラグを立て、
前記第1論理アドレス空間に対するアクセスを行う場合、前記アクセスの宛先の物理アドレスを記録した新規の第3対応情報を生成し、前記第3レコードに前記新規の第3対応情報をポイントするポインタを記録し、前記第3レコードの第1フラグを下ろす、
ことを特徴とする請求項5に記載のメモリシステム。 - 前記コントローラは、前記ホストに警告した後、前記第4レコードを削除する、
ことを特徴とする請求項8に記載のメモリシステム。 - ホストからのデータを記憶する第1記憶領域と、コントローラとを備え、
前記第1記憶領域のサイズは、第1サイズより大きい第2サイズであり、
前記第1サイズは、前記ホストがメモリシステムに割り当てる論理アドレス空間、のサイズであり、
前記コントローラは、前記論理アドレス空間のうちの少なくとも一部のデータの管理を有効な状態に保ちながら、前記ホストからの要求に応じて前記第1サイズを変更する、ことを特徴とするメモリシステム。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201562106989P | 2015-01-23 | 2015-01-23 | |
US62/106,989 | 2015-01-23 | ||
US14/852,182 US9891825B2 (en) | 2015-01-23 | 2015-09-11 | Memory system of increasing and decreasing first user capacity that is smaller than a second physical capacity |
US14/852,182 | 2015-09-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016136393A true JP2016136393A (ja) | 2016-07-28 |
JP6388345B2 JP6388345B2 (ja) | 2018-09-12 |
Family
ID=56432577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016011078A Active JP6388345B2 (ja) | 2015-01-23 | 2016-01-22 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9891825B2 (ja) |
JP (1) | JP6388345B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018156600A (ja) * | 2017-03-21 | 2018-10-04 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
KR20190067921A (ko) * | 2016-11-08 | 2019-06-17 | 마이크론 테크놀로지, 인크 | 데이터에 대한 메모리 동작 |
CN110647475A (zh) * | 2018-06-26 | 2020-01-03 | 三星电子株式会社 | 存储装置和包括存储装置的存储*** |
JP2021064333A (ja) * | 2019-10-17 | 2021-04-22 | キオクシア株式会社 | メモリシステムおよびガベッジコレクション制御方法 |
JP2021121901A (ja) * | 2020-01-31 | 2021-08-26 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10754587B2 (en) * | 2015-03-20 | 2020-08-25 | Burlywood, Inc. | Memory partitioning storage controller |
TWI615710B (zh) * | 2016-12-14 | 2018-02-21 | 群聯電子股份有限公司 | 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 |
KR102200247B1 (ko) * | 2017-03-27 | 2021-01-08 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 메모리 시스템의 동작방법 |
JP7030463B2 (ja) * | 2017-09-22 | 2022-03-07 | キオクシア株式会社 | メモリシステム |
KR20190092941A (ko) * | 2018-01-31 | 2019-08-08 | 에스케이하이닉스 주식회사 | 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 |
US10719387B2 (en) * | 2018-04-25 | 2020-07-21 | Oracle International Corporation | Memory interface with tamper-evident features to enhance software security |
CN111857547B (zh) * | 2019-04-29 | 2024-05-24 | 伊姆西Ip控股有限责任公司 | 用于管理数据存储的方法、设备和计算机可读介质 |
US11372767B2 (en) * | 2020-10-29 | 2022-06-28 | EMC IP Holding Company LLC | Selectively processing storage commands at different granularities based on command types |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263231A (ja) * | 1995-03-22 | 1996-10-11 | Fujitsu Ltd | 半導体ディスク制御装置及びその制御方法 |
JP2008102900A (ja) * | 2006-10-19 | 2008-05-01 | Samsung Electronics Co Ltd | メモリ装置内のアドレッシング可能な空間を再配置させる方法及び装置 |
JP2011192260A (ja) * | 2010-02-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置 |
WO2014101086A1 (zh) * | 2012-12-28 | 2014-07-03 | 华为技术有限公司 | 存储空间的处理方法、装置及非易失性计算机可读存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5570406B2 (ja) | 2010-12-14 | 2014-08-13 | 株式会社日立製作所 | メモリコントローラ、及びデータ記録装置 |
JP5295286B2 (ja) | 2011-02-23 | 2013-09-18 | 株式会社日立製作所 | 記憶装置およびそれを搭載した計算機 |
JP2013149112A (ja) | 2012-01-20 | 2013-08-01 | Hitachi Ltd | 記憶媒体の管理方法 |
JP2013200741A (ja) | 2012-03-26 | 2013-10-03 | Toshiba Corp | 半導体記憶装置、その制御方法及び情報処理装置 |
US8924636B2 (en) | 2012-02-23 | 2014-12-30 | Kabushiki Kaisha Toshiba | Management information generating method, logical block constructing method, and semiconductor memory device |
JP2013206307A (ja) | 2012-03-29 | 2013-10-07 | Toshiba Corp | メモリ制御装置、データ記憶装置及びメモリ制御方法 |
US9804960B2 (en) * | 2013-03-14 | 2017-10-31 | Western Digital Technologies, Inc. | Overprovision capacity in a data storage device |
US9563362B2 (en) * | 2014-09-02 | 2017-02-07 | Sandisk Technologies Llc | Host system and process to reduce declared capacity of a storage device by trimming |
-
2015
- 2015-09-11 US US14/852,182 patent/US9891825B2/en active Active
-
2016
- 2016-01-22 JP JP2016011078A patent/JP6388345B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08263231A (ja) * | 1995-03-22 | 1996-10-11 | Fujitsu Ltd | 半導体ディスク制御装置及びその制御方法 |
JP2008102900A (ja) * | 2006-10-19 | 2008-05-01 | Samsung Electronics Co Ltd | メモリ装置内のアドレッシング可能な空間を再配置させる方法及び装置 |
JP2011192260A (ja) * | 2010-02-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置 |
WO2014101086A1 (zh) * | 2012-12-28 | 2014-07-03 | 华为技术有限公司 | 存储空间的处理方法、装置及非易失性计算机可读存储介质 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190067921A (ko) * | 2016-11-08 | 2019-06-17 | 마이크론 테크놀로지, 인크 | 데이터에 대한 메모리 동작 |
KR102271117B1 (ko) | 2016-11-08 | 2021-07-01 | 마이크론 테크놀로지, 인크 | 데이터에 대한 메모리 동작 |
JP2018156600A (ja) * | 2017-03-21 | 2018-10-04 | 東芝メモリ株式会社 | メモリシステムおよび制御方法 |
CN110647475A (zh) * | 2018-06-26 | 2020-01-03 | 三星电子株式会社 | 存储装置和包括存储装置的存储*** |
CN110647475B (zh) * | 2018-06-26 | 2023-07-21 | 三星电子株式会社 | 存储装置和包括存储装置的存储*** |
JP2021064333A (ja) * | 2019-10-17 | 2021-04-22 | キオクシア株式会社 | メモリシステムおよびガベッジコレクション制御方法 |
US11853204B2 (en) | 2019-10-17 | 2023-12-26 | Kioxia Corporation | Memory system and garbage collection control method |
JP7467064B2 (ja) | 2019-10-17 | 2024-04-15 | キオクシア株式会社 | メモリシステムおよびガベッジコレクション制御方法 |
JP2021121901A (ja) * | 2020-01-31 | 2021-08-26 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6388345B2 (ja) | 2018-09-12 |
US9891825B2 (en) | 2018-02-13 |
US20160216894A1 (en) | 2016-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6388345B2 (ja) | メモリシステム | |
US11977481B2 (en) | Controller for controlling non-volatile semiconductor memory and method of controlling non-volatile semiconductor memory | |
CN107391391B (zh) | 在固态硬盘的ftl实现数据拷贝的方法、***及固态硬盘 | |
JP5320678B2 (ja) | データ分散格納システム及びデータ分散方法、それに用いる装置並びにそのプログラム | |
KR102042643B1 (ko) | 비휘발성 메모리(nvm)에서 다중 네임스페이스 관리 | |
KR101257691B1 (ko) | 메모리 컨트롤러 및 이의 데이터 관리방법 | |
US8615640B2 (en) | System and method to efficiently schedule and/or commit write data to flash based SSDs attached to an array controller | |
JP5543026B2 (ja) | ストレージシステムおよびそのデータ制御方法 | |
US20130124794A1 (en) | Logical to physical address mapping in storage systems comprising solid state memory devices | |
KR20180017148A (ko) | 스토리지 시스템, 스토리지 관리 디바이스, 스토리지 디바이스, 하이브리드 스토리지 디바이스, 및 스토리지 관리 방법 | |
JP6398102B2 (ja) | メモリシステム | |
WO2010086900A1 (en) | Storage system and storage control method that compress and store data elements | |
WO2016135955A1 (ja) | 不揮発性メモリデバイス | |
JP2019079463A (ja) | メモリシステムおよび制御方法 | |
KR101297442B1 (ko) | 공간 지역성을 고려한 요구 기반 플래시 메모리 변환 계층을 포함하는 낸드 플래시 메모리 시스템 | |
US8862819B2 (en) | Log structure array | |
KR20100089229A (ko) | 플래시 메모리의 주소 매핑에 의한 데이터 관리 방법 및 장치 | |
WO2014106871A1 (en) | Storage system which realizes asynchronous remote copy using cache memory composed of flash memory, and control method thereof | |
KR20100115090A (ko) | 버퍼를 고려한 가비지 컬렉션 기법 | |
US11237979B2 (en) | Method for management of multi-core solid state drive | |
KR101017067B1 (ko) | 낸드 플래시 메모리를 위한 지역성 기반의 가비지 컬렉션기법 | |
JP2011022933A (ja) | メモリ管理装置を含む情報処理装置及びメモリ管理方法 | |
CN113360082B (zh) | 存储***及其控制方法 | |
CN102117262B (zh) | 用于多核处理器的Cache的主动复制方法及*** | |
KR101153688B1 (ko) | 데이터 페이지들에 대해 무효화 기회를 부여하는 방법 및 이를 위한 낸드 플래시 메모리 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170605 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180809 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6388345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |