KR20190092941A - 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 - Google Patents

메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20190092941A
KR20190092941A KR1020180012267A KR20180012267A KR20190092941A KR 20190092941 A KR20190092941 A KR 20190092941A KR 1020180012267 A KR1020180012267 A KR 1020180012267A KR 20180012267 A KR20180012267 A KR 20180012267A KR 20190092941 A KR20190092941 A KR 20190092941A
Authority
KR
South Korea
Prior art keywords
erase
memory
open block
nth
program
Prior art date
Application number
KR1020180012267A
Other languages
English (en)
Inventor
김광수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180012267A priority Critical patent/KR20190092941A/ko
Priority to US16/114,644 priority patent/US10580497B2/en
Publication of KR20190092941A publication Critical patent/KR20190092941A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것으로, 메모리 장치는 복수의 메모리 블록들을 포함하는 메모리 셀 어레이; 상기 복수의 메모리 블록들에 대한 프로그램 동작 및 소거 동작을 수행하기 위한 주변 회로; 및 상기 프로그램 동작 및 상기 소거 동작을 수행하도록 상기 주변 회로를 제어하기 위한 로직 그룹을 포함하며, 상기 로직 그룹은 상기 복수의 메모리 블록들 중 현재 오픈 블록으로 선택된 제1 메모리 블록의 상기 프로그램 동작 중 다음 오픈 블록으로 선택될 제2 메모리 블록의 소거 동작 일부를 수행하도록 상기 주변 회로를 제어한다.

Description

메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법{Memory device, Memory system including the memory device and Method of operating the memory system}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 장치는 프로그램 동작 시 현재 오픈 블록에서 다음 오픈 블록으로 선택 블록을 변경 시 다음 오픈 블록의 소거 시간을 감소시킬 수 있는 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 장치는 복수의 메모리 블록들을 포함하는 메모리 셀 어레이; 상기 복수의 메모리 블록들에 대한 프로그램 동작 및 소거 동작을 수행하기 위한 주변 회로; 및 상기 프로그램 동작 및 상기 소거 동작을 수행하도록 상기 주변 회로를 제어하기 위한 로직 그룹을 포함하며, 상기 로직 그룹은 상기 복수의 메모리 블록들 중 현재 오픈 블록으로 선택된 제1 메모리 블록의 상기 프로그램 동작 중 다음 오픈 블록으로 선택될 제2 메모리 블록의 소거 동작 일부를 수행하도록 상기 주변 회로를 제어한다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 블록들을 포함하며, 상기 다수의 메모리 블록들 중 현재의 오픈 블록 및 다음 오픈 블록을 선택하여 프로그램 동작을 수행하기 위한 메모리 장치; 및 호스트로부터의 요청에 따라 상기 메모리 장치가 상기 프로그램 동작을 수행하도록 제어하되, 상기 메모리 장치가 상기 현재의 오픈 블록에 대한 상기 프로그램 동작을 수행하는 중에 상기 다음 오픈 블록에 대한 소거 동작 일부를 수행하도록 제어하는 메모리 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 프로그램 동작 시 복수의 메모리 블록들 중 현재의 오픈 블록 및 다음 오픈 블록을 선택하는 단계; 상기 현재의 오픈 블록에 포함된 적어도 2개 이상의 페이지 그룹 중 하나의 페이지 그룹에 대한 제1 프로그램 동작을 수행하는 단계; 상기 다음 오픈 블록에 대한 제1 소거 동작을 수행하되, 상기 제1 소거 동작은 제1 소거 전압 그룹을 이용하는 단계; 상기 현재의 오픈 블록에 포함된 상기 적어도 2개 이상의 페이지 그룹 중 다른 하나의 페이지 그룹에 대한 제2 프로그램 동작을 수행하는 단계; 및 상기 다음 오픈 블록에 대한 제2 소거 동작을 수행하되, 상기 제2 소거 동작은 상기 제1 소거 전압 그룹보다 소거 전압 레벨이 높은 제2 소거 전압 그룹을 이용하는 단계를 포함한다.
본 기술에 따르면, 현재 오픈 블록의 프로그램 동작 중 다음 오픈 블록의 소거 동작 일부를 수행함으로써, 현재 오픈 블록에서 다음 오픈 블록으로 선택 블록을 변경할 시 다음 오픈 블록의 소거 동작 시간을 감소시킴으로써, 메모리 시스템의 전기적 특성을 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치를 설명하기 위한 도면이다.
도 3은 도 2의 메모리 블록을 설명하기 위한 도면이다.
도 4는 3차원으로 구성된 메모리 블록의 실시예를 설명하기 위한 도면이다.
도 5는 3차원으로 구성된 메모리 블록의 다른 실시예를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 예에 따른 다수의 메모리 블록들의 구성을 설명하기 위한 구성도이다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위한 메모리 블록의 구성도이다.
도 9는 본 발명의 실시 예에 따른 소거 전압 그룹을 설명하기 위한 도면이다.
도 10은 도 2에 도시된 메모리 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11은 도 2에 도시된 메모리 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12는 도 2에 도시된 메모리 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 13은 도 2에 도시된 메모리 장치를 포함하는 메모리 시스템의 다른 실시 예를 설기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 데이터가 저장되는 메모리 장치(1100)와, 호스트(Host; 2000)의 제어에 따라 메모리 장치(1100)를 제어하는 메모리 컨트롤러(1200)를 포함할 수 있다.
호스트(2000)는 PCI-E(Peripheral Component Interconnect - Express), ATA(Advanced Technology Attachment), SATA(Serial ATA), PATA(Parallel ATA), 또는 SAS(serial attached SCSI)와 같은 인터페이스 프로토콜을 사용하여 메모리 시스템(1000)과 통신할 수 있다. 또한 호스트(2000)와 메모리 시스템(1000) 간의 인터페이스 프로토콜들은 상술한 예에 한정되지 않으며, USB(Universal Serial Bus), MMC(Multi-Media Card), ESDI(Enhanced Small Disk Interface), 또는 IDE(Integrated Drive Electronics) 등과 같은 다른 인터페이스 프로토콜들 중 하나일 수 있다.
메모리 컨트롤러(1200)는 메모리 시스템(1000)의 동작을 전반적으로 제어하며, 호스트(2000)와 메모리 장치(1100) 사이의 데이터 교환을 제어할 수 있다. 예를 들면, 메모리 컨트롤러(1200)는 호스트(2000)의 요청에 따라 메모리 장치(1100)를 제어하여 데이터를 프로그램(program)하거나 리드(read)할 수 있다. 실시예에 따라, 메모리 장치(1100)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR), RDRAM(Rambus Dynamic Random Access Memory) 또는 플래시 메모리(FLASH Memory)를 포함할 수 있다.
메모리 장치(1100)는 메모리 컨트롤러(1200)의 제어에 따라 프로그램(program), 리드(read) 또는 소거(erase) 동작을 수행할 수 있다.
메모리 장치(1100)는 프로그램 동작 시 메모리 컨트롤러(1200)의 제어에 따라 복수의 메모리 블록들 중 프로그램 동작을 수행할 오픈(open) 블록 및 오픈 블록의 프로그램 동작 완료 후 나머지 데이터들을 프로그램할 다음 오픈 블록을 선택할 수 있다. 또한 메모리 장치(1100)는 메모리 컨트롤러(1200)의 제어에 따라 오픈 블록의 프로그램 동작 중 다음 오픈 블록의 소거 동작 일부를 수행할 수 있다.
도 2는 본 발명의 실시 예에 따른 메모리 장치를 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(1100)는 데이터가 저장되는 메모리 셀 어레이(100)를 포함할 수 있다. 메모리 장치(1100)는 메모리 셀 어레이(100)에 데이터를 저장하기 위한 프로그램 동작(program operation), 저장된 데이터를 출력하기 위한 리드 동작(read operation) 및 저장된 데이터를 소거하기 위한 소거 동작(erase operation)을 수행하도록 구성된 주변 회로(200)를 포함할 수 있다. 메모리 장치(1100)는 메모리 컨트롤러(도 1의 1200)의 제어에 따라 주변 회로(200)를 제어하는 로직 그룹(300)을 포함할 수 있다.
메모리 셀 어레이(100)는 복수의 메모리 블록들(MB1~MBk; 110 (k는 양의 정수))을 포함할 수 있다. 각각의 메모리 블록들(MB1~MBk; 110)에는 워드 라인들(WL)과 비트 라인들(BL1~BLn; n은 양의 정수)이 연결될 수 있다. 예를 들면, 워드 라인들(WL)은 제1 셀렉트 라인(first select line), 제2 셀렉트 라인(second select line) 및 더미 라인들을 더 포함할 수 있으며, 제1 셀렉트 라인은 소스 셀렉트 라인일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인일 수 있다. 예를 들면, 워드 라인들(WL)은 파이프 라인들(pipe lines)을 더 포함할 수 있다. 워드 라인들(WL)은 메모리 블록들(MB1~MBk; 110)에 각각 연결될 수 있으며, 비트 라인들(BL1~BLn)은 메모리 블록들(MB1~MBk; 110)에 공통으로 연결될 수 있다. 메모리 블록들(MB1~MBk; 110)은 2차원 또는 3차원 구조로 구현될 수 있다. 예를 들면, 2차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 평행한 방향으로 배열될 수 있다. 예를 들면, 3차원 구조의 메모리 블록들(110)에서 메모리 셀들은 기판에 수직 방향으로 적층될 수 있다.
상술한 복수의 메모리 블록들(MB1~MBk)은 프로그램 동작이 수행되지 않은 프리(free) 블록, 프로그램 동작이 수행되어 유효한 데이터가 저장된 유효(valid) 블록, 프로그램 동작이 수행되었으나 무효한 데이터가 저장된 무효(invalid) 블록 등으로 구분할 수 있다. 메모리 장치(1100)는 프로그램 동작 시 프로그램할 대상 메모리 블록을 프리 블록들 및 무효 블록들 중 하나를 선택하여 오픈 블록으로 정의할 수 있다. 무효 블록들 중 하나를 오픈 블록으로 선택할 경우 프로그램 동작 전에 선택된 무효 블록의 소거 동작을 수행하는 것이 바람직하다.
주변 회로(200)는 로직 그룹(300)의 제어에 따라 선택된 메모리 블록(110)의 프로그램, 리드 및 소거 동작을 수행하도록 구성될 수 있다. 예를 들면, 주변 회로(200)는 로직 그룹(300)의 제어에 따라 프로그램 동작 시 워드 라인들(WL)에 프로그램 전압 및 패스 전압을 공급하고, 프로그램할 데이터에 따라 비트 라인들(BL1~BLn)의 전위 레벨을 제어할 수 있다.
예를 들면, 주변 회로(200)는 전압 생성 회로(200A), 로우 디코더(200B), 페이지 버퍼 그룹(200C), 컬럼 디코더(200D), 및 데이터 입출력 회로(200E)를 포함할 수 있다.
전압 생성 회로(200A)는 동작 신호(OP)에 응답하여 프로그램, 리드 및 소거 동작들에 사용되는 다양한 동작 전압들(Vop)을 생성할 수 있다. 또한, 전압 생성 회로(200A)는 동작 신호(OP)에 응답하여 워드 라인들(WL)을 선택적으로 디스차지할 수 있다. 예를 들면, 전압 생성 회로(200A)는 로직 그룹(300)의 제어에 따라 프로그램 전압, 검증 전압, 패스 전압, 리드 전압, 소스 라인 전압 등을 생성할 수 있다.
로우 디코더(200B)는 로우 어드레스(RADD)에 응답하여 동작 전압들(Vop)을 선택된 메모리 블록(110)에 연결된 워드 라인들(WL)에 전달할 수 있다.
페이지 버퍼 그룹(200C)은 비트 라인들(BL1~BLn)에 연결된 복수의 페이지 버퍼들(PB1~PBn)을 포함할 수 있다. 페이지 버퍼들(PB1~PBn)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 동작할 수 있다. 예를 들면, 페이지 버퍼들(PB1~PBn)은 프로그램 동작 시 데이터 라인들(DL)을 통해 수신된 프로그램할 데이터들을 임시 저장하고 대응하는 비트 라인들(BL1~BLn)의 전위 레벨을 조절할 수 있다. 또한 페이지 버퍼들(PB1~PBn)은 리드 동작 시 비트 라인들(BL1~BLn)을 통해 수신된 데이터를 임시로 저장한 후 이를 데이터 라인들(DL)을 통해 컬럼 디코더(200D)로 출력할 수 있다.
컬럼 디코더(200D)는 컬럼 어드레스(CADD)에 응답하여 데이터 입출력 회로(200E)와 페이지 버퍼 그룹(200C) 사이에서 데이터를 전달할 수 있다. 예를 들면, 컬럼 디코더(200D)는 데이터 라인들(DL)을 통해 페이지 버퍼들(PB1~PBn)과 데이터를 주고받거나, 컬럼 라인들(CL)을 통해 데이터 입출력 회로(200E)와 데이터를 주고받을 수 있다.
데이터 입출력 회로(200E)는 컬럼 라인들(CL)을 통해 컬럼 디코더(200D)와 데이터를 주고받으며, 글로벌 데이터 라인들(GDL<n:0>)을 통해 외부(예를 들어 도 1의 메모리 컨트롤러(1200)와 데이터를 주고받는다. 또한, 데이터 입출력 회로(200E)는 컬럼 라인들(CL) 또는 글로벌 데이터 라인들(GDL<n:0>)을 통해 수신한 데이터를 임시로 저장할 수 있다.
로직 그룹(300)은 메모리 컨트롤러(도 1의 1200)로부터 수신된 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OP), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 컬럼 어드레스(CADD)를 출력할 수 있다.
또한 로직 그룹(300)은 프로그램 동작 시 복수의 메모리 블록들(MB1~MBk) 중 프로그램 대상 메모리 블록 즉, 현재의 오픈 블록에 대한 프로그램 동작을 수행하고, 프로그램 동작 중 현재의 오픈 블록 다음에 선택될 다음 오픈 블록에 대한 소거 동작 일부를 수행하도록 주변 회로(200)를 제어할 수 있다. 또한 현재의 오픈 블록에 대한 프로그램 동작이 완료된 후, 다음 오픈 블록에 대한 나머지 소거 동작을 수행하도록 주변 회로(200)를 제어할 수 있다. 로직 그룹(300)은 다음 오픈 블록에 대한 소거 동작이 완료된 후, 다음 오픈 블록을 현재의 오픈 블록으로 선택하여 프로그램 동작을 수행하도록 주변 회로(200)를 제어할 수 있다.
도 3은 도 2의 메모리 블록을 설명하기 위한 도면이다.
도 3을 참조하면, 메모리 블록(110)은 제1 셀렉트 라인과 제2 셀렉트 라인 사이에 서로 평행하게 배열된 다수의 워드 라인들이 연결될 수 있다. 여기서, 제1 셀렉트 라인은 소스 셀렉트 라인(SSL)일 수 있고, 제2 셀렉트 라인은 드레인 셀렉트 라인(DSL)일 수 있다. 보다 구체적으로 설명하면, 메모리 블록(110)은 비트 라인들(BL1~BLn)과 소스 라인(SL) 사이에 연결된 다수의 스트링들(strings; ST)을 포함할 수 있다. 비트 라인들(BL1~BLn)은 스트링들(ST)에 각각 연결될 수 있고, 소스 라인(SL)은 스트링들(ST)에 공통으로 연결될 수 있다. 스트링들(ST)은 서로 동일하게 구성될 수 있으므로, 제1 비트 라인(BL1)에 연결된 스트링(ST)을 예를 들어 구체적으로 설명하도록 한다.
스트링(ST)은 소스 라인(SL)과 제1 비트 라인(BL1) 사이에서 서로 직렬로 연결된 소스 셀렉트 트랜지스터(SST), 다수의 메모리 셀들(F1~F16) 및 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다. 하나의 스트링(ST)에는 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST)가 적어도 하나 이상씩 포함될 수 있으며, 메모리 셀들(F1~F16) 또한 도면에 도시된 개수보다 더 많이 포함될 수 있다.
소스 셀렉트 트랜지스터(SST)의 소스(source)는 소스 라인(SL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터(DST)의 드레인(drain)은 제1 비트 라인(BL1)에 연결될 수 있다. 메모리 셀들(F1~F16)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에서 직렬로 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 소스 셀렉트 트랜지스터들(SST)의 게이트들은 소스 셀렉트 라인(SSL)에 연결될 수 있고, 드레인 셀렉트 트랜지스터들(DST)의 게이트들은 드레인 셀렉트 라인(DSL)에 연결될 수 있고, 메모리 셀들(F1~F16)의 게이트들은 다수의 워드 라인들(WL1~WL16)에 연결될 수 있다. 서로 다른 스트링들(ST)에 포함된 메모리 셀들 중에서 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 물리 페이지(physical page; PPG)라 할 수 있다. 따라서, 메모리 블록(110)에는 워드 라인들(WL1~WL16)의 개수만큼의 물리 페이지들(PPG)이 포함될 수 있다.
하나의 메모리 셀은 1비트의 데이터를 저장할 수 있다. 이를 통상적으로 싱글 레벨 셀(single level cell; SLC)라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 하나의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다. 하나의 논리 페이지(LPG) 데이터는 하나의 물리 페이지(PPG)에 포함된 셀 개수 만큼의 데이터 비트들을 포함할 수 있다. 또한 하나의 메모리 셀은 2 이상의 비트의 데이터를 저장할 수 있다. 이를 통상적으로 멀티 레벨 셀(multi-level cell; MLC)이라고 부른다. 이 경우 하나의 물리 페이지(PPG)는 2 이상의 논리 페이지(logical page; LPG) 데이터를 저장할 수 있다.
도 4는 3차원으로 구성된 메모리 블록의 실시예를 설명하기 위한 도면이다.
도 4를 참조하면, 메모리 셀 어레이(100)는 다수의 메모리 블록들(MB1~MBk; 110)을 포함할 수 있다. 메모리 블록(110)은 다수의 스트링들(ST11~ST1m, ST21~ST2m)을 포함할 수 있다. 실시 예로서, 다수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 'U'자형으로 형성될 수 있다. 제1 메모리 블록(MB1) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 4에서, 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되었으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
다수의 스트링들(ST11~ST1m, ST21~ST2m) 각각은 적어도 하나의 소스 셀렉트 트랜지스터(SST), 제1 내지 제n 메모리 셀들(MC1~MCn), 파이프 트랜지스터(PT) 및 적어도 하나의 드레인 셀렉트 트랜지스터(DST)를 포함할 수 있다.
소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn)은 서로 유사한 구조를 가질 수 있다. 예를 들면, 소스 및 드레인 셀렉트 트랜지스터들(SST 및 DST)과 메모리 셀들(MC1~MCn) 각각은 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막을 포함할 수 있다. 예를 들면, 채널막을 제공하기 위한 필라(pillar)가 각 스트링에 제공될 수 있다. 예를 들면, 채널막, 터널 절연막, 전하 트랩막 및 블로킹 절연막 중 적어도 하나를 제공하기 위한 필라가 각 스트링에 제공될 수 있다.
각 스트링의 소스 셀렉트 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCp) 사이에 연결될 수 있다.
실시 예로서, 동일한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 행 방향으로 연장되는 소스 셀렉트 라인에 연결될 수 있고, 상이한 행에 배열된 스트링들의 소스 셀렉트 트랜지스터들은 상이한 소스 셀렉트 라인들에 연결될 수 있다. 도 4에서, 제1 행의 스트링들(ST11~ST1m)의 소스 셀렉트 트랜지스터들은 제1 소스 셀렉트 라인(SSL1)에 연결될 수 있다. 제2 행의 스트링들(ST21~ST2m)의 소스 셀렉트 트랜지스터들은 제2 소스 셀렉트 라인(SSL2)에 연결될 수 있다.
다른 실시 예로서, 스트링들(ST11~ST1m, ST21~ST2m)의 소스 셀렉트 트랜지스터들은 하나의 소스 셀렉트 라인에 공통으로 연결될 수 있다.
각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)은 소스 셀렉트 트랜지스터(SST)와 드레인 셀렉트 트랜지스터(DST) 사이에 연결될 수 있다.
제1 내지 제n 메모리 셀들(MC1~MCn)은 제1 내지 제p 메모리 셀들(MC1~MCp)과 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)로 구분될 수 있다. 제1 내지 제p 메모리 셀들(MC1~MCp)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 소스 셀렉트 트랜지스터(SST)와 파이프 트랜지스터(PT) 사이에서 서로 직렬로 연결될 수 있다. 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 수직 방향(Z 방향)으로 순차적으로 배열될 수 있으며, 파이프 트랜지스터(PT)와 드레인 셀렉트 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제1 내지 제p 메모리 셀들(MC1~MCp)과 제p+1 내지 제n 메모리 셀들(MCp+1~MCn)은 파이프 트랜지스터(PT)를 통해 서로 연결될 수 있다. 각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제1 내지 제n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로써 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 각 스트링의 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결될 수 있다.
각 스트링의 드레인 셀렉트 트랜지스터(DST)는 비트 라인과 메모리 셀들(MCp+1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들은 행 방향으로 연장되는 드레인 셀렉트 라인에 연결될 수 있다. 제1 행의 스트링들(ST11~ST1m)의 드레인 셀렉트 트랜지스터들은 제1 드레인 셀렉트 라인(DSL1)에 연결될 수 있다. 제2 행의 스트링들(ST21~ST2m)의 드레인 셀렉트 트랜지스터들은 제2 드레인 셀렉트 라인(DSL2)에 연결될 수 있다.
열 방향으로 배열되는 스트링들은 열 방향으로 연장되는 비트 라인들에 연결될 수 있다. 도 4에서 제1 열의 스트링들(ST11, ST21)은 제1 비트 라인(BL1)에 연결될 수 있다. 제m 열의 스트링들(ST1m, ST2m)은 제m 비트 라인(BLm)에 연결될 수 있다.
행 방향으로 배열되는 스트링들 중에서 동일한 워드 라인에 연결되는 메모리 셀들은 하나의 페이지(page)를 구성할 수 있다. 예를 들면, 제1 행의 스트링들(ST11~ST1m) 중 제1 워드 라인(WL1)에 연결된 메모리 셀들은 하나의 페이지를 구성할 수 있다. 제2 행의 스트링들(ST21~ST2m) 중 제1 워드 라인(WL1)에 연결된 메모리 셀들은 다른 하나의 페이지를 구성할 수 있다. 드레인 셀렉트 라인들(DSL1, DSL2) 중 어느 하나가 선택됨으로써 하나의 행 방향으로 배열되는 스트링들이 선택될 것이다. 워드 라인들(WL1~WLn) 중 어느 하나가 선택됨으로써 선택된 스트링들 중 하나의 페이지가 선택될 것이다.
도 5는 3차원으로 구성된 메모리 블록의 실시예를 설명하기 위한 도면이다.
도 5를 참조하면, 메모리 셀 어레이(100)는 다수의 메모리 블록들(MB1~MBk; 110)을 포함할 수 있다. 메모리 블록(110)은 다수의 스트링들(ST11'~ST1m', ST21'~ST2m')을 포함할 수 있다. 다수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은 수직 방향(Z 방향)을 따라 연장될 수 있다. 메모리 블록(110) 내에서, 행 방향(X 방향)으로 m개의 스트링들이 배열될 수 있다. 도 16에서 열 방향(Y 방향)으로 2개의 스트링들이 배열되는 것으로 도시되어 있으나, 이는 설명의 편의를 위한 것으로서 열 방향(Y 방향)으로 3개 이상의 스트링들이 배열될 수 있다.
다수의 스트링들(ST11'~ST1m', ST21'~ST2m') 각각은, 적어도 하나의 소스 선택 트랜지스터(SST), 제 1 내지 제 n 메모리 셀들(MC1~MCn), 그리고 적어도 하나의 드레인 선택 트랜지스터(DST)를 포함할 수 있다.
각 스트링의 소스 선택 트랜지스터(SST)는 소스 라인(SL)과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 동일한 행에 배열된 스트링들의 소스 선택 트랜지스터들은 동일한 소스 선택 라인에 연결될 수 있다. 제1 행에 배열된 스트링들(ST11'~ST1m')의 소스 선택 트랜지스터들은 제1 소스 선택 라인(SSL1)에 연결될 수 있다. 제2 행에 배열된 스트링들(ST21'~ST2m')의 소스 선택 트랜지스터들은 제2 소스 선택 라인(SSL2)에 연결될 수 있다. 다른 실시 예로서, 스트링들(ST11'~ST1m', ST21'~ST2m')의 소스 선택 트랜지스터들은 하나의 소스 선택 라인에 공통으로 연결될 수 있다.
각 스트링의 제1 내지 제n 메모리 셀들(MC1~MCn)은 소스 선택 트랜지스터(SST)와 드레인 선택 트랜지스터(DST) 사이에서 서로 직렬로 연결될 수 있다. 제1 내지 제n 메모리 셀들(MC1~MCn)의 게이트들은 각각 제1 내지 제n 워드 라인들(WL1~WLn)에 연결될 수 있다.
실시 예로서, 제1 내지 제n 메모리 셀들(MC1~MCn) 중 적어도 하나는 더미 메모리 셀로서 이용될 수 있다. 더미 메모리 셀이 제공되는 경우, 해당 스트링의 전압 또는 전류는 안정적으로 제어될 수 있다. 이에 따라 메모리 블록(110)에 저장된 데이터의 신뢰성이 향상될 수 있다.
각 스트링의 드레인 선택 트랜지스터(DST)는 비트 라인과 메모리 셀들(MC1~MCn) 사이에 연결될 수 있다. 행 방향으로 배열되는 스트링들의 드레인 선택 트랜지스터들(DST)은 행 방향으로 연장되는 드레인 선택 라인에 연결될 수 있다. 제1 행의 스트링들(CS11'~CS1m')의 드레인 선택 트랜지스터들(DST)은 제1 드레인 선택 라인(DSL1)에 연결될 수 있다. 제2 행의 스트링들(CS21'~CS2m')의 드레인 선택 트랜지스터들(DST)은 제2 드레인 선택 라인(DSL2)에 연결될 수 있다.
즉, 각 스트링에 파이프 트랜지스터(PT)가 제외된 것을 제외하면 도 5의 메모리 블록(110)은 도 4의 메모리 블록(110)과 유사한 등가 회로를 가질 수 있다.
도 6은 본 발명의 실시 예에 따른 다수의 메모리 블록들의 구성을 설명하기 위한 구성도이다.
도 6을 참조하면, 복수의 메모리 블록들(MB1~MBk) 각각은 복수의 페이지들(PAGE1 내지 PAGEn)을 포함하여 구성될 수 있다. 복수의 페이지들(PAGE1 내지 PAGEn) 각각은 동일한 워드 라인에 연결된 복수의 메모리 셀들의 그룹인 물리 페이지인 것이 바람직하다. 복수의 메모리 블록들(MB1~MBk) 각각은 프로그램 동작 시 페이지 단위로 프로그램될 수 있으며, 페이지 단위의 프로그램 동작 시 각 페이지들이 순차적으로 선택되어 프로그램될 수 있다. 예를 들어 페이지(PAGE1)에서 페이지(PAGEn) 까지 페이지들이 순차적으로 선택되어 프로그램되는 순방향 프로그램 방식으로 프로그램 동작이 수행되거나, 페이지(PAGEn)에서 페이지(PAGE1) 까지 페이지들이 순차적으로 선택되어 프로그램되는 역방향 프로그램 방식으로 프로그램 동작이 수행될 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 8은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위한 메모리 블록의 구성도이다.
도 9는 본 발명의 실시 예에 따른 소거 전압 그룹을 설명하기 위한 도면이다.
도 1 내지 도 9를 참조하여, 본 발명의 실시 예에 따른 메모리 시스템의 동작 방법을 설명하면 다음과 같다.
호스트(2000)로부터 요청에 따라 메모리 컨트롤러(1200)는 프로그램 동작에 대응하는 커맨드(CMD), 어드레스(ADDR) 및 프로그램할 복수의 데이터들(DATA)을 메모리 장치(1100)로 출력한다(S710).
메모리 컨트롤러(1200)는 커맨드(CMD) 및 프로그램할 복수의 데이터들(DATA)의 양에 기초하여 메모리 장치(1100)에 포함된 복수의 메모리 블록들(MB1 내지 MBk) 중 하나의 메모리 블록(예를 들어 MB1)을 프로그램 대상 메모리 블록, 즉 오픈 블록으로 선택하고, 또 다른 하나의 메모리 블록(예를 들어 MB2)을 현재의 오픈 블록에 대한 프로그램 동작이 완료된 후 프로그램 대상 메모리 블록으로 선택될, 즉 다음 오픈 블록을 선택한다(S720). 프로그램할 복수의 데이터들(DATA)의 양이 하나의 메모리 블록의 데이터 저장 용량보다 작을 경우, 다음 오픈 블록은 선택되지 않으며, 선택된 오픈 블록에 대한 일반적인 프로그램 동작만이 수행될 수 있다. 현재의 오픈 블록 및 다음 오픈 블록은 복수의 메모리 블록들(MB1 내지 MBk) 중 프리 블록 및 무효 블록들 중에서 선택될 수 있다. 현재의 오픈 블록이 무효 블록일 경우, 무효 블록 상태인 현재의 오픈 블록에 대한 소거 동작을 수행하여 프리 블록 상태로 변환시킬 수 있다.
메모리 장치(1100)는 메모리 컨트롤러(1200)로부터 커맨드(CMD), 어드레스(ADDR), 및 프로그램할 복수의 데이터들(DATA)을 수신한다.
로직 그룹(300)은 프로그램 동작에 대응하는 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 오픈 블록(예를 들어 MB1)의 제1 프로그램 동작을 수행하도록 주변 회로(200)를 제어한다(S730). 선택된 오픈 블록(예를 들어 MB1)은 도 8과 같이 복수의 페이지들(PAGE1 내지 PAGEn)로 구성되며, 복수의 페이지들(PAGE1 내지 PAGEn)은 복수의 페이지 그룹(PAGE_g1 내지 PAGE_g4)으로 정의될 수 있다. 제1 프로그램 동작은 복수의 페이지 그룹(PAGE_g1 내지 PAGE_g4)들 중 제1 페이지 그룹(PAGE_g1; PAGE1 내지 PAGEa)에 대한 프로그램 동작인 것이 바람직하다. 본원 발명의 실시 예에서는 페이지들(PAGE1 내지 PAGEn)을 제1 내지 제4 페이지 그룹(PAGE_g1 내지 PAGE_g4)으로 정의하였으나, 이에 한정되지 않고 적어도 두 개 이상의 그룹으로 정의할 수 있다.
제1 프로그램 동작시 로직 그룹(300) 및 주변 회로(200)의 동작을 좀 더 상세하게 설명하면 다음과 같다.
제1 프로그램 동작 시 제1 페이지 그룹(PAGE_g1)에 포함된 페이지들(PAGE1 내지 PAGEa)은 페이지 단위의 프로그램 방식으로 순차적으로 프로그램된다. 프로그램 동작시 로직 그룹(300)은 주변 회로(200)를 제어하기 위한 동작 신호(OP), 로우 어드레스(RADD), 페이지 버퍼 제어 신호들(PBSIGNALS) 및 컬럼 어드레스(CADD)를 출력한다. 컬럼 디코더(200D)는 컬럼 어드레스(CADD)에 응답하여 데이터 입출력 회로(200E)를 통해 수신되는 프로그램할 데이터를 페이지 버퍼 그룹(200C)으로 전송하고, 페이지 버퍼 그룹(200C)은 페이지 버퍼 제어 신호들(PBSIGNALS)에 응답하여 프로그램할 데이터를 임시 저장한 후 임시 저장된 데이터에 따라 비트 라인들(BL1~BLn)에 프로그램 허용 전압(예를 들어 접지 전원) 또는 프로그램 금지 전압(예를 들어 전원 전압)을 인가한다. 전압 생성 회로(200A)는 동작 신호(OP)에 응답하여 프로그램 동작에 사용되는 프로그램 전압 및 패스 전압을 포함하는 동작 전압들(Vop)을 생성하여 출력한다. 로우 디코더(200B)는 로우 어드레스(RADD)에 응답하여 전압 생성 회로(200A)에서 출력된 동작 전압들(Vop)을 선택된 메모리 블록(110)에 연결된 워드 라인들(WL)에 전달하여 제1 페이지 그룹(PAGE_g1)에 포함된 페이지들(PAGE1 내지 PAGEa) 중 선택된 페이지의 프로그램 동작을 수행한다. 선택된 페이지의 프로그램 동작이 완료되면 제1 페이지 그룹(PAGE_g1)에 포함된 페이지들(PAGE1 내지 PAGEa) 중 다음 페이지를 선택하여 상술한 페이지 단위의 프로그램 동작을 재수행한다.
상술한 오픈 블록(예를 들어 MB1)의 제1 프로그램 동작(S730)이 완료되면, 메모리 컨트롤러(1200)는 메모리 장치(1100)가 다음 오픈 블록(예를 들어 MB2)의 제1 소거 동작을 수행하도록 제어한다(S740). 상술한 제1 소거 동작은 다음 오픈 블록(예를 들어 MB2)이 무효 블록일 경우 수행되며, 다음 오픈 블록(예를 들어 MB2)이 프리 블록일 경우 스킵될 수 있다.
메모리 장치(1100)의 소거 동작은 소거 전압을 점진적으로 상승시키는 ISPE(Incremental Step Pulse Erase) 방식으로 수행될 수 있으며, 제1 소거 동작은 ISPE 방식의 소거 동작 시 인가되는 전체 소거 전압들 중 제1 소거 전압 그룹을 이용한 소거 동작인 것이 바람직하다.
도 9를 참조하면, ISPE 방식의 소거 동작 시 인가되는 전체 소거 전압들(Verase)들이 제1 내지 제20 소거 전압일 경우(총 20회의 소거 전압 인가), 제1 소거 동작은 제1 소거 전압 그룹(예를 들어 제1 내지 제5 소거 전압)을 이용한 소거 동작일 수 있다.
제1 소거 동작시 로직 그룹(300) 및 주변 회로(200)의 동작을 좀 더 상세하게 설명하면 다음과 같다.
제1 소거 동작 시 다음 오픈 블록으로 선택된 메모리 블록(MB2)이 무효 블록일 경우 로직 그룹(300)은 주변 회로(200)를 제어하기 위한 주변 회로(200)를 제어하기 위한 동작 신호(OP)를 출력한다. 전압 생성 회로(200A)는 동작 신호(OP)에 응답하여 제1 소거 전압을 생성하여 다음 오픈 블록으로 선택된 메모리 블록(MB2)의 소스 라인(SL)에 인가한다. 로우 디코더(200B)는 소거 동작 시 선택된 메모리 블록(MB2)에 연결된 워드 라인들(WL)을 플로팅(floating) 상태로 일정시간 유지하다가 접지 전압(Vss) 레벨로 변화시킨다. 이로 인하여 선택된 메모리 블록(MB2)에 포함된 메모리 셀들에 저장된 전자들은 높은 전위 레벨을 가지는 채널(Channel)과 접지 전압 레벨의 워드 라인들(WL)에 의해 빠져나오게 된다. 즉, 선택된 메모리 블록(MB2)에 포함된 메모리 셀들에 저장된 데이터들이 소거된다.
이 후, 로직 그룹(300) 및 주변 회로(200)는 제1 소거 전압을 점진적으로 상승시킨 제2 내지 제5 소거 전압을 이용한 소거 동작을 순차적으로 수행하여 제1 소거 동작을 수행한다.
다음 오픈 블록(예를 들어 MB2)의 제1 소거 동작(S740)이 완료되면, 현재 오픈 블록(예를 들어 MB1)에 대한 제2 프로그램 동작을 수행한다(S750).
로직 그룹(300)은 프로그램 동작에 대응하는 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 오픈 블록(예를 들어 MB1)의 제2 프로그램 동작을 수행하도록 주변 회로(200)를 제어한다. 제2 프로그램 동작은 복수의 페이지 그룹(PAGE_g1 내지 PAGE_g4)들 중 제2 페이지 그룹(PAGE_g2; PAGEa+1 내지 PAGEb)에 대한 프로그램 동작인 것이 바람직하다. 제2 페이지 그룹(PAGE_g2)에 대한 프로그램 동작은 상술한 제1 페이지 그룹PAGE_g1)에 대한 프로그램 동작과 유사하므로 상세한 설명은 생략하도록 한다.
상술한 오픈 블록(예를 들어 MB1)의 제2 프로그램 동작(S750)이 완료되면, 메모리 컨트롤러(1200)는 메모리 장치(1100)가 다음 오픈 블록(예를 들어 MB2)의 제2 소거 동작을 수행하도록 제어한다(S760). 제2 소거 동작은 ISPE 방식의 소거 동작 시 인가되는 전체 소거 전압들(Verase) 중 제2 소거 전압 그룹을 이용한 소거 동작인 것이 바람직하다. 제2 소거 전압 그룹은 앞서 설명한 제1 소거 전압 그룹의 다음 소거 전압들을 포함하는 것이 바람직하다. 예를 들어 제2 소거 동작은 ISPE 방식의 소거 동작 시 인가되는 전체 소거 전압들(제1 내지 제20 소거 전압들) 중 제1 소거 전압 그룹(예를 들어 제1 내지 제5 소거 전압) 다음의 제2 소거 전압 그룹(예를 들어 제6 내지 제10 소거 전압)을 이용한 소거 동작일 수 있다. 제2 소거 동작은 제1 소거 동작과 유사하므로 상세한 설명은 생략하도록 한다.
다음 오픈 블록(예를 들어 MB2)의 제2 소거 동작(S760)이 완료되면, 현재 오픈 블록(예를 들어 MB1)에 대한 제3 프로그램 동작을 수행한다(S770).
로직 그룹(300)은 프로그램 동작에 대응하는 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 오픈 블록(예를 들어 MB1)의 제3 프로그램 동작을 수행하도록 주변 회로(200)를 제어한다. 제3 프로그램 동작은 복수의 페이지 그룹(PAGE_g1 내지 PAGE_g4)들 중 제3 페이지 그룹(PAGE_g3; PAGEb+1 내지 PAGEc)에 대한 프로그램 동작인 것이 바람직하다. 제3 페이지 그룹(PAGE_g3)에 대한 프로그램 동작은 상술한 제1 페이지 그룹PAGE_g1)에 대한 프로그램 동작과 유사하므로 상세한 설명은 생략하도록 한다.
상술한 오픈 블록(예를 들어 MB1)의 제3 프로그램 동작(S770)이 완료되면, 메모리 컨트롤러(1200)는 메모리 장치(1100)가 다음 오픈 블록(예를 들어 MB2)의 제3 소거 동작을 수행하도록 제어한다(S780). 제3 소거 동작은 ISPE 방식의 소거 동작 시 인가되는 전체 소거 전압들 중 제3 소거 전압 그룹을 이용한 소거 동작인 것이 바람직하다. 제3 소거 전압 그룹은 앞서 설명한 제2 소거 전압 그룹의 다음 소거 전압들을 포함하는 것이 바람직하다. 예를 들어 제3 소거 동작은 ISPE 방식의 소거 동작 시 인가되는 전체 소거 전압들(제1 내지 제20 소거 전압들) 중 제2 소거 전압 그룹(예를 들어 제6 내지 제10 소거 전압) 다음의 제3 소거 전압 그룹(예를 들어 제11 내지 제15 소거 전압)을 이용한 소거 동작일 수 있다. 제3 소거 동작은 제1 소거 동작과 유사하므로 상세한 설명은 생략하도록 한다.
다음 오픈 블록(예를 들어 MB2)의 제3 소거 동작(S780)이 완료되면, 현재 오픈 블록(예를 들어 MB1)에 대한 제4 프로그램 동작을 수행한다(S790).
로직 그룹(300)은 프로그램 동작에 대응하는 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 오픈 블록(예를 들어 MB1)의 제4 프로그램 동작을 수행하도록 주변 회로(200)를 제어한다. 제4 프로그램 동작은 복수의 페이지 그룹(PAGE_g1 내지 PAGE_g4)들 중 제4 페이지 그룹(PAGE_g4; PAGEc+1 내지 PAGEn)에 대한 프로그램 동작인 것이 바람직하다. 제4 페이지 그룹(PAGE_g4)에 대한 프로그램 동작은 상술한 제1 페이지 그룹PAGE_g1)에 대한 프로그램 동작과 유사하므로 상세한 설명은 생략하도록 한다.
이로 인하여 현재 오픈 블록(예를 들어 MB1)에 대한 프로그램 동작은 완료된다.
현재 오픈 블록(예를 들어 MB1)에 대한 프로그램 동작은 완료되면, 메모리 컨트롤러(1200)는 다음 오픈 블록(예를 들어 MB2)을 새로운 오픈 블록으로 선택하기에 앞서, 다음 오픈 블록(예를 들어 MB2)에 대한 소거 동작을 수행한다. 다음 오픈 블록(예를 들어 MB2)에 대한 소거 동작은 현재 오픈 블록(예를 들어 MB1)의 프로그램 동작 중 다음 오픈 블록(예를 들어 MB2)에 대한 제1 내지 제3 소거 동작이 수행 완료되었으므로, 제4 소거 동작을 이용하여 수행될 수 있다(S800). 제4 소거 동작은 ISPE 방식의 소거 동작 시 인가되는 전체 소거 전압들 중 제1 내지 제3 소거 전압 그룹을 제외한 나머지 소거 전압을 이용한 소거 동작인 것이 바람직하다. 예를 들어 제4 소거 동작은 ISPE 방식의 소거 동작 시 인가되는 전체 소거 전압들(제1 내지 제20 소거 전압들) 중 제1 내지 제3 소거 전압 그룹(예를 들어 제1 내지 제15 소거 전압)을 제외한 나머지 소거 전압들(예를 들어 제16 내지 제20 소거 전압)을 이용한 소거 동작일 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)를 제어하여, 다음 오픈 블록(예를 들어 MB2)을 새로운 오픈 블록으로 선택하여 프로그램 동작을 수행한다(S810). 새로운 오픈 블록을 선택할 때, 프로그램할 데이터 양이 새로운 오픈 블록(예를 들어 MB2)의 데이터 저장 용량보다 클 경우 다음 오픈 블록을 새롭게 선택할 수 있다. 새롭게 선택된 다음 오픈 블록은 새로운 오픈 블록(예를 들어 MB2)의 프로그램 동작 중 소거 동작의 일부(예를 들어 상술한 제1 내지 제4 소거 동작 중 제1 내지 제3 소거 동작)가 수행될 수 있다.
상술한 바와 같이 본원 발명의 실시 예에 따르면, 현재의 오픈 블록의 프로그램 동작 중 다음 오픈 블록의 소거 동작 중 일부 소거 동작(예를 들어 제1 내지 제3 소거 동작)을 수행함으로써, 다음 오픈 블록이 새로운 오픈 블록으로 선택되기 전에 수행되는 소거 동작의 시간을 감소시킬 수 있다.
본원 발명의 실시 예에서는 오픈 블록의 프로그램 동작을 제1 내지 제4 프로그램 동작으로 나누어 수행하였으나, 이에 한정되지 않고 현재의 오픈 블록에 대한 프로그램 동작을 적어도 2회 이상의 프로그램 동작으로 나누어 수행하고, 적어도 2회 이상의 프로그램 동작 사이에 다음 오픈 블록에 대한 소거 동작 일부를 수행할 수 있다.
도 10은 도 2에 도시된 메모리 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 통신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 소거(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 메모리 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다.
도 11은 도 2에 도시된 메모리 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다.
도 12은 도 2에 도시된 메모리 장치를 포함하는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 12를 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 소거 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다.
도 13은 도 2에 도시된 메모리 장치를 포함하는 메모리 시스템의 다른 실시 예를 설기 위한 도면이다.
도 13을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 통신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
1000: 메모리 시스템 1100: 메모리 장치
1200: 메모리 컨트롤러 100: 메모리 셀 어레이
200: 주변 회로 300: 로직 그룹

Claims (20)

  1. 복수의 메모리 블록들을 포함하는 메모리 셀 어레이;
    상기 복수의 메모리 블록들에 대한 프로그램 동작 및 소거 동작을 수행하기 위한 주변 회로; 및
    상기 프로그램 동작 및 상기 소거 동작을 수행하도록 상기 주변 회로를 제어하기 위한 로직 그룹을 포함하며,
    상기 로직 그룹은 상기 복수의 메모리 블록들 중 현재 오픈 블록으로 선택된 제1 메모리 블록의 상기 프로그램 동작 중 다음 오픈 블록으로 선택될 제2 메모리 블록의 소거 동작 일부를 수행하도록 상기 주변 회로를 제어하는 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제1 메모리 블록의 상기 프로그램 동작은 제1 내지 제N(N은 1보다 큰 자연수) 프로그램 동작을 포함하는 메모리 장치.
  3. 제 2 항에 있어서,
    상기 복수의 메모리 블록들 각각은 제1 내지 제N 페이지 그룹을 포함하는 메모리 장치.
  4. 제 3 항에 있어서,
    상기 로직 그룹은 각각의 상기 제1 내지 제N 프로그램 동작 시 상기 제1 내지 제N 페이지 그룹 중 하나의 페이지 그룹에 대한 프로그램 동작을 수행하도록 상기 주변 회로를 제어하는 메모리 장치.
  5. 제 3 항에 있어서,
    상기 제2 메모리 블록의 상기 소거 동작은 제1 내지 제N 소거 동작을 포함하는 메모리 장치.
  6. 제 5 항에 있어서,
    상기 로직 그룹은 상기 제1 내지 제N 프로그램 동작 및 상기 제1 내지 제N 소거 동작을 교차적으로 수행하도록 상기 주변 회로를 제어하는 메모리 장치.
  7. 제 5 항에 있어서,
    상기 로직 그룹은 ISPE(Incremental Step Pulse Erase) 방식으로 상기 제2 메모리 블록의 상기 소거 동작을 수행하도록 상기 주변 회로를 제어하며,
    상기 ISPE 방식의 상기 소거 동작은 제1 내지 제N 소거 전압 그룹을 포함하는 메모리 장치.
  8. 제 7 항에 있어서,
    상기 제1 내지 제N 소거 동작 각각은 상기 제1 내지 제N 소거 전압 그룹 중 하나를 이용한 소거 동작인 메모리 장치.
  9. 복수의 메모리 블록들을 포함하며, 상기 다수의 메모리 블록들 중 현재의 오픈 블록 및 다음 오픈 블록을 선택하여 프로그램 동작을 수행하기 위한 메모리 장치; 및
    호스트로부터의 요청에 따라 상기 메모리 장치가 상기 프로그램 동작을 수행하도록 제어하되, 상기 메모리 장치가 상기 현재의 오픈 블록에 대한 상기 프로그램 동작을 수행하는 중에 상기 다음 오픈 블록에 대한 소거 동작 일부를 수행하도록 제어하는 메모리 컨트롤러를 포함하는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 오픈 블록에 대한 상기 프로그램 동작은 제1 내지 제N(N은 1보다 큰 자연수) 프로그램 동작을 포함하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 복수의 메모리 블록들 각각은 제1 내지 제N 페이지 그룹을 포함하는 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 제1 내지 제N 프로그램 동작 각각은 상기 제1 내지 제N 페이지 그룹 각각에 대한 프로그램 동작인 메모리 시스템.
  13. 제 11 항에 있어서,
    상기 다음 오픈 블록에 대한 상기 소거 동작은 제1 내지 제N 소거 동작을 포함하는 메모리 시스템.
  14. 제 13 항에 있어서,
    상기 메모리 장치는 상기 제1 내지 제N 프로그램 동작과 상기 제1 내지 제N 소거 동작을 교차적으로 수행하는 메모리 시스템.
  15. 제 13 항에 있어서,
    상기 메모리 장치는 상기 다음 오픈 블록에 대한 상기 소거 동작을 ISPE(Incremental Step Pulse Erase) 방식으로 수행하되,
    상기 상기 ISPE 방식의 상기 소거 동작은 제1 내지 제N 소거 전압 그룹을 포함하는 메모리 시스템.
  16. 제 15 항에 있어서,
    상기 제1 내지 제N 소거 동작 각각은 상기 제1 내지 제N 소거 전압 그룹 중 하나를 이용한 소거 동작인 메모리 시스템.
  17. 프로그램 동작 시 복수의 메모리 블록들 중 현재의 오픈 블록 및 다음 오픈 블록을 선택하는 단계;
    상기 현재의 오픈 블록에 포함된 적어도 2개 이상의 페이지 그룹 중 하나의 페이지 그룹에 대한 제1 프로그램 동작을 수행하는 단계;
    상기 다음 오픈 블록에 대한 제1 소거 동작을 수행하되, 상기 제1 소거 동작은 제1 소거 전압 그룹을 이용하는 단계;
    상기 현재의 오픈 블록에 포함된 상기 적어도 2개 이상의 페이지 그룹 중 다른 하나의 페이지 그룹에 대한 제2 프로그램 동작을 수행하는 단계; 및
    상기 다음 오픈 블록에 대한 제2 소거 동작을 수행하되, 상기 제2 소거 동작은 상기 제1 소거 전압 그룹보다 소거 전압 레벨이 높은 제2 소거 전압 그룹을 이용하는 단계를 포함하는 메모리 시스템의 동작 방법.
  18. 제 17 항에 있어서,
    상기 제1 및 제2 프로그램 동작과 상기 제1 및 제2 소거 동작은 교차적으로 수행되는 메모리 시스템의 동작 방법.
  19. 제 17 항에 있어서,
    상기 오픈 블록에 대한 상기 프로그램 동작이 종료되면, 상기 다음 오픈 블록을 새로운 오픈 블록으로 선택하여 프로그램 동작을 수행하는 메모리 시스템의 동작 방법.
  20. 제 19 항에 있어서,
    상기 다음 오픈 블록을 상기 새로운 오픈 블록으로 선택할 때 상기 복수의 메모리 블록들 중 하나를 새로운 다음 오픈 블록으로 선택하는 메모리 시스템의 동작 방법.
KR1020180012267A 2018-01-31 2018-01-31 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법 KR20190092941A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180012267A KR20190092941A (ko) 2018-01-31 2018-01-31 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US16/114,644 US10580497B2 (en) 2018-01-31 2018-08-28 Memory device, memory system including the same, and method of operating the memory system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180012267A KR20190092941A (ko) 2018-01-31 2018-01-31 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Publications (1)

Publication Number Publication Date
KR20190092941A true KR20190092941A (ko) 2019-08-08

Family

ID=67392321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180012267A KR20190092941A (ko) 2018-01-31 2018-01-31 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Country Status (2)

Country Link
US (1) US10580497B2 (ko)
KR (1) KR20190092941A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916310B2 (en) * 2019-05-10 2021-02-09 Macronix International Co., Ltd. Memory system, memory controller, and memory control method
KR20210088996A (ko) * 2020-01-07 2021-07-15 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20210121456A (ko) * 2020-03-30 2021-10-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US11276470B2 (en) 2020-07-17 2022-03-15 Micron Technology, Inc. Bitline driver isolation from page buffer circuitry in memory device
TWI833655B (zh) * 2023-02-20 2024-02-21 南亞科技股份有限公司 半導體元件及其製備方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953737A (en) * 1997-03-31 1999-09-14 Lexar Media, Inc. Method and apparatus for performing erase operations transparent to a solid state storage system
JP4415356B2 (ja) * 2002-12-24 2010-02-17 エルジー エレクトロニクス インコーポレイティド 二重ジャーナリングの保存方法及びその記憶媒体
JP4256175B2 (ja) * 2003-02-04 2009-04-22 株式会社東芝 不揮発性半導体メモリ
US7654466B2 (en) * 2003-09-18 2010-02-02 Panasonic Corporation Semiconductor memory card, semiconductor memory control apparatus, and semiconductor memory control method
US20060184718A1 (en) * 2005-02-16 2006-08-17 Sinclair Alan W Direct file data programming and deletion in flash memories
KR101399549B1 (ko) * 2007-09-04 2014-05-28 삼성전자주식회사 반도체 메모리 장치 및 그것의 블록 관리 방법
US8762661B2 (en) * 2008-09-18 2014-06-24 Seagate Technology Llc System and method of managing metadata
US8769190B1 (en) * 2010-09-15 2014-07-01 Western Digital Technologies, Inc. System and method for reducing contentions in solid-state memory access
US8874872B2 (en) * 2011-01-21 2014-10-28 Seagate Technology Llc Garbage collection management in memories
US9396106B2 (en) * 2011-05-12 2016-07-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Advanced management of a non-volatile memory
US8924636B2 (en) * 2012-02-23 2014-12-30 Kabushiki Kaisha Toshiba Management information generating method, logical block constructing method, and semiconductor memory device
US9921954B1 (en) * 2012-08-27 2018-03-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for split flash memory management between host and storage controller
KR102292183B1 (ko) * 2014-11-07 2021-08-25 삼성전자주식회사 불휘발성 메모리의 동작 방법 및 불휘발성 메모리를 포함하는 스토리지 장치의 동작 방법
US9563504B2 (en) 2014-12-05 2017-02-07 Sandisk Technologies Llc Partial block erase for data refreshing and open-block programming
US9552885B2 (en) * 2014-12-10 2017-01-24 Sandisk Technologies Llc Partial block erase for open block reading in non-volatile memory
US9891825B2 (en) * 2015-01-23 2018-02-13 Toshiba Memory Corporation Memory system of increasing and decreasing first user capacity that is smaller than a second physical capacity
US9875053B2 (en) * 2015-06-05 2018-01-23 Western Digital Technologies, Inc. Scheduling scheme(s) for a multi-die storage device
KR102312404B1 (ko) * 2015-09-07 2021-10-13 에스케이하이닉스 주식회사 저장 장치 및 이의 동작 방법
KR20170111657A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
US10074440B2 (en) * 2016-10-28 2018-09-11 Sandisk Technologies Llc Erase for partially programmed blocks in non-volatile memory

Also Published As

Publication number Publication date
US20190237144A1 (en) 2019-08-01
US10580497B2 (en) 2020-03-03

Similar Documents

Publication Publication Date Title
CN111009275B (zh) 存储器装置和存储器装置的操作方法
TWI787388B (zh) 記憶體裝置以及記憶體裝置的操作方法
CN110047549B (zh) 存储器***及其操作方法
US10580497B2 (en) Memory device, memory system including the same, and method of operating the memory system
CN111324550B (zh) 存储器***及其操作方法
US20190121727A1 (en) Memory system and method for operating the same
KR102635466B1 (ko) 메모리 장치 및 그것의 동작 방법
KR20190106278A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
KR20190105414A (ko) 메모리 시스템 및 그것의 동작 방법
US20200201571A1 (en) Memory system and operating method thereof
KR20190043860A (ko) 메모리 시스템 및 이의 동작 방법
US11269769B2 (en) Memory system and method of operating the same
US11113189B2 (en) Memory system to perform read reclaim and garbage collection, and method of operating the same
KR20190094964A (ko) 메모리 시스템 및 그것의 동작 방법
US11056177B2 (en) Controller, memory system including the same, and method of operating the memory system
US20200160918A1 (en) Memory system and method of operating the same
US20200125281A1 (en) Memory system and method of operating the same
US20220139461A1 (en) Memory device and operating method thereof
CN111863056B (zh) 存储器***及操作存储器***的方法
KR102461751B1 (ko) 메모리 장치 및 이의 동작 방법
US20200159672A1 (en) Memory system and method of operating the same
US20240004557A1 (en) Memory device, memory system including memory device, and method of operating memory system
KR20240085237A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20220107588A (ko) 메모리 장치 및 이의 동작 방법
KR20220101502A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법