TWI615710B - 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 - Google Patents

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 Download PDF

Info

Publication number
TWI615710B
TWI615710B TW105141375A TW105141375A TWI615710B TW I615710 B TWI615710 B TW I615710B TW 105141375 A TW105141375 A TW 105141375A TW 105141375 A TW105141375 A TW 105141375A TW I615710 B TWI615710 B TW I615710B
Authority
TW
Taiwan
Prior art keywords
data
unit
physical
memory
rule
Prior art date
Application number
TW105141375A
Other languages
English (en)
Other versions
TW201821994A (zh
Inventor
蕭博文
呂學錡
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW105141375A priority Critical patent/TWI615710B/zh
Priority to US15/435,310 priority patent/US10761732B2/en
Application granted granted Critical
Publication of TWI615710B publication Critical patent/TWI615710B/zh
Publication of TW201821994A publication Critical patent/TW201821994A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。所述方法包括：獲得可複寫式非揮發性記憶體模組中用以儲存來自主機系統之資料的第一實體單元的使用狀況；根據所述使用狀況決定第一規則；以及根據所述第一規則執行第一操作。所述第一操作包括：將來自主機系統的第一資料儲存至所述第一實體單元中；以及將來自可複寫式非揮發性記憶體模組的第二資料儲存至第二實體單元中，其中所述第一規則對應於所述第一資料的資料量與所述第二資料的資料量的第一比例。藉此，記憶體儲存裝置可穩定地儲存來自外部與內部的資料。

Description

記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
本發明是有關於一種記憶體管理技術，且特別是有關於一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元。
數位相機、行動電話與MP3播放器在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體模組（例如，快閃記憶體）具有資料非揮發性、省電、體積小，以及無機械結構等特性，所以非常適合內建於上述所舉例的各種可攜式多媒體裝置中。
一般來說，可複寫式非揮發性記憶體裝置中會配置正常使用的實體區塊與閒置(spare)實體區塊。當儲存來自主機系統的資料時，資料會被儲存至閒置實體區塊。有儲存來自主機系統之資料的閒置實體區塊會轉變為正常使用的實體區塊。當某一個正常使用的實體區塊中的資料被主機系統刪除時，此實體區塊會被抹除並且轉變為閒置實體區塊。
為了使可複寫式非揮發性記憶體裝置可以正常運作，可複寫式非揮發性記憶體裝置中閒置實體區塊的總數往往會被維持在大於一個預設數目。若閒置實體區塊的總數少於此預設數目時，一個垃圾收集(garbage collection)程序會被執行。在垃圾收集程序中，分散在可複寫式非揮發性記憶體裝置中的有效資料會被收集至並且集中回存到可複寫式非揮發性記憶體裝置中，以釋放出新的閒置實體區塊。
在垃圾收集程序中，若主機系統持續儲存資料，則可複寫式非揮發性記憶體裝置可能會在執行垃圾收集程序的同時一併儲存來自主機系統的資料。然而，若未適當地規劃資料的儲存策略，可能導致來自主機系統之資料與垃圾收集程序所收集之資料同時佔滿所有剩餘的閒置實體單元。
有鑑於此，本發明提供一種記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元，可穩定地儲存來自外部與內部的資料。
本發明的一範例實施例提供一種記憶體管理方法，其用於包括多個實體單元的可複寫式非揮發性記憶體模組，所述記憶體管理方法包括：獲得所述多個實體單元中的第一實體單元的使用狀況，其中所述第一實體單元用以儲存來自主機系統之資料；根據所述第一實體單元的所述使用狀況決定第一規則；以及根據所述第一規則執行第一操作，其中所述第一操作包括：將來自所述主機系統的第一資料儲存至所述第一實體單元中；以及將來自所述可複寫式非揮發性記憶體模組的第二資料儲存至所述多個實體單元中的一第二實體單元中，其中所述第一規則對應於第一比例，且所述第一比例為所述第一資料的資料量與所述第二資料的資料量的比例。
在本發明的一範例實施例中，所述的記憶體管理方法更包括：在執行所述第一操作之後，根據所述第一實體單元的所述使用狀況決定第二規則；以及根據所述第二規則執行第二操作，其中所述第二操作包括：將來自所述主機系統的第三資料儲存至所述第一實體單元中；以及將來自所述可複寫式非揮發性記憶體模組的一第四資料儲存至所述第二實體單元中，其中所述第二規則對應於第二比例，所述第二比例為所述第三資料的資料量與所述第四資料的資料量的比例，其中所述第一比例不同於所述第二比例。
在本發明的一範例實施例中，根據所述第一實體單元的所述使用狀況決定所述第二規則的步驟是在所述第一實體單元的所述使用狀況符合預設條件之後執行，而所述記憶體管理方法更包括：在執行所述第一操作之後，若所述第一實體單元的所述使用狀況不符合所述預設條件，持續根據所述第一規則執行所述第一操作，其中所述預設條件對應於所述第一實體單元的空間使用率。
在本發明的一範例實施例中，所述的記憶體管理方法更包括：從所述多個實體單元中的第三實體單元收集所述第二資料；以及抹除所述第三實體單元。
在本發明的一範例實施例中，所述的記憶體管理方法更包括：獲得所述第三實體單元的有效計數，其中所述有效計數對應於所述第三實體單元所儲存之有效資料的總資料量；以及根據所述有效計數決定所述第一比例。
在本發明的一範例實施例中，所述的記憶體管理方法更包括：獲得所述多個實體單元中的閒置實體單元的總數；以及若所述閒置實體單元的所述總數小於門檻值，啟動包含所述第一操作的資料整併操作並禁能損耗平衡操作，其中所述損耗平衡操作用以將資料從所述多個實體單元中具有第一損耗程度的至少一實體單元搬移至所述多個實體單元中具有第二損耗程度的至少一實體單元，其中所述第二損耗程度高於所述第一損耗程度。
本發明的另一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組及記憶體控制電路單元。所述連接介面單元用以耦接至主機系統。所述可複寫式非揮發性記憶體模組包括多個實體單元。所述記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組，其中所述記憶體控制電路單元用以獲得所述多個實體單元中的第一實體單元的使用狀況，其中所述第一實體單元用以儲存來自所述主機系統之資料，其中所述記憶體控制電路單元更用以根據所述第一實體單元的所述使用狀況決定第一規則，其中所述記憶體控制電路單元更用以根據所述第一規則執行第一操作，其中所述第一操作包括：將來自所述主機系統的第一資料儲存至所述第一實體單元中；以及將來自所述可複寫式非揮發性記憶體模組的第二資料儲存至所述多個實體單元中的第二實體單元中，其中所述第一規則對應於第一比例，所述第一比例為所述第一資料的資料量與所述第二資料的資料量的比例。
在本發明的一範例實施例中，在執行所述第一操作之後，所述記憶體控制電路單元更用以根據所述第一實體單元的所述使用狀況決定第二規則，其中所述記憶體控制電路單元更用以根據所述第二規則執行第二操作，其中所述第二操作包括：將來自所述主機系統的第三資料儲存至所述第一實體單元中；以及將來自所述可複寫式非揮發性記憶體模組的第四資料儲存至所述第二實體單元中，其中所述第二規則對應於第二比例，所述第二比例為所述第三資料的資料量與所述第四資料的資料量的比例，其中所述第一比例不同於所述第二比例。
在本發明的一範例實施例中，所述記憶體控制電路單元根據所述第一實體單元的所述使用狀況決定所述第二規則的操作是在所述第一實體單元的所述使用狀況符合一預設條件之後執行，其中在執行所述第一操作之後，若所述第一實體單元的所述使用狀況不符合所述預設條件，所述記憶體控制電路單元更用以持續根據所述第一規則執行所述第一操作，其中所述預設條件對應於所述第一實體單元的空間使用率。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以從所述多個實體單元中的第三實體單元收集所述第二資料，其中所述記憶體控制電路單元更用以抹除所述第三實體單元。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以獲得有效計數，其中所述有效計數對應於所述第三實體單元所儲存之有效資料的總資料量，其中所述記憶體控制電路單元更用以根據所述有效計數決定所述第一比例。
在本發明的一範例實施例中，所述記憶體控制電路單元更用以獲得所述多個實體單元中的閒置實體單元的總數，其中若所述閒置實體單元的所述總數小於門檻值，所述記憶體控制電路單元更用以啟動包含所述第一操作的資料整併操作並禁能損耗平衡操作，其中所述損耗平衡操作用以將資料從所述多個實體單元中具有第一損耗程度的至少一實體單元搬移至所述多個實體單元中具有第二損耗程度的至少一實體單元，其中所述第二損耗程度高於所述第一損耗程度。
本發明的另一範例實施例提供一種記憶體控制電路單元，其用於控制包括多個實體單元的可複寫式非揮發性記憶體模組，所述記憶體控制電路單元包括主機介面、記憶體介面及記憶體管理電路。所述主機介面用以耦接至主機系統。所述記憶體介面用以耦接至所述可複寫式非揮發性記憶體模組。所述記憶體管理電路耦接至所述主機介面與所述記憶體介面，其中所述記憶體管理電路用以獲得所述多個實體單元中的第一實體單元的使用狀況，其中所述第一實體單元用以儲存來自所述主機系統之資料，其中所述記憶體管理電路更用以根據所述第一實體單元的所述使用狀況決定第一規則，其中所述記憶體管理電路更用以根據所述第一規則執行第一操作，其中所述第一操作包括：將來自所述主機系統的第一資料儲存至所述第一實體單元中；以及將來自所述可複寫式非揮發性記憶體模組的第二資料儲存至所述多個實體單元中的第二實體單元中，其中所述第一規則對應於第一比例，所述第一比例為所述第一資料的資料量與所述第二資料的資料量的比例。
在本發明的一範例實施例中，所述第一實體單元的所述使用狀況對應於所述第一實體單元所儲存之資料的總資料量。
在本發明的一範例實施例中，在執行所述第一操作之後，所述記憶體管理電路更用以根據所述第一實體單元的所述使用狀況決定第二規則，其中所述記憶體管理電路更用以根據所述第二規則執行第二操作，其中所述第二操作包括：將來自所述主機系統的第三資料儲存至所述第一實體單元中；以及將來自所述可複寫式非揮發性記憶體模組的第四資料儲存至所述第二實體單元中，其中所述第二規則對應於第二比例，所述第二比例為所述第三資料的資料量與所述第四資料的資料量的比例，其中所述第一比例不同於所述第二比例。
在本發明的一範例實施例中，所述記憶體管理電路根據所述第一實體單元的所述使用狀況決定所述第二規則的操作是在所述第一實體單元的所述使用狀況符合預設條件之後執行，其中在執行所述第一操作之後，若所述第一實體單元的所述使用狀況不符合所述預設條件，所述記憶體管理電路更用以持續根據所述第一規則執行所述第一操作，其中所述預設條件對應於所述第一實體單元的空間使用率。
在本發明的一範例實施例中，所述記憶體管理電路更用以從所述多個實體單元中的第三實體單元收集所述第二資料，其中所述記憶體管理電路更用以抹除所述第三實體單元。
在本發明的一範例實施例中，所述記憶體管理電路更用以獲得有效計數，其中所述有效計數對應於所述第三實體單元所儲存之有效資料的總資料量，其中所述記憶體管理電路更用以根據所述有效計數決定所述第一比例。
在本發明的一範例實施例中，所述記憶體管理電路更用以獲得所述多個實體單元中的閒置實體單元的總數，其中若所述閒置實體單元的所述總數小於門檻值，所述記憶體管理電路更用以啟動包含所述第一操作的資料整併操作並禁能損耗平衡操作，其中所述損耗平衡操作用以將資料從所述多個實體單元中具有第一損耗程度的至少一實體單元搬移至所述多個實體單元中具有第二損耗程度的至少一實體單元，其中所述第二損耗程度高於所述第一損耗程度。
基於上述，在獲得用以儲存來自主機系統之資料的第一實體單元的使用狀況後，第一規則會被相應地決定並且用以執行第一操作。在第一操作中，來自主機系統的第一資料會被儲存至所述第一實體單元中並且來自可複寫式非揮發性記憶體模組的第二資料會被儲存至第二實體單元中，其中所述第一規則對應於所述第一資料的資料量與所述第二資料的資料量的第一比例。透過適當地決定此第一規則，記憶體儲存裝置即可穩定地儲存來自主機系統與可複寫式非揮發性記憶體模組之資料。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
一般而言，記憶體儲存裝置(亦稱，記憶體儲存系統)包括可複寫式非揮發性記憶體模組(rewritable non-volatile memory module)與控制器(亦稱，控制電路)。通常記憶體儲存裝置是與主機系統一起使用，以使主機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裝置中讀取資料。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料儲存至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的安全數位(Secure Digital, SD)卡32、小型快閃(Compact Flash, CF)卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded Multi Media Card, eMMC)341及/或嵌入式多晶片封裝(embedded Multi Chip Package, eMCP)儲存裝置342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
連接介面單元402用以將記憶體儲存裝置10耦接至主機系統11。在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、SD介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、MCP介面標準、MMC介面標準、eMMC介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、eMCP介面標準、CF介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406可以是單階記憶胞(Single Level Cell, SLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存1個位元的快閃記憶體模組)、多階記憶胞(Multi Level Cell, MLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存2個位元的快閃記憶體模組)、複數階記憶胞(Triple Level Cell，TLC)NAND型快閃記憶體模組(即，一個記憶胞中可儲存3個位元的快閃記憶體模組)、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
可複寫式非揮發性記憶體模組406中的每一個記憶胞是以電壓(以下亦稱為臨界電壓)的改變來儲存一或多個位元。具體來說，每一個記憶胞的控制閘極(control gate)與通道之間有一個電荷捕捉層。透過施予一寫入電壓至控制閘極，可以改變電荷補捉層的電子量，進而改變記憶胞的臨界電壓。此改變記憶胞之臨界電壓的操作亦稱為“把資料寫入至記憶胞”或“程式化(programming)記憶胞”。隨著臨界電壓的改變，可複寫式非揮發性記憶體模組406中的每一個記憶胞具有多個儲存狀態。透過施予讀取電壓可以判斷一個記憶胞是屬於哪一個儲存狀態，藉此取得此記憶胞所儲存的一或多個位元。
在本範例實施例中，可複寫式非揮發性記憶體模組406的記憶胞會構成多個實體程式化單元，並且此些實體程式化單元會構成多個實體抹除單元。具體來說，同一條字元線上的記憶胞會組成一或多個實體程式化單元。若每一個記憶胞可儲存2個以上的位元，則同一條字元線上的實體程式化單元至少可被分類為下實體程式化單元與上實體程式化單元。例如，一記憶胞的最低有效位元(Least Significant Bit，LSB)是屬於下實體程式化單元，並且一記憶胞的最高有效位元(Most Significant Bit，MSB)是屬於上實體程式化單元。一般來說，在MLC NAND型快閃記憶體中，下實體程式化單元的寫入速度會大於上實體程式化單元的寫入速度，及/或下實體程式化單元的可靠度是高於上實體程式化單元的可靠度。
在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面(page)或是實體扇(sector)。若實體程式化單元為實體頁面，則此些實體程式化單元通常包括資料位元區與冗餘(redundancy)位元區。資料位元區包含多個實體扇，用以儲存使用者資料，而冗餘位元區用以儲存系統資料(例如，錯誤更正碼等管理資料)。在本範例實施例中，資料位元區包含32個實體扇，且一個實體扇的大小為512位元組(byte, B)。然而，在其他範例實施例中，資料位元區中也可包含8個、16個或數目更多或更少的實體扇，並且每一個實體扇的大小也可以是更大或更小。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊(block)。
圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504及記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。以下說明記憶體管理電路502的操作時，等同於說明記憶體控制電路單元404的操作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有開機碼(boot code)，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此開機碼來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
此外，在另一範例實施例中，記憶體管理電路502的控制指令亦可以一硬體型式來實作。例如，記憶體管理電路502包括微控制器、記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路。記憶胞管理電路、記憶體寫入電路、記憶體讀取電路、記憶體抹除電路與資料處理電路是耦接至微控制器。記憶胞管理電路用以管理可複寫式非揮發性記憶體模組406的記憶胞或其群組。記憶體寫入電路用以對可複寫式非揮發性記憶體模組406下達寫入指令序列以將資料寫入至可複寫式非揮發性記憶體模組406中。記憶體讀取電路用以對可複寫式非揮發性記憶體模組406下達讀取指令序列以從可複寫式非揮發性記憶體模組406中讀取資料。記憶體抹除電路用以對可複寫式非揮發性記憶體模組406下達抹除指令序列以將資料從可複寫式非揮發性記憶體模組406中抹除。資料處理電路用以處理欲寫入至可複寫式非揮發性記憶體模組406的資料以及從可複寫式非揮發性記憶體模組406中讀取的資料。寫入指令序列、讀取指令序列及抹除指令序列可各別包括一或多個程式碼或指令碼並且用以指示可複寫式非揮發性記憶體模組406執行相對應的寫入、讀取及抹除等操作。在一範例實施例中，記憶體管理電路502還可以下達其他類型的指令序列給可複寫式非揮發性記憶體模組406以指示執行相對應的操作。
主機介面504是耦接至記憶體管理電路502並且用以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於SATA標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、USB標準、SD標準、UHS-I標準、UHS-II標準、MS標準、MMC標準、eMMC標準、UFS標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。具體來說，若記憶體管理電路502要存取可複寫式非揮發性記憶體模組406，記憶體介面506會傳送對應的指令序列。例如，這些指令序列可包括指示寫入資料的寫入指令序列、指示讀取資料的讀取指令序列、指示抹除資料的抹除指令序列、以及用以指示各種記憶體操作(例如，改變讀取電壓準位或執行垃圾回收操作等等)的相對應的指令序列。這些指令序列例如是由記憶體管理電路502產生並且透過記憶體介面506傳送至可複寫式非揮發性記憶體模組406。這些指令序列可包括一或多個訊號，或是在匯流排上的資料。這些訊號或資料可包括指令碼或程式碼。例如，在讀取指令序列中，會包括讀取的辨識碼、記憶體位址等資訊。
在一範例實施例中，記憶體控制電路單元404還包括錯誤檢查與校正電路508、緩衝記憶體510與電源管理電路512。
錯誤檢查與校正電路508是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正操作以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路508會為對應此寫入指令的資料產生對應的錯誤更正碼(error correcting code, ECC)及/或錯誤檢查碼(error detecting code，EDC)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤更正碼及/或錯誤檢查碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤更正碼及/或錯誤檢查碼，並且錯誤檢查與校正電路508會依據此錯誤更正碼及/或錯誤檢查碼對所讀取的資料執行錯誤檢查與校正操作。
緩衝記憶體510是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。電源管理電路512是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。須注意的是，在以下的範例實施例中，描述可複寫式非揮發性記憶體模組406之實體單元的管理時，以“選擇”與“分組”等詞來操作實體單元是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組406之實體單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組406的實體單元進行操作。
請參照圖6，記憶體管理電路502會將可複寫式非揮發性記憶體模組406的實體單元610(0)~610(B)分組為儲存區601與閒置(spare)區602。例如，實體單元610(0)~610(A)屬於儲存區601，而實體單元610(A+1)~610(B)屬於閒置區602。在本範例實施例中，一個實體單元是指一個實體抹除單元。然而，在另一範例實施例中，一個實體單元亦可以包含多個實體抹除單元。此外，記憶體管理電路502可利用標記等方式來將某一個實體單元關聯至儲存區601與閒置區602的其中之一。
在記憶體儲存裝置10的運作過程中，某一個實體單元與儲存區601或閒置區602的關連關係可能會動態地變動。例如，當接收到來自主機系統11的寫入資料時，記憶體管理電路502會從閒置區602中選擇一個實體單元以儲存此寫入資料的至少一部份資料並且將這個實體單元關連至儲存區601。此外，在將屬於儲存區601的某一個實體單元抹除以清除其中的資料之後，記憶體管理電路502會將這個被抹除的實體單元關聯至閒置區602。
在本範例實施例中，屬於閒置區602的實體單元亦閒置實體抹除單元，而屬於儲存區601的實體單元亦可稱為非閒置(non-spare)實體單元。屬於閒置區602的每一個實體單元皆是被抹除的實體單元並且沒有儲存任何資料，而屬於儲存區601的每一個實體單元皆儲存有資料。更進一步，屬於閒置區602的每一個實體單元皆不會儲存任何有效(valid)資料，而屬於儲存區601的每一個實體單元皆可能儲存有效資料及/或無效(invalid)資料。
在本範例實施例中，記憶體管理電路502可配置邏輯單元612(0)~612(C)以映射儲存區601中的實體單元。在本範例實施例中，主機系統11是透過邏輯位址(logical address, LA)來存取屬於儲存區601之實體單元；因此，邏輯單元612(0)~612(C)中的每一個邏輯單元是指一個邏輯位址。然而，在另一範例實施例中，邏輯單元612(0)~612(C)中的每一個邏輯單元也可以是指一個邏輯程式化單元、一個邏輯抹除單元或者由多個連續或不連續的邏輯位址組成。此外，邏輯單元612(0)~612(C)中的每一個邏輯單元可被映射至一或多個實體單元。
在本範例實施例中，記憶體管理電路502會將邏輯單元與實體單元之間的映射關係(亦稱為邏輯-實體映射關係)記錄於至少一邏輯-實體映射表。當主機系統11欲從記憶體儲存裝置10讀取資料或寫入資料至記憶體儲存裝置10時，記憶體管理電路502可根據此邏輯-實體映射表來執行對於記憶體儲存裝置10的資料存取。
在本範例實施例中，有效資料是屬於某一個邏輯單元的最新資料，而無效資料則不是屬於任一個邏輯單元的最新資料。例如，若主機系統11將一筆新資料儲存至某一邏輯單元而覆蓋掉此邏輯單元原先儲存的舊資料(即，更新屬於此邏輯單元的資料)，則儲存在儲存區601中的此筆新資料即為屬於此邏輯單元的最新資料並且會被標記為有效，而被覆蓋掉的舊資料可能仍然儲存在儲存區601中但被標記為無效。
在本範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係會被移除，並且此邏輯單元與儲存有屬於此邏輯單元之最新資料的實體單元之間的映射關係會被建立。或者，在另一範例實施例中，若屬於某一邏輯單元的資料被更新，則此邏輯單元與儲存有屬於此邏輯單元之舊資料的實體單元之間的映射關係仍可被維持，視實務上的需求而定。
在本範例實施例中，記憶體管理電路502會從閒置區602中選擇一個實體單元(亦稱為第一實體單元)，其用以儲存來自主機系統11之資料。例如，在選擇第一實體單元之後，直到此第一實體單元被寫滿之前，來自主機系統11之資料都會被接收並儲存至此第一實體單元中。在一範例實施例中，第一實體單元亦稱為開啟區塊(open block)。在當前的第一實體單元被寫滿之後，另一個實體單元會被從閒置區602中選擇作為新的第一實體單元(或，新的開啟區塊)，以繼續儲存來自主機系統11之資料。
另一方面，記憶體管理電路502會偵測當前閒置實體單元(即，屬於閒置區602的實體單元)的總數並且判斷此總數是否小於一第一臨界值。例如，第一臨界值可以是2。若當前閒置實體單元的總數小於此第一臨界值，記憶體管理電路502會啟動一資料整併操作。在本範例實施例中，所述偵測閒置實體單元之總數並且判斷此總數是否小於第一臨界值之操作是反應於某一個實體單元被選擇做為開啟區塊而執行。此外，在另一範例實施例中，或者所述偵測閒置實體單元之總數並且判斷此總數是否小於第一臨界值之操作是持續在背景(background)執行。
在資料整併操作中，記憶體管理電路502會從閒置區602中選擇至少一個實體單元(亦稱為第二實體單元)作為有效資料的回收節點(recycling node)並從儲存區601中選擇至少一個實體單元(亦稱為第三實體單元)作為有效資料的來源節點(source node)。記憶體管理電路502會從作為來源節點的第三實體單元中收集有效資料並且將所收集的有效資料儲存至作為回收節點的第二實體單元。在將第三實體單元中的某一個實體單元所儲存的所有有效資料都收集出來後，此實體單元會被抹除並且被重新關聯至閒置區602。藉此，透過所述資料整併操作，記憶體管理電路502會釋放出新的閒置實體單元。
在啟動資料整併操作之後，即便主機系統11持續指示將資料儲存至記憶體儲存裝置10中，被關連至閒置區602的實體單元之數目仍然會逐漸超過被提取至儲存區601來儲存資料(例如，來自主機系統11之資料或從可複寫式非揮發性記憶體模組406收集的有效資料)的實體單元之數目。經由資料整併操作的處理，若記憶體管理電路502判斷當前閒置實體抹除單元之總數大於一第二臨界值，則記憶體管理電路502會停止資料整併操作。其中，第二臨界值會大於或等於第一臨界值。例如，第二臨界值可能是10。此外，第一臨界值與第二臨界值也可是其他的數值，本發明不加以限制。
在本範例實施例中，主機系統11會發送一寫入指令以指示將某一寫入資料(即，外部資料)儲存至記憶體儲存裝置10中，並且此寫入資料會先被暫存在緩衝記憶體510中。另外，當從儲存區601(例如，第三實體單元)中收集到有效資料(即，內部資料)時，此有效資料也會被暫存在緩衝記憶體510中。稍後，來自主機系統11之外部資料與來自可複寫式非揮發性記憶體模組406之內部資料會被依照一特定規則儲存至可複寫式非揮發性記憶體模組406中。例如，外部資料會被儲存至第一實體單元(即，開啟區塊)中，而內部資料會被儲存至第二實體單元(即，回收節點)中。此外，所述特定規則是用以限定將多少資料量的外部資料存入第一實體單元後就要相應地將多少資料量的內部資料存入第二實體單元，或者將多少資料量的內部資料存入第二實體單元後就要相應地將多少資料量的外部資料存入第一實體單元。
須注意的是，在啟動資料整併操作之後，若主機系統11持續指示將外部資料儲存至記憶體儲存裝置10中，則記憶體管理電路502會持續從主機系統11接收外部資料並持續從可複寫式非揮發性記憶體模組406接收內部資料。例如，接收到的外部資料與內部資料皆被暫存在緩衝記憶體510中。記憶體管理電路502會獲得第一實體單元的使用狀況並根據第一實體單元的使用狀況決定上述特定規則。
在本範例實施例中，第一實體單元的使用狀況對應於第一實體單元所儲存之資料的總資料量。例如，第一實體單元所儲存之資料的總資料量可以利用第一實體單元中當前儲存有資料的實體程式化單元之總數來評估。例如，若第一實體單元中當前有10個實體程式化單元儲存有資料，則第一實體單元所儲存之資料的總資料量可被決定為等於10個實體程式化單元之總容量。然後，記憶體管理電路502會根據所決定的特定規則來將暫存在緩衝記憶體510中的外部資料與內部資料儲存至可複寫式非揮發性記憶體模組406中。
圖7是根據本發明的一範例實施例所繪示的將內部資料與外部資料存入可複寫式非揮發性記憶體模組的示意圖。
請參照圖7，記憶體管理電路502會將資料701~704從緩衝記憶體510中讀出，其中資料701(亦稱為第一資料)與703(亦稱為第三資料)是來自主機系統11的資料(即，主機系統11指示儲存的外部資料)，並且資料702(亦稱為第二資料)與704(亦稱為第四資料)是來自可複寫式非揮發性記憶體模組406的資料(即，經由資料整併操作收集的內部資料)。記憶體管理電路502會依序將資料701~704存入可複寫式非揮發性記憶體模組406中。須注意的是，資料701與703會被儲存至開啟區塊710(0)(即，第一實體單元)，並且資料702與704會被儲存至回收節點710(1)(即，第二實體單元)。
如圖7所示，資料701與資料702是連續地被儲存至可複寫式非揮發性記憶體模組406中。在本範例實施例中，將資料701儲存至開啟區塊710(0)並將資料702儲存至回收節點710(1)的操作亦稱為第一操作。須注意的是，第一操作是基於一特定規則(亦稱為第一規則)而執行，其中第一規則會對應於資料701的資料量與資料702的資料量之比例(亦稱為第一比例)。例如，第一規則可能是限制資料701之資料量與資料702之資料量的比例為「32:1」(即，資料701之資料量為資料702之資料量的32倍)。在另一範例實施例中，第一規則還可以是對應於其他的第一比例，而不限於上述。
在儲存資料701與702之後，資料703與資料704也會連續地被儲存至可複寫式非揮發性記憶體模組406中。在本範例實施例中，將資料703儲存至開啟區塊710(0)並將資料704儲存至回收節點710(1)的操作亦稱為第二操作。須注意的是，第二操作是基於另一特定規則(亦稱為第二規則)而執行，其中第二規則會對應於資料703的資料量與資料704的資料量之比例(亦稱為第二比例)。例如，第二規則可能是限制資料703之資料量與資料704之資料量的比例為「16:1」、「8:1」或「4:1」等等(即，資料703之資料量為資料704之資料量的16倍、8倍或4倍等等)。在另一範例實施例中，第二規則還可以是對應於其他的第二比例，只要與第一規則不同即可。此外，在另一範例實施例中，第二比例的比例值會小於第一比例的比例值。例如，若第一比例的比例值為32，則第二比例的比例值可以是16、8或4等小於32的值。或者，若第一比例的比例值為16，則第二比例的比例值可以是8或4等小於16的值。
換言之，在圖7的一範例實施例中，在將包含資料701的外部資料存入開啟區塊710(0)之後，由於開啟區塊710(0)之使用狀況發生變化(即，第一實體單元所儲存之資料的總資料量增加)，用於連續地儲存外部資料與內部資料的特定規則也會被改變(即，從第一規則改變為第二規則)。例如，若資料702之資料量與資料704之資料量皆為1個資料管理單位，則資料701之資料量可能是32個資料管理單位，並且資料703之資料量可能是16個資料管理單位。其中，1個資料管理單位例如是4仟位元組(k bytes)、8仟位元組或任意大小。
此外，在圖7的另一範例實施例中，將資料703儲存至開啟區塊710(0)並將資料704儲存至回收節點710(1)的操作仍然是屬於第一操作，其基於第一規則執行。因此，資料703之資料量與資料704之資料量的比例亦可以是等於資料701之資料量與資料702之資料量的比例。
在一範例實施例中，記憶體管理電路502會判斷第一實體單元的使用狀況是否符合一預設條件。若第一實體單元的使用狀況符合此預設條件，記憶體管理電路502會調整用於儲存外部資料與內部資料的特定規則(例如，記憶體管理電路502可將特定規則從第一規則調整為第二規則)。反之，若第一實體單元的使用狀況不符合此預設條件，記憶體管理電路502不會調整用於儲存外部資料與內部資料的特定規則(例如，記憶體管理電路502可將特定規則維持在第一規則)。此外，記憶體管理電路502可設定一或多個預設條件，視實務上的需求而定。在持續將外部資料存入第一實體單元的過程中，若第一實體單元的使用狀況符合某一個預設條件，所述特定規則就會被改變。在一範例實施例中，一個預設條件是對應於第一實體單元的一個空間使用率。例如，此空間使用率可以是指第一實體單元中已經有儲存資料的空間在第一實體單元的總空間中佔的比率。
圖8是根據本發明的一範例實施例所繪示的第一實體單元之使用狀態的示意圖。
請參照圖8，假設開啟區塊710(0)(即，第一實體單元)包括N個實體程式化單元812(0)~812(N-1)。根據實體程式化單元812(0)~812(N-1)之總數，記憶體管理電路502會設定4個預設條件801~804。例如，預設條件801對應於實體程式化單元812(0)~812(N-1)中「1/2」(即，一半)的實體程式化單元已被使用之使用狀況，預設條件802對應於實體程式化單元812(0)~812(N-1)中「3/4」的實體程式化單元已被使用之使用狀況，預設條件803對應於實體程式化單元812(0)~812(N-1)中「7/8」的實體程式化單元已被使用之使用狀況，並且預設條件804對應於實體程式化單元812(0)~812(N-1)中「15/16」的實體程式化單元已被使用之使用狀況。換言之，在此提及的「1/2」、「3/4」、「7/8」及「15/16」皆為所述空間使用率的範例，且所述空間使用率的設定還可以視實務上的需求調整。
在根據開啟區塊710(0)的使用狀況決定所述特定規則的操作中，若實體程式化單元812(0)~812(N-1)中已被使用(即，已儲存有資料)者的總數小於「N×1/2」，記憶體管理電路502會判定開啟區塊710(0)的使用狀況不符合預設條件801~804中的任一者並且將特定規則設定為第一預設規則。在持續將外部資料儲存至開啟區塊710(0)之後，若實體程式化單元812(0)~812(N-1)中已被使用者的總數介於「N×1/2」與「N×3/4」之間，記憶體管理電路502會判定開啟區塊710(0)的使用狀況符合預設條件801並將特定規則設定為第二預設規則。以此類推，若實體程式化單元812(0)~812(N-1)中已被使用者的總數介於「N×3/4」與「N×7/8」之間，記憶體管理電路502會判定開啟區塊710(0)的使用狀況符合預設條件802並將特定規則設定為第三預設規則；若實體程式化單元812(0)~812(N-1)中已被使用者的總數介於「N×7/8」與「N×15/16」之間，記憶體管理電路502會判定開啟區塊710(0)的使用狀況符合預設條件803並將特定規則設定為第四預設規則；此外，若實體程式化單元812(0)~812(N-1)中已被使用者的總數大於「N×15/16」，記憶體管理電路502會判定開啟區塊710(0)的使用狀況符合預設條件804並將特定規則設定為第五預設規則。
須注意的是，在一範例實施例中，第一預設規則至第五預設規則會分別對應至第一預設比例值至第五預設比例值，其中第一預設比例值大於第二預設比例值，第二預設比例值大於第三預設比例值，第三預設比例值大於第四預設比例值，並且第四預設比例值大於第五預設比例值。以圖7的一個範例實施例為例，若第一規則是第一預設規則，則第二規則可以是第二預設規則至第五預設規則中的任一者；若第一規則是第二預設規則，則第二規則可以是第三預設規則至第五預設規則中的任一者，以此類推。
換言之，在圖7的一範例實施例中，隨著開啟區塊710(0)中剩餘的可用容量逐漸減少，在將資料701與資料702(或，資料703與資料704)連續存入可複寫式非揮發性記憶體模組406的操作中，資料701(或，資料703)的資料量會被減少並且資料702(或，資料704)的資料量會被增加。在一範例實施例中，根據第一實體單元的使用狀況來調整用於儲存內部資料與外部資料的特定規則，可減少在第一實體單元寫滿時沒有任何新的閒置實體單元被釋放的機率。
在一範例實施例中，記憶體管理電路502還會獲得作為有效資料之來源節點的第三實體單元的有效計數(valid count)，其中此有效計數對應於所述第三實體單元所儲存之有效資料的總資料量。例如，此有效計數可用於表示在作為有效資料之來源節點的第三實體單元中，有幾個實體程式化單元儲存有有效資料。因此，根據此有效計數，記憶體管理電路502可獲得第三實體單元所儲存之有效資料的總資料量。根據此有效計數，記憶體管理電路502可決定所述特定規則。例如，在獲得第三實體單元所儲存之有效資料的總資料量之後，記憶體管理電路502可計算出需要收集並儲存多少有效資料才足以釋放出第三實體單元中的至少一個實體單元。根據所計算之需要收集的有效資料之總資料量，記憶體管理電路502可決定所述特定規則。
在圖7的一範例實施例中，若需要R個第二實體單元才足以儲存從Q個第三實體單元收集的有效資料並使得所述Q個第三實體單元中的至少一個實體單元可以被抹除，則記憶體管理電路502可計算出所述R個第二實體單元之總容量(或，需要存入所述R個第二實體單元之有效資料的總資料量)。根據所計算出的所述R個第二實體單元之總容量(或，需要存入所述R個第二實體單元之有效資料的總資料量)以及開啟區塊710(0)的剩餘可用空間，記憶體管理電路502可進一步決定在第一規則(或，第二規則)下，資料701之資料量與資料702之資料量的比例(或，資料703之資料量與資料704之資料量的比例)。須注意的是，所計算出的比例會使得開啟區塊710(0)被寫滿前，所收集的有效資料可以被存入此R個第二實體單元中並且所述Q個第三實體單元中的至少一個實體單元可以被抹除。
一般來說，根據記憶體儲存裝置10本身的特性或使用者使用記憶體儲存裝置10的習慣，可複寫式非揮發性記憶體模組406中較常被使用(例如，存取或抹除)的某些實體單元的損耗程度(wear level)可能會高於其他較不常使用的實體單元的損耗程度。而損耗程度(wear level)較高(例如，P/E count較高)的實體單元所儲存的資料也較容易出錯。因此，在一範例實施例中，記憶體管理電路502還會執行一損耗平衡(wear leveling)操作。此損耗平衡操作是用以將資料從儲存區601中具有一損耗程度(亦稱為第一損耗程度)的至少一實體單元搬移至閒置區602中具有另一損耗程度(亦稱為第二損耗程度)的至少一實體單元中，其中第二損耗程度會高於第一損耗程度。
圖9是根據本發明的一範例實施例所繪示的損耗平衡操作的示意圖。
請參照圖9，實體單元910(0)~910(M)的損耗程度低於實體單元910(M+1)~910(P)的損耗程度。例如，實體單元910(0)~910(M)中每一者的損耗程度都低於實體單元910(M+1)~910(P)中每一者的損耗程度。或者，實體單元910(0)~910(M)中每一者的損耗程度都低於一預設損耗程度，及/或實體單元910(M+1)~910(P)中每一者的損耗程度皆高於此預設損耗程度。在此損耗平衡操作中，記憶體管理電路502會將資料從實體單元910(0)~910(M)搬移到實體單元910(M+1)~910(P)進行儲存。藉此，損耗程度較低的實體單元910(0)~910(M)會被重新關聯至閒置區602以持續用來接收新資料，而損耗程度較高的實體單元910(M+1)~910(P)則會被關聯至儲存區601以減緩損耗速度。透過此損耗平衡操作，可複寫式非揮發性記憶體模組406中的實體單元可以被較為平均的使用，從而延長記憶體儲存裝置10的使用壽命。
在一範例實施例中，若資料整併操作被啟動，則記憶體管理電路502會同時禁能(disable)所述損耗平衡操作。在此，禁能損耗平衡操作指的是無論是否需要執行所述損耗平衡操作，都不允許其執行。此外，若資料整併操作被停止，則記憶體管理電路502會同時致能(enable)所述損耗平衡操作。在此，致能損耗平衡操作指的是一旦判定需要執行所述損耗平衡操作時，允許其執行。例如，記憶體管理電路502可利用一個旗標(例如，至少一個位元)來標記損耗平衡操作當前是被禁能或致能。藉此，可避免所述損耗平衡操作的資料搬移操作影響到圖7中對於外部資料及/或內部資料之儲存。
圖10是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。
請參照圖10，在步驟S1001中，獲得可複寫式非揮發性記憶體模組中的第一實體單元的使用狀況，其中所述第一實體單元用以儲存來自主機系統之資料。在步驟S1002中，根據所述第一實體單元的使用狀況決定第一規則。在步驟S1003中，根據所述第一規則執行第一操作。所述第一操作包括步驟S1004與步驟S1005。在步驟S1004中，將來自主機系統的第一資料儲存至所述第一實體單元中。在步驟S1005中，將來自所述可複寫式非揮發性記憶體模組的第二資料儲存至所述多個實體單元中的至少一第二實體單元中，其中所述第一規則對應於一第一比例，並且所述第一比例為第一資料的資料量與所述第二資料的資料量的比例。
圖11是根據本發明的另一範例實施例所繪示的記憶體管理方法的流程圖。
請參照圖11，在步驟S1101中，獲得可複寫式非揮發性記憶體模組中閒置實體單元的總數。在步驟S1102中，判斷所述閒置實體單元的總數是否小於一第一門檻值。若所述閒置實體單元的總數不小於第一門檻值，回到步驟S1101。若所述閒置實體單元的總數小於第一門檻值，在步驟S1103中，啟動資料整併操作並禁能損耗平衡操作。在步驟S1104中，獲得可複寫式非揮發性記憶體模組中的第一實體單元的使用狀況，其中所述第一實體單元用以儲存來自主機系統之資料。在步驟S1105中，根據所述第一實體單元的使用狀況決定一規則。在步驟S1106中，根據所述規則執行資料整併操作。例如，所決定的規則可用於限定在資料整併操作的執行期間，連續存入可複寫式非揮發性記憶體模組之資料中，內部資料之資料量與外部資料之資料量的比例。在步驟S1107中，判斷所述閒置實體單元的總數是否大於第二門檻值。若所述閒置實體單元的總數不大於第二門檻值，重複執行步驟S1104~S1106。若所述閒置實體單元的總數大於第二門檻值，在步驟S1108中，結束資料整併操作並致能損耗平衡操作。此外，在步驟S1108之後，步驟S1101可被重複執行。
然而，圖10與圖11中各步驟已詳細說明如上，在此便不再贅述。值得注意的是，圖10與圖11中各步驟可以實作為多個程式碼或是電路，本發明不加以限制。此外，圖10與圖11的方法可以搭配以上範例實施例使用，也可以單獨使用，本發明不加以限制。
綜上所述，本發明可根據用以儲存來自主機系統之資料的第一實體單元的使用狀況來決定第一規則並根據此第一規則來執行第一操作。在第一操作中，來自主機系統的第一資料會被儲存至所述第一實體單元中並且來自可複寫式非揮發性記憶體模組的第二資料會被儲存至第二實體單元中，其中所述第一規則對應於所述第一資料的資料量與所述第二資料的資料量的第一比例。透過適當地決定此第一規則，記憶體儲存裝置即可穩定地儲存來自主機系統與可複寫式非揮發性記憶體模組之資料。此外，此第一規則亦可以用來確保在持續儲存來自主機系統之資料的期間，所執行的資料整併操作可釋放出至少一個新的閒置實體單元。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧輸入/輸出(I/O)裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧錯誤檢查與校正電路
510‧‧‧緩衝記憶體
512‧‧‧電源管理電路
601‧‧‧儲存區
602‧‧‧閒置區
610(0)~610(B)、910(0)~910(M)、910(M+1)~910(P)‧‧‧實體單元
612(0)~612(C)‧‧‧邏輯單元
701~704‧‧‧資料
710(0)‧‧‧開啟區塊
710(1)‧‧‧回收節點
812(0)~812(N-1)‧‧‧實體程式化單元
S1001‧‧‧步驟(獲得可複寫式非揮發性記憶體模組中的第一實體單元的使用狀況)
S1002‧‧‧步驟(根據所述第一實體單元的使用狀況決定第一規則)
S1003‧‧‧步驟(根據所述第一規則執行第一操作)
S1004‧‧‧步驟(將來自主機系統的第一資料儲存至所述第一實體單元中)
S1005‧‧‧步驟(將來自所述可複寫式非揮發性記憶體模組的第二資料儲存至所述多個實體單元中的至少一第二實體單元中)
S1101‧‧‧步驟(獲得可複寫式非揮發性記憶體模組中閒置實體單元的總數)
S1102‧‧‧步驟(判斷所述閒置實體單元的總數是否小於一第一門檻值)
S1103‧‧‧步驟(啟動資料整併操作並禁能損耗平衡操作)
S1104‧‧‧步驟(獲得可複寫式非揮發性記憶體模組中的第一實體單元的使用狀況)
S1105‧‧‧步驟(根據所述第一實體單元的使用狀況決定一規則)
S1106‧‧‧步驟(根據所述規則執行資料整併操作)
S1107‧‧‧步驟(判斷所述閒置實體單元的總數是否大於第二門檻值)
S1108‧‧‧步驟(結束資料整併操作並致能損耗平衡操作)
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的示意圖。 圖7是根據本發明的一範例實施例所繪示的將內部資料與外部資料存入可複寫式非揮發性記憶體模組的示意圖。 圖8是根據本發明的一範例實施例所繪示的第一實體單元之使用狀態的示意圖。 圖9是根據本發明的一範例實施例所繪示的損耗平衡操作的示意圖。 圖10是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。 圖11是根據本發明的另一範例實施例所繪示的記憶體管理方法的流程圖。
S1001‧‧‧步驟(獲得可複寫式非揮發性記憶體模組中的第一實體單元的使用狀況)
S1002‧‧‧步驟(根據所述第一實體單元的使用狀況決定第一規則)
S1003‧‧‧步驟(根據所述第一規則執行第一操作)
S1004‧‧‧步驟(將來自主機系統的第一資料儲存至所述第一實體單元中)
S1005‧‧‧步驟(將來自所述可複寫式非揮發性記憶體模組的第二資料儲存至所述多個實體單元中的至少一第二實體單元中)

Claims (21)

  1. 一種記憶體管理方法，用於包括多個實體單元的一可複寫式非揮發性記憶體模組，該記憶體管理方法包括： 獲得所述多個實體單元中的一第一實體單元的一使用狀況，其中該第一實體單元用以儲存來自一主機系統之資料； 根據該第一實體單元的該使用狀況決定一第一規則；以及 根據該第一規則執行一第一操作， 其中該第一操作包括： 將來自該主機系統的一第一資料儲存至該第一實體單元中；以及 將來自該可複寫式非揮發性記憶體模組的一第二資料儲存至所述多個實體單元中的一第二實體單元中， 其中該第一規則對應於一第一比例，該第一比例為該第一資料的一資料量與該第二資料的一資料量的比例。
  2. 如申請專利範圍第1項所述的記憶體管理方法，其中該第一實體單元的該使用狀況對應於該第一實體單元所儲存之資料的一總資料量。
  3. 如申請專利範圍第1項所述的記憶體管理方法，更包括： 在執行該第一操作之後，根據該第一實體單元的該使用狀況決定一第二規則；以及 根據該第二規則執行一第二操作， 其中該第二操作包括： 將來自該主機系統的一第三資料儲存至該第一實體單元中；以及 將來自該可複寫式非揮發性記憶體模組的一第四資料儲存至該第二實體單元中， 其中該第二規則對應於一第二比例，該第二比例為該第三資料的一資料量與該第四資料的一資料量的比例， 其中該第一比例不同於該第二比例。
  4. 如申請專利範圍第3項所述的記憶體管理方法，其中根據該第一實體單元的該使用狀況決定該第二規則的步驟是在該第一實體單元的該使用狀況符合一預設條件之後執行，而該記憶體管理方法更包括： 在執行該第一操作之後，若該第一實體單元的該使用狀況不符合該預設條件，持續根據該第一規則執行該第一操作， 其中該預設條件對應於該第一實體單元的一空間使用率。
  5. 如申請專利範圍第1項所述的記憶體管理方法，更包括： 從所述多個實體單元中的一第三實體單元收集該第二資料；以及 抹除該第三實體單元。
  6. 如申請專利範圍第5項所述的記憶體管理方法，更包括： 獲得該第三實體單元的一有效計數，其中該有效計數對應於該第三實體單元所儲存之有效資料的一總資料量；以及 根據該有效計數決定該第一比例。
  7. 如申請專利範圍第1項所述的記憶體管理方法，更包括： 獲得所述多個實體單元中的一閒置實體單元的一總數；以及 若該閒置實體單元的該總數小於一門檻值，啟動包含該第一操作的一資料整併操作並禁能一損耗平衡操作， 其中該損耗平衡操作用以將資料從所述多個實體單元中具有一第一損耗程度的至少一實體單元搬移至所述多個實體單元中具有一第二損耗程度的至少一實體單元，其中該第二損耗程度高於該第一損耗程度。
  8. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組，其中該可複寫式非揮發性記憶體模組包括多個實體單元；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組， 其中該記憶體控制電路單元用以獲得所述多個實體單元中的一第一實體單元的一使用狀況，其中該第一實體單元用以儲存來自該主機系統之資料， 其中該記憶體控制電路單元更用以根據該第一實體單元的該使用狀況決定一第一規則， 其中該記憶體控制電路單元更用以根據該第一規則執行一第一操作， 其中該第一操作包括： 將來自該主機系統的一第一資料儲存至該第一實體單元中；以及 將來自該可複寫式非揮發性記憶體模組的一第二資料儲存至所述多個實體單元中的一第二實體單元中， 其中該第一規則對應於一第一比例，該第一比例為該第一資料的一資料量與該第二資料的一資料量的比例。
  9. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該第一實體單元的該使用狀況對應於該第一實體單元所儲存之資料的一總資料量。
  10. 如申請專利範圍第8項所述的記憶體儲存裝置，其中在執行該第一操作之後，該記憶體控制電路單元更用以根據該第一實體單元的該使用狀況決定一第二規則， 其中該記憶體控制電路單元更用以根據該第二規則執行一第二操作， 其中該第二操作包括： 將來自該主機系統的一第三資料儲存至該第一實體單元中；以及 將來自該可複寫式非揮發性記憶體模組的一第四資料儲存至該第二實體單元中， 其中該第二規則對應於一第二比例，該第二比例為該第三資料的一資料量與該第四資料的一資料量的比例， 其中該第一比例不同於該第二比例。
  11. 如申請專利範圍第10項所述的記憶體儲存裝置，其中該記憶體控制電路單元根據該第一實體單元的該使用狀況決定該第二規則的操作是在該第一實體單元的該使用狀況符合一預設條件之後執行， 其中在執行該第一操作之後，若該第一實體單元的該使用狀況不符合該預設條件，該記憶體控制電路單元更用以持續根據該第一規則執行該第一操作， 其中該預設條件對應於該第一實體單元的一空間使用率。
  12. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以從所述多個實體單元中的一第三實體單元收集該第二資料， 其中該記憶體控制電路單元更用以抹除該第三實體單元。
  13. 如申請專利範圍第12項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以獲得一有效計數，其中該有效計數對應於該第三實體單元所儲存之有效資料的一總資料量， 其中該記憶體控制電路單元更用以根據該有效計數決定該第一比例。
  14. 如申請專利範圍第8項所述的記憶體儲存裝置，其中該記憶體控制電路單元更用以獲得所述多個實體單元中的一閒置實體單元的一總數， 其中若該閒置實體單元的該總數小於一門檻值，該記憶體控制電路單元更用以啟動包含該第一操作的一資料整併操作並禁能一損耗平衡操作， 其中該損耗平衡操作用以將資料從所述多個實體單元中具有一第一損耗程度的至少一實體單元搬移至所述多個實體單元中具有一第二損耗程度的至少一實體單元，其中該第二損耗程度高於該第一損耗程度。
  15. 一種記憶體控制電路單元，用於控制包括多個實體單元的一可複寫式非揮發性記憶體模組，該記憶體控制電路單元包括： 一主機介面，用以耦接至一主機系統； 一記憶體介面，用以耦接至該可複寫式非揮發性記憶體模組；以及 一記憶體管理電路，耦接至該主機介面與該記憶體介面， 其中該記憶體管理電路用以獲得所述多個實體單元中的一第一實體單元的一使用狀況，其中該第一實體單元用以儲存來自該主機系統之資料， 其中該記憶體管理電路更用以根據該第一實體單元的該使用狀況決定一第一規則， 其中該記憶體管理電路更用以根據該第一規則執行一第一操作， 其中該第一操作包括： 將來自該主機系統的一第一資料儲存至該第一實體單元中；以及 將來自該可複寫式非揮發性記憶體模組的一第二資料儲存至所述多個實體單元中的一第二實體單元中， 其中該第一規則對應於一第一比例，該第一比例為該第一資料的一資料量與該第二資料的一資料量的比例。
  16. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該第一實體單元的該使用狀況對應於該第一實體單元所儲存之資料的一總資料量。
  17. 如申請專利範圍第15項所述的記憶體控制電路單元，其中在執行該第一操作之後，該記憶體管理電路更用以根據該第一實體單元的該使用狀況決定一第二規則， 其中該記憶體管理電路更用以根據該第二規則執行一第二操作， 其中該第二操作包括： 將來自該主機系統的一第三資料儲存至該第一實體單元中；以及 將來自該可複寫式非揮發性記憶體模組的一第四資料儲存至該第二實體單元中， 其中該第二規則對應於一第二比例，該第二比例為該第三資料的一資料量與該第四資料的一資料量的比例， 其中該第一比例不同於該第二比例。
  18. 如申請專利範圍第17項所述的記憶體控制電路單元，其中該記憶體管理電路根據該第一實體單元的該使用狀況決定該第二規則的操作是在該第一實體單元的該使用狀況符合一預設條件之後執行， 其中在執行該第一操作之後，若該第一實體單元的該使用狀況不符合該預設條件，該記憶體管理電路更用以持續根據該第一規則執行該第一操作， 其中該預設條件對應於該第一實體單元的一空間使用率。
  19. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路更用以從所述多個實體單元中的一第三實體單元收集該第二資料， 其中該記憶體管理電路更用以抹除該第三實體單元。
  20. 如申請專利範圍第19項所述的記憶體控制電路單元，其中該記憶體管理電路更用以獲得一有效計數，其中該有效計數對應於該第三實體單元所儲存之有效資料的一總資料量， 其中該記憶體管理電路更用以根據該有效計數決定該第一比例。
  21. 如申請專利範圍第15項所述的記憶體控制電路單元，其中該記憶體管理電路更用以獲得所述多個實體單元中的一閒置實體單元的一總數， 其中若該閒置實體單元的該總數小於一門檻值，該記憶體管理電路更用以啟動包含該第一操作的一資料整併操作並禁能一損耗平衡操作， 其中該損耗平衡操作用以將資料從所述多個實體單元中具有一第一損耗程度的至少一實體單元搬移至所述多個實體單元中具有一第二損耗程度的至少一實體單元，其中該第二損耗程度高於該第一損耗程度。
TW105141375A 2016-12-14 2016-12-14 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元 TWI615710B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105141375A TWI615710B (zh) 2016-12-14 2016-12-14 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US15/435,310 US10761732B2 (en) 2016-12-14 2017-02-17 Memory management method, memory storage device and memory control circuit unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105141375A TWI615710B (zh) 2016-12-14 2016-12-14 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Publications (2)

Publication Number Publication Date
TWI615710B true TWI615710B (zh) 2018-02-21
TW201821994A TW201821994A (zh) 2018-06-16

Family

ID=62014718

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105141375A TWI615710B (zh) 2016-12-14 2016-12-14 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Country Status (2)

Country Link
US (1) US10761732B2 (zh)
TW (1) TWI615710B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682279B (zh) * 2018-03-22 2020-01-11 日商東芝記憶體股份有限公司 儲存裝置及電腦系統
TWI696916B (zh) * 2018-09-07 2020-06-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
CN112114737A (zh) * 2019-06-20 2020-12-22 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
US10896004B2 (en) 2018-09-07 2021-01-19 Silicon Motion, Inc. Data storage device and control method for non-volatile memory, with shared active block for writing commands and internal data collection
TWI717755B (zh) * 2019-06-12 2021-02-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US11036414B2 (en) 2018-09-07 2021-06-15 Silicon Motion, Inc. Data storage device and control method for non-volatile memory with high-efficiency garbage collection
US11199982B2 (en) 2018-09-07 2021-12-14 Silicon Motion, Inc. Data storage device and control method for non-volatile memory
CN115481108A (zh) * 2022-09-19 2022-12-16 北京三维天地科技股份有限公司 一种针对同一数据在不同部门之间的管理方法及***

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI705331B (zh) * 2019-06-24 2020-09-21 群聯電子股份有限公司 有效資料合併方法、記憶體控制電路單元與記憶體儲存裝置
TWI778363B (zh) 2020-05-29 2022-09-21 慧榮科技股份有限公司 採多級架構控制器的資料儲存裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405209B (zh) * 2009-04-01 2013-08-11 Phison Electronics Corp 資料管理方法及使用此方法的快閃儲存系統與控制器
TW201401050A (zh) * 2012-06-26 2014-01-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895464B2 (en) 2002-06-03 2005-05-17 Honeywell International Inc. Flash memory management system and method utilizing multiple block list windows
JP4418286B2 (ja) * 2003-07-14 2010-02-17 富士通株式会社 分散型ストレージシステム
US20060161724A1 (en) 2005-01-20 2006-07-20 Bennett Alan D Scheduling of housekeeping operations in flash memory systems
CN102650971B (zh) 2011-02-24 2014-12-03 群联电子股份有限公司 存储器管理方法、存储器控制器与存储器储存装置
US9116792B2 (en) * 2012-05-18 2015-08-25 Silicon Motion, Inc. Data storage device and method for flash block management
TWI479313B (zh) * 2012-07-11 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9430376B2 (en) 2012-12-26 2016-08-30 Western Digital Technologies, Inc. Priority-based garbage collection for data storage systems
TWI537958B (zh) * 2014-02-21 2016-06-11 群聯電子股份有限公司 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元
US9685242B2 (en) * 2014-03-11 2017-06-20 Kabushiki Kaisha Toshiba Memory system
US9891825B2 (en) * 2015-01-23 2018-02-13 Toshiba Memory Corporation Memory system of increasing and decreasing first user capacity that is smaller than a second physical capacity
US9799402B2 (en) * 2015-06-08 2017-10-24 Samsung Electronics Co., Ltd. Nonvolatile memory device and program method thereof
CN107027326B (zh) * 2015-11-25 2018-12-07 华为技术有限公司 存储***中数据备份的方法及装置
CN105528301A (zh) 2015-12-07 2016-04-27 中国人民解放军信息工程大学 一种NAND Flash闪存垃圾回收方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405209B (zh) * 2009-04-01 2013-08-11 Phison Electronics Corp 資料管理方法及使用此方法的快閃儲存系統與控制器
US8688894B2 (en) * 2009-09-03 2014-04-01 Pioneer Chip Technology Ltd. Page based management of flash storage
CN104298610A (zh) * 2009-09-03 2015-01-21 晶先锋科技有限公司 资料储存***及其管理方法
TW201401050A (zh) * 2012-06-26 2014-01-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
US9141530B2 (en) * 2012-06-26 2015-09-22 Phison Electronics Corp. Data writing method, memory controller and memory storage device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682279B (zh) * 2018-03-22 2020-01-11 日商東芝記憶體股份有限公司 儲存裝置及電腦系統
TWI696916B (zh) * 2018-09-07 2020-06-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
US10896004B2 (en) 2018-09-07 2021-01-19 Silicon Motion, Inc. Data storage device and control method for non-volatile memory, with shared active block for writing commands and internal data collection
US11036414B2 (en) 2018-09-07 2021-06-15 Silicon Motion, Inc. Data storage device and control method for non-volatile memory with high-efficiency garbage collection
US11199982B2 (en) 2018-09-07 2021-12-14 Silicon Motion, Inc. Data storage device and control method for non-volatile memory
TWI768346B (zh) * 2018-09-07 2022-06-21 慧榮科技股份有限公司 資料儲存裝置以及非揮發式記憶體控制方法
TWI717755B (zh) * 2019-06-12 2021-02-01 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
US11048433B2 (en) 2019-06-12 2021-06-29 Phison Electronics Corp. Memory control method with limited data collection operations, memory storage device and memory control circuit unit
CN112114737A (zh) * 2019-06-20 2020-12-22 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
CN112114737B (zh) * 2019-06-20 2022-10-04 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
CN115481108A (zh) * 2022-09-19 2022-12-16 北京三维天地科技股份有限公司 一种针对同一数据在不同部门之间的管理方法及***

Also Published As

Publication number Publication date
US10761732B2 (en) 2020-09-01
US20180165009A1 (en) 2018-06-14
TW201821994A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
TWI615710B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI587135B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI676176B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI696073B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI701552B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI802068B (zh) 記憶體效能優化方法、記憶體控制電路單元以及記憶體儲存裝置
TWI649653B (zh) 資料儲存方法、記憶體儲存裝置及記憶體控制電路單元
CN106775479B (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元
TWI702496B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI714840B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11334273B1 (en) Valid data merging method, memory storage device and memory control circuit unit
TW201835753A (zh) 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
CN112051971B (zh) 数据整并方法、存储器存储装置及存储器控制电路单元
TW201719413A (zh) 資料程式化方法、記憶體儲存裝置及記憶體控制電路單元
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
TWI610171B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TW202201229A (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111767005B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
TWI554884B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
TWI653531B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
TWI712886B (zh) 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
CN110096215B (zh) 存储器管理方法、存储器储存装置及存储器控制电路单元
TWI741779B (zh) 資料整併方法、記憶體儲存裝置及記憶體控制電路單元
TWI768738B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元