JP2016134871A - 回路装置、物理量検出装置、電子機器及び移動体 - Google Patents

Abstract

【課題】Ａ／Ｄ変換回路の前段側に設けられたフィルター部を有効活用して、Ａ／Ｄ変換回路の入力信号に混入された不要信号を十分に低減することが可能な回路装置等の提供。【解決手段】回路装置は、入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路１００と、Ａ／Ｄ変換回路１００の前段側に設けられるフィルター部９０と、Ａ／Ｄ変換回路１００からのデジタル信号に対してデジタルフィルター処理を行うデジタルフィルター部１１２を有するデジタル信号処理部１１０含む。デジタルフィルター部１１２のカットオフ周波数ｆｃｄがｆｃｄ１である場合に、フィルター部９０のカットオフ周波数ｆｃａがｆｃａ１に設定され、カットオフ周波数ｆｃｄがｆｃｄ１よりも低いｆｃｄ２である場合に、カットオフ周波数ｆｃａがｆｃａ１よりも低いｆｃａ２に設定される。【選択図】図１

Description

本発明は、回路装置、物理量検出装置、電子機器及び移動体等に関する。

従来より、入力信号をＡ／Ｄ変換回路によりＡ／Ｄ変換し、Ａ／Ｄ変換により得られたデジタル信号に対して、ＤＳＰ部によりデジタルフィルター処理などのデジタル信号処理を行う回路装置が知られている。特許文献１には、このような回路装置の一例が開示されている。

特開２００５−１７５７７５１号公報

このようなＡ／Ｄ変換回路とＤＳＰ部を有する回路装置では、Ａ／Ｄ変換回路の前段側にアンチエイリアシング用のフィルターが設けられている。このようなアンチエイリアシング用のフィルターを設けることで、サンプリング動作による折り返しノイズを除去することが可能になる。

しかしながら、Ａ／Ｄ変換回路の入力信号には、アンチエイリアシング用のフィルター等では十分には除去できない不要信号が混入する場合があることが判明した。従来では、このようなレベルの大きな不要信号を十分に低減して、適切なＡ／Ｄ変換を実現する手法については提案されていなかった。

本発明の幾つかの態様によれば、Ａ／Ｄ変換回路の前段側に設けられたフィルター部を有効活用して、Ａ／Ｄ変換回路の入力信号に混入された不要信号を十分に低減することが可能な回路装置、物理量検出装置、電子機器及び移動体等を提供できる。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。

本発明の一態様は、入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、前記Ａ／Ｄ変換回路の前段側に設けられるフィルター部と、前記Ａ／Ｄ変換回路からのデジタル信号に対してデジタルフィルター処理を行うデジタルフィルター部を有するデジタル信号処理部と、を含み、前記デジタルフィルター部のカットオフ周波数ｆｃｄが、第１のデジタルフィルターカットオフ周波数ｆｃｄ１である場合に、前記フィルター部のカットオフ周波数ｆｃａが第１のフィルターカットオフ周波数ｆｃａ１に設定され、前記デジタルフィルター部のカットオフ周波数ｆｃｄが、前記第１のデジタルフィルターカットオフ周波数ｆｃｄ１よりも低い第２のデジタルフィルターカットオフ周波数ｆｃｄ２である場合に、前記フィルター部のカットオフ周波数ｆｃａが、前記第１のフィルターカットオフ周波数ｆｃａ１よりも低い第２のフィルターカットオフ周波数ｆｃａ２に設定される回路装置に関係する。

本発明の一態様によれば、フィルター部とＡ／Ｄ変換回路とデジタル信号処理部とを有する回路装置において、デジタル信号処理部のデジタルフィルター部のカットオフ周波数ｆｃｄがｆｃｄ１である場合に、フィルター部のカットオフ周波数ｆｃａがｆｃａ１に設定される。またカットオフ周波数ｆｃｄが、ｆｃｄ１よりも低いｆｃｄ２である場合に、カットオフ周波数ｆｃａは、ｆｃａ１よりも低いｆｃａ２に設定される。このようにすれば、デジタルフィルター部のカットオフ周波数が、例えばｆｃｄ＝ｆｃｄ１からｆｃｄ＝ｆｃｄ２というように低くなった場合に、フィルター部のカットオフ周波数も、ｆｃａ＝ｆｃａ１からｆｃａ＝ｆｃａ２というように低くなる。これにより、カットオフ周波数がｆｃａ＝ｆｃａ２というように低い周波数に設定されたフィルター部の減衰特性を利用して、Ａ／Ｄ変換回路の入力信号に混入される不要信号の振幅を十分に減衰させることが可能になる。従って、Ａ／Ｄ変換回路の前段側に設けられたフィルター部を有効活用して、Ａ／Ｄ変換回路の入力信号に混入された不要信号を十分に低減することが可能になる。

また本発明の一態様では、前記フィルター部の前記カットオフ周波数ｆｃａの調整値を記憶する記憶部を含み、前記カットオフ周波数ｆｃａの前記調整値は、前記デジタルフィルター部の前記カットオフ周波数ｆｃｄが前記第１のデジタルフィルターカットオフ周波数ｆｃｄ１である場合に、前記フィルター部の前記カットオフ周波数ｆｃａを前記第１のフィルターカットオフ周波数ｆｃａ１に設定し、前記デジタルフィルター部の前記カットオフ周波数ｆｃｄが前記第２のデジタルフィルターカットオフ周波数ｆｃｄ２であり、且つｆｃｄ２＜ｆｃｄ１を満たす場合に、前記フィルター部の前記カットオフ周波数ｆｃａを前記第１のフィルターカットオフ周波数ｆｃａ１よりも低い前記第２のフィルターカットオフ周波数ｆｃａ２に設定する調整値であってもよい。

このようにすれば、記憶部に記憶された調整値を用いて、デジタルフィルター部のカットオフ周波数がｆｃｄ＝ｆｃｄ１である場合には、フィルター部のカットオフ周波数をｆｃａ＝ｆｃａ１に設定し、ｆｃｄ＝ｆｃｄ２である場合には、ｆｃａ＝ｆｃａ２に設定できるようになる。

また本発明の一態様では、前記記憶部は不揮発性メモリーであってもよい。

このようにすれば、例えば電源投入時等に、記憶部に記憶された調整値を読み出すことで、デジタルフィルター部のカットオフ周波数がｆｃｄ＝ｆｃｄ１である場合には、フィルター部のカットオフ周波数をｆｃａ＝ｆｃａ１に設定し、ｆｃｄ＝ｆｃｄ２である場合には、ｆｃａ＝ｆｃａ２に設定することが可能になる。

また本発明の一態様では、前記Ａ／Ｄ変換回路のサンプリング動作のサンプリング周波数をｆｓｍとし、前記フィルター部のゲインをＧａとし、前記フィルター部の入力信号に混入した不要信号の振幅をＶＮＦとし、前記Ａ／Ｄ変換回路の分解能をｎビットとし、前記Ａ／Ｄ変換回路の変換電圧範囲をＶＦＳＲとした場合に、前記フィルター部の前記ゲインＧａは、前記不要信号の前記振幅ＶＮＦを、前記サンプリング周波数ｆｓｍにおいて、前記分解能ｎビット及び前記変換電圧範囲ＶＦＳＲで決まる所定値よりも小さい値に減衰するゲインに設定されていてもよい。

このようにすすれば、Ａ／Ｄ変換回路の入力信号に混入する不要信号の振幅を、所定値よりも小さい値になるように、十分に減衰することが可能になる。

また本発明の一態様では、前記デジタルフィルター部の帯域制限用の前記カットオフ周波数ｆｃｄが、ｆｃｄ１≧ｆｃｄ≧ｆｃｄ２の範囲で設定可能であり、前記フィルター部の前記カットオフ周波数ｆｃａが、ｆｃａ１≧ｆｃａ≧ｆｃａ２の範囲で設定可能である場合に、前記フィルター部の前記カットオフ周波数ｆｃａが前記第１のフィルターカットオフ周波数ｆｃａ１に設定された場合、及び前記カットオフ周波数ｆｃａが前記第２のフィルターカットオフ周波数ｆｃａ２に設定された場合の両方において、前記フィルター部の前記ゲインＧａは、前記不要信号の前記振幅ＶＮＦを前記サンプリング周波数ｆｓｍにおいて前記所定値よりも小さい値に減衰するゲインに設定されていてもよい。

このようにすれば、フィルター部のカットオフ周波数がｆｃａ＝ｆｃａ１に設定されていても、或いはｆｃａ＝ｆｃａ２に設定されていても、Ａ／Ｄ変換回路の入力信号に混入する不要信号の振幅を十分に減衰することが可能になる。

また本発明の一態様では、前記デジタルフィルター部の帯域制限用の前記カットオフ周波数ｆｃｄが変更された場合に、前記カットオフ周波数ｆｃｄの変更に連動して、前記フィルター部の前記カットオフ周波数ｆｃａが変更されてもよい。

このようにすれば、デジタルフィルター部の帯域制限用のカットオフ周波数ｆｃｄが変更された場合に、フィルター部のカットオフ周波数ｆｃａについてもこれに連動して自動的に変更できるようになる。従って、カットオフ周波数の設定が不適切であることを原因とする不具合の発生等を効果的に抑制できる。

また本発明の一態様では、物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、前記Ａ／Ｄ変換回路と前記デジタル信号処理部とを有し、前記物理量トランスデューサーからの検出信号が入力される検出回路と、を含み、前記Ａ／Ｄ変換回路は、前記クロック信号に基づき生成されたサンプリングクロック信号に基づいて、前記入力信号のサンプリング動作を行うようにしてもよい。

このようにすれば、クロック信号生成回路により生成されたクロック信号に基づくサンプリングクロック信号を、Ａ／Ｄ変換回路に供給して、入力信号のサンプリング動作を行わせることが可能になる。そして、例えばサンプリング周波数成分と駆動周波数成分が一致することによる干渉周波数の問題等が発生した場合にも、この干渉周波数の原因となる不要信号の振幅を、フィルター部の減衰特性を有効活用して十分に減衰させることが可能になる。

また本発明の一態様では、前記デジタル信号処理部は、前記クロック信号に基づき生成された動作クロック信号に基づいて、動作してもよい。

このようにすれば、クロック信号生成回路により生成されたクロック信号に基づく動作クロック信号を、デジタル信号処理部に供給して、各種のデジタル信号処理を行わせることが可能になる。そして、このデジタル信号処理部の処理に起因する干渉周波数の問題が発生した場合にも、この干渉周波数に対応する不要信号の振幅を、フィルター部の減衰特性を有効活用して十分に減衰させることが可能になる。

本発明の他の態様は、上記の回路装置と、前記物理量トランスデューサーと、を含む物理量検出装置に関係する。

本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。

本発明の他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。

本実施形態の回路装置の構成例。 図２（Ａ）、図２（Ｂ）は、Ａ／Ｄ変換回路の入力信号に混入する不要信号についての説明図。 本実施形態の回路装置の具体的な構成の一例。 図４（Ａ）、図４（Ｂ）は、サンプリング周波数成分による干渉周波数を原因とする不要信号の説明図。 図５（Ａ）、図５（Ｂ）は、フィルター部の構成及びフィルター部でのカットオフ周波数の設定についての説明図。 図６（Ａ）、図６（Ｂ）は、フィルター部の周波数特性についての説明図。 図７（Ａ）、図７（Ｂ）は、本実施形態のカットオフ周波数の設定手法についての説明図。 デジタルフィルター部の構成、伝達関数等についての説明図。 クロック信号生成回路の構成例。 本実施形態の回路装置、電子機器、ジャイロセンサー（物理量検出装置）の構成例。 本実施形態の回路装置の詳細な構成例。 クロック信号に基づく動作用信号による検出回路の動作の説明図。 干渉周波数についての説明図。 干渉周波数を避けた周波数に発振周波数を設定する手法の説明図。 多軸ジャイロセンサーの場合の回路装置の構成例。 多軸ジャイロセンサーの場合の干渉周波数についての説明図。 検出回路の詳細な構成例。 移動体の一具体例としての自動車の構成を概略的に示す概念図。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．回路装置
図１に本実施形態の回路装置の基本的な構成例を示す。本実施形態の回路装置は、フィルター部９０と、Ａ／Ｄ変換回路１００と、ＤＳＰ（Digital Signal Processing）部１１０を含む。また記憶部１３０を含むことができる。なお、本実施形態の回路装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

Ａ／Ｄ変換回路１００は、入力信号ＡＤＩをＡ／Ｄ変換する。具体的には、サンプリング周波数ｆｓｍのサンプリングクロック信号に基づいて、入力信号ＡＤＩのサンプリング動作を行う。そして、サンプリングされた信号のＡ／Ｄ変換を行い、Ａ／Ｄ変換後のデジタル信号ＡＤＱ（デジタルデータ）を出力する。

フィルター部９０（アナログフィルター部）は、Ａ／Ｄ変換回路１００の前段側に設けられる。このフィルター部９０は、一般的には、Ａ／Ｄ変換回路１００のアンチエイリアシング用のフィルターとして機能する。即ち、Ａ／Ｄ変換回路１００のサンプリング動作（標本化）により生じる折り返しノイズを除去するフィルターとして機能する。フィルター部９０は、例えば抵抗やキャパシターなどの受動素子で構成されるパッシブフィルターであり、例えばローパスフィルターの周波数特性を有する。なおフィルター部９０は、Ａ／Ｄ変換回路１００の少なくとも前段側に設けられていればよく、例えばフィルター部９０とＡ／Ｄ変換回路１００との間に他の回路が介在していてもよい。

ＤＳＰ部１１０（デジタル信号処理部）は、Ａ／Ｄ変換回路１００からのデジタル信号ＡＤＱに対してデジタル信号処理を行う。具体的にはＤＳＰ部１１０はデジタルフィルター部１１２を有し、デジタルフィルター部１１２は、Ａ／Ｄ変換回路１００からのデジタル信号ＡＤＱに対してデジタルフィルター処理を行う。例えばローパスフィルター処理などのデジタルフィルター処理を行う。具体的にはデジタルフィルター部１１２は、アプリケーションに応じた帯域制限のためのローパスフィルター処理などを行う。

記憶部１３０は各種の情報を記憶する。例えば記憶部１３０は、フィルター部９０のカットオフ周波数等のフィルター特性の設定情報を記憶する。或いは記憶部１３０は、デジタルフィルター部１１２のカットオフ周波数等のフィルター特性の設定情報を記憶してもよい。例えば記憶部１３０は不揮発性メモリーにより構成できる。不揮発性メモリーとしては、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ、或いはフラッシュメモリーなどを用いることができる。ＥＰＲＯＭとしては、例えばＯＴＰ（ワンタイムＰＲＯＭ）などを用いることができ、ＯＴＰとしては、例えばＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）などを用いることができる。なお記憶部１３０として不揮発性メモリー以外の記憶装置（例えばヒューズを用いた記憶装置等）を採用してもよい。

ここで、フィルター部９０のカットオフ周波数をｆｃａとし、デジタルフィルター部１１２のカットオフ周波数をｆｃｄとする。

この場合に本実施形態では、図１に示すように、デジタルフィルター部１１２のカットオフ周波数ｆｃｄが、第１のデジタルフィルターカットオフ周波数ｆｃｄ１である場合には、フィルター部９０のカットオフ周波数ｆｃａは、第１のフィルターカットオフ周波数ｆｃａ１に設定される。

一方、デジタルフィルター部１１２のカットオフ周波数ｆｃｄが、第１のデジタルフィルターカットオフ周波数ｆｃｄ１よりも低い第２のデジタルフィルターカットオフ周波数ｆｃｄ２である場合には、フィルター部９０のカットオフ周波数ｆｃａは、第１のフィルターカットオフ周波数ｆｃａ１よりも低い第２のフィルターカットオフ周波数ｆｃａ２に設定される。

即ち、デジタルフィルター部１１２のカットオフ周波数がｆｃｄ＝ｆｃｄ１である場合には、フィルター部９０のカットオフ周波数は、ｆｃａ＝ｆｃａ１に設定される。一方、デジタルフィルター部１１２のカットオフ周波数がｆｃｄ＝ｆｃｄ２（＜ｆｃｄ１）というように低い周波数に設定されると、フィルター部９０のカットオフ周波数もｆｃａ＝ｆｃａ２（＜ｆｃａ１）というように低い周波数に設定される。つまり、デジタルフィルター部１１２のカットオフ周波数ｆｃｄが低く設定されると、それに連動して、フィルター部９０のカットオフ周波数ｆｃａも低く設定される。同様に、デジタルフィルター部１１２のカットオフ周波数ｆｃｄが高く設定されると、それに連動して、フィルター部９０のカットオフ周波数ｆｃａも高く設定される。

また記憶部１３０は、フィルター部９０のカットオフ周波数ｆｃａの調整値を記憶する。即ち、フィルター部９０のカットオフ周波数ｆｃａは、記憶部１３０から読み出された調整値に基づいて設定される。

具体的には、このカットオフ周波数ｆｃａの調整値は、デジタルフィルター部１１２のカットオフ周波数がｆｃｄ＝ｆｃｄ１である場合に、フィルター部９０のカットオフ周波数をｆｃａ＝ｆｃａ１に設定する調整値である。またデジタルフィルター部１１２のカットオフ周波数がｆｃｄ＝ｆｃｄ２＜ｆｃｄ１である場合に、フィルター部９０のカットオフ周波数をｆｃａ＝ｆｃａ２＜ｆｃａ１に設定する調整値である。このようなカットオフ周波数ｆｃａの調整値としては、例えば後述する図５（Ｂ）の抵抗Ｒの抵抗値の調整値（スイッチ素子のオン・オフ設定情報）などを用いることができる。

またＡ／Ｄ変換回路１００のサンプリング動作のサンプリング周波数をｆｓｍとし、フィルター部９０のゲインをＧａとし、フィルター部９０の入力信号ＶＩＮに混入した不要信号の振幅（振幅の最大値）をＶＮＦとしたとする。またＡ／Ｄ変換回路１００の分解能をｎビットとし、Ａ／Ｄ変換回路１００の変換電圧範囲をＶＦＳＲとしたとする。ＶＦＳＲは、Ａ／Ｄ変換の対象となる電圧範囲（電源電圧範囲）である。この場合に、後述する図７（Ａ）の式（１）に示すように、フィルター部９０のゲインＧａは、不要信号の振幅ＶＮＦを、サンプリング周波数ｆｓｍにおいて、分解能ｎビット及び変換電圧範囲ＶＦＳＲで決まる所定値（α×ＶＦＳＲ／２^ｎ−１）よりも小さい値に減衰するゲインに設定されている。

このようにすることで、Ａ／Ｄ変換回路１００の入力信号ＡＤＩに混入する不要信号の振幅を、所定値よりも小さな値になるように、十分に減衰することが可能になる。例えば不要信号の振幅を、Ａ／Ｄ変換回路１００のノイズフロアのレベル又はノイズフロアに近いレベルまで減衰することが可能になり、当該不要信号の混入を原因とする検出性能の劣化を低減できる。

またデジタルフィルター部１１２の帯域制限用のカットオフ周波数ｆｃｄが、ｆｃｄ１≧ｆｃｄ≧ｆｃｄ２の範囲で設定可能であり、フィルター部９０のカットオフ周波数ｆｃａが、ｆｃａ１≧ｆｃａ≧ｆｃａ２の範囲で設定可能であったとする。即ち、帯域制限用のカットオフ周波数ｆｃｄは、レジスターアクセス等により外部から設定可能であり、この設定可能な範囲がｆｃｄ１≧ｆｃｄ≧ｆｃｄ２であったとする。そして、それに対応してフィルター部９０のカットオフ周波数ｆｃａが、ｆｃａ１≧ｆｃａ≧ｆｃａ２の範囲で設定可能であったとする。

この場合にフィルター部９０のカットオフ周波数がｆｃａ＝ｆｃａ１に設定された場合、及びｆｃａ＝ｆｃａ２に設定された場合の両方において、フィルター部９０のゲインＧａは、不要信号の振幅ＶＮＦをサンプリング周波数ｆｓｍにおいて所定値（α×ＶＦＳＲ／２^ｎ−１）よりも小さい値に減衰するゲインに設定されている。このようにすれば、ｆｃａ１≧ｆｃａ≧ｆｃａ２の範囲で設定可能なフィルター部９０のカットオフ周波数が、ｆｃａ＝ｆｃａ１に設定されていても、或いはｆｃａ＝ｆｃａ２に設定されていても、Ａ／Ｄ変換回路１００の入力信号ＡＤＩに混入する不要信号の振幅を十分に減衰することが可能になる。

また本実施形態では、デジタルフィルター部１１２の帯域制限用のカットオフ周波数ｆｃｄが変更された場合に、このカットオフ周波数ｆｃｄの変更に連動して、フィルター部９０のカットオフ周波数ｆｃａについても変更することが望ましい。例えば、外部のコントローラによる回路装置の制御レジスターに対するアクセス等により、デジタルフィルター部１１２の帯域制限用のカットオフ周波数ｆｃｄが変更されたとする。この場合には、カットオフ周波数ｆｃｄの変更に連動して、例えば自動的に、フィルター部９０のカットオフ周波数ｆｃａについても変更する。例えば、上述の制御レジスターに対するアクセスにより、デジタルフィルター部１１２のカットオフ周波数が、ｆｃｄ＝ｆｃｄ１からｆｃｄ＝ｆｃｄ２に変更されたとする。この場合には、フィルター部９０のカットオフ周波数についても、ｆｃａ＝ｆｃａ１からｆｃａ＝ｆｃａ２に自動的に変更する。このようにすれば、例えばアプリケーションに応じて、デジタルフィルター部１１２の帯域制限用のカットオフ周波数ｆｃｄが変更された場合にも、それに応じた適切な周波数にフィルター部９０のカットオフ周波数ｆｃａも変更されるようになるため、予期せぬフィルター特性に設定されてしまうなどの不具合の発生を抑制できる。

図２（Ａ）、図２（Ｂ）は、Ａ／Ｄ変換回路１００の入力信号ＡＤＩに混入される不要信号（ノイズ）の説明図である。

図２（Ａ）のＡ１では、フィルター部９０の入力信号ＶＩＮに対して、振幅ＶＮＦの不要信号が混入している。この不要信号は、フィルター部９０のローパスフィルター特性により、その振幅は減衰するものの、Ａ２に示すようにＡ／Ｄ変換回路１００の入力信号ＡＤＩに対しても不要信号が混入したまま、残ってしまう。即ち、Ａ／Ｄ変換回路１００の入力信号ＡＤＩには振幅ＶＮＡ（ＶＮＡ＜ＶＮＦ）の不要信号が混入する。そして、不要信号が混入した入力信号ＡＤＩを、Ａ／Ｄ変換回路１００が、サンプリング周波数ｆｓｍのサンプリングクロック信号でサンプリングして、Ａ／Ｄ変換を行うと、Ａ３に示すようにＤＳＰ部１１０の出力データＤＦＱの揺れ（ばらつき）などの不具合が発生する。

特に、Ａ２に示す不要信号の周波数成分と、Ａ／Ｄ変換回路１００のサンプリング周波数ｆｓｍとの周波数差Δｆが小さい場合には、Ａ／Ｄ変換回路１００のサンプリングによる信号帯域への折り返しノイズが発生し、Ａ３に示す出力データＤＦＱの揺れの問題が顕著になる。

例えばＤＳＰ部１１０のデジタルフィルター部１１２は、信号帯域（所望信号の周波数帯域）を制限するためのローパスフィルター処理を行っている。そして、不要信号の周波数成分（例えば後述する駆動周波数成分）とサンプリング周波数ｆｓｍとの周波数差Δｆが、信号帯域制限のローパスフィルターのカットオフ周波数ｆｃｄよりも十分に大きければ、このローパスフィルターの特性により、当該折り返しノイズを十分に減衰できる。しかしながら、当該周波数差Δｆが信号帯域の周波数よりも小さい場合には、折り返しノイズが信号帯域に表れてしまい、Ａ３に示すような出力データＤＦＱの揺れ（ばらつき）の問題が発生する。例えば周波数差Δｆに対応する周波数で出力データＤＦＱが揺れる現象などが発生する。

そして図２（Ｂ）のＡ４、Ａ５に示すように、Ａ／Ｄ変換回路１００の入力信号ＡＤＩに混入する不要ノイズの振幅ＶＮＡが大きいほど、出力データＤＦＱに現れる揺れの振幅も大きくなってしまう。従って、入力信号ＡＤＩに混入する不要ノイズの振幅ＶＮＡを、できるだけ減衰できることが望ましい。

図３に回路装置の具体的な構成の一例を示す。図３では回路装置は、駆動回路３０と、検出回路６０と、記憶部１３０と、クロック信号生成回路１５０を有する。この回路装置と、物理量トランスデューサー１８により、物理量検出装置（センサーデバイス）が構成される。

駆動回路３０は、物理量トランスデューサー１８からのフィードバック信号ＤＩを受けて、物理量トランスデューサー１８を駆動する。例えば駆動回路３０は、物理量トランスデューサー１８からのフィードバック信号ＤＩを受けて、矩形波や正弦波の駆動信号ＤＱを物理量トランスデューサー１８に出力する。これにより物理量トランスデューサー１８は一定の駆動周波数ｆｄｒで駆動されるようになり、例えば駆動周波数ｆｄｒに応じた周波数で振動等するようになる。

クロック信号生成回路１５０は、発振回路１９０を有し、この発振回路１９０によりクロック信号を生成する。即ち発振回路１９０の発振動作によりクロック信号を生成する。発振回路１９０としては、抵抗と容量を用いて発振するＣＲ発振回路などを用いることができる。

検出回路６０には、物理量トランスデューサー１８からの検出信号が入力される。そして検出回路６０は、物理量トランスデューサー１８からの検出信号に基づいて物理量（所望信号）の検出処理を行う。また検出回路６０は、クロック信号生成回路１５０により生成されたクロック信号に基づく動作用信号により動作する回路を有する。図３では、クロック信号に基づく動作用信号により動作する回路として、Ａ／Ｄ変換回路１００とＤＳＰ部１１０が、検出回路６０に設けられている。

なお、クロック信号に基づく動作用信号は、クロック信号を分周した信号であってもよいし、クロック信号と同一周波数の信号（クロック信号自体又はクロック信号をバッファリングした信号）であってもよい。

例えば図３では、クロック信号に基づく動作用信号は、Ａ／Ｄ変換回路１００のサンプリングクロック信号やＤＳＰ部１１０の動作クロック信号である。これらのサンプリングクロック信号、動作クロック信号は、クロック信号を分周した信号である。

例えばＡ／Ｄ変換回路１００は、クロック信号に基づき生成されたサンプリングクロック信号（動作用信号）により、Ａ／Ｄ変換対象となる入力信号ＡＤＩのサンプリング動作を行う。そして、サンプリングクロック信号に基づいてサンプリングされた信号のＡ／Ｄ変換を行う。またＤＳＰ部１１０は、クロック信号に基づき生成された動作クロック信号（動作用信号）により、Ａ／Ｄ変換回路１００からのデジタル信号ＡＤＱに対してデジタル信号処理を行う。例えばデジタル信号処理として、デジタルフィルター処理（ローパスフィルター処理等）を行う。或いは各種のデジタル補正処理を行う。

例えば図４（Ａ）において、発振回路１９０の発振周波数をｆｏｓとする。この場合には、発振周波数ｆｏｓのクロック信号を例えばｉ１分周したサンプリングクロック信号が、Ａ／Ｄ変換回路１００に供給されて、Ａ／Ｄ変換回路１００はサンプリング動作を行う。このサンプリングクロック信号のサンプリング周波数は、ｆｓｍ＝ｆｏｓ／ｉ１と表すことができる。また、発振周波数ｆｏｓのクロック信号を例えばｉ２分周した動作クロック信号が、ＤＳＰ部１１０に供給されて、ＤＳＰ部１１０はデジタル信号処理を行う。そしてＤＳＰ部１１０は、例えばｆｓ２＝ｆｏｓ／ｉ３の周波数で出力データＤＦＱを出力する。

そして、このようにサンプリング周波数ｆｓｍでＡ／Ｄ変換回路１００がサンプリング動作を行う場合には、図４（Ｂ）に示すように、例えばｆｓｍ＋Δｆ１の周波数成分を有する不要信号が、Ａ／Ｄ変換回路１００の入力信号ＡＤＩに混入すると、図２（Ａ）のＡ３に示すような出力データＤＦＱの揺れの問題が生じる。例えばΔｆ１の揺れが出力データＤＦＱに現れる。サンプリング周波数ｆｓｍの高調波成分（２×ｆｓｍ、３×ｆｓｍ）においても同様である。

そして図３のように駆動回路３０が物理量トランスデューサー１８を駆動周波数ｆｄｒで駆動すると、後に詳述するように、駆動周波数ｆｄｒの高調波成分や基本波成分である駆動周波数成分が、駆動回路３０側から検出回路６０側に回り込んでしまう事態が発生する。そして、この駆動周波数成分の不要信号がＡ／Ｄ変換回路１００の入力信号ＡＤＩに混入し、Ａ／Ｄ変換回路１００がサンプリング周波数ｆｓｍで入力信号ＡＤＩのサンプリング動作を行うと、図２（Ａ）のＡ３に示す出力データＤＦＱの揺れの問題が発生する。具体的には、駆動周波数成分であるｊ×ｆｄｒと、サンプリング周波数成分であるｋ×ｆｓｍ（ｊ、ｋは１以上の整数）の周波数差に対応する折り返しノイズが、所望信号の信号帯域に現れて、出力データＤＦＱの揺れの問題が発生する。

本実施形態では、このような出力データＤＦＱの揺れの発生を抑制するために、元々はＡ／Ｄ変換回路１００のアンチエイリアシング用に設けられたフィルター部９０を有効活用する手法を採用する。即ち、フィルター部９０のローパスフィルター特性により、図２（Ａ）のＡ２に示す不要信号の振幅を十分に減衰する。即ち、図２（Ｂ）のＡ４、Ａ５に示すように、Ａ／Ｄ変換回路１００の入力信号ＡＤＩに混入する不要信号の振幅ＶＮＡを、フィルター部９０のローパスフィルター特性により十分に減衰すれば、出力データＤＦＱの揺れの振幅も小さくすることが可能になる。

例えば図５（Ａ）にフィルター部９０の構成例を示す。図５（Ａ）ではフィルター部９０は、抵抗ＲとキャパシターＣで構成される１次のローパスフィルター（パッシブフィルター）となっている。図５（Ａ）には、このローパスフィルターのゲインＧａやカットオフ周波数ｆｃａの式が示されている。なおフィルター部９０として２次以上のローパスフィルターを採用してもよい。

更に具体的には図５（Ｂ）に示すように、ローパスフィルターの抵抗Ｒは、抵抗値が可変の抵抗となっている。即ち、抵抗Ｒは、直列接続された抵抗素子ＲＭ１、ＲＭ２、ＲＭ３、ＲＭ４と、抵抗値を可変に調整するためのスイッチ素子ＳＭ１、ＳＭ２、ＳＭ３、ＳＭ４により構成される。スイッチ素子ＳＭ１は、抵抗素子ＲＭ１とＲＭ２の接続ノードと、信号ＶＩＮの入力ノードＮＶＩとの間に設けられる。スイッチ素子ＳＭ２は、抵抗素子ＲＭ２とＲＭ３の接続ノードと入力ノードＮＶＩとの間に設けられる。同様に、スイッチ素子ＳＭ３は、抵抗素子ＲＭ３とＲＭ４の接続ノードと入力ノードＮＶＩとの間に設けられ、スイッチ素子ＳＭ４は、抵抗素子ＲＭ４の他端のノードと入力ノードＮＶＩとの間に設けられる。

例えばスイッチ素子ＳＭ１〜ＳＭ４のうちＳＭ１だけがオンになると、抵抗Ｒの抵抗値はＲＭ１の抵抗値になる。またスイッチ素子ＳＭ２だけがオンになると、抵抗Ｒの抵抗値はＲＭ１＋ＲＭ２の抵抗値になる。このようにして、スイッチ素子ＳＭ１〜ＳＭ４がオン・オフ制御されることで、抵抗Ｒの抵抗値が変化する。このように抵抗Ｒの抵抗値を変化させることで、図５（Ａ）のカットオフ周波数ｆｃａやゲインＧａの式から明らかなように、フィルター部９０のローパスフィルターのカットオフ周波数やゲイン特性などの周波数特性を変化させることができる。

図６（Ａ）、図６（Ｂ）には、その一例が示されている。例えば抵抗Ｒの抵抗値を変化させることで、カットオフ周波数がｆｃａ＝２２Ｈｚ、１１０Ｈｚ、２２０Ｈｚ、４４０Ｈｚとなるフィルター部９０のローパスフィルターを実現している。

ここで、図２（Ａ）のＡ１において、フィルター部９０の入力信号ＶＩＮに対して、サンプリング周波数成分（例えばｆｓｍ＝２００ＫＨｚ。実際にはｆｓｍ＋Δｆ１）の不要信号が混入した場合を想定する。

この場合には図６（Ａ）のＢ１、Ｂ２、Ｂ３、Ｂ４に示すように、カットオフ周波数がｆｃａ＝２２Ｈｚ、１１０Ｈｚ、２２０Ｈｚ、４４０Ｈｚに設定されたフィルター部９０の減衰特性により、不要信号の振幅を減衰させることができる。

具体的には図６（Ｂ）に示すように、１次のローパスフィルターであるフィルター部９０のカットオフ周波数が、ｆｃａ＝２２Ｈｚに設定されている場合（図６（Ａ）のＢ１）には、サンプリング周波数成分（ｆｓｍ）でのゲインはＧａ＝−７９ｄＢになる。従って、信号ＶＩＮに対して、振幅ＶＮＦ＝１００ｍＶの不要信号が混入した場合を想定すると、信号ＡＤＩでの不要信号の振幅ＶＮＡは、図６（Ｂ）に示すように０．０１ｍＶになり、不要信号の振幅がＶＮＡ＜ＶＮＦというように、十分に減衰されている。

また、フィルター部９０のカットオフ周波数がｆｃａ＝１１０Ｈｚに設定されている場合（Ｂ２）には、サンプリング周波数成分でのゲインはＧａ＝−６４ｄＢになり、信号ＡＤＩでの不要信号の振幅ＶＮＡは０．０６ｍＶになる。

またフィルター部９０のカットオフ周波数がｆｃａ＝２２０Ｈｚに設定されている場合（Ｂ３）には、サンプリング周波数成分でのゲインはＧａ＝−５９ｄＢになり、信号ＡＤＩでの不要信号の振幅ＶＮＡは０．１１ｍＶになる。

またフィルター部９０のカットオフ周波数がｆｃａ＝４４０Ｈｚに設定されている場合（Ｂ４）には、サンプリング周波数成分でのゲインはＧａ＝−５３ｄＢになり、信号ＡＤＩでの不要信号の振幅ＶＮＡは０．２２ｍＶになる。

以上のようにフィルター部９０のカットオフ周波数ｆｃａが低ければ低いほど、サンプリング周波数（ｆｓｍ）での不要信号の振幅を減衰できる。従って、不要信号の振幅を、より減衰するためには、フィルター部９０のカットオフ周波数ｆｃａを、より低く設定すればよい。

しかしながら、フィルター部９０のカットオフ周波数ｆｃａを低くすると、図６（Ａ）のＣ１に示すように、例えば、低い周波数帯域である信号帯域においても信号が減衰してしまう。従って、本来は通過させるべき所望信号についても、その振幅が減衰してしまうおそれがある。

一方、ＤＳＰ部１１０のデジタルフィルター部１１２では、アプリケーションに応じた帯域制限のためのローパスフィルター処理が行われる。後述するジャイロセンサーを例にとれば、デジタルカメラ等の手振れ補正などのアプリケーションにジャイロセンサーを利用する場合には、帯域制限のローパスフィルターのカットオフ周波数は例えばｆｃｄ＝２００Ｈｚに設定される。これに対して、車の姿勢制御などのアプリケーションにジャイロセンサーを利用する場合には、帯域制限のローパスフィルターのカットオフ周波数は例えばｆｃｄ＝１０Ｈｚに設定される。

そして、帯域制限のローパスフィルターのカットオフ周波数が、例えばｆｃｄ＝１０Ｈｚというように低い場合には、フィルター部９０のカットオフ周波数ｆｃａを低い周波数に設定したとしても、図６（Ａ）のＣ１の信号帯域でのフィルター部９０による信号の減衰は、大きな問題にはならない。

即ち、帯域制限のローパスフィルターのカットオフ周波数がｆｃｄ＝１０Ｈｚというように低い周波数に設定された場合には、フィルター部９０のカットオフ周波数をｆｃａ＝２２Ｈｚというように低い周波数に設定したとしても、図６（Ａ）のＣ２に示すように周波数が１０Ｈｚ（０．０１ＫＨｚ）でのフィルター部９０の信号減衰はほとんど無いため、問題にならない。

そこで本実施形態では、デジタルフィルター部１１２のカットオフ周波数ｆｃｄが低い場合には、それに応じてフィルター部９０でのカットオフ周波数ｆｃａについても低い周波数に設定する手法を採用している。

具体的には図１で説明したように、本実施形態では、デジタルフィルター部１１２のカットオフ周波数が例えばｆｃｄ＝ｆｃｄ１＝２００Ｈｚというように高い周波数に設定された場合には、フィルター部９０のカットオフ周波数も例えばｆｃａ＝ｆｃａ１＝４４０Ｈｚというように高い周波数に設定する。

こうすることで、信号帯域を通過させるべき所望信号の振幅が、図６（Ａ）のＣ１でのフィルター部９０の減衰特性により減衰してしまうような事態の発生を防止できる。

一方、デジタルフィルター部１１２のカットオフ周波数が例えばｆｃｄ＝ｆｃｄ２＝１０Ｈｚというように低い周波数に設定された場合には、フィルター部９０のカットオフ周波数も例えばｆｃａ＝ｆｃａ２＝２２Ｈｚというように低い周波数に設定する。

こうすることで、図６（Ａ）のＢ１に示すように、サンプリング周波数成分（ｆｓｍ）の不要信号については、例えばゲインＧａ＝−７９ｄＢに対応する大きな減衰量で、その振幅を減衰させることが可能になる。これにより図２（Ａ）のＡ３に示す出力データＤＦＱの揺れの振幅を、十分に減衰することが可能になる。

また、このようにフィルター部９０のカットオフ周波数ｆｃａを、ｆｃａ＝２２Ｈｚというように低い周波数に設定したとしても、デジタルフィルター部１１２の帯域制限のカットオフ周波数もｆｃｄ＝１０Ｈｚというように低く、信号帯域の周波数も低い。従って、図６（Ａ）のＣ２で説明したように、フィルター部９０により信号帯域の所望信号の振幅が不必要に減衰してしまうという事態も発生しない。

このように、本実施形態では、アプリケーションに応じてデジタルフィルター部１１２の帯域制限のカットオフ周波数ｆｃｄが変化した場合に、それに応じてフィルター部９０のカットオフ周波数ｆｃａも変化させている。こうすることで、サンプリング周波数成分の不要信号の振幅については、フィルター部１１２を利用して十分に減衰させながら、信号帯域の所望信号については、不必要に減衰させることなく信号帯域を通過させることが可能になる。

図７（Ａ）は本実施形態のカットオフ周波数の設定手法について詳細に説明する図である。図７（Ａ）において、ＶＮＦは、フィルター部９０の入力信号ＶＩＮに混入する不要信号の振幅を表しており、ＶＮＡは、Ａ／Ｄ変換回路１００の入力信号ＡＤＩに混入する不要信号の振幅を表している。またｆｃａ、ｆｃｄは、各々、フィルター部９０、デジタルフィルター部１１２でのカットオフ周波数である。ｆｓｍは、Ａ／Ｄ変換回路１００でのサンプリング周波数であり、ｎは、Ａ／Ｄ変換回路１００の分解能を表すビット数であり、ＶＦＳＲは、Ａ／Ｄ変換回路１００の変換電圧範囲である。またｆｂは、信号帯域の上限に対応する周波数であり、例えばｆｂ＝２ＫＨｚである。

この場合に本実施形態では、図７（Ａ）の式（１）、式（２）、式（３）の条件式が成り立つようにカットオフ周波数等を設定する。

例えば図７（Ａ）の式（１）は、不要信号の振幅ＶＮＦに対して、サンプリング周波数ｆｓｍでのフィルター部９０のゲインＧａを乗算した値が、α×ＶＦＳＲ／２^ｎ−１よりも小さいという条件式である。即ち、フィルター部９０のゲインＧａは、不要信号の振幅ＶＮＦを、サンプリング周波数ｆｓｍにおいて、分解能ｎビット及び変換電圧範囲ＶＦＳＲで決まる所定値α×ＶＦＳＲ／２^ｎ−１よりも小さい値に減衰するゲインに設定されている。更に具体的には、フィルター部９０のカットオフ周波数がｆｃａ＝ｆｃａ１に設定された場合も、或いはｆｃａ＝ｆｃａ２に設定された場合も、フィルター部９０のゲインＧａは、不要信号の振幅ＶＮＦを、サンプリング周波数ｆｓｍにおいて所定値α×ＶＦＳＲ／２^ｎ−１よりも小さい値に減衰するゲインに設定されている。

この式（１）の条件式によれば、サンプリング周波数成分の不要信号が混入した場合に、Ａ／Ｄ変換回路１００の入力信号ＡＤＩでの当該不要信号の振幅ＶＮＡが、所定値ＶＦＳＲ／２^ｎ−１×αよりも小さくなることが保証される。ここで、パラメーターαの値は、回路装置の仕様等から、何ＬＳＢまでの揺らぎを許容できるかによって決めることができる。理想的には、ＶＦＳＲ／２^ｎ−１×αは、Ａ／Ｄ変換回路１００のノイズフロアのレベル以下であることが望ましい。

また図７（Ａ）の式（２）は、信号帯域（ｆｂ）において信号が減衰しない（減衰が許容レベルである）という条件である。式（２）のパラメーターβの値は、信号帯域での信号の減衰をどこまで許容するかによって決定できる。図７（Ａ）のＤ１では、β＝０．９に設定している。これにより、信号帯域の周波数ｆｂでのフィルター部９０のゲインＧａが０．９以上であることが保証される。例えば、０．１の減衰は誤差の範囲であるとして、β＝０．９に設定している。

図７（Ａ）の式（３）は、フィルター部９０の減衰特性で、デジタルフィルター部１１２の所望信号の通過帯域を減衰させないという条件式である。例えば本実施形態では、図７（Ａ）のＤ２に示す周波数帯域（ｆｓｍ）においては、フィルター部９０の減衰量を十分に大きくして、サンプリング周波数成分の不要信号の振幅を減衰させている。この場合に図７（Ａ）のＤ３に示す周波数帯域では、フィルター部９０の減衰の影響が殆ど出ないようにして、信号帯域の所望信号については減衰させずに通過させるようにしている。

図７（Ｂ）は、デジタルフィルター部１１２のカットオフ周波数ｆｃｄとフィルター部９０のカットオフ周波数ｆｃａの具体的な設定値の例が示されている。

例えば、カメラの手振れ補正等のアプリケーションに適用するために、デジタルフィルター部１１２のカットオフ周波数がｆｃｄ＝２００Ｈｚに設定されると、それに応じてフィルター部９０のカットオフ周波数はｆｃｄ＝４４０Ｈｚに設定される。こうすることで、所望信号が、フィルター部９０の減衰特性で減衰されてしまうような事態を抑制できる。

同様に、デジタルフィルター部１１２のカットオフ周波数がｆｃｄ＝１００Ｈｚ、５０Ｈｚに設定されると、それに応じてフィルター部９０のカットオフ周波数は、各々、ｆｃｄ＝２２０Ｈｚ、１１０Ｈｚに設定される。

一方、例えば車の姿勢制御のアプリケーションに適用するために、デジタルフィルター部１１２のカットオフ周波数がｆｃｄ＝１０Ｈｚに設定されると、それに応じてフィルター部９０のカットオフ周波数はｆｃａ＝２２Ｈｚに設定される。こうすることで、アンチエイリアシング用のフィルター部９０を有効活用して、サンプリング周波数成分の不要信号の振幅を十分に減衰させることが可能になり、図２（Ａ）のＡ３に示すような出力データＤＦＱの揺れ等の問題を解消できるようになる。

なお図８にデジタルフィルター部１１２の構成例を示す。このデジタルフィルター部１１２は、例えばＩＩＲの２次のバターワースフィルターであり、その伝達関数は図８のＥ１に示され、その周波数特性は図８のＥ２に示される。例えば、レジスター切り替えにより、図８の係数ａ０、ａ１、ａ２、ｂ１、ｂ２の値を変更することで、デジタルフィルター部１１２のカットオフ周波数ｆｃｄを変更できる。

２．クロック信号生成回路
図９にクロック信号生成回路１５０の構成例を示す。図９では、図３の発振回路１９０がＣＲ発振回路１７０により実現されている。なおクロック信号生成回路１５０は図９の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

電圧生成回路１６０は電源電圧ＶＤＯＳを生成して、ＣＲ発振回路１７０に供給する。例えば後述するように仕事関数差に基づく電源電圧ＶＤＯＳを生成して供給する。

ＣＲ発振回路１７０は、キャパシターＣと、可変抵抗回路１９６と、可変容量回路１９７と、増幅回路１８０（バッファー回路）を有する。ＣＲ発振回路１７０は、電源電圧ＶＤＯＳが供給されて動作して、クロック信号ＣＬＫ（発振信号）を生成する。具体的にはＣＲ発振回路１７０は、キャパシターと抵抗で構成されるＲＣ回路を用いて、信号を入力に帰還して発振信号を生成する。そして、生成された発振信号を波形整形した信号がクロック信号ＣＬＫとして出力される。

増幅回路１８０（反転増幅回路）はインバーター回路ＩＶ０、ＩＶ１、ＩＶ２を有する。インバーター回路ＩＶ１の出力は、キャパシターＣを介して、増幅回路１８０の入力ノードＮＩに帰還される。インバーター回路ＩＶ２の出力は、可変抵抗回路１９６（Ｒ）を介して、増幅回路１８０の入力ノードＮＩに帰還される。インバーター回路ＩＶ０の入力が増幅回路１８０の入力になる。

インバーター回路ＩＶ２から出力される発振信号はインバーター回路ＩＶ３により波形整形されて、矩形波のクロック信号ＣＬＫとして出力される。例えば発振信号は、立ち上がりエッジ及び立ち下がりエッジが鈍った波形となっている。インバーター回路ＩＶ３は、このような波形の発振信号を、立ち上がりエッジ及び立ち下がりエッジが急峻な矩形波に、波形整形する。なお、インバーター回路ＩＶ３の後段に分周回路を設け、クロック信ＣＬＫを分周することで得られた１又は複数のクロック信号を出力するようにしてもよい。

このように図９では、図３の発振回路１９０がＣＲ発振回路１７０により実現される。そしてＣＲ発振回路１７０の可変抵抗回路１９６が、第１の周波数調整部として機能し、発振周波数の第１の周波数調整が実現される。この可変抵抗回路１９６は、増幅回路１８０の信号を増幅回路１８０の入力ノードＮＩに帰還する抵抗回路になっている。

またＣＲ発振回路１７０の可変容量回路１９７が、第２の周波数調整部として機能し、発振周波数の第２の周波数調整が実現される。この可変容量回路１９７は、増幅回路１８０の出力ノードＮＱに設けられる。即ち、可変容量回路１９７の容量の一端が増幅回路１８０の出力ノードＮＱに接続される。

なお可変抵抗回路１９６や可変容量回路１９７の接続構成は図９に限定されず、種々の変形実施が可能である。例えば図９では、増幅回路１８０の最終段のインバーター回路ＩＶ２の出力を、可変抵抗回路１９６を介して増幅回路１８０の入力ノードＮＩに帰還している。しかし、例えば増幅回路１８０の１段目のインバーター回路ＩＶ０の出力を、可変抵抗回路１９６を介して増幅回路１８０の入力ノードＮＩに帰還する構成にしてもよい。また可変容量回路１９７の接続位置も図９の位置に限定されず、ＲＣ回路の容量値を変更できる接続構成であれば、種々の変形実施が可能である。

例えば図９では、物理量トランスデューサー１８と回路装置とが接続される前において、ＣＲ発振回路１７０の発振周波数が、第１の周波数調整部として機能する可変抵抗回路１９６により調整される。即ち、可変抵抗回路１９６は、その抵抗値が可変に調整可能な回路になっており、可変抵抗回路１９６の抵抗値を変化させることで、ＲＣ回路の抵抗値が変化して、ＣＲ発振回路１７０の発振周波数が調整される。

一方、物理量トランスデューサー１８と回路装置とが接続された状態において、ＣＲ発振回路１７０の発振周波数が、第２の周波数調整部として機能する可変容量回路１９７により調整される。即ち、可変容量回路１９７は、その容量値が可変に調整可能な回路になっており、可変容量回路１９７の容量値を変化させることで、ＲＣ回路の容量値が変化して、発振回路１７０の発振周波数が調整される。

このようにすることで、物理量トランスデューサー１８と回路装置とが接続される前の状態での、発振周波数の第１の周波数調整（粗調整）と、物理量トランスデューサー１８と回路装置とが接続された状態での、発振周波数の第２の周波数調整（微調整）を実現できる。

なお、可変抵抗回路１９６（広義には第１の周波数調整部）が行う第１の周波数調整は、例えば発振回路１９０の発振周波数の粗調整である。可変容量回路１９７（広義には第２の周波数調整部）が行う第２の周波数調整は、例えば発振周波数の微調整である。例えば第２の周波数調整は第１の周波数調整よりも調整分解能が高い。また例えば第１の周波数調整の調整範囲は広く、第２の周波数調整の調整範囲は第１の周波数調整の調整範囲よりも狭い。

３．電子機器、ジャイロセンサー、回路装置の詳細な構成
図１０に、本実施形態の回路装置２０、この回路装置２０を含むジャイロセンサー５１０（広義には物理量検出装置）、このジャイロセンサー５１０を含む電子機器５００の詳細な構成例を示す。

なお回路装置２０、電子機器５００、ジャイロセンサー５１０は図１０の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。

電子機器５００はジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。処理部５２０（ＣＰＵ、ＭＰＵ等）はジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。

ジャイロセンサー５１０（物理量検出装置）は、振動片１０と回路装置２０を含む。図１０の振動片１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動片であり、駆動用振動片１１、１２と、検出用振動片１６、１７を有する。駆動用振動片１１、１２には駆動端子２、４が設けられ、検出用振動片１６、１７には検出端子６、８が設けられている。

回路装置２０は、駆動回路３０、検出回路６０、記憶部１３０、制御部１４０、クロック信号生成部１５０を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

駆動回路３０は、駆動信号（駆動電圧）を出力して振動片１０を駆動する。そして振動片１０からフィードバック信号を受け、これにより振動片１０を励振させる。検出回路６０は、駆動信号により駆動される振動片１０から検出信号（検出電流、電荷）を受け、検出信号から、振動片１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。

具体的には、駆動回路３０からの交流の駆動信号（駆動電圧）が駆動用振動片１１の駆動端子２に印加される。すると逆圧電効果によって駆動用振動片１１が振動を開始し、音叉振動により駆動用振動片１２も振動を開始する。この時、駆動用振動片１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号として駆動回路３０にフィードバックされる。これにより振動片１０を含む発振ループが形成される。

駆動用振動片１１、１２が振動すると、検出用振動片１６、１７が図１０に示す方向に振動速度ｖで振動する。すると、検出用振動片１６、１７の圧電効果によって発生する電流（電荷）が、検出信号（第１、第２の検出信号）として検出端子６、８から出力される。すると、検出回路６０は、この振動片１０からの検出信号を受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。即ち、検出軸１９を中心に振動片１０（ジャイロセンサー）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば検出軸１９を中心に回転したときの角速度をωとし、振動片の質量をｍとし、振動片の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。

制御部１４０は、クロック信号生成回路１５０からのクロック信号に基づいて、各種の制御処理を行う。例えばクロック信号（クロック信号を分周した信号）に基づいて駆動回路３０及び検出回路６０を制御する。

また制御部１４０は、記憶部１３０への周波数調整値の書き込み処理（記憶処理）や、記憶部１３０からの周波数調整値の読み出し処理も行う。

クロック信号生成回路１５０は、パワーオンリセット解除によって動作イネーブル状態に設定されて、制御部１４０に対してクロック信号を供給する。そしてクロック信号の供給によって動作を開始した制御部１４０が、駆動回路３０、検出回路６０を起動して、これらの回路の動作を開始させる。

検出回路６０はＡ／Ｄ変換回路１００とＤＳＰ部１１０を有する。Ａ／Ｄ変換回路１００は、クロック信号生成回路１５０からのクロック信号に基づくサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行って、Ａ／Ｄ変換を実行する。例えばアナログの検出信号（所望信号）をデジタル信号（デジタルデータ）に変換する。ＤＳＰ部１１０は、Ａ／Ｄ変換回路１００からのデジタル信号を受け、デジタル信号に対してデジタル信号処理を行う。このＤＳＰ（Digital Signal Processing）部１１０は、クロック信号生成回路１５０からのクロック信号に基づく動作クロック信号により動作して、フィルター処理等の各種のデジタル信号処理を実行する。

なお図１０では、振動片１０が音叉型である場合の例を示しているが、本実施形態の振動片１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動片１０の圧電材料は水晶以外であってもよい。

図１１に本実施形態の回路装置２０の更に詳細な構成例を示す。回路装置２０は、振動片１０（物理量トランスデューサー）からのフィードバック信号ＤＩを受けて、振動片１０を駆動する駆動回路３０と、振動片１０からの検出信号ＩＱ１、ＩＱ２を受けて、所望信号を検出する検出回路６０を含む。また回路装置２０は、制御部１４０、クロック信号生成回路１５０を含む。更に、電源電圧ＶＤＤが入力される電源端子ＴＶＤＤと、レギュレーター回路２２と、バッファー回路２４を含むことができる。

電源端子ＴＶＤＤには、例えば外部電源電圧ＶＤＤが入力される。この電源電圧ＶＤＤはレギュレーター回路２２やバッファー回路２４に供給される。電源端子ＴＶＤＤは例えば回路装置（ＩＣチップ）におけるパッドである。

レギュレーター回路２２は、電源端子ＴＶＤＤから供給される電源電圧ＶＤＤを降圧する電圧調整を行う。そして電圧調整により得られたレギュレート電源電圧ＶＤＤＬを、動作電源電圧として駆動回路３０及び検出回路６０に供給する。またレギュレーター回路２２は、レギュレート電源電圧ＶＤＤＬを制御部１４０、クロック信号生成回路１５０に供給する。例えば外部からの電源電圧ＶＤＤとして２．７Ｖ〜３．３Ｖの電圧が供給された場合に、レギュレーター回路２２は、この電源電圧ＶＤＤを降圧する電圧調整を行って、例えば１．８Ｖの一定電圧のレギュレート電源電圧ＶＤＤＬを駆動回路３０、検出回路６０、制御部１４０、クロック信号生成回路１５０に供給する。

そして図９に示すクロック信号生成回路１５０の電圧生成回路１６０は、このレギュレート電源電圧ＶＤＤＬに基づいて電源電圧ＶＤＯＳを生成する。例えばレギュレート電源電圧ＶＤＤＬを更に降圧した電源電圧ＶＤＯＳを生成する。

バッファー回路２４には、電源電圧ＶＤＤが供給される。この電源電圧ＶＤＤはバッファー回路２４の高電位側電源電圧として用いられる。そしてバッファー回路２４は、駆動回路３０からの駆動信号ＤＱを受けて、駆動信号ＤＱの振幅を増加させた高振幅の駆動信号（増幅駆動信号）ＤＱＢを振動片１０（物理量トランスデューサー）に出力する。例えば駆動信号ＤＱの振幅を第１の振幅とした場合に、第１の振幅よりも大きい第２の振幅の駆動信号ＤＱＢを振動片１０に出力する。この場合に駆動信号ＤＱ、ＤＱＢは矩形波の信号であってもよいし、正弦波の信号であってもよい。

駆動回路３０は、振動片１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動片１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図１１に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

増幅回路３２（Ｉ／Ｖ変換回路）は、振動片１０からのフィードバック信号ＤＩを増幅する。例えば振動片１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、キャパシター、抵抗素子、演算増幅器などにより実現できる。

駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波（又は正弦波）の駆動信号を出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。

ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動片１０（駆動用振動片）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動片１０からのフィードバック信号ＤＩの振幅（振動片の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現される。

同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。

検出回路６０は、増幅回路６１、同期検波回路８１、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０を含む。増幅回路６１は、振動片１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、差動の信号増幅や電荷−電圧変換を行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。ＤＳＰ部１１０はＡ／Ｄ変換回路１００からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。

制御部１４０は、回路装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。回路装置２０での各種のスイッチ制御やモード設定等はこの制御部１４０により行われる。

４．干渉周波数
振動片１０を駆動して角速度等の物理量を検出する回路装置においては、振動片１０の駆動周波数と、検出回路６０のＡ／Ｄ変換回路１００のサンプリングクロック信号等（動作用信号）との干渉により検出性能が劣化する可能性がある。例えば、駆動周波数成分とＡ／Ｄ変換回路１００のサンプリング周波数成分とが一致する干渉周波数において、角速度コードのばらつき等が発生し、検出性能が劣化する。

なお、本実施形態では、駆動周波数の基本波成分（基本周波数成分）や高調波成分（高調波周波数成分）を、駆動周波数成分と呼び、Ａ／Ｄ変換回路１００のサンプリング周波数の基本周波数成分及び高調波周波数成分を、サンプリング周波数成分と呼ぶこととする。

図１２は、検出回路６０に供給されるＡ／Ｄ変換回路１００のサンプリングクロック信号やＤＳＰ部１１０の動作クロック信号についての説明図である。

図１２に示すように、振動片１０は駆動周波数ｆｄｒで駆動される。また同期検波回路８１は、この駆動周波数ｆｄｒの同期信号に基づいて同期検波処理を行う。この駆動周波数ｆｄｒには、振動片１０の個体差によるばらつきがある。

ここで、本実施形態の比較例の手法として、検出回路６０のＡ／Ｄ変換回路１００やＤＳＰ部１１０等についても、駆動周波数ｆｄｒの駆動信号に基づく信号により動作させる手法が考えられる。しかしながら、この比較例の手法では、駆動周波数ｆｄｒが例えば１００ＫＨｚ程度である場合に、駆動信号に基づく信号は１００ＫＨｚ以下となるため、Ａ／Ｄ変換回路１００やＤＳＰ部１１０の高速動作を実現できない。

このため本実施形態では、発振回路１９０を有するクロック信号生成回路１５０を設け、生成されたクロック信号に基づく動作用信号により、Ａ／Ｄ変換回路１００やＤＳＰ部１１０等を動作させる手法を採用している。例えば図１２では、発振周波数ｆｏｓのクロック信号をｉ分周し、分周により得られたサンプリング周波数ｆｓｍ＝ｆｏｓ／ｉのサンプリングクロック信号に基づいて、Ａ／Ｄ変換回路１００を動作させる。また、発振周波数ｆｏｓのクロック信号を分周することにより得られたクロック周波数ｆｄｓｐの動作クロック信号に基づいて、ＤＳＰ部１１０を動作させる。

このような本実施形態の回路装置においては、駆動信号の周波数との干渉を原因とする角速度コードのばらつきの問題が発生する可能性がある。

図１３は干渉周波数についての説明図である。図１３の横軸は発振周波数であり、縦軸は角速度コードばらつきの大きさを示したものである。駆動周波数成分と検出回路６０側の動作周波数との干渉を原因とする角速度コードばらつきの問題が生じる。

例えば発振回路１９０の発振周波数をｆｏｓとし、ｉ、ｊ、ｋを１以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をｆｏｓ／ｉとする。この場合に、前述したように、干渉周波数はｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの発振周波数である。即ち、干渉周波数をｆｉｎとすると、ｆｏｓ＝ｆｉｎの場合に、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式が成り立つ。

例えば図１３のＩ１に示す干渉周波数では、１×ｆｄｒ＝ｆｓｍ＝ｆｏｓ／ｉが成り立っている。例えばＩ１の干渉周波数をｆｏｓ＝ｆｉｎ１とすると、１×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ１／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式（干渉条件）において、ｊ＝１、ｋ＝１の場合に相当する。

またＩ２に示す干渉周波数では、２×ｆｄｒ＝ｆｓｍ＝ｆｏｓ／ｉが成り立っている。例えばＩ２に示す干渉周波数をｆｏｓ＝ｆｉｎ２とすると、２×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ２／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式において、ｊ＝２、ｋ＝１の場合に相当する。

またＩ３に示す干渉周波数では、３×ｆｄｒ＝ｆｓｍ＝ｆｏｓ／ｉが成り立っている。例えばＩ３に示す干渉周波数をｆｏｓ＝ｆｉｎ３とすると、３×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ３／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式において、ｊ＝３、ｋ＝１の場合に相当する。

Ｉ４に示す干渉周波数では、３×ｆｄｒ＝２×ｆｓｍ＝２×ｆｏｓ／ｉが成り立っている。例えばＩ４に示す干渉周波数をｆｏｓ＝ｆｉｎ４とすると、３×ｆｄｒ＝２×ｆｏｓ／ｉ＝２×ｆｉｎ４／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式において、ｊ＝３、ｋ＝２の場合に相当する。

Ｉ５に示す干渉周波数では、５×ｆｄｒ＝２×ｆｓｍ＝２×ｆｏｓ／ｉが成り立っている。例えばＩ５に示す干渉周波数をｆｏｓ＝ｆｉｎ５とすると、５×ｆｄｒ＝２×ｆｏｓ／ｉ＝２×ｆｉｎ５／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式において、ｊ＝５、ｋ＝２の場合に相当する。

このように干渉周波数においては、ｊ×ｆｄｒ＝ｋ×ｆｓｍ＝ｋ×ｆｏｓ／ｉの関係式で表される干渉条件が成り立つ。ここで、ｊ×ｆｄｒは、駆動周波数ｆｄｒの高調波成分（ｊ≧２）や基本波成分（ｊ＝１）に相当する。またｆｓｍ＝ｆｏｓ／ｉは、Ａ／Ｄ変換回路１００のサンプリング周波数（広義には動作用信号の周波数）である。従って、干渉条件であるｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉは、駆動周波数ｆｄｒの高調波成分（ｊ≧２）や基本波成分（ｊ＝１）が、サンプリング周波数ｆｏｓ／ｉのｋ倍に一致するという条件になる。

なお、図１３に示す干渉周波数での角速度コードばらつきは、Ａ／Ｄ変換回路１００の入力信号に混入した不要信号の周波数成分（駆動周波数成分）が、Ａ／Ｄ変換回路１００のサンプリング動作により、信号帯域に折り返すことなどが原因で発生する。従って、干渉周波数での角速度コードばらつきは、実際には、ｊ×ｆｄｒとｋ×ｆｓｍとが完全に一致する場合ではなく、ｊ×ｆｄｒとｋ×ｆｓｍの周波数差Δｆが十分に小さい場合に、顕著に現れる。具体的には、周波数差Δｆが、所望信号の周波数帯域である信号帯域の周波数（例えば２００Ｈｚ〜１０Ｈｚ）よりも低い場合には、周波数差Δｆによる折り返しノイズが信号帯域に現れるため、角速度コードばらつき（揺れ）の問題が生じることになる。周波数差Δｆが大きい場合には、ＤＳＰ部１１０の帯域制限用のローパスフィルターにより、折り返しノイズは十分に低減されるため、角速度コードばらつきも発生しないようになる。このように、本実施形態において避けるべき干渉周波数は、所与の周波数幅（信号帯域幅、Δｆ）を有するものと言うことができる。

そして本実施形態では、発振回路１９０の発振周波数を、このような干渉周波数を避けた周波数に設定する手法を採用している。即ち、発振周波数をｆｏｓとし、ｉ、ｊを１以上の整数とし、動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを設定する。動作用信号の周波数ｆｏｓ／ｉは、Ａ／Ｄ変換回路１００のサンプリングクロック信号やＤＳＰ部１１０の動作クロック信号（出力データレート）の周波数である。

このように、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを設定すれば、図７のＩ１、Ｉ２、Ｉ３に示す干渉周波数を避けた周波数に、発振周波数ｆｏｓを設定できるようになる。従って、Ｉ１、Ｉ２、Ｉ３に示す大きな値の角速度コードばらつきの発生を低減できるようになり、検出性能の劣化を低減できる。

更に本実施形態では、ｋを１以上の整数とした場合に、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを設定することが望ましい。即ち、図１３のＩ１、Ｉ２、Ｉ３に示すようなｋ＝１の場合の干渉周波数のみならず、Ｉ４、Ｉ５に示すようなｋ≧２の場合の干渉周波数についても避けた周波数に、発振周波数ｆｏｓを設定する。このようにすれば、Ｉ１、Ｉ２、Ｉ３に示すような大きな値の角速度コードばらつきの発生のみならず、Ｉ４、Ｉ５に示すような比較的小さな値の角速度コードばらつきの発生についても防止できるようになる。

そして本実施形態では、このようなｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなる発振周波数ｆｏｓの調整を、図９の可変容量回路１９７の容量値の調整等により実現している。そして、発振周波数の周波数調整値（容量調整値）を記憶部１３０に記憶する。

例えば駆動信号に基づく信号により、検出回路６０の回路を動作させる比較例の手法では、図１３に示すような干渉周波数の問題は生じない。

これに対して本実施形態では、検出回路６０の回路の高速動作を実現するために、発振回路１９０を有するクロック信号生成回路１６０を設け、生成されたクロック信号に基づく動作用信号により、検出回路６０の回路（Ａ／Ｄ変換回路、ＤＳＰ部）を動作させている。そして駆動信号の駆動周波数と、発振回路１９０の発振周波数とは、別個独立のものであり、相関性がない。このため図１３に示すような干渉周波数の問題が発生してしまう。そして、このような干渉周波数の問題を解消するために、本実施形態では以下に説明するような発振周波数の調整手法を採用している。

図１４は本実施形態の発振周波数の調整手法の説明図である。図１４において横軸は駆動周波数であり、縦軸は周波数調整のターゲット発振周波数である。

図１４においてＩＬ１、ＩＬ２は図１３で説明した干渉周波数のラインである。この干渉周波数ラインＩＬ１、ＩＬ２上では、角速度コードばらつきの問題が発生する。また図１４では、振動片Ａと振動片Ｂの例が示されている。振動片Ａと振動片Ｂとでは、駆動周波数（ティピカル値）が異なっている。例えば回路装置とペアとなってパッケージに組み込まれる振動片として、２種類の振動片Ａ、Ｂがある。駆動周波数が異なる振動片Ａ、Ｂを用いることで例えば多軸ジャイロセンサーにおける軸間干渉の低減等も可能になる。

図１４に示すように振動片Ａ、Ｂの駆動周波数には個体差があり、振動片Ａの駆動周波数はＲＤＡの範囲でばらつき、振動片Ｂの駆動周波数はＲＤＢの範囲でばらつく。ＲＤＡは、振動片Ａの駆動周波数のティピカル値ｆｄａを中心とする駆動周波数のばらつきの範囲である。ＲＤＢは、振動片Ｂの駆動周波数のティピカル値ｆｄｂを中心とする駆動周波数のばらつき範囲である。

そして、回路装置に振動片Ａと振動片Ｂのいずれが接続されたかに応じて（いずれの振動片と回路装置とで物理量検出装置が構成されたかに応じて）、図１４のＲＣＡの範囲の粗調整を行う。この粗調整は、図９の電圧生成回路１６０が供給する電源電圧ＶＤＯＳの電圧調整により実現する。図１４では電源電圧ＶＤＯＳの電圧調整により、例えば５００ＫＨｚ／ステップでの発振周波数の粗調整が可能になる。

例えば回路装置に接続される振動片が振動片Ａ（広義には第１の物理量トランスデューサー）である場合には、電圧生成回路１６０は電源電圧ＶＤＯＳとして第１の電圧を供給する。一方、回路装置に接続される振動片が、振動片Ａとは駆動周波数が異なる振動片Ｂ（広義には第２の物理量トランスデューサー）である場合には、電圧生成回路１６０は電源電圧ＶＤＯＳとして第１の電圧と異なる第２の電圧を供給する。

具体的には、振動片Ａは振動片Ｂに比べて駆動周波数が低い。このため、回路装置に振動片Ａが接続されて物理量検出装置が構成される場合には、振動片Ａの低い駆動周波数に対応して、発振周波数の調整範囲も低い周波数範囲に設定することが望ましい。従って、振動片Ａが接続される場合には、電圧生成回路１６０は、電源電圧ＶＤＯＳとして、第２の電圧に比べて低い第１の電圧を、ＣＲ発振回路１７０（広義には発振回路１９０）に供給する。こうすることで、ＣＲ発振回路１７０の発振周波数が低くなり、振動片Ａの低い駆動周波数に対応して、発振周波数の調整範囲を低い周波数範囲に設定できるようになる。

一方、振動片Ｂは振動片Ａに比べて駆動周波数が高い。このため、回路装置に振動片Ｂが接続されて物理量検出装置が構成される場合には、振動片Ｂの高い駆動周波数に対応して、発振周波数の調整範囲も高い周波数範囲に設定することが望ましい。従って、振動片Ｂが接続される場合には、電圧生成回路１６０は、電源電圧ＶＤＯＳとして、第１の電圧に比べて高い第２の電圧を、ＣＲ発振回路１７０に供給する。こうすることで、ＣＲ発振回路１７０の発振周波数が高くなり、振動片Ｂの高い駆動周波数に対応して、発振周波数の調整範囲を高い周波数範囲に設定できるようになる。

また図１４において、ＶＬＡは振動片Ａの場合の発振周波数の調整ラインであり、ＶＬＢは振動片Ｂの場合の発振周波数の調整ラインである。例えば振動片Ａが回路装置に接続された場合には、調整ラインＶＬＡを用いて発振周波数を調整する。この調整ラインＶＬＡは、干渉周波数ラインＩＬ１とＩＬ２の中間に設定されるラインである。

図１４のＲＤＡに示すように、振動片Ａの駆動周波数には個体差によるばらつきが存在する。一方、振動片Ａに回路装置が接続されて、物理量検出装置としてパッケージされた状態においては、駆動周波数を測定することで、振動片Ａの駆動周波数を一意に特定できる。そして測定された駆動周波数がｆｄｒ＝ｆｄ１である場合には、図１４に示すように、ｆｄｒ＝ｆｄ１と調整ラインＶＬＡとから、ターゲット発振周波数ｆｔ１を求める。例えばｆｄｒ＝ｆｄ１のラインと調整ラインＶＬＡの交点から、ターゲット発振周波数ｆｔ１を求めることができる。そして発振周波数がｆｏｓ＝ｆｔ１に設定されるように、可変容量回路１９６により周波数調整を行う。即ち可変容量回路１９７の容量値を調整する。

また、測定された駆動周波数がｆｄｒ＝ｆｄ２である場合には、ｆｄｒ＝ｆｄ２と調整ラインＶＬＡとから、ターゲット発振周波数ｆｔ２を求める。そして発振周波数がｆｏｓ＝ｆｔ２に設定されるように、可変容量回路１９７により周波数調整を行う。

同様に、図１４のＲＤＢに示すように、振動片Ｂの駆動周波数には個体差によるばらつきが存在するが、振動片Ｂに回路装置が接続された状態においては、駆動周波数を測定することで、振動片Ｂの駆動周波数を一意に特定できる。そして測定された駆動周波数がｆｄｒ＝ｆｄ３である場合には、ｆｄｒ＝ｆｄ３と調整ラインＶＬＢとから、ターゲット発振周波数ｆｔ３を求める。そして発振周波数がｆｏｓ＝ｆｔ３に設定されるように、可変容量回路１９７により周波数調整を行う。

以上のようにすることで本実施形態では、干渉周波数を避けた周波数に発振周波数ｆｏｓを設定できるようになる。即ち、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを設定できる。

そして図１４に示すように、発振周波数の調整ラインＶＬＡ、ＶＬＢは干渉周波数ラインＩＬ１、ＩＬ２の中間に位置する。従って、温度変化によって発振周波数が変動した場合にも、図１３で説明した干渉周波数による角速度コードばらつきの発生を低減できるようになる。例えば駆動周波数がｆｄｒ＝ｆｄ１である場合には、温度変化による発振周波数の変動が、周波数範囲ＲＳ１内に収まっていれば、干渉周波数ラインＩＬ１、ＩＬ２との干渉を回避できる。駆動周波数がｆｄｒ＝ｆｄ２である場合には、温度変化による発振周波数の変動が、周波数範囲ＲＳ２内に収まっていれば、干渉周波数ラインＩＬ１、ＩＬ２との干渉を回避できる。ｆｄｒ＝ｆｄ３の場合も同様である。

更に本実施形態では、前述の図６（Ａ）〜図７（Ｂ）等で説明したように、Ａ／Ｄ変換回路１００の前段側のフィルター部９０の減衰特性を有効活用して、Ａ／Ｄ変換回路１００の入力信号に混入する不要信号の振幅を減衰させている。このようにすれば、例えば発振周波数や駆動周波数の変動等により、発振周波数が干渉周波数に一致してしまうような事態が発生した場合にも、フィルター部９０の減衰特性により、干渉周波数の原因となる不要信号の振幅を十分に減衰させることができる。従って、干渉周波数の問題の発生を、より確実に回避することが可能になる。

５．多軸ジャイロセンサー
次に多軸ジャイロセンサーにおける本実施形態の発振周波数設定手法について説明する。図１５は、複数の軸回りでの回転角速度の検出を行う多軸ジャイロセンサーに用いられる回路装置２０の構成例である。この構成例の回路装置２０は、複数の振動片１０-１、１０-２、１０-３の駆動及び検出を行う。ここで、例えば、振動片１０-１は、Ｘ軸（広義には第１の軸）の回りでの回転角速度を検出するための振動片である。振動片１０-２は、Ｙ軸（広義には第２の軸）の回りでの回転角速度を検出するための振動片である。振動片１０-３は、Ｚ軸（広義には第３の軸）の回りでの回転角速度を検出するための振動片である。

図１５では、回路装置２０の検出回路６０には、振動片１０-１（広義には第１の物理量トランスデューサー）からの第１の検出信号と、振動片１０-２（広義には第２の物理量トランスデューサー）からの第２の検出信号が入力される。また検出回路６０には、振動片１０-３（広義には第３の物理量トランスデューサー）からの第３の検出信号が入力される。そして検出回路６０には、振動片１０-１用の回路として、増幅回路６１-１、同期検波回路８１-１、フィルター部９０-１、Ａ／Ｄ変換器ＡＤＣＸが設けられている。また検出回路６０には、振動片１０-２用の回路として、増幅回路６１-２、同期検波回路８１-２、フィルター部９０-２、Ａ／Ｄ変換器ＡＤＣＹが設けられる。また振動片１０-３用の回路として、増幅回路６１-３、同期検波回路８１-３、フィルター部９０-３、Ａ／Ｄ変換器ＡＤＣＺが設けられている。

検出回路６０のＡ／Ｄ変換回路１００（ＡＤＣＸ〜ＡＤＣＺ）は、クロック信号生成回路１５０からのクロック信号を分周したサンプリング周波数ｆｓｍ＝ｆｏｓ／ｉ１のサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行う。具体的には、Ａ／Ｄ変換回路１００（ＡＤＣＸ、ＡＤＣＹ）は、振動片１０-１からの第１の検出信号に対応する第１の入力信号と、振動片１０-２からの第２の検出信号に対応する第２の入力信号のサンプリング動作を、動作用信号であるサンプリングクロック信号に基づいて行う。またＡ／Ｄ変換回路１００（ＡＤＣＺ）は、振動片１０-３からの第３の検出信号に対応する第３の入力信号のサンプリング動作を、サンプリングクロック信号に基づいて行う。

検出回路６０のＤＳＰ部１１０は、クロック信号を分周したクロック周波数ｆｄｓｐ＝ｆｏｓ／ｉ２の動作クロック信号に基づいて、Ａ／Ｄ変換回路１００（ＡＤＣＸ〜ＡＤＣＺ）からのデジタル信号に対するデジタル信号処理を行う。

なお図１５では駆動回路の構成については図示を省略しているが、実際には、振動片１０-１用、振動片１０-２用、振動片１０-３用の駆動回路が設けられている。この場合に、駆動回路は、振動片１０-１（第１の物理量トランスデューサー）からの第１のフィードバック信号を受けて、振動片１０-１を駆動し、振動片１０-２（第２の物理量トランスデューサー）からの第２のフィードバック信号を受けて、振動片１０-２を駆動する。また駆動回路は、振動片１０-３（第３の物理量トランスデューサー）からの第３のフィードバック信号を受けて、振動片１０-３を駆動する。

また増幅回路６１-１〜６１-３、同期検波回路８１-１〜８１-３、フィルター部９０-１〜９０-３、Ａ／Ｄ変換器ＡＤＣＸ〜ＡＤＣＺの構成・動作については、図１０、図１１の増幅回路６１、同期検波回路８１、Ａ／Ｄ変換回路１００、フィルター部９０、ＤＳＰ部１１０と同様であるため、詳細な説明は省略する。また図１５のＡ／Ｄ変換回路１１０では、振動片１０-１〜振動片１０-３用に別個にＡ／Ｄ変換器ＡＤＣＸ〜ＡＤＣＺが設けられているが、１つのＡ／Ｄ変換器による時分割処理で、振動片１０-１〜振動片１０-３の検出信号についてのＡ／Ｄ変換を行ってもよい。また図１５では、多軸ジャイロセンサーが３軸のジャイロセンサーである場合について示したが、多軸ジャイロセンサーは２軸のジャイロセンサーであってもよい。この場合には例えば振動片１０-１、１０-２に対応する検出回路６０の各回路や駆動回路を設ければよい。

多軸ジャイロセンサーでは、いわゆる軸間干渉が問題になる。図１５では、この軸間干渉の影響を低減するために振動片１０-１、１０-２、１０-３の駆動周波数を異ならせている。具体的には、不図示の駆動回路により、Ｘ軸用の振動片１０-１については駆動周波数ｆｄｒ１で駆動する。Ｙ軸用の振動片１０-２についてはｆｄｒ１と異なる駆動周波数ｆｄｒ２で駆動する。Ｚ軸用の振動片１０-３についてはｆｄｒ１及びｆｄｒ２の両方と異なる駆動周波数ｆｄｒ３で駆動する。このように各軸の駆動周波数を異ならせることで、軸間干渉の影響を低減して、検出性能の劣化を低減できるようになる。

そして本実施形態では、このように振動片１０-１（第１の物理量トランスデューサー）の駆動周波数を第１の駆動周波数ｆｄｒ１とし、振動片１０-２（第２の物理量トランスデューサー）の駆動周波数を第２の駆動周波数ｆｄｒ２とした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する。ここで、ｉ、ｊ、ｍは１以上の整数である。具体的には本実施形態では、記憶部１３０は、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する周波数調整値を記憶する。更に望ましくは、ｋ、ｎを１以上の整数とした場合に、ｊ×ｆｄｒ１≠ｋ×ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｎ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整して、記憶部１３０に記憶する。この記憶部１３０への記憶処理は図１０の制御部１４０により行われる。

また本実施形態では、振動片１０-３（第３の物理量トランスデューサー）の駆動周波数を第３の駆動周波数ｆｄｒ３とした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する。ここで、ｐは１以上の整数である。具体的には本実施形態では、記憶部１３０は、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する周波数調整値を記憶する。更に望ましくは、ｋ、ｎ、ｑを１以上の整数とした場合に、ｊ×ｆｄｒ１≠ｋ×ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｎ×ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｑ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整して、記憶部１３０に記憶する。

図１６は、多軸ジャイロセンサーにおける干渉周波数を説明する図である。図１６の横軸は発振周波数であり、縦軸は角速度コードばらつきを示したものである。図１３の１軸のジャイロセンサーの場合に比べて、図１６の多軸ジャイロセンサーでは、駆動周波数成分とサンプリング周波数成分（動作用信号の周波数成分）が一致する干渉周波数が多く発生する。即ち、多くの干渉周波数において角速度コードばらつきが発生している。これは、図１５に示すように、多軸ジャイロセンサーでは、軸間干渉の低減のために、各振動片１０-１、１０-２、１０-３の駆動周波数ｆｄｒ１、ｆｄｒ２、ｆｄｒ３を異ならせているからである。

このように、多軸ジャイロセンサーでは、１軸のジャイロセンサーの場合に比べて、干渉周波数を避けた発振周波数の設定は、より厳しい条件になる。

この点、本実施形態では、前述の図６（Ａ）〜図７（Ｂ）等で説明したように、Ａ／Ｄ変換回路１００の前段側のフィルター部９０の減衰特性を有効活用して、Ａ／Ｄ変換回路１００の入力信号に混入する不要信号の振幅を減衰させている。従って、干渉周波数を避けた発振周波数の設定が困難な多軸ジャイロセンサーにおいて、発振周波数が干渉周波数に一致してしまうような事態が発生したとしても、フィルター部９０の減衰特性により、干渉周波数の原因となる不要信号の振幅を十分に減衰させることが可能になる。

６．検出回路
図１７に検出回路６０の詳細な構成例を示す。図１７は全差動スイッチングミキサー方式の検出回路６０の例である。

Ｑ／Ｖ変換回路６２、６４（電荷−電圧変換回路）には振動片１０からの差動の第１、第２の検出信号ＩＱ１、ＩＱ２が入力される。そしてＱ／Ｖ変換回路６２、６４は振動片１０で発生した電荷（電流）を電圧に変換する。これらのＱ／Ｖ変換回路６２、６４は帰還抵抗を有する連続型の電荷−電圧変換回路である。

ゲイン調整アンプ７２、７４は、Ｑ／Ｖ変換回路６２、６４の出力信号ＱＡ１、ＱＡ２をゲイン調整して増幅する。ゲイン調整アンプ７２、７４は、いわゆるプログラマブルゲインアンプであり、設定されたゲインで信号ＱＡ１、ＱＡ２を増幅する。例えばＡ／Ｄ変換回路１００の電圧変換範囲に適合する振幅の信号に増幅する。

スイッチングミキサー８０は、駆動回路３０からの同期信号ＳＹＣに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー８０では、ゲイン調整アンプ７２の出力信号ＱＢ１が第１の入力ノードＮＩ１に入力され、ゲイン調整アンプ７４の出力信号ＱＢ２が第２の入力ノードＮＩ２に入力される。そして駆動回路３０からの同期信号ＳＹＣにより差動の同期検波を行って、差動の第１、第２の出力信号ＱＣ１、ＱＣ２を第１、第２の出力ノードＮＱ１、ＮＱ２に出力する。このスイッチングミキサー８０により、前段の回路（Ｑ／Ｖ変換回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。

フィルター９２には、スイッチングミキサー８０の第１の出力ノードＮＱ１からの第１の出力信号ＱＣ１が入力される。フィルター９４には、スイッチングミキサー８０の第２の出力ノードＮＱ２からの第２の出力信号ＱＣ２が入力される。これらのフィルター９２、９４は、例えば不要信号を除去（減衰）して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー８０により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、フィルター９２、９４により除去される。またフィルター９２、９４は、例えばパッシブ素子（抵抗素子、キャパシター等）で構成されるパッシブフィルターである。

Ａ／Ｄ変換回路１００は、フィルター９２からの出力信号ＱＤ１とフィルター９４からの出力信号ＱＤ２を受けて、差動のＡ／Ｄ変換を行う。具体的には、Ａ／Ｄ変換回路１００は、フィルター９２、９４をアンチエイリアシング用のフィルター（前置きフィルター）として、出力信号ＱＤ１、ＱＤ２のサンプリングを行ってＡ／Ｄ変換を行う。そして本実施形態では、フィルター９２からの出力信号ＱＤ１及びフィルター９４からの出力信号ＱＤ２は、アクティブ素子を介さずにＡ／Ｄ変換回路１００に入力される。

Ａ／Ｄ変換回路１００としては、例えばデルタシグマ型や逐次比較型などの種々の方式のＡ／Ｄ変換回路を採用できる。デルタシグマ型を採用する場合には、例えば１／ｆノイズ低減のためのＣＤＳ（Correlated double sampling）やチョッパーの機能などを有し、例えば２次のデルタシグマ変調器などにより構成されるＡ／Ｄ変換回路を用いることができる。また逐次比較型を採用する場合には、例えばＤＡＣの素子ばらつきよるＳ／Ｎ比の劣化を低減するＤＥＭ（Dynamic Element Matching）の機能などを有し、容量ＤＡＣ及び逐次比較制御ロジックにより構成されるＡ／Ｄ変換回路を用いることができる。

ＤＳＰ部１１０は、各種のデジタル信号処理を行う。例えばＤＳＰ部１１０は、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、Ａ／Ｄ変換回路１００等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正（感度調整）、オフセット補正などのデジタル補正処理を行う。

なお本実施形態の回路装置２０は全差動スイッチングミキサー方式の構成には限定されない。例えば離散型Ｑ／Ｖ変換回路と当該離散型Ｑ／Ｖ変換回路にダイレクトに接続されるＡ／Ｄ変換回路からなるダイレクトサンプリング方式の構成など、種々の構成を採用できる。

図１８に本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図１８は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動片１０と回路装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給されることができる。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（物理量検出装置、物理量トランスデューサー等）と共に記載された用語（ジャイロセンサー、振動片等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０、１０-１〜１０-３ 振動片、１８ 物理量トランスデューサー、２０ 回路装置、
２２ レギュレーター回路、２４ バッファー回路、３０、駆動回路、
３２ 増幅回路（Ｉ／Ｖ変換回路）、４０ ゲイン制御回路、５２ 同期信号出力回路、
６０ 検出回路、６１、６１-１〜６１-３ 増幅回路、６２、６４ Ｑ／Ｖ変換回路、
７２、７４ ゲイン調整アンプ、８０ スイッチングミキサー、
８１、８１-１〜８１-３ 同期検波回路、９０、９０-１〜９０-３ フィルター部、
９２、９４ フィルター、１００ Ａ／Ｄ変換回路、１１０ ＤＳＰ部、
１３０ 記憶部、１４０ 制御部、１５０ クロック信号生成回路、
１６０ 電圧生成回路、１７０ ＣＲ発振回路、１８０ 増幅回路、１９０ 発振回路、
１９６ 可変抵抗回路、１９７ 可変容量回路、
２０６ 移動体（自動車）、２０７ 車体、２０８ 車体姿勢制御装置、２０９ 車輪、
５００ 電子機器、５１０ ジャイロセンサー、５２０ 処理部、５３０ メモリー、
５４０ 操作部、５５０ 表示部

Claims (11)

1. 入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路と、
   前記Ａ／Ｄ変換回路の前段側に設けられるフィルター部と、
   前記Ａ／Ｄ変換回路からのデジタル信号に対してデジタルフィルター処理を行うデジタルフィルター部を有するデジタル信号処理部と、
   を含み、
   前記デジタルフィルター部のカットオフ周波数ｆｃｄが、第１のデジタルフィルターカットオフ周波数ｆｃｄ１である場合に、前記フィルター部のカットオフ周波数ｆｃａが第１のフィルターカットオフ周波数ｆｃａ１に設定され、
   前記デジタルフィルター部のカットオフ周波数ｆｃｄが、前記第１のデジタルフィルターカットオフ周波数ｆｃｄ１よりも低い第２のデジタルフィルターカットオフ周波数ｆｃｄ２である場合に、前記フィルター部のカットオフ周波数ｆｃａが、前記第１のフィルターカットオフ周波数ｆｃａ１よりも低い第２のフィルターカットオフ周波数ｆｃａ２に設定されることを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記フィルター部の前記カットオフ周波数ｆｃａの調整値を記憶する記憶部を含み、
   前記カットオフ周波数ｆｃａの前記調整値は、
   前記デジタルフィルター部の前記カットオフ周波数ｆｃｄが前記第１のデジタルフィルターカットオフ周波数ｆｃｄ１である場合に、前記フィルター部の前記カットオフ周波数ｆｃａを前記第１のフィルターカットオフ周波数ｆｃａ１に設定し、
   前記デジタルフィルター部の前記カットオフ周波数ｆｃｄが前記第２のデジタルフィルターカットオフ周波数ｆｃｄ２であり、且つｆｃｄ２＜ｆｃｄ１を満たす場合に、前記フィルター部の前記カットオフ周波数ｆｃａを前記第１のフィルターカットオフ周波数ｆｃａ１よりも低い前記第２のフィルターカットオフ周波数ｆｃａ２に設定する調整値であることを特徴とする回路装置。
3. 請求項２に記載の回路装置において、
   前記記憶部は不揮発性メモリーであることを特徴とする回路装置。
4. 請求項１乃至３のいずれか一項に記載の回路装置において、
   前記Ａ／Ｄ変換回路のサンプリング動作のサンプリング周波数をｆｓｍとし、前記フィルター部のゲインをＧａとし、前記フィルター部の入力信号に混入した不要信号の振幅をＶＮＦとし、前記Ａ／Ｄ変換回路の分解能をｎビットとし、前記Ａ／Ｄ変換回路の変換電圧範囲をＶＦＳＲとした場合に、
   前記フィルター部の前記ゲインＧａは、前記不要信号の前記振幅ＶＮＦを、前記サンプリング周波数ｆｓｍにおいて、前記分解能ｎビット及び前記変換電圧範囲ＶＦＳＲで決まる所定値よりも小さい値に減衰するゲインに設定されていることを特徴とする回路装置。
5. 請求項４に記載の回路装置において、
   前記デジタルフィルター部の帯域制限用の前記カットオフ周波数ｆｃｄが、ｆｃｄ１≧ｆｃｄ≧ｆｃｄ２の範囲で設定可能であり、前記フィルター部の前記カットオフ周波数ｆｃａが、ｆｃａ１≧ｆｃａ≧ｆｃａ２の範囲で設定可能である場合に、
   前記フィルター部の前記カットオフ周波数ｆｃａが前記第１のフィルターカットオフ周波数ｆｃａ１に設定された場合、及び前記カットオフ周波数ｆｃａが前記第２のフィルターカットオフ周波数ｆｃａ２に設定された場合の両方において、
   前記フィルター部の前記ゲインＧａは、前記不要信号の前記振幅ＶＮＦを前記サンプリング周波数ｆｓｍにおいて前記所定値よりも小さい値に減衰するゲインに設定されていることを特徴とする回路装置。
6. 請求項１乃至５のいずれか一項に記載の回路装置において、
   前記デジタルフィルター部の帯域制限用の前記カットオフ周波数ｆｃｄが変更された場合に、前記カットオフ周波数ｆｃｄの変更に連動して、前記フィルター部の前記カットオフ周波数ｆｃａが変更されることを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載の回路装置において、
   物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、
   発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、
   前記Ａ／Ｄ変換回路と前記デジタル信号処理部とを有し、前記物理量トランスデューサーからの検出信号が入力される検出回路と、
   を含み、
   前記Ａ／Ｄ変換回路は、
   前記クロック信号に基づき生成されたサンプリングクロック信号に基づいて前記入力信号のサンプリング動作を行うことを特徴とする回路装置。
8. 請求項７に記載の回路装置において、
   前記デジタル信号処理部は、
   前記クロック信号に基づき生成された動作クロック信号に基づいて動作することを特徴とする回路装置。
9. 請求項７又は８に記載の回路装置と、
   前記物理量トランスデューサーと、
   を含むことを特徴とする物理量検出装置。
10. 請求項１乃至８のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
11. 請求項１乃至８のいずれか一項に記載の回路装置を含むことを特徴とする移動体。

Images