以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
1.回路装置
図1に本実施形態の回路装置の基本的な構成例を示す。本実施形態の回路装置は、フィルター部90と、A/D変換回路100と、DSP(Digital Signal Processing)部110を含む。また記憶部130を含むことができる。なお、本実施形態の回路装置は図1の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
A/D変換回路100は、入力信号ADIをA/D変換する。具体的には、サンプリング周波数fsmのサンプリングクロック信号に基づいて、入力信号ADIのサンプリング動作を行う。そして、サンプリングされた信号のA/D変換を行い、A/D変換後のデジタル信号ADQ(デジタルデータ)を出力する。
フィルター部90(アナログフィルター部)は、A/D変換回路100の前段側に設けられる。このフィルター部90は、一般的には、A/D変換回路100のアンチエイリアシング用のフィルターとして機能する。即ち、A/D変換回路100のサンプリング動作(標本化)により生じる折り返しノイズを除去するフィルターとして機能する。フィルター部90は、例えば抵抗やキャパシターなどの受動素子で構成されるパッシブフィルターであり、例えばローパスフィルターの周波数特性を有する。なおフィルター部90は、A/D変換回路100の少なくとも前段側に設けられていればよく、例えばフィルター部90とA/D変換回路100との間に他の回路が介在していてもよい。
DSP部110(デジタル信号処理部)は、A/D変換回路100からのデジタル信号ADQに対してデジタル信号処理を行う。具体的にはDSP部110はデジタルフィルター部112を有し、デジタルフィルター部112は、A/D変換回路100からのデジタル信号ADQに対してデジタルフィルター処理を行う。例えばローパスフィルター処理などのデジタルフィルター処理を行う。具体的にはデジタルフィルター部112は、アプリケーションに応じた帯域制限のためのローパスフィルター処理などを行う。
記憶部130は各種の情報を記憶する。例えば記憶部130は、フィルター部90のカットオフ周波数等のフィルター特性の設定情報を記憶する。或いは記憶部130は、デジタルフィルター部112のカットオフ周波数等のフィルター特性の設定情報を記憶してもよい。例えば記憶部130は不揮発性メモリーにより構成できる。不揮発性メモリーとしては、例えばEPROM、EEPROM、或いはフラッシュメモリーなどを用いることができる。EPROMとしては、例えばOTP(ワンタイムPROM)などを用いることができ、OTPとしては、例えばMONOS(Metal-Oxide-Nitride-Oxide-Silicon)などを用いることができる。なお記憶部130として不揮発性メモリー以外の記憶装置(例えばヒューズを用いた記憶装置等)を採用してもよい。
ここで、フィルター部90のカットオフ周波数をfcaとし、デジタルフィルター部112のカットオフ周波数をfcdとする。
この場合に本実施形態では、図1に示すように、デジタルフィルター部112のカットオフ周波数fcdが、第1のデジタルフィルターカットオフ周波数fcd1である場合には、フィルター部90のカットオフ周波数fcaは、第1のフィルターカットオフ周波数fca1に設定される。
一方、デジタルフィルター部112のカットオフ周波数fcdが、第1のデジタルフィルターカットオフ周波数fcd1よりも低い第2のデジタルフィルターカットオフ周波数fcd2である場合には、フィルター部90のカットオフ周波数fcaは、第1のフィルターカットオフ周波数fca1よりも低い第2のフィルターカットオフ周波数fca2に設定される。
即ち、デジタルフィルター部112のカットオフ周波数がfcd=fcd1である場合には、フィルター部90のカットオフ周波数は、fca=fca1に設定される。一方、デジタルフィルター部112のカットオフ周波数がfcd=fcd2(<fcd1)というように低い周波数に設定されると、フィルター部90のカットオフ周波数もfca=fca2(<fca1)というように低い周波数に設定される。つまり、デジタルフィルター部112のカットオフ周波数fcdが低く設定されると、それに連動して、フィルター部90のカットオフ周波数fcaも低く設定される。同様に、デジタルフィルター部112のカットオフ周波数fcdが高く設定されると、それに連動して、フィルター部90のカットオフ周波数fcaも高く設定される。
また記憶部130は、フィルター部90のカットオフ周波数fcaの調整値を記憶する。即ち、フィルター部90のカットオフ周波数fcaは、記憶部130から読み出された調整値に基づいて設定される。
具体的には、このカットオフ周波数fcaの調整値は、デジタルフィルター部112のカットオフ周波数がfcd=fcd1である場合に、フィルター部90のカットオフ周波数をfca=fca1に設定する調整値である。またデジタルフィルター部112のカットオフ周波数がfcd=fcd2<fcd1である場合に、フィルター部90のカットオフ周波数をfca=fca2<fca1に設定する調整値である。このようなカットオフ周波数fcaの調整値としては、例えば後述する図5(B)の抵抗Rの抵抗値の調整値(スイッチ素子のオン・オフ設定情報)などを用いることができる。
またA/D変換回路100のサンプリング動作のサンプリング周波数をfsmとし、フィルター部90のゲインをGaとし、フィルター部90の入力信号VINに混入した不要信号の振幅(振幅の最大値)をVNFとしたとする。またA/D変換回路100の分解能をnビットとし、A/D変換回路100の変換電圧範囲をVFSRとしたとする。VFSRは、A/D変換の対象となる電圧範囲(電源電圧範囲)である。この場合に、後述する図7(A)の式(1)に示すように、フィルター部90のゲインGaは、不要信号の振幅VNFを、サンプリング周波数fsmにおいて、分解能nビット及び変換電圧範囲VFSRで決まる所定値(α×VFSR/2n−1)よりも小さい値に減衰するゲインに設定されている。
このようにすることで、A/D変換回路100の入力信号ADIに混入する不要信号の振幅を、所定値よりも小さな値になるように、十分に減衰することが可能になる。例えば不要信号の振幅を、A/D変換回路100のノイズフロアのレベル又はノイズフロアに近いレベルまで減衰することが可能になり、当該不要信号の混入を原因とする検出性能の劣化を低減できる。
またデジタルフィルター部112の帯域制限用のカットオフ周波数fcdが、fcd1≧fcd≧fcd2の範囲で設定可能であり、フィルター部90のカットオフ周波数fcaが、fca1≧fca≧fca2の範囲で設定可能であったとする。即ち、帯域制限用のカットオフ周波数fcdは、レジスターアクセス等により外部から設定可能であり、この設定可能な範囲がfcd1≧fcd≧fcd2であったとする。そして、それに対応してフィルター部90のカットオフ周波数fcaが、fca1≧fca≧fca2の範囲で設定可能であったとする。
この場合にフィルター部90のカットオフ周波数がfca=fca1に設定された場合、及びfca=fca2に設定された場合の両方において、フィルター部90のゲインGaは、不要信号の振幅VNFをサンプリング周波数fsmにおいて所定値(α×VFSR/2n−1)よりも小さい値に減衰するゲインに設定されている。このようにすれば、fca1≧fca≧fca2の範囲で設定可能なフィルター部90のカットオフ周波数が、fca=fca1に設定されていても、或いはfca=fca2に設定されていても、A/D変換回路100の入力信号ADIに混入する不要信号の振幅を十分に減衰することが可能になる。
また本実施形態では、デジタルフィルター部112の帯域制限用のカットオフ周波数fcdが変更された場合に、このカットオフ周波数fcdの変更に連動して、フィルター部90のカットオフ周波数fcaについても変更することが望ましい。例えば、外部のコントローラによる回路装置の制御レジスターに対するアクセス等により、デジタルフィルター部112の帯域制限用のカットオフ周波数fcdが変更されたとする。この場合には、カットオフ周波数fcdの変更に連動して、例えば自動的に、フィルター部90のカットオフ周波数fcaについても変更する。例えば、上述の制御レジスターに対するアクセスにより、デジタルフィルター部112のカットオフ周波数が、fcd=fcd1からfcd=fcd2に変更されたとする。この場合には、フィルター部90のカットオフ周波数についても、fca=fca1からfca=fca2に自動的に変更する。このようにすれば、例えばアプリケーションに応じて、デジタルフィルター部112の帯域制限用のカットオフ周波数fcdが変更された場合にも、それに応じた適切な周波数にフィルター部90のカットオフ周波数fcaも変更されるようになるため、予期せぬフィルター特性に設定されてしまうなどの不具合の発生を抑制できる。
図2(A)、図2(B)は、A/D変換回路100の入力信号ADIに混入される不要信号(ノイズ)の説明図である。
図2(A)のA1では、フィルター部90の入力信号VINに対して、振幅VNFの不要信号が混入している。この不要信号は、フィルター部90のローパスフィルター特性により、その振幅は減衰するものの、A2に示すようにA/D変換回路100の入力信号ADIに対しても不要信号が混入したまま、残ってしまう。即ち、A/D変換回路100の入力信号ADIには振幅VNA(VNA<VNF)の不要信号が混入する。そして、不要信号が混入した入力信号ADIを、A/D変換回路100が、サンプリング周波数fsmのサンプリングクロック信号でサンプリングして、A/D変換を行うと、A3に示すようにDSP部110の出力データDFQの揺れ(ばらつき)などの不具合が発生する。
特に、A2に示す不要信号の周波数成分と、A/D変換回路100のサンプリング周波数fsmとの周波数差Δfが小さい場合には、A/D変換回路100のサンプリングによる信号帯域への折り返しノイズが発生し、A3に示す出力データDFQの揺れの問題が顕著になる。
例えばDSP部110のデジタルフィルター部112は、信号帯域(所望信号の周波数帯域)を制限するためのローパスフィルター処理を行っている。そして、不要信号の周波数成分(例えば後述する駆動周波数成分)とサンプリング周波数fsmとの周波数差Δfが、信号帯域制限のローパスフィルターのカットオフ周波数fcdよりも十分に大きければ、このローパスフィルターの特性により、当該折り返しノイズを十分に減衰できる。しかしながら、当該周波数差Δfが信号帯域の周波数よりも小さい場合には、折り返しノイズが信号帯域に表れてしまい、A3に示すような出力データDFQの揺れ(ばらつき)の問題が発生する。例えば周波数差Δfに対応する周波数で出力データDFQが揺れる現象などが発生する。
そして図2(B)のA4、A5に示すように、A/D変換回路100の入力信号ADIに混入する不要ノイズの振幅VNAが大きいほど、出力データDFQに現れる揺れの振幅も大きくなってしまう。従って、入力信号ADIに混入する不要ノイズの振幅VNAを、できるだけ減衰できることが望ましい。
図3に回路装置の具体的な構成の一例を示す。図3では回路装置は、駆動回路30と、検出回路60と、記憶部130と、クロック信号生成回路150を有する。この回路装置と、物理量トランスデューサー18により、物理量検出装置(センサーデバイス)が構成される。
駆動回路30は、物理量トランスデューサー18からのフィードバック信号DIを受けて、物理量トランスデューサー18を駆動する。例えば駆動回路30は、物理量トランスデューサー18からのフィードバック信号DIを受けて、矩形波や正弦波の駆動信号DQを物理量トランスデューサー18に出力する。これにより物理量トランスデューサー18は一定の駆動周波数fdrで駆動されるようになり、例えば駆動周波数fdrに応じた周波数で振動等するようになる。
クロック信号生成回路150は、発振回路190を有し、この発振回路190によりクロック信号を生成する。即ち発振回路190の発振動作によりクロック信号を生成する。発振回路190としては、抵抗と容量を用いて発振するCR発振回路などを用いることができる。
検出回路60には、物理量トランスデューサー18からの検出信号が入力される。そして検出回路60は、物理量トランスデューサー18からの検出信号に基づいて物理量(所望信号)の検出処理を行う。また検出回路60は、クロック信号生成回路150により生成されたクロック信号に基づく動作用信号により動作する回路を有する。図3では、クロック信号に基づく動作用信号により動作する回路として、A/D変換回路100とDSP部110が、検出回路60に設けられている。
なお、クロック信号に基づく動作用信号は、クロック信号を分周した信号であってもよいし、クロック信号と同一周波数の信号(クロック信号自体又はクロック信号をバッファリングした信号)であってもよい。
例えば図3では、クロック信号に基づく動作用信号は、A/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号である。これらのサンプリングクロック信号、動作クロック信号は、クロック信号を分周した信号である。
例えばA/D変換回路100は、クロック信号に基づき生成されたサンプリングクロック信号(動作用信号)により、A/D変換対象となる入力信号ADIのサンプリング動作を行う。そして、サンプリングクロック信号に基づいてサンプリングされた信号のA/D変換を行う。またDSP部110は、クロック信号に基づき生成された動作クロック信号(動作用信号)により、A/D変換回路100からのデジタル信号ADQに対してデジタル信号処理を行う。例えばデジタル信号処理として、デジタルフィルター処理(ローパスフィルター処理等)を行う。或いは各種のデジタル補正処理を行う。
例えば図4(A)において、発振回路190の発振周波数をfosとする。この場合には、発振周波数fosのクロック信号を例えばi1分周したサンプリングクロック信号が、A/D変換回路100に供給されて、A/D変換回路100はサンプリング動作を行う。このサンプリングクロック信号のサンプリング周波数は、fsm=fos/i1と表すことができる。また、発振周波数fosのクロック信号を例えばi2分周した動作クロック信号が、DSP部110に供給されて、DSP部110はデジタル信号処理を行う。そしてDSP部110は、例えばfs2=fos/i3の周波数で出力データDFQを出力する。
そして、このようにサンプリング周波数fsmでA/D変換回路100がサンプリング動作を行う場合には、図4(B)に示すように、例えばfsm+Δf1の周波数成分を有する不要信号が、A/D変換回路100の入力信号ADIに混入すると、図2(A)のA3に示すような出力データDFQの揺れの問題が生じる。例えばΔf1の揺れが出力データDFQに現れる。サンプリング周波数fsmの高調波成分(2×fsm、3×fsm)においても同様である。
そして図3のように駆動回路30が物理量トランスデューサー18を駆動周波数fdrで駆動すると、後に詳述するように、駆動周波数fdrの高調波成分や基本波成分である駆動周波数成分が、駆動回路30側から検出回路60側に回り込んでしまう事態が発生する。そして、この駆動周波数成分の不要信号がA/D変換回路100の入力信号ADIに混入し、A/D変換回路100がサンプリング周波数fsmで入力信号ADIのサンプリング動作を行うと、図2(A)のA3に示す出力データDFQの揺れの問題が発生する。具体的には、駆動周波数成分であるj×fdrと、サンプリング周波数成分であるk×fsm(j、kは1以上の整数)の周波数差に対応する折り返しノイズが、所望信号の信号帯域に現れて、出力データDFQの揺れの問題が発生する。
本実施形態では、このような出力データDFQの揺れの発生を抑制するために、元々はA/D変換回路100のアンチエイリアシング用に設けられたフィルター部90を有効活用する手法を採用する。即ち、フィルター部90のローパスフィルター特性により、図2(A)のA2に示す不要信号の振幅を十分に減衰する。即ち、図2(B)のA4、A5に示すように、A/D変換回路100の入力信号ADIに混入する不要信号の振幅VNAを、フィルター部90のローパスフィルター特性により十分に減衰すれば、出力データDFQの揺れの振幅も小さくすることが可能になる。
例えば図5(A)にフィルター部90の構成例を示す。図5(A)ではフィルター部90は、抵抗RとキャパシターCで構成される1次のローパスフィルター(パッシブフィルター)となっている。図5(A)には、このローパスフィルターのゲインGaやカットオフ周波数fcaの式が示されている。なおフィルター部90として2次以上のローパスフィルターを採用してもよい。
更に具体的には図5(B)に示すように、ローパスフィルターの抵抗Rは、抵抗値が可変の抵抗となっている。即ち、抵抗Rは、直列接続された抵抗素子RM1、RM2、RM3、RM4と、抵抗値を可変に調整するためのスイッチ素子SM1、SM2、SM3、SM4により構成される。スイッチ素子SM1は、抵抗素子RM1とRM2の接続ノードと、信号VINの入力ノードNVIとの間に設けられる。スイッチ素子SM2は、抵抗素子RM2とRM3の接続ノードと入力ノードNVIとの間に設けられる。同様に、スイッチ素子SM3は、抵抗素子RM3とRM4の接続ノードと入力ノードNVIとの間に設けられ、スイッチ素子SM4は、抵抗素子RM4の他端のノードと入力ノードNVIとの間に設けられる。
例えばスイッチ素子SM1〜SM4のうちSM1だけがオンになると、抵抗Rの抵抗値はRM1の抵抗値になる。またスイッチ素子SM2だけがオンになると、抵抗Rの抵抗値はRM1+RM2の抵抗値になる。このようにして、スイッチ素子SM1〜SM4がオン・オフ制御されることで、抵抗Rの抵抗値が変化する。このように抵抗Rの抵抗値を変化させることで、図5(A)のカットオフ周波数fcaやゲインGaの式から明らかなように、フィルター部90のローパスフィルターのカットオフ周波数やゲイン特性などの周波数特性を変化させることができる。
図6(A)、図6(B)には、その一例が示されている。例えば抵抗Rの抵抗値を変化させることで、カットオフ周波数がfca=22Hz、110Hz、220Hz、440Hzとなるフィルター部90のローパスフィルターを実現している。
ここで、図2(A)のA1において、フィルター部90の入力信号VINに対して、サンプリング周波数成分(例えばfsm=200KHz。実際にはfsm+Δf1)の不要信号が混入した場合を想定する。
この場合には図6(A)のB1、B2、B3、B4に示すように、カットオフ周波数がfca=22Hz、110Hz、220Hz、440Hzに設定されたフィルター部90の減衰特性により、不要信号の振幅を減衰させることができる。
具体的には図6(B)に示すように、1次のローパスフィルターであるフィルター部90のカットオフ周波数が、fca=22Hzに設定されている場合(図6(A)のB1)には、サンプリング周波数成分(fsm)でのゲインはGa=−79dBになる。従って、信号VINに対して、振幅VNF=100mVの不要信号が混入した場合を想定すると、信号ADIでの不要信号の振幅VNAは、図6(B)に示すように0.01mVになり、不要信号の振幅がVNA<VNFというように、十分に減衰されている。
また、フィルター部90のカットオフ周波数がfca=110Hzに設定されている場合(B2)には、サンプリング周波数成分でのゲインはGa=−64dBになり、信号ADIでの不要信号の振幅VNAは0.06mVになる。
またフィルター部90のカットオフ周波数がfca=220Hzに設定されている場合(B3)には、サンプリング周波数成分でのゲインはGa=−59dBになり、信号ADIでの不要信号の振幅VNAは0.11mVになる。
またフィルター部90のカットオフ周波数がfca=440Hzに設定されている場合(B4)には、サンプリング周波数成分でのゲインはGa=−53dBになり、信号ADIでの不要信号の振幅VNAは0.22mVになる。
以上のようにフィルター部90のカットオフ周波数fcaが低ければ低いほど、サンプリング周波数(fsm)での不要信号の振幅を減衰できる。従って、不要信号の振幅を、より減衰するためには、フィルター部90のカットオフ周波数fcaを、より低く設定すればよい。
しかしながら、フィルター部90のカットオフ周波数fcaを低くすると、図6(A)のC1に示すように、例えば、低い周波数帯域である信号帯域においても信号が減衰してしまう。従って、本来は通過させるべき所望信号についても、その振幅が減衰してしまうおそれがある。
一方、DSP部110のデジタルフィルター部112では、アプリケーションに応じた帯域制限のためのローパスフィルター処理が行われる。後述するジャイロセンサーを例にとれば、デジタルカメラ等の手振れ補正などのアプリケーションにジャイロセンサーを利用する場合には、帯域制限のローパスフィルターのカットオフ周波数は例えばfcd=200Hzに設定される。これに対して、車の姿勢制御などのアプリケーションにジャイロセンサーを利用する場合には、帯域制限のローパスフィルターのカットオフ周波数は例えばfcd=10Hzに設定される。
そして、帯域制限のローパスフィルターのカットオフ周波数が、例えばfcd=10Hzというように低い場合には、フィルター部90のカットオフ周波数fcaを低い周波数に設定したとしても、図6(A)のC1の信号帯域でのフィルター部90による信号の減衰は、大きな問題にはならない。
即ち、帯域制限のローパスフィルターのカットオフ周波数がfcd=10Hzというように低い周波数に設定された場合には、フィルター部90のカットオフ周波数をfca=22Hzというように低い周波数に設定したとしても、図6(A)のC2に示すように周波数が10Hz(0.01KHz)でのフィルター部90の信号減衰はほとんど無いため、問題にならない。
そこで本実施形態では、デジタルフィルター部112のカットオフ周波数fcdが低い場合には、それに応じてフィルター部90でのカットオフ周波数fcaについても低い周波数に設定する手法を採用している。
具体的には図1で説明したように、本実施形態では、デジタルフィルター部112のカットオフ周波数が例えばfcd=fcd1=200Hzというように高い周波数に設定された場合には、フィルター部90のカットオフ周波数も例えばfca=fca1=440Hzというように高い周波数に設定する。
こうすることで、信号帯域を通過させるべき所望信号の振幅が、図6(A)のC1でのフィルター部90の減衰特性により減衰してしまうような事態の発生を防止できる。
一方、デジタルフィルター部112のカットオフ周波数が例えばfcd=fcd2=10Hzというように低い周波数に設定された場合には、フィルター部90のカットオフ周波数も例えばfca=fca2=22Hzというように低い周波数に設定する。
こうすることで、図6(A)のB1に示すように、サンプリング周波数成分(fsm)の不要信号については、例えばゲインGa=−79dBに対応する大きな減衰量で、その振幅を減衰させることが可能になる。これにより図2(A)のA3に示す出力データDFQの揺れの振幅を、十分に減衰することが可能になる。
また、このようにフィルター部90のカットオフ周波数fcaを、fca=22Hzというように低い周波数に設定したとしても、デジタルフィルター部112の帯域制限のカットオフ周波数もfcd=10Hzというように低く、信号帯域の周波数も低い。従って、図6(A)のC2で説明したように、フィルター部90により信号帯域の所望信号の振幅が不必要に減衰してしまうという事態も発生しない。
このように、本実施形態では、アプリケーションに応じてデジタルフィルター部112の帯域制限のカットオフ周波数fcdが変化した場合に、それに応じてフィルター部90のカットオフ周波数fcaも変化させている。こうすることで、サンプリング周波数成分の不要信号の振幅については、フィルター部112を利用して十分に減衰させながら、信号帯域の所望信号については、不必要に減衰させることなく信号帯域を通過させることが可能になる。
図7(A)は本実施形態のカットオフ周波数の設定手法について詳細に説明する図である。図7(A)において、VNFは、フィルター部90の入力信号VINに混入する不要信号の振幅を表しており、VNAは、A/D変換回路100の入力信号ADIに混入する不要信号の振幅を表している。またfca、fcdは、各々、フィルター部90、デジタルフィルター部112でのカットオフ周波数である。fsmは、A/D変換回路100でのサンプリング周波数であり、nは、A/D変換回路100の分解能を表すビット数であり、VFSRは、A/D変換回路100の変換電圧範囲である。またfbは、信号帯域の上限に対応する周波数であり、例えばfb=2KHzである。
この場合に本実施形態では、図7(A)の式(1)、式(2)、式(3)の条件式が成り立つようにカットオフ周波数等を設定する。
例えば図7(A)の式(1)は、不要信号の振幅VNFに対して、サンプリング周波数fsmでのフィルター部90のゲインGaを乗算した値が、α×VFSR/2n−1よりも小さいという条件式である。即ち、フィルター部90のゲインGaは、不要信号の振幅VNFを、サンプリング周波数fsmにおいて、分解能nビット及び変換電圧範囲VFSRで決まる所定値α×VFSR/2n−1よりも小さい値に減衰するゲインに設定されている。更に具体的には、フィルター部90のカットオフ周波数がfca=fca1に設定された場合も、或いはfca=fca2に設定された場合も、フィルター部90のゲインGaは、不要信号の振幅VNFを、サンプリング周波数fsmにおいて所定値α×VFSR/2n−1よりも小さい値に減衰するゲインに設定されている。
この式(1)の条件式によれば、サンプリング周波数成分の不要信号が混入した場合に、A/D変換回路100の入力信号ADIでの当該不要信号の振幅VNAが、所定値VFSR/2n−1×αよりも小さくなることが保証される。ここで、パラメーターαの値は、回路装置の仕様等から、何LSBまでの揺らぎを許容できるかによって決めることができる。理想的には、VFSR/2n−1×αは、A/D変換回路100のノイズフロアのレベル以下であることが望ましい。
また図7(A)の式(2)は、信号帯域(fb)において信号が減衰しない(減衰が許容レベルである)という条件である。式(2)のパラメーターβの値は、信号帯域での信号の減衰をどこまで許容するかによって決定できる。図7(A)のD1では、β=0.9に設定している。これにより、信号帯域の周波数fbでのフィルター部90のゲインGaが0.9以上であることが保証される。例えば、0.1の減衰は誤差の範囲であるとして、β=0.9に設定している。
図7(A)の式(3)は、フィルター部90の減衰特性で、デジタルフィルター部112の所望信号の通過帯域を減衰させないという条件式である。例えば本実施形態では、図7(A)のD2に示す周波数帯域(fsm)においては、フィルター部90の減衰量を十分に大きくして、サンプリング周波数成分の不要信号の振幅を減衰させている。この場合に図7(A)のD3に示す周波数帯域では、フィルター部90の減衰の影響が殆ど出ないようにして、信号帯域の所望信号については減衰させずに通過させるようにしている。
図7(B)は、デジタルフィルター部112のカットオフ周波数fcdとフィルター部90のカットオフ周波数fcaの具体的な設定値の例が示されている。
例えば、カメラの手振れ補正等のアプリケーションに適用するために、デジタルフィルター部112のカットオフ周波数がfcd=200Hzに設定されると、それに応じてフィルター部90のカットオフ周波数はfcd=440Hzに設定される。こうすることで、所望信号が、フィルター部90の減衰特性で減衰されてしまうような事態を抑制できる。
同様に、デジタルフィルター部112のカットオフ周波数がfcd=100Hz、50Hzに設定されると、それに応じてフィルター部90のカットオフ周波数は、各々、fcd=220Hz、110Hzに設定される。
一方、例えば車の姿勢制御のアプリケーションに適用するために、デジタルフィルター部112のカットオフ周波数がfcd=10Hzに設定されると、それに応じてフィルター部90のカットオフ周波数はfca=22Hzに設定される。こうすることで、アンチエイリアシング用のフィルター部90を有効活用して、サンプリング周波数成分の不要信号の振幅を十分に減衰させることが可能になり、図2(A)のA3に示すような出力データDFQの揺れ等の問題を解消できるようになる。
なお図8にデジタルフィルター部112の構成例を示す。このデジタルフィルター部112は、例えばIIRの2次のバターワースフィルターであり、その伝達関数は図8のE1に示され、その周波数特性は図8のE2に示される。例えば、レジスター切り替えにより、図8の係数a0、a1、a2、b1、b2の値を変更することで、デジタルフィルター部112のカットオフ周波数fcdを変更できる。
2.クロック信号生成回路
図9にクロック信号生成回路150の構成例を示す。図9では、図3の発振回路190がCR発振回路170により実現されている。なおクロック信号生成回路150は図9の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
電圧生成回路160は電源電圧VDOSを生成して、CR発振回路170に供給する。例えば後述するように仕事関数差に基づく電源電圧VDOSを生成して供給する。
CR発振回路170は、キャパシターCと、可変抵抗回路196と、可変容量回路197と、増幅回路180(バッファー回路)を有する。CR発振回路170は、電源電圧VDOSが供給されて動作して、クロック信号CLK(発振信号)を生成する。具体的にはCR発振回路170は、キャパシターと抵抗で構成されるRC回路を用いて、信号を入力に帰還して発振信号を生成する。そして、生成された発振信号を波形整形した信号がクロック信号CLKとして出力される。
増幅回路180(反転増幅回路)はインバーター回路IV0、IV1、IV2を有する。インバーター回路IV1の出力は、キャパシターCを介して、増幅回路180の入力ノードNIに帰還される。インバーター回路IV2の出力は、可変抵抗回路196(R)を介して、増幅回路180の入力ノードNIに帰還される。インバーター回路IV0の入力が増幅回路180の入力になる。
インバーター回路IV2から出力される発振信号はインバーター回路IV3により波形整形されて、矩形波のクロック信号CLKとして出力される。例えば発振信号は、立ち上がりエッジ及び立ち下がりエッジが鈍った波形となっている。インバーター回路IV3は、このような波形の発振信号を、立ち上がりエッジ及び立ち下がりエッジが急峻な矩形波に、波形整形する。なお、インバーター回路IV3の後段に分周回路を設け、クロック信CLKを分周することで得られた1又は複数のクロック信号を出力するようにしてもよい。
このように図9では、図3の発振回路190がCR発振回路170により実現される。そしてCR発振回路170の可変抵抗回路196が、第1の周波数調整部として機能し、発振周波数の第1の周波数調整が実現される。この可変抵抗回路196は、増幅回路180の信号を増幅回路180の入力ノードNIに帰還する抵抗回路になっている。
またCR発振回路170の可変容量回路197が、第2の周波数調整部として機能し、発振周波数の第2の周波数調整が実現される。この可変容量回路197は、増幅回路180の出力ノードNQに設けられる。即ち、可変容量回路197の容量の一端が増幅回路180の出力ノードNQに接続される。
なお可変抵抗回路196や可変容量回路197の接続構成は図9に限定されず、種々の変形実施が可能である。例えば図9では、増幅回路180の最終段のインバーター回路IV2の出力を、可変抵抗回路196を介して増幅回路180の入力ノードNIに帰還している。しかし、例えば増幅回路180の1段目のインバーター回路IV0の出力を、可変抵抗回路196を介して増幅回路180の入力ノードNIに帰還する構成にしてもよい。また可変容量回路197の接続位置も図9の位置に限定されず、RC回路の容量値を変更できる接続構成であれば、種々の変形実施が可能である。
例えば図9では、物理量トランスデューサー18と回路装置とが接続される前において、CR発振回路170の発振周波数が、第1の周波数調整部として機能する可変抵抗回路196により調整される。即ち、可変抵抗回路196は、その抵抗値が可変に調整可能な回路になっており、可変抵抗回路196の抵抗値を変化させることで、RC回路の抵抗値が変化して、CR発振回路170の発振周波数が調整される。
一方、物理量トランスデューサー18と回路装置とが接続された状態において、CR発振回路170の発振周波数が、第2の周波数調整部として機能する可変容量回路197により調整される。即ち、可変容量回路197は、その容量値が可変に調整可能な回路になっており、可変容量回路197の容量値を変化させることで、RC回路の容量値が変化して、発振回路170の発振周波数が調整される。
このようにすることで、物理量トランスデューサー18と回路装置とが接続される前の状態での、発振周波数の第1の周波数調整(粗調整)と、物理量トランスデューサー18と回路装置とが接続された状態での、発振周波数の第2の周波数調整(微調整)を実現できる。
なお、可変抵抗回路196(広義には第1の周波数調整部)が行う第1の周波数調整は、例えば発振回路190の発振周波数の粗調整である。可変容量回路197(広義には第2の周波数調整部)が行う第2の周波数調整は、例えば発振周波数の微調整である。例えば第2の周波数調整は第1の周波数調整よりも調整分解能が高い。また例えば第1の周波数調整の調整範囲は広く、第2の周波数調整の調整範囲は第1の周波数調整の調整範囲よりも狭い。
3.電子機器、ジャイロセンサー、回路装置の詳細な構成
図10に、本実施形態の回路装置20、この回路装置20を含むジャイロセンサー510(広義には物理量検出装置)、このジャイロセンサー510を含む電子機器500の詳細な構成例を示す。
なお回路装置20、電子機器500、ジャイロセンサー510は図10の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器500としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片(振動ジャイロ)であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。
電子機器500はジャイロセンサー510と処理部520を含む。またメモリー530、操作部540、表示部550を含むことができる。処理部520(CPU、MPU等)はジャイロセンサー510等の制御や電子機器500の全体制御を行う。また処理部520は、ジャイロセンサー510により検出された角速度情報(広義には物理量)に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、GPS自律航法などのための処理を行う。メモリー530(ROM、RAM等)は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部540はユーザーが電子機器500を操作するためのものであり、表示部550は種々の情報をユーザーに表示する。
ジャイロセンサー510(物理量検出装置)は、振動片10と回路装置20を含む。図10の振動片10(広義には物理量トランスデューサー)は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動片であり、駆動用振動片11、12と、検出用振動片16、17を有する。駆動用振動片11、12には駆動端子2、4が設けられ、検出用振動片16、17には検出端子6、8が設けられている。
回路装置20は、駆動回路30、検出回路60、記憶部130、制御部140、クロック信号生成部150を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
駆動回路30は、駆動信号(駆動電圧)を出力して振動片10を駆動する。そして振動片10からフィードバック信号を受け、これにより振動片10を励振させる。検出回路60は、駆動信号により駆動される振動片10から検出信号(検出電流、電荷)を受け、検出信号から、振動片10に印加された物理量に応じた所望信号(コリオリ力信号)を検出(抽出)する。
具体的には、駆動回路30からの交流の駆動信号(駆動電圧)が駆動用振動片11の駆動端子2に印加される。すると逆圧電効果によって駆動用振動片11が振動を開始し、音叉振動により駆動用振動片12も振動を開始する。この時、駆動用振動片12の圧電効果によって発生する電流(電荷)が、駆動端子4からフィードバック信号として駆動回路30にフィードバックされる。これにより振動片10を含む発振ループが形成される。
駆動用振動片11、12が振動すると、検出用振動片16、17が図10に示す方向に振動速度vで振動する。すると、検出用振動片16、17の圧電効果によって発生する電流(電荷)が、検出信号(第1、第2の検出信号)として検出端子6、8から出力される。すると、検出回路60は、この振動片10からの検出信号を受け、コリオリ力に応じた信号である所望信号(所望波)を検出する。即ち、検出軸19を中心に振動片10(ジャイロセンサー)が回転すると、振動速度vの振動方向と直交する方向にコリオリ力Fcが発生する。例えば検出軸19を中心に回転したときの角速度をωとし、振動片の質量をmとし、振動片の振動速度をvとすると、コリオリ力はFc=2m・v・ωと表される。従って検出回路60が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部520は、手振れ補正、姿勢制御、或いはGPS自律航法等のための種々の処理を行うことができる。
制御部140は、クロック信号生成回路150からのクロック信号に基づいて、各種の制御処理を行う。例えばクロック信号(クロック信号を分周した信号)に基づいて駆動回路30及び検出回路60を制御する。
また制御部140は、記憶部130への周波数調整値の書き込み処理(記憶処理)や、記憶部130からの周波数調整値の読み出し処理も行う。
クロック信号生成回路150は、パワーオンリセット解除によって動作イネーブル状態に設定されて、制御部140に対してクロック信号を供給する。そしてクロック信号の供給によって動作を開始した制御部140が、駆動回路30、検出回路60を起動して、これらの回路の動作を開始させる。
検出回路60はA/D変換回路100とDSP部110を有する。A/D変換回路100は、クロック信号生成回路150からのクロック信号に基づくサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行って、A/D変換を実行する。例えばアナログの検出信号(所望信号)をデジタル信号(デジタルデータ)に変換する。DSP部110は、A/D変換回路100からのデジタル信号を受け、デジタル信号に対してデジタル信号処理を行う。このDSP(Digital Signal Processing)部110は、クロック信号生成回路150からのクロック信号に基づく動作クロック信号により動作して、フィルター処理等の各種のデジタル信号処理を実行する。
なお図10では、振動片10が音叉型である場合の例を示しているが、本実施形態の振動片10はこのような構造に限定されない。例えばT字型やダブルT字型等であってもよい。また振動片10の圧電材料は水晶以外であってもよい。
図11に本実施形態の回路装置20の更に詳細な構成例を示す。回路装置20は、振動片10(物理量トランスデューサー)からのフィードバック信号DIを受けて、振動片10を駆動する駆動回路30と、振動片10からの検出信号IQ1、IQ2を受けて、所望信号を検出する検出回路60を含む。また回路装置20は、制御部140、クロック信号生成回路150を含む。更に、電源電圧VDDが入力される電源端子TVDDと、レギュレーター回路22と、バッファー回路24を含むことができる。
電源端子TVDDには、例えば外部電源電圧VDDが入力される。この電源電圧VDDはレギュレーター回路22やバッファー回路24に供給される。電源端子TVDDは例えば回路装置(ICチップ)におけるパッドである。
レギュレーター回路22は、電源端子TVDDから供給される電源電圧VDDを降圧する電圧調整を行う。そして電圧調整により得られたレギュレート電源電圧VDDLを、動作電源電圧として駆動回路30及び検出回路60に供給する。またレギュレーター回路22は、レギュレート電源電圧VDDLを制御部140、クロック信号生成回路150に供給する。例えば外部からの電源電圧VDDとして2.7V〜3.3Vの電圧が供給された場合に、レギュレーター回路22は、この電源電圧VDDを降圧する電圧調整を行って、例えば1.8Vの一定電圧のレギュレート電源電圧VDDLを駆動回路30、検出回路60、制御部140、クロック信号生成回路150に供給する。
そして図9に示すクロック信号生成回路150の電圧生成回路160は、このレギュレート電源電圧VDDLに基づいて電源電圧VDOSを生成する。例えばレギュレート電源電圧VDDLを更に降圧した電源電圧VDOSを生成する。
バッファー回路24には、電源電圧VDDが供給される。この電源電圧VDDはバッファー回路24の高電位側電源電圧として用いられる。そしてバッファー回路24は、駆動回路30からの駆動信号DQを受けて、駆動信号DQの振幅を増加させた高振幅の駆動信号(増幅駆動信号)DQBを振動片10(物理量トランスデューサー)に出力する。例えば駆動信号DQの振幅を第1の振幅とした場合に、第1の振幅よりも大きい第2の振幅の駆動信号DQBを振動片10に出力する。この場合に駆動信号DQ、DQBは矩形波の信号であってもよいし、正弦波の信号であってもよい。
駆動回路30は、振動片10からのフィードバック信号DIが入力される増幅回路32と、自動ゲイン制御を行うゲイン制御回路40と、駆動信号DQを振動片10に出力する駆動信号出力回路50を含む。また同期信号SYCを検出回路60に出力する同期信号出力回路52を含む。なお、駆動回路30の構成は図11に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
増幅回路32(I/V変換回路)は、振動片10からのフィードバック信号DIを増幅する。例えば振動片10からの電流の信号DIを電圧の信号DVに変換して出力する。この増幅回路32は、キャパシター、抵抗素子、演算増幅器などにより実現できる。
駆動信号出力回路50は、増幅回路32による増幅後の信号DVに基づいて、駆動信号DQを出力する。例えば駆動信号出力回路50が、矩形波(又は正弦波)の駆動信号を出力する場合には、駆動信号出力回路50はコンパレーター等により実現できる。
ゲイン制御回路40(AGC)は、駆動信号出力回路50に制御電圧DSを出力して、駆動信号DQの振幅を制御する。具体的には、ゲイン制御回路40は、信号DVを監視して、発振ループのゲインを制御する。例えば駆動回路30では、ジャイロセンサーの感度を一定に保つために、振動片10(駆動用振動片)に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路40が設けられる。ゲイン制御回路40は、振動片10からのフィードバック信号DIの振幅(振動片の振動速度v)が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路40は、増幅回路32の出力信号DVを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現される。
同期信号出力回路52は、増幅回路32による増幅後の信号DVを受け、同期信号SYC(参照信号)を検出回路60に出力する。この同期信号出力回路52は、正弦波(交流)の信号DVの2値化処理を行って矩形波の同期信号SYCを生成するコンパレーターや、同期信号SYCの位相調整を行う位相調整回路(移相器)などにより実現できる。
検出回路60は、増幅回路61、同期検波回路81、A/D変換回路100、DSP部110を含む。増幅回路61は、振動片10からの第1、第2の検出信号IQ1、IQ2を受けて、差動の信号増幅や電荷−電圧変換を行う。同期検波回路81は、駆動回路30からの同期信号SYCに基づいて同期検波を行う。A/D変換回路100は、同期検波後の信号のA/D変換を行う。DSP部110はA/D変換回路100からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。
制御部140は、回路装置20の制御処理を行う。この制御部140は、ロジック回路(ゲートアレイ等)やプロセッサー等により実現できる。回路装置20での各種のスイッチ制御やモード設定等はこの制御部140により行われる。
4.干渉周波数
振動片10を駆動して角速度等の物理量を検出する回路装置においては、振動片10の駆動周波数と、検出回路60のA/D変換回路100のサンプリングクロック信号等(動作用信号)との干渉により検出性能が劣化する可能性がある。例えば、駆動周波数成分とA/D変換回路100のサンプリング周波数成分とが一致する干渉周波数において、角速度コードのばらつき等が発生し、検出性能が劣化する。
なお、本実施形態では、駆動周波数の基本波成分(基本周波数成分)や高調波成分(高調波周波数成分)を、駆動周波数成分と呼び、A/D変換回路100のサンプリング周波数の基本周波数成分及び高調波周波数成分を、サンプリング周波数成分と呼ぶこととする。
図12は、検出回路60に供給されるA/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号についての説明図である。
図12に示すように、振動片10は駆動周波数fdrで駆動される。また同期検波回路81は、この駆動周波数fdrの同期信号に基づいて同期検波処理を行う。この駆動周波数fdrには、振動片10の個体差によるばらつきがある。
ここで、本実施形態の比較例の手法として、検出回路60のA/D変換回路100やDSP部110等についても、駆動周波数fdrの駆動信号に基づく信号により動作させる手法が考えられる。しかしながら、この比較例の手法では、駆動周波数fdrが例えば100KHz程度である場合に、駆動信号に基づく信号は100KHz以下となるため、A/D変換回路100やDSP部110の高速動作を実現できない。
このため本実施形態では、発振回路190を有するクロック信号生成回路150を設け、生成されたクロック信号に基づく動作用信号により、A/D変換回路100やDSP部110等を動作させる手法を採用している。例えば図12では、発振周波数fosのクロック信号をi分周し、分周により得られたサンプリング周波数fsm=fos/iのサンプリングクロック信号に基づいて、A/D変換回路100を動作させる。また、発振周波数fosのクロック信号を分周することにより得られたクロック周波数fdspの動作クロック信号に基づいて、DSP部110を動作させる。
このような本実施形態の回路装置においては、駆動信号の周波数との干渉を原因とする角速度コードのばらつきの問題が発生する可能性がある。
図13は干渉周波数についての説明図である。図13の横軸は発振周波数であり、縦軸は角速度コードばらつきの大きさを示したものである。駆動周波数成分と検出回路60側の動作周波数との干渉を原因とする角速度コードばらつきの問題が生じる。
例えば発振回路190の発振周波数をfosとし、i、j、kを1以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をfos/iとする。この場合に、前述したように、干渉周波数はj×fdr=k×fos/iが成り立つときの発振周波数である。即ち、干渉周波数をfinとすると、fos=finの場合に、j×fdr=k×fos/iの関係式が成り立つ。
例えば図13のI1に示す干渉周波数では、1×fdr=fsm=fos/iが成り立っている。例えばI1の干渉周波数をfos=fin1とすると、1×fdr=fos/i=fin1/iが成り立つ。これはj×fdr=k×fos/iの関係式(干渉条件)において、j=1、k=1の場合に相当する。
またI2に示す干渉周波数では、2×fdr=fsm=fos/iが成り立っている。例えばI2に示す干渉周波数をfos=fin2とすると、2×fdr=fos/i=fin2/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=2、k=1の場合に相当する。
またI3に示す干渉周波数では、3×fdr=fsm=fos/iが成り立っている。例えばI3に示す干渉周波数をfos=fin3とすると、3×fdr=fos/i=fin3/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=3、k=1の場合に相当する。
I4に示す干渉周波数では、3×fdr=2×fsm=2×fos/iが成り立っている。例えばI4に示す干渉周波数をfos=fin4とすると、3×fdr=2×fos/i=2×fin4/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=3、k=2の場合に相当する。
I5に示す干渉周波数では、5×fdr=2×fsm=2×fos/iが成り立っている。例えばI5に示す干渉周波数をfos=fin5とすると、5×fdr=2×fos/i=2×fin5/iが成り立つ。これはj×fdr=k×fos/iの関係式において、j=5、k=2の場合に相当する。
このように干渉周波数においては、j×fdr=k×fsm=k×fos/iの関係式で表される干渉条件が成り立つ。ここで、j×fdrは、駆動周波数fdrの高調波成分(j≧2)や基本波成分(j=1)に相当する。またfsm=fos/iは、A/D変換回路100のサンプリング周波数(広義には動作用信号の周波数)である。従って、干渉条件であるj×fdr=k×fos/iは、駆動周波数fdrの高調波成分(j≧2)や基本波成分(j=1)が、サンプリング周波数fos/iのk倍に一致するという条件になる。
なお、図13に示す干渉周波数での角速度コードばらつきは、A/D変換回路100の入力信号に混入した不要信号の周波数成分(駆動周波数成分)が、A/D変換回路100のサンプリング動作により、信号帯域に折り返すことなどが原因で発生する。従って、干渉周波数での角速度コードばらつきは、実際には、j×fdrとk×fsmとが完全に一致する場合ではなく、j×fdrとk×fsmの周波数差Δfが十分に小さい場合に、顕著に現れる。具体的には、周波数差Δfが、所望信号の周波数帯域である信号帯域の周波数(例えば200Hz〜10Hz)よりも低い場合には、周波数差Δfによる折り返しノイズが信号帯域に現れるため、角速度コードばらつき(揺れ)の問題が生じることになる。周波数差Δfが大きい場合には、DSP部110の帯域制限用のローパスフィルターにより、折り返しノイズは十分に低減されるため、角速度コードばらつきも発生しないようになる。このように、本実施形態において避けるべき干渉周波数は、所与の周波数幅(信号帯域幅、Δf)を有するものと言うことができる。
そして本実施形態では、発振回路190の発振周波数を、このような干渉周波数を避けた周波数に設定する手法を採用している。即ち、発振周波数をfosとし、i、jを1以上の整数とし、動作用信号の周波数をfos/iとした場合に、j×fdr≠fos/iとなるように発振周波数fosを設定する。動作用信号の周波数fos/iは、A/D変換回路100のサンプリングクロック信号やDSP部110の動作クロック信号(出力データレート)の周波数である。
このように、j×fdr≠fos/iとなるように発振周波数fosを設定すれば、図7のI1、I2、I3に示す干渉周波数を避けた周波数に、発振周波数fosを設定できるようになる。従って、I1、I2、I3に示す大きな値の角速度コードばらつきの発生を低減できるようになり、検出性能の劣化を低減できる。
更に本実施形態では、kを1以上の整数とした場合に、j×fdr≠k×fos/iとなるように発振周波数fosを設定することが望ましい。即ち、図13のI1、I2、I3に示すようなk=1の場合の干渉周波数のみならず、I4、I5に示すようなk≧2の場合の干渉周波数についても避けた周波数に、発振周波数fosを設定する。このようにすれば、I1、I2、I3に示すような大きな値の角速度コードばらつきの発生のみならず、I4、I5に示すような比較的小さな値の角速度コードばらつきの発生についても防止できるようになる。
そして本実施形態では、このようなj×fdr≠k×fos/iとなる発振周波数fosの調整を、図9の可変容量回路197の容量値の調整等により実現している。そして、発振周波数の周波数調整値(容量調整値)を記憶部130に記憶する。
例えば駆動信号に基づく信号により、検出回路60の回路を動作させる比較例の手法では、図13に示すような干渉周波数の問題は生じない。
これに対して本実施形態では、検出回路60の回路の高速動作を実現するために、発振回路190を有するクロック信号生成回路160を設け、生成されたクロック信号に基づく動作用信号により、検出回路60の回路(A/D変換回路、DSP部)を動作させている。そして駆動信号の駆動周波数と、発振回路190の発振周波数とは、別個独立のものであり、相関性がない。このため図13に示すような干渉周波数の問題が発生してしまう。そして、このような干渉周波数の問題を解消するために、本実施形態では以下に説明するような発振周波数の調整手法を採用している。
図14は本実施形態の発振周波数の調整手法の説明図である。図14において横軸は駆動周波数であり、縦軸は周波数調整のターゲット発振周波数である。
図14においてIL1、IL2は図13で説明した干渉周波数のラインである。この干渉周波数ラインIL1、IL2上では、角速度コードばらつきの問題が発生する。また図14では、振動片Aと振動片Bの例が示されている。振動片Aと振動片Bとでは、駆動周波数(ティピカル値)が異なっている。例えば回路装置とペアとなってパッケージに組み込まれる振動片として、2種類の振動片A、Bがある。駆動周波数が異なる振動片A、Bを用いることで例えば多軸ジャイロセンサーにおける軸間干渉の低減等も可能になる。
図14に示すように振動片A、Bの駆動周波数には個体差があり、振動片Aの駆動周波数はRDAの範囲でばらつき、振動片Bの駆動周波数はRDBの範囲でばらつく。RDAは、振動片Aの駆動周波数のティピカル値fdaを中心とする駆動周波数のばらつきの範囲である。RDBは、振動片Bの駆動周波数のティピカル値fdbを中心とする駆動周波数のばらつき範囲である。
そして、回路装置に振動片Aと振動片Bのいずれが接続されたかに応じて(いずれの振動片と回路装置とで物理量検出装置が構成されたかに応じて)、図14のRCAの範囲の粗調整を行う。この粗調整は、図9の電圧生成回路160が供給する電源電圧VDOSの電圧調整により実現する。図14では電源電圧VDOSの電圧調整により、例えば500KHz/ステップでの発振周波数の粗調整が可能になる。
例えば回路装置に接続される振動片が振動片A(広義には第1の物理量トランスデューサー)である場合には、電圧生成回路160は電源電圧VDOSとして第1の電圧を供給する。一方、回路装置に接続される振動片が、振動片Aとは駆動周波数が異なる振動片B(広義には第2の物理量トランスデューサー)である場合には、電圧生成回路160は電源電圧VDOSとして第1の電圧と異なる第2の電圧を供給する。
具体的には、振動片Aは振動片Bに比べて駆動周波数が低い。このため、回路装置に振動片Aが接続されて物理量検出装置が構成される場合には、振動片Aの低い駆動周波数に対応して、発振周波数の調整範囲も低い周波数範囲に設定することが望ましい。従って、振動片Aが接続される場合には、電圧生成回路160は、電源電圧VDOSとして、第2の電圧に比べて低い第1の電圧を、CR発振回路170(広義には発振回路190)に供給する。こうすることで、CR発振回路170の発振周波数が低くなり、振動片Aの低い駆動周波数に対応して、発振周波数の調整範囲を低い周波数範囲に設定できるようになる。
一方、振動片Bは振動片Aに比べて駆動周波数が高い。このため、回路装置に振動片Bが接続されて物理量検出装置が構成される場合には、振動片Bの高い駆動周波数に対応して、発振周波数の調整範囲も高い周波数範囲に設定することが望ましい。従って、振動片Bが接続される場合には、電圧生成回路160は、電源電圧VDOSとして、第1の電圧に比べて高い第2の電圧を、CR発振回路170に供給する。こうすることで、CR発振回路170の発振周波数が高くなり、振動片Bの高い駆動周波数に対応して、発振周波数の調整範囲を高い周波数範囲に設定できるようになる。
また図14において、VLAは振動片Aの場合の発振周波数の調整ラインであり、VLBは振動片Bの場合の発振周波数の調整ラインである。例えば振動片Aが回路装置に接続された場合には、調整ラインVLAを用いて発振周波数を調整する。この調整ラインVLAは、干渉周波数ラインIL1とIL2の中間に設定されるラインである。
図14のRDAに示すように、振動片Aの駆動周波数には個体差によるばらつきが存在する。一方、振動片Aに回路装置が接続されて、物理量検出装置としてパッケージされた状態においては、駆動周波数を測定することで、振動片Aの駆動周波数を一意に特定できる。そして測定された駆動周波数がfdr=fd1である場合には、図14に示すように、fdr=fd1と調整ラインVLAとから、ターゲット発振周波数ft1を求める。例えばfdr=fd1のラインと調整ラインVLAの交点から、ターゲット発振周波数ft1を求めることができる。そして発振周波数がfos=ft1に設定されるように、可変容量回路196により周波数調整を行う。即ち可変容量回路197の容量値を調整する。
また、測定された駆動周波数がfdr=fd2である場合には、fdr=fd2と調整ラインVLAとから、ターゲット発振周波数ft2を求める。そして発振周波数がfos=ft2に設定されるように、可変容量回路197により周波数調整を行う。
同様に、図14のRDBに示すように、振動片Bの駆動周波数には個体差によるばらつきが存在するが、振動片Bに回路装置が接続された状態においては、駆動周波数を測定することで、振動片Bの駆動周波数を一意に特定できる。そして測定された駆動周波数がfdr=fd3である場合には、fdr=fd3と調整ラインVLBとから、ターゲット発振周波数ft3を求める。そして発振周波数がfos=ft3に設定されるように、可変容量回路197により周波数調整を行う。
以上のようにすることで本実施形態では、干渉周波数を避けた周波数に発振周波数fosを設定できるようになる。即ち、j×fdr≠k×fos/iとなるように発振周波数fosを設定できる。
そして図14に示すように、発振周波数の調整ラインVLA、VLBは干渉周波数ラインIL1、IL2の中間に位置する。従って、温度変化によって発振周波数が変動した場合にも、図13で説明した干渉周波数による角速度コードばらつきの発生を低減できるようになる。例えば駆動周波数がfdr=fd1である場合には、温度変化による発振周波数の変動が、周波数範囲RS1内に収まっていれば、干渉周波数ラインIL1、IL2との干渉を回避できる。駆動周波数がfdr=fd2である場合には、温度変化による発振周波数の変動が、周波数範囲RS2内に収まっていれば、干渉周波数ラインIL1、IL2との干渉を回避できる。fdr=fd3の場合も同様である。
更に本実施形態では、前述の図6(A)〜図7(B)等で説明したように、A/D変換回路100の前段側のフィルター部90の減衰特性を有効活用して、A/D変換回路100の入力信号に混入する不要信号の振幅を減衰させている。このようにすれば、例えば発振周波数や駆動周波数の変動等により、発振周波数が干渉周波数に一致してしまうような事態が発生した場合にも、フィルター部90の減衰特性により、干渉周波数の原因となる不要信号の振幅を十分に減衰させることができる。従って、干渉周波数の問題の発生を、より確実に回避することが可能になる。
5.多軸ジャイロセンサー
次に多軸ジャイロセンサーにおける本実施形態の発振周波数設定手法について説明する。図15は、複数の軸回りでの回転角速度の検出を行う多軸ジャイロセンサーに用いられる回路装置20の構成例である。この構成例の回路装置20は、複数の振動片10-1、10-2、10-3の駆動及び検出を行う。ここで、例えば、振動片10-1は、X軸(広義には第1の軸)の回りでの回転角速度を検出するための振動片である。振動片10-2は、Y軸(広義には第2の軸)の回りでの回転角速度を検出するための振動片である。振動片10-3は、Z軸(広義には第3の軸)の回りでの回転角速度を検出するための振動片である。
図15では、回路装置20の検出回路60には、振動片10-1(広義には第1の物理量トランスデューサー)からの第1の検出信号と、振動片10-2(広義には第2の物理量トランスデューサー)からの第2の検出信号が入力される。また検出回路60には、振動片10-3(広義には第3の物理量トランスデューサー)からの第3の検出信号が入力される。そして検出回路60には、振動片10-1用の回路として、増幅回路61-1、同期検波回路81-1、フィルター部90-1、A/D変換器ADCXが設けられている。また検出回路60には、振動片10-2用の回路として、増幅回路61-2、同期検波回路81-2、フィルター部90-2、A/D変換器ADCYが設けられる。また振動片10-3用の回路として、増幅回路61-3、同期検波回路81-3、フィルター部90-3、A/D変換器ADCZが設けられている。
検出回路60のA/D変換回路100(ADCX〜ADCZ)は、クロック信号生成回路150からのクロック信号を分周したサンプリング周波数fsm=fos/i1のサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行う。具体的には、A/D変換回路100(ADCX、ADCY)は、振動片10-1からの第1の検出信号に対応する第1の入力信号と、振動片10-2からの第2の検出信号に対応する第2の入力信号のサンプリング動作を、動作用信号であるサンプリングクロック信号に基づいて行う。またA/D変換回路100(ADCZ)は、振動片10-3からの第3の検出信号に対応する第3の入力信号のサンプリング動作を、サンプリングクロック信号に基づいて行う。
検出回路60のDSP部110は、クロック信号を分周したクロック周波数fdsp=fos/i2の動作クロック信号に基づいて、A/D変換回路100(ADCX〜ADCZ)からのデジタル信号に対するデジタル信号処理を行う。
なお図15では駆動回路の構成については図示を省略しているが、実際には、振動片10-1用、振動片10-2用、振動片10-3用の駆動回路が設けられている。この場合に、駆動回路は、振動片10-1(第1の物理量トランスデューサー)からの第1のフィードバック信号を受けて、振動片10-1を駆動し、振動片10-2(第2の物理量トランスデューサー)からの第2のフィードバック信号を受けて、振動片10-2を駆動する。また駆動回路は、振動片10-3(第3の物理量トランスデューサー)からの第3のフィードバック信号を受けて、振動片10-3を駆動する。
また増幅回路61-1〜61-3、同期検波回路81-1〜81-3、フィルター部90-1〜90-3、A/D変換器ADCX〜ADCZの構成・動作については、図10、図11の増幅回路61、同期検波回路81、A/D変換回路100、フィルター部90、DSP部110と同様であるため、詳細な説明は省略する。また図15のA/D変換回路110では、振動片10-1〜振動片10-3用に別個にA/D変換器ADCX〜ADCZが設けられているが、1つのA/D変換器による時分割処理で、振動片10-1〜振動片10-3の検出信号についてのA/D変換を行ってもよい。また図15では、多軸ジャイロセンサーが3軸のジャイロセンサーである場合について示したが、多軸ジャイロセンサーは2軸のジャイロセンサーであってもよい。この場合には例えば振動片10-1、10-2に対応する検出回路60の各回路や駆動回路を設ければよい。
多軸ジャイロセンサーでは、いわゆる軸間干渉が問題になる。図15では、この軸間干渉の影響を低減するために振動片10-1、10-2、10-3の駆動周波数を異ならせている。具体的には、不図示の駆動回路により、X軸用の振動片10-1については駆動周波数fdr1で駆動する。Y軸用の振動片10-2についてはfdr1と異なる駆動周波数fdr2で駆動する。Z軸用の振動片10-3についてはfdr1及びfdr2の両方と異なる駆動周波数fdr3で駆動する。このように各軸の駆動周波数を異ならせることで、軸間干渉の影響を低減して、検出性能の劣化を低減できるようになる。
そして本実施形態では、このように振動片10-1(第1の物理量トランスデューサー)の駆動周波数を第1の駆動周波数fdr1とし、振動片10-2(第2の物理量トランスデューサー)の駆動周波数を第2の駆動周波数fdr2とした場合に、j×fdr1≠fos/i、且つ、m×fdr2≠fos/iとなるように発振周波数fosを調整する。ここで、i、j、mは1以上の整数である。具体的には本実施形態では、記憶部130は、j×fdr1≠fos/i、且つ、m×fdr2≠fos/iとなるように発振周波数fosを調整する周波数調整値を記憶する。更に望ましくは、k、nを1以上の整数とした場合に、j×fdr1≠k×fos/i、且つ、m×fdr2≠n×fos/iとなるように発振周波数fosを調整して、記憶部130に記憶する。この記憶部130への記憶処理は図10の制御部140により行われる。
また本実施形態では、振動片10-3(第3の物理量トランスデューサー)の駆動周波数を第3の駆動周波数fdr3とした場合に、j×fdr1≠fos/i、m×fdr2≠fos/i、且つ、p×fdr3≠fos/iとなるように発振周波数fosを調整する。ここで、pは1以上の整数である。具体的には本実施形態では、記憶部130は、j×fdr1≠fos/i、m×fdr2≠fos/i、且つ、p×fdr3≠fos/iとなるように発振周波数fosを調整する周波数調整値を記憶する。更に望ましくは、k、n、qを1以上の整数とした場合に、j×fdr1≠k×fos/i、m×fdr2≠n×fos/i、且つ、p×fdr3≠q×fos/iとなるように発振周波数fosを調整して、記憶部130に記憶する。
図16は、多軸ジャイロセンサーにおける干渉周波数を説明する図である。図16の横軸は発振周波数であり、縦軸は角速度コードばらつきを示したものである。図13の1軸のジャイロセンサーの場合に比べて、図16の多軸ジャイロセンサーでは、駆動周波数成分とサンプリング周波数成分(動作用信号の周波数成分)が一致する干渉周波数が多く発生する。即ち、多くの干渉周波数において角速度コードばらつきが発生している。これは、図15に示すように、多軸ジャイロセンサーでは、軸間干渉の低減のために、各振動片10-1、10-2、10-3の駆動周波数fdr1、fdr2、fdr3を異ならせているからである。
このように、多軸ジャイロセンサーでは、1軸のジャイロセンサーの場合に比べて、干渉周波数を避けた発振周波数の設定は、より厳しい条件になる。
この点、本実施形態では、前述の図6(A)〜図7(B)等で説明したように、A/D変換回路100の前段側のフィルター部90の減衰特性を有効活用して、A/D変換回路100の入力信号に混入する不要信号の振幅を減衰させている。従って、干渉周波数を避けた発振周波数の設定が困難な多軸ジャイロセンサーにおいて、発振周波数が干渉周波数に一致してしまうような事態が発生したとしても、フィルター部90の減衰特性により、干渉周波数の原因となる不要信号の振幅を十分に減衰させることが可能になる。
6.検出回路
図17に検出回路60の詳細な構成例を示す。図17は全差動スイッチングミキサー方式の検出回路60の例である。
Q/V変換回路62、64(電荷−電圧変換回路)には振動片10からの差動の第1、第2の検出信号IQ1、IQ2が入力される。そしてQ/V変換回路62、64は振動片10で発生した電荷(電流)を電圧に変換する。これらのQ/V変換回路62、64は帰還抵抗を有する連続型の電荷−電圧変換回路である。
ゲイン調整アンプ72、74は、Q/V変換回路62、64の出力信号QA1、QA2をゲイン調整して増幅する。ゲイン調整アンプ72、74は、いわゆるプログラマブルゲインアンプであり、設定されたゲインで信号QA1、QA2を増幅する。例えばA/D変換回路100の電圧変換範囲に適合する振幅の信号に増幅する。
スイッチングミキサー80は、駆動回路30からの同期信号SYCに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー80では、ゲイン調整アンプ72の出力信号QB1が第1の入力ノードNI1に入力され、ゲイン調整アンプ74の出力信号QB2が第2の入力ノードNI2に入力される。そして駆動回路30からの同期信号SYCにより差動の同期検波を行って、差動の第1、第2の出力信号QC1、QC2を第1、第2の出力ノードNQ1、NQ2に出力する。このスイッチングミキサー80により、前段の回路(Q/V変換回路、ゲイン調整アンプ)が発生したノイズ(1/fノイズ)などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。
フィルター92には、スイッチングミキサー80の第1の出力ノードNQ1からの第1の出力信号QC1が入力される。フィルター94には、スイッチングミキサー80の第2の出力ノードNQ2からの第2の出力信号QC2が入力される。これらのフィルター92、94は、例えば不要信号を除去(減衰)して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー80により高周波帯域に周波数変換された1/fノイズ等の不要信号は、フィルター92、94により除去される。またフィルター92、94は、例えばパッシブ素子(抵抗素子、キャパシター等)で構成されるパッシブフィルターである。
A/D変換回路100は、フィルター92からの出力信号QD1とフィルター94からの出力信号QD2を受けて、差動のA/D変換を行う。具体的には、A/D変換回路100は、フィルター92、94をアンチエイリアシング用のフィルター(前置きフィルター)として、出力信号QD1、QD2のサンプリングを行ってA/D変換を行う。そして本実施形態では、フィルター92からの出力信号QD1及びフィルター94からの出力信号QD2は、アクティブ素子を介さずにA/D変換回路100に入力される。
A/D変換回路100としては、例えばデルタシグマ型や逐次比較型などの種々の方式のA/D変換回路を採用できる。デルタシグマ型を採用する場合には、例えば1/fノイズ低減のためのCDS(Correlated double sampling)やチョッパーの機能などを有し、例えば2次のデルタシグマ変調器などにより構成されるA/D変換回路を用いることができる。また逐次比較型を採用する場合には、例えばDACの素子ばらつきよるS/N比の劣化を低減するDEM(Dynamic Element Matching)の機能などを有し、容量DAC及び逐次比較制御ロジックにより構成されるA/D変換回路を用いることができる。
DSP部110は、各種のデジタル信号処理を行う。例えばDSP部110は、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、A/D変換回路100等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正(感度調整)、オフセット補正などのデジタル補正処理を行う。
なお本実施形態の回路装置20は全差動スイッチングミキサー方式の構成には限定されない。例えば離散型Q/V変換回路と当該離散型Q/V変換回路にダイレクトに接続されるA/D変換回路からなるダイレクトサンプリング方式の構成など、種々の構成を採用できる。
図18に本実施形態の回路装置20を含む移動体の例を示す。本実施形態の回路装置20は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図18は移動体の具体例としての自動車206を概略的に示している。自動車206には、振動片10と回路装置20を有するジャイロセンサー510(センサー)が組み込まれている。ジャイロセンサー510は車体207の姿勢を検出することができる。ジャイロセンサー510の検出信号は車体姿勢制御装置208に供給されることができる。車体姿勢制御装置208は例えば車体207の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪209のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー510は組み込まれることができる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語(物理量検出装置、物理量トランスデューサー等)と共に記載された用語(ジャイロセンサー、振動片等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。