JP2016127209A - ペロブスカイト酸化物薄膜の作製方法およびこれを利用したメモリ素子 - Google Patents

ペロブスカイト酸化物薄膜の作製方法およびこれを利用したメモリ素子 Download PDF

Info

Publication number
JP2016127209A
JP2016127209A JP2015001745A JP2015001745A JP2016127209A JP 2016127209 A JP2016127209 A JP 2016127209A JP 2015001745 A JP2015001745 A JP 2015001745A JP 2015001745 A JP2015001745 A JP 2015001745A JP 2016127209 A JP2016127209 A JP 2016127209A
Authority
JP
Japan
Prior art keywords
thin film
perovskite
oxide thin
buffer layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015001745A
Other languages
English (en)
Other versions
JP6479480B2 (ja
Inventor
山田 浩之
Hiroyuki Yamada
浩之 山田
彰仁 澤
Akihito Sawa
彰仁 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2015001745A priority Critical patent/JP6479480B2/ja
Publication of JP2016127209A publication Critical patent/JP2016127209A/ja
Application granted granted Critical
Publication of JP6479480B2 publication Critical patent/JP6479480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inorganic Compounds Of Heavy Metals (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】強誘電体をバリア層として用いたトンネル接合構造において、非常に高い平坦性を有するバリア層・電極界面を実現し、不揮発メモリ素子において、高性能の不揮発メモリ動作を提供する。【解決手段】トンネル接合の下部電極8としてもちいるペロブスカイト酸化物層とシリコン基板の間に、平坦性制御層3として、岩塩構造とペロブスカイト構造よりなる複合バッファー層を挿入する。【選択図】図1

Description

本発明はメモリ素子およびその作製方法に関する。
金属電極と、導電性を有する強誘電酸化物から構成される不揮発性メモリ素子において、金属電極と強誘電酸化物の界面におけるショットキー型のバリア障壁高さが強誘電分極に依存することにより、不揮発抵抗スイッチングメモリ機能が得られる(特許文献1)。
上記導電性を有する強誘電酸化物としては、p型の半導体であるBi1-xFeO3(1>x>0)を使用し、上記金属電極として、Ptを使用している。
Si基板上に成長させるペロブスカイト酸化物薄膜(SrRuO3)の配向性を制御するため、複数のバッファー層を用いた積層体作製方法を提案している(特許文献2)。
本発明に類似するSrRuO3/SrO/YSZ/Si構造では、[001]配向が得られている。
平坦性を含む他の特性については記載がなく、その方法および効果については説明されていない。
特開2013-008884 抵抗変化型不揮発性メモリ素子 特開2009-70926 ペロブスカイト型酸化物薄膜の成膜方法および積層体
厚さ数nmの強誘電酸化物をバリア層として用いたトンネル接合においては、強誘電分極の反転に伴いトンネル抵抗が不揮発スイッチングすることが知られており、不揮発性メモリ素子に応用できる。
強誘電体層の膜厚がわずか数nmのトンネル接合において良好な不揮発メモリ効果を得るためには、強誘電バリア層および下部電極層として用いるペロブスカイト酸化物薄膜が、いずれも完全な[001]配向であることに加え、高い平坦性を有していなければならない。
次に、nmオーダーの膜厚で強誘電性を安定させるためには、強いエピタキシャル格子歪(2軸性の圧力効果)が必要である。
このエピタキシャル格子歪は通常、強誘電体と同じペロブスカイト構造を有し、所望の格子定数を有する単結晶基板を用いることにより制御される。
また、高い平坦性・結晶性も、この効果を得るためには必須である。
上記の、薄膜の品質にかかわる高度な要請に対し、シリコン基板は結晶構造が異なる上、金属酸化物および酸素と容易に化学反応するため、これらすべての条件を満たす高品質のペロブスカイトの積層構造を形成することができなかった。
トンネル接合の下部電極として用いるペロブスカイト酸化物層とシリコン基板の間に、平坦性制御層として、岩塩構造とペロブスカイト構造よりなる複合バッファー層を挿入する。
まず、シリコン基板の上に、シリコンとの反応を防止するために蛍石型構造のバッファー層(YSZ)を堆積し、その上に複合バッファー層としてまず岩塩型構造の酸化ストロンチウムを堆積し、ついでペロブスカイト型チタン酸酸化物を堆積する。
シリコン基板上において、高平坦性(平均荒さ0.3nm以下)、完全[001]配向、高結晶性、かつ一定の格子定数を有する高品質のペロブスカイト酸化物の薄膜積層構造を形成できる。
これにより、強誘電体をバリア層として用いたトンネル接合構造において、非常に高い平坦性を有するバリア層・電極界面を実現し、不揮発メモリ素子において、高性能の不揮発メモリ動作を提供することができる。
図1(a)は、本発明に関わる不揮発性メモリ素子構造の断面図。図1(b)は本発明ペロブスカイト酸化物薄膜の作製方法に関わる、各バッファー層の結晶構造。 本発明に関わる作製方法の図2(a)が、従来技術の図2(b)と比較して、高い平坦性を有するペロブスカイト薄膜を実現していることを示した図。 図3(a)は、本発明に関わるBaTiO3/La0.6Sr0.4MnO3/SrTiO3/SrO/YSZ/Si積層構造において、BaTiO3層に強いエピタキシャル格子歪(圧縮ひずみ)が発生していることを示した図。図3(b)は、上記積層構造において、SrTiO3層が、BaTiO3層およびLa0.6Sr0.4MnO3層に対してエピタキシャル格子歪を与えていることを示した図。 本発明に関わるCo/BaTiO3/La0.6Sr0.4MnO3/SrTiO3/SrO/YSZ/Si積層構造において、強誘電トンネル接合を構成するCo/BaTiO3/La0.6Sr0.4MnO3積層構造が、抵抗スイッチング機能を有していることを示したヒステリシス特性図。
図1(a)は、本発明に係るシリコン基板上に形成されたバッファー層積層構造と、その上に形成された強誘電体を用いたトンネル接合型の不揮発性メモリ素子の断面図である。
トンネル接合の上部電極を除く、酸化物薄膜により構成される積層構造の作製方法は次のとおりである。
自然酸化膜を有するシリコン(001)基板上に、反応防止層であるYSZ薄膜を基板温度800℃において酸素を供給せずに0.5nm厚により形成し、次いで酸素圧30mTorrにおいて30nm厚にパルスレーザー堆積法により形成した。
つぎに、構造・配向性制御層であるSrO薄膜を基板温度550℃, 酸素圧10mTorrで2nm厚に形成した。
つぎに、格子定数・平坦性制御層であるSrTiO3薄膜を基板温度650℃, 酸素圧10mTorrで4nm厚に形成した。
上記のバッファー層を形成後、引き続いてLa0.6Sr0.4MnO3のような高い導電性を有する酸化物を下部電極層として、基板温度750℃、酸素圧力1mTorrの作製条件で、パルスレーザー堆積法により40nm厚に形成した。
さらに基板温度650℃、酸素圧力35mTorrの作製条件で、強誘電バリア層となるBaTiO3層を3nm厚に形成した。
図2(a)は、本発明に係る方法で作製した積層構造の、原子間力顕微鏡像により観察した表面形状像とその断面プロファイルである。
peak-to-valleyも最大1nm程度であり、表面の二乗平均平坦度は僅か0.25nmであると見積もられる。
図2(b)は、従来技術で作製したSrRuO3/SrO/YSZ積層構造の表面形状像とその断面プロファイルである。
peak-to-valleyが約10nmに達するピンホールが多数見られ、二乗平均平坦度も1.1nmであり、トンネル接合に使用することはできない。
すなわち、SrTiO3とSrOのエピタキシャル薄膜よりなる複合バッファー層を用いることが平坦化のためには必須であることを示している。
図3(a)は、本発明に係る方法で作製したBaTiO3/La0.6Sr0.4MnO3/SrTiO3/SrO/YSZ/Si積層構造において、X線回折2θ-θパターンから見積もったBaTiO3層の積層方向の格子定数を、BaTiO3層の膜厚依存性としてプロットしたものである。
BaTiO3層の積層方向の格子定数は、0.418〜0.419nmと見積もられ、バルクのc軸長さに対応する0.4038nmを大きく上回っている。
この格子定数値は、BaTiO3層の膜厚が8nm以下の範囲でほぼ一定である。
図3(b)は本発明に係る方法で作製した、膜厚8nmのBaTiO3層を有する積層構造の(114)逆格子点のマッピングパターンである。
BaTiO3層・La0.6Sr0.4MnO3層・SrTiO3層を示す逆格子点の分布中心におけるqx値は、ほぼ共通であることが分かる。薄膜面内方向の格子定数は、√2/qxにより求められ、約0.391nmと見積もられる。
この値は、SrTiO3の格子定数(0.3905nm)に最も近いことから、高い平坦性と結晶性を有するSrTiO3バッファー層が、BaTiO3層とLa0.6Sr0.4MnO3層の積層面内方向の格子定数を決定していることが分かる。
その結果、SrTiO3より格子定数の大きいBaTiO3層は圧縮歪を受けて成長する。BaTiO3層の有する格子歪の大きさ(積層方向の格子定数と面内方向の格子定数の比)は、0.419/0.391=1.07に達している。
逆にSrTiO3より格子定数の小さいLa0.6Sr0.4MnO3層は、伸長歪を受けて成長する。
上記の酸化物の積層構造の上に、さらに金属の上部電極を形成し、トンネル接合を作製する方法は次のとおりである。
膜厚3nmのBaTiO3層を有するBaTiO3/La0.6Sr0.4MnO3/SrTiO3/SrO/YSZ/Si積層構造の上に、フォトリソグラフィーにより、3μm×3μmの大きさの素子の反転レジストパターンを作製した。次に室温で電子線蒸着によりCoのような金属を10nm厚形成し、さらに酸化防止のためAuのような金属を10nm厚に形成した。
ついで、リフトオフにより、Au/Co/BaTiO3/La0.6Sr0.4MnO3/SrTiO3/SrO/YSZ/Si不揮発性メモリ素子構造を作製した。
図4は、本発明に係る方法で作製した不揮発性メモリ素子構造において、La0.6Sr0.4MnO3とCoの間に-3V〜+3Vの範囲で掃引した場合に流れる電流を、原子間力顕微鏡の導電性チップを探針として用いて、室温にて測定した結果である。
電流-電圧特性は、特に-1V〜+1Vの電圧範囲で顕著なヒステリシスを描いており、+3Vから-3Vへ掃引した場合と、-3Vから+3Vへ掃引した場合とで特性が一致せず、両者が原点で交差している。
これは、強誘電電気分極が下向きの時と上向きの時とでトンネル障壁高さが異なることを意味し、強誘電特性に対応したトンネル抵抗状態を可逆的にスイッチする抵抗変化メモリ効果が実現されていることが分かる。
図1(b)は本発明に係る方法で作製したバッファー層の結晶構造を示している。
YSZとSrOは結晶構造が異なるが、格子定数がほぼ同一であるため、SrOはYSZ上に良好なエピタキシャル成長が可能である。
また、SrOとSrTiO3は、結晶構造も格子定数も異なるが、SrOの構造はSrTiO3におけるSrサイト副格子の構造と同一の原子配列と組成を有するため、SrTiO3はSrO上に良好なエピタキシャル成長が可能である。
このことから、各バッファー層は、バルクに近い安定構造を維持してエピタキシャル成長しているとともに、各バッファー層間の界面も安定な状態を有していると考えられる。
その結果、SrTiO3バッファー層の表面は、単結晶基板に近い性質を有し、その上に積層するペロブスカイト薄膜に対して、完全配向性はもちろん、高平坦性・高結晶性・エピタキシャル格子歪の付与が同時に可能になったと考えられる。
積層構造におけるBaTiO3層の格子定数は、各バッファー層の膜厚に殆ど依存しない。
しかし、各バッファー層の膜厚の増大に伴い、結晶性が向上するが平坦性は劣化する傾向がある。そのため、各バッファー層の膜厚は、YSZ:10-50nm, SrO:2-3nm, SrTiO3:3-6nmの範囲から選択される。
本実施例では、反応防止バッファー層としてYSZを用いたが、構造及び化学的性質の類似するHfO2であってもよい。
また、本実施例では、格子定数制御バッファー層としてエピタキシャルSrTiO3薄膜を使用したが、これに代えて類似物質のSr1-xAxTiO3, (A=Ca,Ba;0<x<1)やSrTi1-xBxO3 (B=Sn,Hf,Zr; 0<x<1)などを使用すれば、その上に積層するペロブスカイト酸化物薄膜の面内格子定数を0.38nm-0.41nmの範囲の任意の値に設定することができる。
従って、この範囲の格子定数を有するペロブスカイト酸化物であれば、本発明方法により平坦性の高い高品質薄膜をSi(001)基板上に形成することが可能である。
本実施例では、下部電極材料としてLa0.6Sr0.4MnO3を用いたが、金属的電気伝導度を示すことがしられているLa1-xSrxMnO3(0.2<x<0.5)の組成範囲であれば、同様に使用することができる。
本発明は、高速動作、低消費電力、非破壊読出し等の特徴を有する不揮発メモリ素子(Resistance Random Access Memory:ReRAM)として利用する事ができる。
1 Si基板
2 反応防止バッファー層
3 平坦性制御複合バッファー層
4 トンネル接合
5 YSZ層
6 SrO層
7 SrTiO3
8 下部電極層(La0.6Sr0.4MnO3)
9 トンネルバリア層(BaTiO3)
10 上部電極層(Co)
11 YSZ
12 SrO
13 SrTiO3
14 Srサイト副格子
15 La0.6Sr0.4MnO3
16 SrTiO3
17 BaTiO3

Claims (10)

  1. 自然酸化膜を有するシリコン(001)基板の上に蛍石型構造の薄膜からなるバッファー層を堆積し、
    その上に、岩塩構造の酸化物薄膜とその表面が平坦なペロブスカイト構造の酸化物薄膜よりなる複合バッファー層構造を順次堆積して、
    その上に、1種類以上のペロブスカイト型構造の酸化物薄膜を順次堆積して、
    その表面がトンネル接合し得る程度に平坦な1種類以上のペロブスカイト型構造の酸化物薄膜を積層した構造を得ることを特徴とする、ペロブスカイト酸化物薄膜積層構造の作製方法。
  2. 自然酸化膜を有するシリコン(001)基板の上に蛍石型構造の薄膜からなるバッファー層を堆積し、
    その上に、岩塩構造の酸化物薄膜とその表面が平坦なペロブスカイト構造の酸化物薄膜よりなる複合バッファー層構造を堆積して、
    その上に、1種類以上のペロブスカイト型構造の酸化物薄膜を順次堆積して、
    該複合バッファー層構造のペロブスカイト構造の酸化物薄膜を構成する酸化物と堆積面内方向に同じ格子定数を有する1種類以上のペロブスカイト型構造の酸化物薄膜を積層した構造を得ることを特徴とする、ペロブスカイト酸化物薄膜積層構造の作製方法。
  3. 前記蛍石型構造の薄膜からなるバッファー層がイットリウム安定化ジルコニア(YSZ)であることを特徴とする請求項1または請求項2のいずれか1項記載のペロブスカイト酸化物薄膜積層構造の作製方法。
  4. 前記複合バッファー層構造を構成する岩塩構造の酸化物薄膜がSrOで、ペロブスカイト構造層の酸化物薄膜がSrTiO3であることを特徴とする請求項1または請求項2のいずれか1項記載のペロブスカイト酸化物積層構造の作製方法。
  5. 請求項1に記載するペロブスカイト酸化物薄膜積層構造の作製方法で作製された前記シリコン(001)基板上の前記複合バッファー層の上に、下部電極として電気伝導性を有するペロブスカイト酸化物薄膜を堆積し、さらにその上にトンネルバリア層として強誘電性を有するペロブスカイト酸化物薄膜を堆積し,その上に上部電極として金属薄膜を形成して得られることを特徴とする、トンネル接合を有する不揮発性メモリ素子。
  6. 前記電気伝導性を有するペロブスカイト酸化物薄膜よりなる下部電極が、La1-xSrxMnO3(0.2<x<0.5)であることを特徴とする、請求項5に記載の不揮発性メモリ素子。
  7. 前記強誘電性を有するペロブスカイト酸化物薄膜よりなるトンネルバリア層が、膜厚2〜5nmのBaTiO3であることを特徴とする、請求項5に記載の不揮発性メモリ素子。
  8. 前記上部電極を構成する金属薄膜が、Fe,Co,Ni,Cu,Ptであることを特徴とする、請求項5に記載する不揮発性メモリ素子。
  9. 自然酸化膜を有するシリコン(001)基板と、
    蛍石型構造の薄膜からなるバッファー層と、
    岩塩構造の酸化物薄膜とその表面が平坦なペロブスカイト構造の酸化物薄膜よりなる複合バッファー層構造体と、
    その表面がトンネル接合し得る程度に平坦な1種類以上のペロブスカイト型構造の酸化物薄膜が、
    順に積層されたペロブスカイト酸化物薄膜積層構造体。
  10. 自然酸化膜を有するシリコン(001)基板と、
    蛍石型構造の薄膜からなるバッファー層と、
    岩塩構造の酸化物薄膜とその表面が平坦なペロブスカイト構造の酸化物薄膜よりなる複合バッファー層構造体と、
    該複合バッファー層構造のペロブスカイト構造の酸化物薄膜と堆積面内方向に同じ格子定数を有する1種類以上のペロブスカイト型構造の酸化物薄膜が、
    順に積層されたペロブスカイト酸化物薄膜積層構造体。

JP2015001745A 2015-01-07 2015-01-07 不揮発性メモリ素子 Active JP6479480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015001745A JP6479480B2 (ja) 2015-01-07 2015-01-07 不揮発性メモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015001745A JP6479480B2 (ja) 2015-01-07 2015-01-07 不揮発性メモリ素子

Publications (2)

Publication Number Publication Date
JP2016127209A true JP2016127209A (ja) 2016-07-11
JP6479480B2 JP6479480B2 (ja) 2019-03-06

Family

ID=56359742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015001745A Active JP6479480B2 (ja) 2015-01-07 2015-01-07 不揮発性メモリ素子

Country Status (1)

Country Link
JP (1) JP6479480B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106601903A (zh) * 2016-12-06 2017-04-26 山东大学苏州研究院 c轴高度取向的钛酸钡薄膜及其在中低温下的原位制法
JP2018056460A (ja) * 2016-09-30 2018-04-05 国立研究開発法人産業技術総合研究所 トンネル接合素子及び不揮発性メモリ素子
CN111254458A (zh) * 2018-11-30 2020-06-09 中国科学院大连化学物理研究所 一种钙钛矿复合阴极及其制备方法和应用
KR20210073701A (ko) * 2019-12-10 2021-06-21 브이메모리 주식회사 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222913A (ja) * 1999-11-19 2001-08-17 Taiyo Yuden Co Ltd 誘電体薄膜,その製造方法,その電子部品
JP2005011931A (ja) * 2003-06-18 2005-01-13 Seiko Epson Corp 強誘電体メモリ素子
JP2005203422A (ja) * 2004-01-13 2005-07-28 Seiko Epson Corp 磁気抵抗効果素子及びその製造方法、並びに磁気メモリ装置
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
JP2007019504A (ja) * 2002-09-30 2007-01-25 Toshiba Corp 絶縁膜及び電子素子
US20070205448A1 (en) * 2006-03-06 2007-09-06 Ut-Battelle, Llc Ferroelectric tunneling element and memory applications which utilize the tunneling element
JP2008066668A (ja) * 2006-09-11 2008-03-21 Toshiba Corp 半導体装置及びその製造方法
JP2009070926A (ja) * 2007-09-11 2009-04-02 Tokyo Institute Of Technology ペロブスカイト型酸化物薄膜の成膜方法および積層体

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222913A (ja) * 1999-11-19 2001-08-17 Taiyo Yuden Co Ltd 誘電体薄膜,その製造方法,その電子部品
JP2007019504A (ja) * 2002-09-30 2007-01-25 Toshiba Corp 絶縁膜及び電子素子
JP2005011931A (ja) * 2003-06-18 2005-01-13 Seiko Epson Corp 強誘電体メモリ素子
JP2005203422A (ja) * 2004-01-13 2005-07-28 Seiko Epson Corp 磁気抵抗効果素子及びその製造方法、並びに磁気メモリ装置
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
US20070205448A1 (en) * 2006-03-06 2007-09-06 Ut-Battelle, Llc Ferroelectric tunneling element and memory applications which utilize the tunneling element
JP2008066668A (ja) * 2006-09-11 2008-03-21 Toshiba Corp 半導体装置及びその製造方法
JP2009070926A (ja) * 2007-09-11 2009-04-02 Tokyo Institute Of Technology ペロブスカイト型酸化物薄膜の成膜方法および積層体

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056460A (ja) * 2016-09-30 2018-04-05 国立研究開発法人産業技術総合研究所 トンネル接合素子及び不揮発性メモリ素子
CN106601903A (zh) * 2016-12-06 2017-04-26 山东大学苏州研究院 c轴高度取向的钛酸钡薄膜及其在中低温下的原位制法
CN111254458A (zh) * 2018-11-30 2020-06-09 中国科学院大连化学物理研究所 一种钙钛矿复合阴极及其制备方法和应用
KR20210073701A (ko) * 2019-12-10 2021-06-21 브이메모리 주식회사 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법
KR102293876B1 (ko) 2019-12-10 2021-08-27 브이메모리 주식회사 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법

Also Published As

Publication number Publication date
JP6479480B2 (ja) 2019-03-06

Similar Documents

Publication Publication Date Title
KR100919430B1 (ko) 불휘발성 메모리 소자
Shannigrahi et al. Fatigue-free lead zirconate titanate-based capacitors for nonvolatile memories
Nguyen et al. Research update: enhanced energy storage density and energy efficiency of epitaxial Pb0. 9La0. 1 (Zr0. 52Ti0. 48) O3 relaxor-ferroelectric thin-films deposited on silicon by pulsed laser deposition
US20100065803A1 (en) Memory device and manufacturing method thereof
JP6479480B2 (ja) 不揮発性メモリ素子
JP2007227922A (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
US7754351B2 (en) Epitaxial (001) BiFeO3 membranes with substantially reduced fatigue and leakage
KR101450093B1 (ko) 이종접합 산화막 구조를 이용한 저항변화 메모리소자 및 그 제조방법
JP6356486B2 (ja) 抵抗変化型メモリ及び抵抗変化型メモリの製造方法
RU2468471C1 (ru) Способ получения энергонезависимого элемента памяти
US20120213964A1 (en) Polycrystalline ferroelectric or multiferroic oxide articles on biaxially textured substrates and methods for making same
JP2008066668A (ja) 半導体装置及びその製造方法
US7932505B2 (en) Perovskite transition metal oxide nonvolatile memory element
Lin et al. Microstructures and ferroelectric properties of PbTiO3/PbZrO3 superlattices deposited by pulse laser deposition
US11264448B2 (en) Dielectric thin film and memcapacitor including the same
JP2001122698A (ja) 酸化物電極薄膜
JP6813844B2 (ja) トンネル接合素子及び不揮発性メモリ素子
Liu et al. Asymmetric electrical properties in Pt/Ba0. 5Sr0. 5Ti0. 99Co0. 01O3/Nb-doped SrTiO3 capacitors
JP3705695B2 (ja) 層状ペロブスカイト構造の誘電体薄膜の作製方法、層状ペロブスカイト構造の誘電体薄膜及び層状ペロブスカイト構造の誘電体薄膜を有する電子部品
Bolstad et al. Synthesis and characterization of (111)-oriented BaTiO3 thin films
JP3664785B2 (ja) スイッチング素子
JP6367035B2 (ja) 不揮発性メモリ素子とその製造方法
Li et al. Anatomy of vertical heteroepitaxial interfaces reveals the memristive mechanism in Nb2O5-NaNbO3 thin films
JP2006196828A (ja) 酸化物薄膜素子
WO2021132602A1 (ja) 強誘電性薄膜、それを用いた電子素子および強誘電性薄膜の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180815

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190206

R150 Certificate of patent or registration of utility model

Ref document number: 6479480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250