JP2016122801A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016122801A
JP2016122801A JP2014263483A JP2014263483A JP2016122801A JP 2016122801 A JP2016122801 A JP 2016122801A JP 2014263483 A JP2014263483 A JP 2014263483A JP 2014263483 A JP2014263483 A JP 2014263483A JP 2016122801 A JP2016122801 A JP 2016122801A
Authority
JP
Japan
Prior art keywords
electrode pad
semiconductor device
manufacturing
semiconductor wafer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014263483A
Other languages
English (en)
Inventor
大浦　雄大
Takehiro Oura
雄大 大浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014263483A priority Critical patent/JP2016122801A/ja
Priority to US14/919,153 priority patent/US9799572B2/en
Publication of JP2016122801A publication Critical patent/JP2016122801A/ja
Priority to US15/720,055 priority patent/US10153216B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Plasma & Fusion (AREA)

Abstract

【課題】半導体装置の信頼度の低下を防止する。【解決手段】半導体ウェハの主面上に、アルミニウムを主成分とする電極パッドＰＡＤを形成する。続いて、電極パッドＰＡＤを覆うように、半導体ウェハの主面上に第１絶縁部材ＯＬ１および第２絶縁部材ＯＬ２を形成した後、ハロゲン系ガスを含むエッチングガスを用いたドライエッチング法により、電極パッドＰＡＤの表面を露出させる開口部ＯＰを第１絶縁部材ＯＬ１および第２絶縁部材ＯＬ２に形成する。その後、大気雰囲気で２００℃〜３００℃の熱処理を行い、電極パッドＰＡＤの露出した表面に２ｎｍ〜６ｎｍの厚さの酸化膜ＯＦを形成した後に、半導体ウェハを保管する。【選択図】図２

Description

本発明は半導体装置の製造技術に関し、例えばアルミニウム（Ａｌ）を主成分とする電極パッドを有する半導体装置の製造に好適に利用できるものである。
特開２００３−０３６６９２号公報（特許文献１）には、冗長置換用ブロック、冗長アドレス記憶部および置換制御部が設けられた不揮発性半導体記憶装置が記載されている。この不揮発性半導体記憶装置のフラッシュメモリの検査工程では、（第５の実施形態）および図５に記載されているように、プローブ検査を行いながら熱処理によるストレスを与えている。
特開２００３−０３６６９２号公報
前工程における製造が終了した半導体ウェハは、通常検査工程に移送されるが、半導体ウェハが検査の開始までに、または検査完了後に、長期間停滞する場合がある。長期間停滞した半導体ウェハでは、アルミニウム（Ａｌ）を主成分とする電極パッドの表面が腐食し、当該電極パッドと、これに接合される導電性部材との接合不良が発生して半導体装置の信頼度が低下するという問題が生じていた。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、まず、アルミニウム（Ａｌ）を主成分とする電極パッドを覆うように、半導体ウェハの主面上に絶縁部材を形成した後、ハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）を含むエッチングガスを用いたドライエッチング法により絶縁部材を加工して、電極パッドの表面を露出させる開口部を絶縁部材に形成する。その後、大気雰囲気で２００℃〜３００℃の熱処理を行い、電極パッドの露出した表面に２ｎｍ〜６ｎｍの厚さの酸化アルミニウム（Ａｌ２Ｏ３）膜を形成した後に、半導体ウェハを保管する。
一実施の形態によれば、半導体装置の信頼度の低下を防止することができる。
実施の形態１による半導体装置の製造方法の流れを説明する工程図である。 実施の形態１による半導体装置の製造工程を説明する電極パッドの要部断面図である。 実施の形態１による半導体ウェハ上のフッ素残留量を示すグラフ図である。 実施の形態１による電極パッドの表面に形成される酸化膜の厚さと熱処理時間との関係を示すグラフ図である。 実施の形態１による電極パッドの腐食発生率と熱処理時間との関係を示すグラフ図である。 実施の形態２による半導体装置の製造方法の流れを説明する工程図である。 実施の形態２による半導体装置の製造工程を説明する電極パッドの要部断面図である。 実施の形態３による半導体装置の製造方法の流れを説明する工程図である。 実施の形態３による半導体装置の製造工程を説明する電極パッドの要部断面図である。 実施の形態４による半導体装置の製造方法の流れを説明する工程図である。 実施の形態４による半導体ウェハ上のフッ素残留量を示すグラフ図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
（課題の詳細な説明）
まず、本発明の実施の形態による半導体装置の製造方法がより明確となると思われるため、本発明者によって見出された半導体装置の製造方法における解決しようとする課題について詳細に説明する。
前工程における製造が終了した半導体ウェハは、一旦クリーンルーム内に保管され、その後、検査工程を経て、後工程へ移送される。半導体ウェハを保管する際には、半導体ウェハは、複数枚の半導体ウェハを収納するケースまたは１枚の半導体ウェハを収納するケースなどに梱包される。また、保管が長期間に亘る場合は、半導体ウェハが収納されたケースを梱包袋に入れ、脱気した後に保管される。
ところで、前工程における製造が終了した半導体ウェハは、例えば複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（パッシベーション膜）とを有する構成になっている。
そして、半導体ウェハの主面上には、複数の半導体素子と電気的に接続された複数の電極パッドが配置されている。電極パッドは、上記多層配線層のうちの最上層の配線からなり、半導体ウェハの表面保護膜にそれぞれの電極パッドに対応して形成された開口部により露出している。電極パッドは、例えばアルミニウム（Ａｌ）を主成分とする導電性材料からなる。また、表面保護膜は、例えば酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜およびポリイミド膜（例えばＰＩＱ（Polyimideisoindoloquinazolinedion）など）が下層から順に積層された多層構造からなる。ポリイミド膜は、ソフトエラー対策または封止樹脂との熱応力緩和などに対して効果がある。
また、電極パッドには、後工程において、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法により、導電性部材（例えばボンディングワイヤ）が電気的に、かつ機械的に接続される。
しかしながら、本発明者が検討したところ、半導体ウェハの保管が長期間に亘る場合は、電極パッドの表面が腐食して、電極パッドと、これに接合される導電性部材との接合不良が発生し、半導体装置の信頼度が低下するという問題が生じていた。
また、前工程における製造が終了した半導体ウェハは、後工程へ移送される前に、検査工程において半導体ウェハに形成された半導体チップ毎に良・不良が判定される。具体的には、各半導体チップの電極パッドに、例えばタングステン（Ｗ）などからなるプローブ針を接触させて、半導体ウェハに形成された半導体チップ毎の集積回路の電気的特性を測定し、これをテスターが読み取ることにより半導体チップ毎の良・不良が判定される。しかし、半導体チップの電極パッドにプローブ針が接触すると、電極パッドにプローブ痕が残り、電極パッドにプローブ針を接触させない場合よりも、電極パッドの表面が腐食しやすくなる傾向がある。
ここで、電極パッドの表面の腐食とは、主に、電極パッドの表面に絶縁性のフッ素化合物または塩素化合物が形成されることをいう。フッ素化合物または塩素化合物の厚さは、例えば１０μｍ程度であり、容易に除去することができない。このため、電極パッドと導電性部材との接合不良が発生してしまう。以下に、フッ素化合物または塩素化合物が形成されるプロセスについて考察する。
（１）電極パッドの表面を露出させるため、表面保護膜に開口部を形成する際には、表面保護膜をドライエッチング法により加工するが、エッチングガスには、ハロゲン系ガスを用いるため、例えばフッ素（Ｆ）または塩素（Ｃｌ）が含まれる。フッ素（Ｆ）または塩素（Ｃｌ）が電極パッドの表面に残留していると、半導体ウェハを保管している間に、フッ素（Ｆ）または塩素（Ｃｌ）が大気中に含まれる酸素（Ｏ）と徐々に反応して、電極パッドの表面にフッ素化合物または塩素化合物が形成されると考えられる。
（２）また、表面保護膜をドライエッチング法により加工している際に、ポリイミド膜内に、エッチングガスからフッ素（Ｆ）または塩素（Ｃｌ）が侵入する。半導体ウェハを保管している間に、ポリイミド膜内に侵入したフッ素（Ｆ）または塩素（Ｃｌ）は徐々に抜けていき、大気中に含まれる酸素（Ｏ）と徐々に反応して、電極パッドの表面にフッ素化合物または塩素化合物が形成されると考えられる。この場合は、ポリイミド膜から徐々にフッ素（Ｆ）または塩素（Ｃｌ）が抜けていくので、保管時間が長くなるに従って、塩素化合物またはフッ素化合物の厚さは増加すると推測される。
（３）また、電極パッドには、エレクトロマイグレーション対策として、アルミニウム（Ａｌ）に銅（Ｃｕ）などが含まれている。このため、アルミニウム（Ａｌ）と銅（Ｃｕ）との間に電池効果が発生して電流が流れるため、より、電極パッドの表面の腐食が進むと考えられる。
（実施の形態１）
本実施の形態１による半導体装置の製造方法を図１〜図５を用いて説明する。図１は、本実施の形態１による半導体装置の製造方法の流れを説明する工程図である。図２は、本実施の形態１による半導体装置の製造工程を説明する電極パッドの要部断面図である。図３は、本実施の形態１による半導体ウェハ上のフッ素残留量を示すグラフ図である。図４は、本実施の形態１による電極パッドの表面に形成される酸化膜の厚さと熱処理時間との関係を示すグラフ図である。図５は、本実施の形態１による電極パッドの腐食発生率と熱処理時間との関係を示すグラフ図である。
≪半導体装置の製造方法≫
１．ウェハ完成
まず、半導体ウェハの主面（回路形成面、表面とも言う）に集積回路を形成する。例えばシリコン（Ｓｉ）単結晶からなる半導体ウェハの主面に、電解効果トランジスタ、抵抗および容量などの種々の半導体素子を形成し、これらを、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層を介して電気的に接続する。なお、半導体ウェハは、シリコン（Ｓｉ）に限らず、ガリウムヒ素（ＧａＡｓ）または炭化珪素（ＳｉＣ）などの化合物半導体であってもよい。
図２（ａ）に示すように、最上層の配線層ＭＬは、例えばアルミニウム（Ａｌ）を主成分とする導電性材料からなる。エレクトロマイグレーション耐性を向上させるため、この導電性材料には、銅（Ｃｕ）などが導入されており、また、この導電性材料上に、例えば窒化チタン（ＴｉＮ）からなるバリアメタル膜ＢＭが形成されている。最上層の配線層ＭＬの厚さは、例えば０．４μｍ〜６．０μｍである。そして、この最上層の配線層ＭＬと同一層の導電性材料によって、複数の電極パッド（表面電極、パッド電極とも言う）ＰＡＤが形成されている。
次に、最上層の配線層ＭＬ（複数の電極パッドＰＡＤを含む）を覆うように、半導体ウェハの主面上に第１絶縁部材ＯＬ１を形成する。また、第１絶縁部材ＯＬ１は、無機絶縁膜であり、例えば酸窒化シリコン（ＳｉＯＮ）膜、酸化シリコン（ＳｉＯ２）膜、窒化シリコン（Ｓｉ３Ｎ４）膜、または酸化シリコン（ＳｉＯ２）膜と窒化シリコン（Ｓｉ３Ｎ４）膜との積層膜などからなり、この膜は、例えばプラズマＣＶＤ（Chemical Vapor Deposition）法により形成される。第１絶縁部材ＯＬ１の厚さは、例えば０．６μｍ〜０．８μｍ程度である。
次に、半導体ウェハの主面上に第２絶縁部材ＯＬ２を形成する。第２絶縁部材ＯＬ２は、有機絶縁膜であり、例えばポリイミド膜（例えばＰＩＱ（Polyimideisoindoloquinazolinedion））などからなり、この膜は、例えば回転塗布法により形成される。第２絶縁部材ＯＬ２の厚さは、例えば５μｍ程度である。ポリイミド膜は、ソフトエラー対策または封止樹脂との熱応力緩和などに対して効果がある。
次に、リソグラフィ技術により形成されたレジストパターンをマスク（図示は省略）として、第２絶縁部材ＯＬ２をドライエッチング法により加工して、電極パッドＰＡＤ上の第２絶縁部材ＯＬ２を除去する。続いて、第１絶縁部材ＯＬ１をドライエッチング法により加工して、電極パッドＰＡＤ上の第１絶縁部材ＯＬ１を除去する。この際、電極パッドＰＡＤ上のバリアメタル膜ＢＭも除去されて、第１絶縁部材ＯＬ１および第２絶縁部材ＯＬ２に、電極パッドＰＡＤの表面を露出する開口部ＯＰが形成される。
第１絶縁部材ＯＬ１および第２絶縁部材ＯＬ２をドライエッチング法により加工する際には、ハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）を含むエッチングガスが用いられる。そのため、第１絶縁部材ＯＬ１および第２絶縁部材ＯＬ２に形成された開口部ＯＰに露出する電極パッドＰＡＤの表面には、自然酸化膜ＳＯを介して、フッ素（Ｆ）または塩素（Ｃｌ）が残留する。自然酸化膜ＳＯは、酸化アルミニウム（Ａｌ２Ｏ３）膜であり、その厚さは、約５ｎｍ以下である。しかし、自然酸化膜ＳＯの厚さは、半導体ウェハの面内でばらつくため、不均一である。
また、第１絶縁部材ＯＬ１および第２絶縁部材ＯＬ２をドライエッチング法により加工する際には、有機絶縁膜からなる第２絶縁部材ＯＬ２内に、エッチングガスに含まれるハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）が入り込み、加工が終わった後も、その一部が残留する。
２．ウェハテスト
次に、図２（ｂ）に示すように、電極パッドＰＡＤに、例えばタングステン（Ｗ）などからなるプローブ針（探針とも言う）を接触させて、半導体ウェハに形成された半導体チップ毎の集積回路の電気的特性を測定し、これをテスターが読み取ることにより半導体チップ毎の良・不良を判定する。
３．熱処理（ベーク処理）
次に、図２（ｃ）に示すように、ウェハテストが終わった後の半導体ウェハに対して熱処理を行うことにより、プローブ痕がある電極パッドＰＡＤの表面に、均一な厚さの酸化膜ＯＦを一様に形成する。酸化膜ＯＦは、酸化アルミニウム（Ａｌ２Ｏ３）膜である。酸化膜ＯＦの厚さが薄い場合は、均一な厚さの酸化膜ＯＦが形成できない可能性がある。一方、酸化膜ＯＦの厚さが厚い場合は、熱処理時間が長くなり、製造ＴＡＴが増加するという課題が生じ、また、電極パッドＰＡＤと、これに接合される導電性部材との接合不良が発生する可能性がある。これらを考慮すると、酸化膜ＯＦの厚さは、２ｎｍ〜６ｎｍの範囲が適切であり、また、４ｎｍを中心値とする範囲が最も好適であると考えられる。
熱処理温度は、例えば２００℃〜３００℃が適切な範囲であり、酸化膜ＯＦを形成することから、熱処理雰囲気は、例えば大気雰囲気または酸素雰囲気が適切であると考えられる。また、熱処理時間は、後に詳細を説明するが、バッチ式のベーク炉では、例えば３０分が適切であると考えられる。
さらに、この熱処理により、電極パッドＰＡＤの露出した表面および第２絶縁部材ＯＬ２内に残留していたハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）が除去される。
４．保管
その後、後工程へ移送されるまでの間、半導体ウェハはクリーンルーム内に保管される。半導体ウェハを保管する際には、半導体ウェハは、複数枚の半導体ウェハを収納するケースまたは１枚の半導体ウェハを収納するケースなどに梱包される。また、保管が長期間に亘る場合は、半導体ウェハが収納されたケースを梱包袋に入れ、脱気した後に保管される。
≪熱処理の効果≫
図３は、ウェハテスト後に熱処理を行った場合と、熱処理を行わなかった場合における半導体ウェハ上のフッ素残留量を示すグラフ図である。熱処理温度は、２５０℃であり、熱処理雰囲気は、大気雰囲気である。
図３に示すように、熱処理を行うことにより、半導体ウェハ上のフッ素残留量を２０％程度まで減少させることができる。
図４は、電極パッドの表面に形成される酸化アルミニウム（Ａｌ２Ｏ３）膜の厚さと熱処理時間との関係を示すグラフ図である。熱処理温度は、２５０℃であり、熱処理雰囲気は、大気雰囲気である。また、熱処理には、バッチ式のベーク炉を用いた。
図４に示すように、３０分以上の熱処理により、例えば３．５ｎｍ程度の厚さの酸化膜が電極パッドの表面に形成されていることが分かる。熱処理を行わない場合であっても、電極パッドの表面には、約３ｎｍ以下の厚さの自然酸化膜が形成される。しかし、自然酸化膜の厚さは、半導体ウェハの面内でばらつき、不均一である。これに対して、熱処理により、積極的に電極パッドの表面に形成された酸化膜の厚さは、半導体ウェハの面内でのばらつきが自然酸化膜よりも小さく、ほぼ均一となり、酸化膜は、電極パッドの表面に一様に形成することができる。
電極パッドの表面に、均一な厚さの酸化膜を一様に形成することによる効果としては、以下が考えられる。
熱処理を行うことにより、図３に示したように、半導体ウェハ上のフッ素残留量を低減することができる。しかし、熱処理を行っても、第２絶縁部材内に含まれるハロゲン系ガスが完全には除去できず、絶対量が減るのみで、熱処理が終わった後も、その一部が残留する場合がある。このため、半導体ウェハを保管している間に、第２絶縁部材内に残留していたハロゲン系ガスが第２絶縁部材から徐々に抜け出して、電極パッドの表面に付着することがある。しかし、本実施の形態１では、電極パッドの表面に、均一な厚さの酸化膜を一様に形成しているので、半導体ウェハを保管している間に、ハロゲン系ガスが第２絶縁部材から徐々に抜け出しても、電極パッドの表面に直接付着しないので、電極パッドの表面の腐食を防止することができる。
図５は、電極パッドの腐食発生率と熱処理時間との関係を示すグラフ図である。熱処理温度は、２５０℃であり、熱処理雰囲気は、大気雰囲気である。また、熱処理には、バッチ式のベーク炉を用いた。なお、半導体ウェハを湿度１００％の中で所定時間（０分、３０分、１時間、４時間）保管した後、電極パッドの腐食発生率を測定した。
図５に示すように、フッ素系腐食の場合および塩素系腐食の場合共に、３０分以上の熱処理により、電極パッドの腐食発生率が著しく低減していることが分かる。
このように、本実施の形態１によれば、電極パッドＰＡＤの露出した表面および第２絶縁部材ＯＬ２内に残留していたハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）を除去することができるので、電極パッドＰＡＤの表面の腐食を防止することができる。さらに、電極パッドＰＡＤの表面には、例えば３．５ｎｍ程度の均一な厚さの酸化膜ＯＦが一様に形成されるので、半導体ウェハを保管している間に、ハロゲン系ガスが第２絶縁部材ＯＬ２から徐々に抜け出しても、電極パッドＰＡＤの表面と直接接触しないので、電極パッドＰＡＤの表面の腐食を防止することができる。
（実施の形態２）
本実施の形態２による半導体装置の製造方法を図６および図７を用いて説明する。図６は、本実施の形態２による半導体装置の製造方法の流れを説明する工程図である。図７は、本実施の形態２による半導体装置の製造工程を説明する電極パッドの要部断面図である。
前述した実施の形態１と相違する点は、本実施の形態２では、図６および図７に示すように、ウェハテストと熱処理（ベーク処理）との間に水洗を追加していることである。すなわち、まず、図７（ａ）および（ｂ）に示すように、電極パッドＰＡＤに、例えばタングステン（Ｗ）などからなるプローブ針を接触させて、ウェハテストを行う。次に、図７（ｃ）に示すように、ウェハテストが終わった後の半導体ウェハに対して水洗を行い、この水洗により、ハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）を電極パッドＰＡＤの表面から除去する。その後、図７（ｄ）に示すように、半導体ウェハに対して熱処理を行い、この熱処理により、電極パッドＰＡＤの露出した表面に酸化膜ＯＦを形成する。さらに、電極パッドＰＡＤの露出した表面および第２絶縁部材ＯＬ２内に残留していたハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）を除去する。
従って、熱処理の前に水洗を行っているので、水洗を行わずに熱処理を行った場合と比べると、熱処理時における電極パッドＰＡＤの表面に残留するハロゲン系ガスが減少して、より均一な厚さの酸化膜ＯＦを形成することができる。
水洗には、超純水（例えば不純物の量が０．００１μｇ／Ｌ程度の導電性のない水）が用いられ、超純水を満たしたプールに複数枚の半導体ウェハをつけるバッチ式水洗であってもよく、スピン洗浄による枚葉式水洗であってもよい。
本実施の形態２では、熱処理の前に水洗を行ったが、熱処理の後に水洗を行ってもよい。この場合は、熱処理により、電極パッドＰＡＤの露出した表面および第２絶縁部材ＯＬ２内からハロゲン系ガスが除去された後、さらに水洗により、電極パッドＰＡＤの露出した表面に付着したハロゲン系ガスが除去されるので、ハロゲン系ガスを除去する効果がより高くなると考えられる。
（実施の形態３）
本実施の形態３による半導体装置の製造方法を図８および図９を用いて説明する。図８は、本実施の形態３による半導体装置の製造方法の流れを説明する工程図である。図９は、本実施の形態３による半導体装置の製造工程を説明する電極パッドの要部断面図である。
前述した実施の形態１と相違する点は、本実施の形態３では、図８および図９に示すように、熱処理（ベーク）の後に、ウェハテストを行っていることである。すなわち、図９（ａ）および（ｂ）に示すように、半導体ウェハに対して熱処理を行うことにより、電極パッドＰＡＤの露出した表面に、均一な厚さの酸化膜ＯＦを一様に形成することができる。さらに、電極パッドＰＡＤの露出した表面および第２絶縁部材ＯＬ２内に残留するハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）を低減することができる。
但し、本実施の形態３では、電極パッドＰＡＤの露出した表面に、均一な厚さの酸化膜ＯＦを一様に形成した後、電極パッドＰＡＤに、プローブ針を接触させて、半導体ウェハに形成された半導体チップ毎の集積回路の電気的特性を測定することになる。従って、図９（ｃ）に示すように、プローブ針が接触した電極パッドＰＡＤの表面の酸化膜ＯＦが削られて、プローブ針が接触した部分の酸化膜ＯＦの厚さが薄くなるまたは全て除去されることがある。しかし、その後、プローブ針が接触した部分には自然酸化膜ＳＯが形成されるので、不均一な厚さとはなるが、酸化膜ＯＦおよび自然酸化膜ＳＯによって電極パッドＰＡＤの表面が覆われるので、半導体ウェハを保管している間の電極パッドＰＡＤの表面の腐食を防止することができる。
さらに、ウェハ完成と熱処理（ベーク処理）との間、熱処理（ベーク処理）とウェハテストとの間、またはウェハ完成と熱処理（ベーク処理）との間および熱処理（ベーク処理）とウェハテストとの間に、前述の実施の形態２で説明した水洗を行ってもよい。水洗を追加することにより、熱処理のみの場合よりもハロゲン系ガスを除去する効果がより高くなる。
また、ウェハテストを行っている間に、半導体ウェハに対して熱処理を行ってもよい。この場合も上記した効果と同様の効果を得ることができる。
（実施の形態４）
本実施の形態４による半導体装置の製造方法を図１０および図１１を用いて説明する。図１０は、本実施の形態４による半導体装置の製造方法の流れを説明する工程図である。図１１は、本実施の形態４によるウェハテスト後に水洗のみを行った場合と、水洗を行わなかった場合における半導体ウェハ上のフッ素残留量を示すグラフ図である。
前述した実施の形態１と相違する点は、本実施の形態４では、図１０に示すように、熱処理（ベーク処理）に代えて水洗を行っていることである。すなわち、水洗を行うことにより、電極パッドの露出した表面に残留していたハロゲン系ガス、例えばフッ素（Ｆ）または塩素（Ｃｌ）を除去することができるので、電極パッドの表面の腐食を防止することができる。
水洗には、前述の実施の形態２に説明した水洗と同様に、超純水（例えば不純物の量が０．００１μｇ／Ｌ程度の導電性のない水）が用いられ、超純水を満たしたプールに複数枚の半導体ウェハをつけるバッチ式水洗であってもよく、スピン洗浄による枚葉式水洗であってもよい。
本実施の形態４では、前述した実施の形態１で説明した熱処理を半導体ウェハに対して行っていないので、第２絶縁部材内に残留したハロゲン系ガスは除去されない。また、電極パッドの露出した表面には、均一な厚さの酸化膜は形成されず、不均一な厚さの自然酸化膜が形成される。このため、半導体ウェハを長期間に亘って保管している間に、ハロゲン系ガスが第２絶縁部材から徐々に抜け出して、電極パッドの表面の腐食が進行する可能性はある。
しかし、図１１に示すように、水洗を行うことにより、半導体ウェハ上のフッ素残留量を半分程度まで減少させることができる。従って、水洗のみを行った場合は、熱処理のみを行った場合と比較すると、ハロゲン系ガスの除去効果は低いが、ハロゲン系ガスは明らかに除去されているので、熱処理と水洗の両方を行わない場合よりも、半導体ウェハを保管している間の電極パッドの表面の腐食を防止することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＭ バリアメタル膜
ＭＬ 配線層
ＯＦ 酸化膜
ＯＬ１ 第１絶縁部材（無機絶縁膜）
ＯＬ２ 第２絶縁部材（有機絶縁膜）
ＯＰ 開口部
ＰＡＤ 電極パッド（表面電極、パッド電極）
ＳＯ 自然酸化膜

Claims (9)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体ウェハの主面上に電極パッドを形成する工程；
    （ｂ）前記電極パッドを覆うように、前記半導体ウェハの主面上に絶縁部材を形成する工程；
    （ｃ）ハロゲン系ガスを含むエッチングガスを用いたドライエッチング法により前記絶縁部材を加工して、前記電極パッドの表面が露出する開口部を前記絶縁部材に形成する工程；
    （ｄ）酸素を含む雰囲気で熱処理を行い、前記電極パッドの露出した表面に酸化膜を形成する工程；
    （ｅ）前記（ｄ）工程の後、前記半導体ウェハを保管する工程。
  2. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程における前記熱処理の温度は、２００℃から３００℃である、半導体装置の製造方法。
  3. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程で、前記開口部に露出した前記電極パッドの表面には、フッ素化合物または塩素化合物が形成される、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程と前記（ｄ）工程との間、または前記（ｄ）工程と前記（ｅ）工程との間に、さらに以下の工程を含む：
    （ｆ）前記電極パッドの露出した表面を水洗する工程。
  5. 請求項１記載の半導体装置の製造方法において、
    前記（ｃ）工程と前記（ｄ）工程との間、または前記（ｄ）工程と前記（ｅ）工程との間に、さらに以下の工程を含む：
    （ｇ）前記半導体ウェハに形成された半導体チップ毎に、前記電極パッドにプローブ針を接触させて、前記半導体チップ毎の集積回路の電気的特性を測定する工程。
  6. 請求項１記載の半導体装置の製造方法において、
    前記酸化膜の厚さは、２ｎｍから６ｎｍである、半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記酸化膜の厚さは、４ｎｍである、半導体装置の製造方法。
  8. 請求項１記載の半導体装置の製造方法において、
    前記ハロゲン系ガスは、フッ素または塩素である、半導体装置の製造方法。
  9. 請求項１記載の半導体装置の製造方法において、
    前記電極パッドは、アルミニウムを主成分とする導電性材料からなり、前記酸化膜は、酸化アルミニウムからなる、半導体装置の製造方法。
JP2014263483A 2014-12-25 2014-12-25 半導体装置の製造方法 Pending JP2016122801A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014263483A JP2016122801A (ja) 2014-12-25 2014-12-25 半導体装置の製造方法
US14/919,153 US9799572B2 (en) 2014-12-25 2015-10-21 Manufacturing method of semiconductor device
US15/720,055 US10153216B2 (en) 2014-12-25 2017-09-29 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014263483A JP2016122801A (ja) 2014-12-25 2014-12-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016122801A true JP2016122801A (ja) 2016-07-07

Family

ID=56165071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014263483A Pending JP2016122801A (ja) 2014-12-25 2014-12-25 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9799572B2 (ja)
JP (1) JP2016122801A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048339A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置及び半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053763A (zh) * 2019-12-26 2021-06-29 比亚迪半导体股份有限公司 半导体芯片及其制备方法和半导体器件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758107A (ja) * 1993-08-18 1995-03-03 Toshiba Corp 半導体装置の製造方法
JP2001068545A (ja) * 1999-08-25 2001-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001326225A (ja) * 2000-05-16 2001-11-22 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003249576A (ja) * 2002-02-26 2003-09-05 Fujitsu Amd Semiconductor Kk 半導体記憶装置の製造方法及び半導体記憶装置
JP2006245468A (ja) * 2005-03-07 2006-09-14 Renesas Technology Corp 半導体装置の製造方法
JP2006310482A (ja) * 2005-04-27 2006-11-09 Aqua Science Kk アルミニウム表面腐食防止方法
JP2009302371A (ja) * 2008-06-16 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010016233A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 半導体装置の製造方法
JP2014033228A (ja) * 2013-11-01 2014-02-20 Renesas Electronics Corp 半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US5380401A (en) * 1993-01-14 1995-01-10 Micron Technology, Inc. Method to remove fluorine residues from bond pads
US5476816A (en) * 1994-03-28 1995-12-19 Motorola, Inc. Process for etching an insulating layer after a metal etching step
US5731243A (en) * 1995-09-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cleaning residue on a semiconductor wafer bonding pad
US5824234A (en) * 1996-10-02 1998-10-20 Mosel Vitelic, Inc. Method for forming low contact resistance bonding pad
US6006764A (en) * 1997-01-28 1999-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of stripping photoresist from Al bonding pads that prevents corrosion
US5930664A (en) * 1997-07-24 1999-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Process for preventing corrosion of aluminum bonding pads after passivation/ARC layer etching
US5872061A (en) * 1997-10-27 1999-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Plasma etch method for forming residue free fluorine containing plasma etched layers
US5985765A (en) * 1998-05-11 1999-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing bonding pad loss using a capping layer when etching bonding pad passivation openings
US6635562B2 (en) * 1998-09-15 2003-10-21 Micron Technology, Inc. Methods and solutions for cleaning polished aluminum-containing layers
US6214717B1 (en) * 1998-11-16 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for adding plasma treatment on bond pad to prevent bond pad staining problems
TW399264B (en) * 1998-11-27 2000-07-21 United Microelectronics Corp Method for reducing the fluorine content on metal pad surface
US6297160B1 (en) * 1999-03-12 2001-10-02 Taiwan Semiconductor Manufacturing Company Application of pure aluminum to prevent pad corrosion
US6559076B1 (en) * 1999-08-19 2003-05-06 Micron Technology, Inc. Method of removing free halogen from a halogenated polymer insulating layer of a semiconductor device
US6989608B2 (en) * 2004-04-01 2006-01-24 Atmel Corporation Method and apparatus to eliminate galvanic corrosion on copper doped aluminum bond pads on integrated circuits
US6682659B1 (en) * 1999-11-08 2004-01-27 Taiwan Semiconductor Manufacturing Company Method for forming corrosion inhibited conductor layer
US6727185B1 (en) * 1999-11-29 2004-04-27 Texas Instruments Incorporated Dry process for post oxide etch residue removal
US6413863B1 (en) * 2000-01-24 2002-07-02 Taiwan Semiconductor Manufacturing Company Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US6361704B1 (en) * 2000-05-12 2002-03-26 Taiwan Semiconductor Manufacturing Company Self stop aluminum pad for copper process
US6566269B1 (en) * 2000-07-14 2003-05-20 Lucent Technologies Inc. Removal of post etch residuals on wafer surface
US6727593B2 (en) * 2001-03-01 2004-04-27 Kabushiki Kaisha Toshiba Semiconductor device with improved bonding
JP2003036692A (ja) 2001-07-24 2003-02-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置
JP2005136246A (ja) * 2003-10-31 2005-05-26 Renesas Technology Corp 半導体集積回路装置の製造方法
US7055532B2 (en) * 2003-12-18 2006-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method to remove fluorine residue from bond pads
JP2009246218A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
ITRM20080610A1 (it) * 2008-11-13 2010-05-14 Aptina Imaging Corp Procedimento per passivazione in umido di piazzole di unione per protezione contro un trattamento successivo basato su tmah.
US8207052B2 (en) * 2009-01-16 2012-06-26 Globalfoundries Singapore Pte. Ltd. Method to prevent corrosion of bond pad structure
JP5581642B2 (ja) * 2009-10-05 2014-09-03 住友電気工業株式会社 半導体装置の製造方法
JP6367575B2 (ja) * 2014-02-25 2018-08-01 株式会社日本マイクロニクス 二次電池搭載回路チップ及びその製造方法
US9405089B2 (en) * 2014-05-22 2016-08-02 Texas Instruments Incorporated High-temperature isotropic plasma etching process to prevent electrical shorts

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758107A (ja) * 1993-08-18 1995-03-03 Toshiba Corp 半導体装置の製造方法
JP2001068545A (ja) * 1999-08-25 2001-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001326225A (ja) * 2000-05-16 2001-11-22 Nec Kyushu Ltd 半導体装置及びその製造方法
JP2003249576A (ja) * 2002-02-26 2003-09-05 Fujitsu Amd Semiconductor Kk 半導体記憶装置の製造方法及び半導体記憶装置
JP2006245468A (ja) * 2005-03-07 2006-09-14 Renesas Technology Corp 半導体装置の製造方法
JP2006310482A (ja) * 2005-04-27 2006-11-09 Aqua Science Kk アルミニウム表面腐食防止方法
JP2009302371A (ja) * 2008-06-16 2009-12-24 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2010016233A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 半導体装置の製造方法
JP2014033228A (ja) * 2013-11-01 2014-02-20 Renesas Electronics Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021048339A (ja) * 2019-09-20 2021-03-25 株式会社東芝 半導体装置及び半導体装置の製造方法
JP7237785B2 (ja) 2019-09-20 2023-03-13 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20180033702A1 (en) 2018-02-01
US10153216B2 (en) 2018-12-11
US9799572B2 (en) 2017-10-24
US20160190022A1 (en) 2016-06-30

Similar Documents

Publication Publication Date Title
JP2003234348A (ja) 半導体集積回路装置およびその製造方法
JP2006203215A (ja) 半導体集積回路装置およびその製造方法
JP2009246218A (ja) 半導体装置の製造方法および半導体装置
US9607954B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP6872991B2 (ja) 半導体装置およびその製造方法
US10153216B2 (en) Manufacturing method of semiconductor device
CN104600024B (zh) 半导体装置及其制造方法
JP5244898B2 (ja) 半導体集積回路装置
KR101356406B1 (ko) 웨이퍼 수준 패키지 저항 감시 방법
JP2009524925A (ja) 異なるコンポーネントを備える集積回路の製造方法
JP2023153915A (ja) 腐食を防止するための犠牲導電性スタックを用いる方法
JP4388265B2 (ja) 半導体集積回路装置およびその製造方法
JP2012094593A (ja) 半導体装置および半導体装置の製造方法
US8841140B2 (en) Technique for forming a passivation layer without a terminal metal
JP2008235539A (ja) 半導体装置及び半導体装置の製造方法
JP2015015505A (ja) 半導体装置
US11646279B2 (en) Contact pad structures and methods for fabricating contact pad structures
JPH11260878A (ja) 半導体装置とその不良予測機構
JP6509300B1 (ja) 半導体装置の製造方法
JP2010034595A (ja) 半導体集積回路装置およびその製造方法
JP7332304B2 (ja) 半導体装置およびその製造方法
CN108538730B (zh) 封装方法
JP2007258354A (ja) 半導体装置の製造方法
KR100545216B1 (ko) 반도체 소자의 패드 제조 방법
TW202301622A (zh) 互連基板、半導體封裝及製造互連基板之方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190423