JP2008235539A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008235539A JP2008235539A JP2007072522A JP2007072522A JP2008235539A JP 2008235539 A JP2008235539 A JP 2008235539A JP 2007072522 A JP2007072522 A JP 2007072522A JP 2007072522 A JP2007072522 A JP 2007072522A JP 2008235539 A JP2008235539 A JP 2008235539A
- Authority
- JP
- Japan
- Prior art keywords
- electrode pad
- semiconductor device
- layer
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体基板に配設された電極パッド12に導通する再配線層31を備えた半導体装置において、プローブピンによる接触により電極パッド12表面に生成した突起物12aを有機絶縁膜21によって被覆し、突起物12aを被覆させたまま、電極パッド12に導通する再配線層31を配設する。これにより、プローブピンの接触によって発生した突起物12aにより生じる電極パッド12表面の腐食が抑制され、電極パッド12と、その上に形成させた再配線層31との導通不良を防止することができる。その結果、半導体装置としての信頼性が向上する。
【選択図】図1
Description
この図に示す半導体装置は、ダイシングによって個片化される前のウエハ状態の半導体装置であり、半導体基材100(半導体ウエハ)と、半導体基材100上に形成されたトランジスタ、コンデンサ等の素子(不図示)、またはこれらの素子に接続する電子回路層110とを備えている。
図15はプローブピン接触後の電極パッド上に再配線層を形成させた半導体装置の要部断面模式図である。
<第1の実施の形態>
最初に、本発明の第1の実施の形態における半導体装置の形態について説明する。
この図に示す半導体装置1は、一例として、ダイシングによって切断される前のウエハ状態の半導体装置の要部が示されている。また、この図の半導体装置1には、ウエハ状のまま、プローブピンによる電気的特性検査が施された状態が示されている。
この図では、プローブピンによる電気的特性検査が行われた後のウエハ状の半導体装置に、ペースト状の有機絶縁膜21aが塗布された状態が示されている。
そして、再配線層を形成するために、レジストを塗布し、リソグラフィによりパターンニングされたレジスト32から表出したシード層30上に電解鍍金によって、膜厚が3〜50μmの再配線層31を形成する。
次に、本発明の第2の実施の形態について説明する。なお、以下の図面では、第1の実施の形態で説明した半導体装置1に含まれる同一の部材には同一の符号を付し、既に説明した部材については、その説明の詳細を省略する。
この図に示す半導体装置2は、一例として、ダイシングによって切断される前のウエハ状態の半導体装置の要部が示されている。また、この図の半導体装置2には、ウエハ状のまま、プローブピンによる電気的特性検査が施された状態が示されている。
さらに、シード層30上に、外部接続用端子に導通させるための再配線層31が形成されている。再配線層31は、銅を主成分とする金属で構成されている。
なお、第2の実施の形態では、有機絶縁膜21によって、突起物12aを被覆せずに、この工程においては、電極パッド12上に露出させた状態とする。
ここで、金属膜33のスパッタリング条件については、電極パッド12表面でのマイグレーションが促進し、突起物12aの周囲に充分に回り込むように、基板温度を50〜400℃に設定する。また、金属膜33の膜厚が10〜500nmになるように成膜する。
図9は再配線層鍍金工程を説明する図であり、(A)は要部断面模式図であり、(B)は拡大図である。この図では、電極パッド12上に再配線層31が鍍金された状態が示されている。
次に、本発明の第3の実施の形態について説明する。第3の実施の形態では、上述した第1及び第2の実施の形態の複合例である。この場合の半導体装置の構成について詳細に説明する。なお、以下の図面では、第1及び第2の実施の形態で説明した半導体装置1,2に含まれる同一の部材には同一の符号を付し、既に説明した部材については、その説明の詳細を省略する。
半導体装置3には、トランジスタ等の能動素子並びにコンデンサ等の受動素子が配設され(図示しない)、その上層に、これらの素子に接続された電子回路層11が形成されている。
次に、本発明の第4の実施の形態について説明する。第4の実施の形態では、上述した第1乃至3の実施の形態の変形例である。なお、以下の図面では、第1乃至3の実施の形態で説明した半導体装置1,2,3に含まれる同一の部材には同一の符号を付し、既に説明した部材については、その説明の詳細を省略する。
半導体装置4には、所謂ウエハプロセスが適用されて、トランジスタ等の能動素子並びにコンデンサ等の受動素子が配設され(図示しない)、その上層に、これらの素子に接続された電子回路層11が形成されている。
但し、本実施の形態では、封止層41を、例えば、第1乃至第3の実施の形態で説明した封止層40より高く形成し、封止層41内に形成した孔に円筒形状の柱状電極60(ポスト状電極)を形成している。この柱状電極60は、印刷または鍍金により形成される。また、柱状電極60は、例えば、銅により構成されている。
プローブピンによる接触により前記電極パッド表面に生成した突起物の少なくとも一部を被覆する絶縁膜と、
前記絶縁膜上及び前記電極パッド上に形成され、前記電極パッドに導通する前記配線層と、
を備えたことを特徴とする半導体装置。
プローブピンによる接触により前記電極パッド表面に生成した突起物を被覆するスパッタリング膜と、
前記スパッタリング膜上に形成され、前記電極パッドに導通する前記配線層と、
を備えたことを特徴とする半導体装置。
(付記5) 前記スパッタリング膜がチタン(Ti)またはクロム(Cr)の少なくとも一つを主たる成分とする金属膜上に、前記配線層の材質を主たる成分とするシード層を積層させた被膜により構成されていることを特徴とする付記2記載の半導体装置。
(付記7) 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置であって、
プローブピンによる接触により前記電極パッド表面に生成した突起物と外部端子と前記電極パッドを接続する配線層の間に複数の金属膜を有することを特徴とする半導体装置。
(付記9) 前記金属膜と前記配線層の間に形成される前記シード層が前記配線層の材料と同じ材料であることを特徴とする付記7記載の半導体装置。
プローブピンによる接触によって、前記電極パッドの表面に生成した突起物の少なくとも一部を絶縁膜により被覆する工程と、
前記絶縁膜上及び前記電極パッド上に、前記電極パッドに導通する前記配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
プローブピンによる接触によって、前記電極パッドの表面に生成した突起物を被覆するように、スパッタリング膜を形成する工程と、
前記スパッタリング膜上に前記配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
前記第1のスパッタリング膜上に、第2のスパッタリング膜を形成する工程と、
を有することを特徴とする付記11記載の半導体装置の製造方法。
(付記15) 前記第1のスパッタリング膜がチタン(Ti)またはクロム(Cr)の少なくとも一つを主たる成分とする金属膜であることを特徴とする付記13記載の半導体装置の製造方法。
10 半導体基材
11 電子回路層
12,13 電極パッド
12a 突起物
20 パシベーション膜
21,21a 有機絶縁膜
22 開口部
30 シード層
31 再配線層
32 レジスト
33 金属膜
40,41 封止層
50,51 バンプ電極
60 柱状電極
Claims (5)
- 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置であって、
プローブピンによる接触により前記電極パッド表面に生成した突起物の少なくとも一部を被覆する絶縁膜と、
前記絶縁膜上及び前記電極パッド上に形成され、前記電極パッドに導通する前記配線層と、
を備えたことを特徴とする半導体装置。 - 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置であって、
プローブピンによる接触により前記電極パッド表面に生成した突起物を被覆するスパッタリング膜と、
前記スパッタリング膜上に形成され、前記電極パッドに導通する前記配線層と、
を備えたことを特徴とする半導体装置。 - 前記突起物の一部を前記絶縁膜で被覆させ、且つ前記絶縁膜で被覆されていない前記突起物の一部をスパッタリング膜によって被覆することを特徴とする請求項1記載の半導体装置。
- 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置の製造方法であって、
プローブピンによる接触によって、前記電極パッドの表面に生成した突起物の少なくとも一部を絶縁膜により被覆する工程と、
前記絶縁膜上及び前記電極パッド上に、前記電極パッドに導通する配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 半導体基板に配設された電極パッドに導通する配線層を備えた半導体装置の製造方法であって、
プローブピンによる接触によって、前記電極パッドの表面に生成した突起物を被覆するように、スパッタリング膜を形成する工程と、
前記スパッタリング膜上に前記配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072522A JP5168965B2 (ja) | 2007-03-20 | 2007-03-20 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007072522A JP5168965B2 (ja) | 2007-03-20 | 2007-03-20 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008235539A true JP2008235539A (ja) | 2008-10-02 |
JP5168965B2 JP5168965B2 (ja) | 2013-03-27 |
Family
ID=39907997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007072522A Expired - Fee Related JP5168965B2 (ja) | 2007-03-20 | 2007-03-20 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5168965B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050224A (ja) * | 2008-08-20 | 2010-03-04 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2012238627A (ja) * | 2011-05-10 | 2012-12-06 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2016066820A (ja) * | 2016-01-14 | 2016-04-28 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244372A (ja) * | 2000-03-01 | 2001-09-07 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2004296775A (ja) * | 2003-03-27 | 2004-10-21 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
JP2005317685A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2007
- 2007-03-20 JP JP2007072522A patent/JP5168965B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001244372A (ja) * | 2000-03-01 | 2001-09-07 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2004296775A (ja) * | 2003-03-27 | 2004-10-21 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
JP2005317685A (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010050224A (ja) * | 2008-08-20 | 2010-03-04 | Oki Semiconductor Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2012238627A (ja) * | 2011-05-10 | 2012-12-06 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法及び半導体装置 |
JP2016066820A (ja) * | 2016-01-14 | 2016-04-28 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5168965B2 (ja) | 2013-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3848080B2 (ja) | 半導体装置の製造方法 | |
US7781338B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
US8242610B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
JP2001035965A (ja) | 半導体パッケージ及びその製造方法 | |
JP2011166072A (ja) | 半導体装置及びその製造方法 | |
JP2007317979A (ja) | 半導体装置の製造方法 | |
JP2009513013A (ja) | ウエハレベルチップスケールパッケージのための再配線層およびその製造方法 | |
JP5249080B2 (ja) | 半導体装置 | |
JP2010192478A (ja) | 半導体装置の製造方法 | |
JP2009177072A (ja) | 半導体装置及びその製造方法 | |
JP5168965B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2005317685A (ja) | 半導体装置およびその製造方法 | |
JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4264823B2 (ja) | 半導体装置の製造方法 | |
JP6152434B2 (ja) | 半導体装置 | |
JP2007258629A (ja) | チップサイズパッケージの製造方法 | |
JP5873146B2 (ja) | 半導体装置 | |
JP5852937B2 (ja) | 半導体装置及びその製造方法 | |
JP3972211B2 (ja) | 半導体装置及びその製造方法 | |
JP3664707B2 (ja) | 半導体装置及びその製造方法 | |
JP2009231402A (ja) | 半導体装置及び半導体装置の製造方法 | |
CN113410198A (zh) | 半导体装置以及半导体封装 | |
JP7335036B2 (ja) | 半導体パッケージの製造方法 | |
JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2007258354A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091211 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5168965 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |