JP2016080547A - 位置制御装置 - Google Patents

Abstract

【課題】位置検出用エンコーダ信号を逓倍して高精度に位置を検出する際に、速度が速くなった時にも制御部による処理の破たんを抑えることができる位置制御装置を提供する。
【解決手段】駆動部の駆動に応じた信号を生成する信号生成手段と、前記信号生成手段が生成した信号から逓倍信号を生成する逓倍手段と、前記逓倍手段の逓倍数を変更する変更手段とを備え、前記変更手段は逓倍数を変更する前後で前記逓倍手段が生成する逓倍信号の位相をそろえるをそろえることを特徴とする位置制御装置。
【選択図】図１

Description

本発明は、駆動機構の位置制御に関し、特に位置制御にエンコーダを用いた位置制御装置に関するものである。

従来、駆動機構の位置制御に関して、検出分解能を上げるために検出信号を逓倍する技術が知られている。

例えば、特許文献１では、検出信号としてのエンコーダ信号に対して複数の逓倍数を切り替えられる逓倍機能を有し、駆動速度に応じて逓倍部による逓倍数を切り替える技術が開示されている。そして、特許文献１によれば、速度が低い時にはエンコーダ信号周期が長くなるために、逓倍数を高くする。一方で、速度が速くなると、逓倍エンコーダ信号周期が短くなり制御が追い付かなくなるために、逓倍数を低くして逓倍エンコーダ信号の周期を処理に要する時間より長くする技術が開示されている。

特開２０１１−２７４４８号公報

しかしながら、上述の特許文献で開示された従来技術は、回転速度を検出するための技術であり、位置検出を行う際には逓倍を切り替えてしまうと偽パルスや位置の誤カウントが生じてしまう。その結果として、位置の検出を間違えてしまう場合がある。

本発明はかかる問題を解決することを目的とし、高精度に位置を検出する際に、速度が速くなった時にも制御部による処理の破たんを抑える撮像装置を提供することを目的とする。

上記目的を達成するために、本発明は、駆動部を駆動するための位置を制御する位置制御装置であって、駆動部の駆動に応じた信号を生成する信号生成手段と、前記信号生成手段が生成した信号から逓倍信号を生成する逓倍手段と、前記逓倍手段の逓倍数を変更する変更手段とを備え、前記変更手段は逓倍数を変更する場合に前記逓倍手段が生成する逓倍信号の位相をそろえることを特徴とする。

本発明によれば、高精度に位置を検出する際に、速度が速くなった時にも制御処理を破たんすることなく処理することを可能となる。

パン／チルトの駆動機構を有する撮像装置のブロック図である。 パン／チルト駆動機構を持つネットワークカメラを示す図である。 パン／チルト駆動部１３０とパン／チルト制御部１４０の説明図である。 ２相パルスの波形の模式図である。 ２相パルス生成部３２０とエンコーダカウンタ３３０の説明図である。 実施例１のメインルーチンの制御フロー図である。 実施例１の割込みルーチンの制御フロー図である。 逓倍切替えタイミング、位置カウント値等を示したタイムチャート１である。 逓倍切替えタイミング、位置カウント値等を示したタイムチャート２である。 逓倍切替えタイミング、位置カウント値等を示したタイムチャート３である。 逓倍切替えタイミング、位置カウント値等を示したタイムチャート４である。 ＰＴ駆動部の動作を示した図である。 実施例２の２相パルス生成部３２０とエンコーダカウンタ３３０の説明図である。 実施例２の割込みルーチンの制御フロー図である。 逓倍切替えタイミング、位置カウント値等を示したタイムチャート５である。 逓倍切替えタイミング、位置カウント値等を示したタイムチャート６である。

以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。なお、以下の実施例において示す構成は一例に過ぎず、本発明は、図示された構成に限定されるものではない。

（実施例１）
図１は、本発明における撮像装置の一例を示すブロック図である。図１において、１００は本発明における撮像装置である。１１０は被写体からの光を撮像部に集光するレンズであり、不図示のズーム機構、絞り機構、フォーカス機構、防振機構等を含む。

１３０はレンズ１１０の撮像向きを変更するパン／チルト駆動部（以下、ＰＴ駆動部と称することが有る）である。ＰＴ駆動部は、不図示のアクチュエータやギア機構等を含み、レンズ１１０の撮像向きを可変とする。

１４０はＰＴ駆動部１３０を制御するパン／チルト制御部（以下、ＰＴ制御部と称することが有る）である。ＰＴ制御部１４０は後述する通信部１７０で受信した制御パラメータ等に基づいて、ＰＴ駆動部１３０を制御する。なお、ＰＴ駆動部１３０及びＰＴ制御部１４０はパン方向とチルト方向は夫々独立に可変することが可能である。また、それ以外の方向への可変する構成を含むようにしてもよい。

１５０は後述するＣＰＵ１６０等が実行するプログラム格納領域、プログラム実行中のワーク領域、後述する撮像部１２０が生成する撮像画像の格納領域等、データの格納領域として使用されるメモリである。また、メモリ１５０は、撮像装置１００の撮像方向やＰＴ駆動部１３０を駆動するための制御パラメータ等を保持する。ＣＰＵ１６０は、ネットワーク１８０経由または直接的なユーザー等の指示に応じて、ＰＴ制御部１３０に対して駆動命令を行う。そして、この駆動命令を受けた制御部１４０はＰＴ駆動部１３０の所定の制御を行う。なお、この制御パラメータにはパンまたはチルト位置、駆動速度、駆動加速度等が含まれる。また、メモリ１５０は、後述の通信部１７０が受信した命令の実行を保留するための命令保留キューも保持する。

１６０は全体を制御する中央演算処理回路（以下、ＣＰＵと称することがある）である。また、ＣＰＵ１６０はメモリ１５０等に保持されたプログラム等を実行する。

１７０はネットワーク通信部、１８０は外部装置であるクライアント等と接続するためのネットワークである。ネットワーク通信部１７０はバッファ等を含み、符号化された撮像画像を一時的にバッファすることができる。そして、バッファされた撮像画像を通信回路（以下、Ｉ／Ｆと称することがある）経由でネットワーク１８０に出力する。このＩ／Ｆは、バッファから出力された撮像画像をパケット化し、パケット化した撮像画像を通信端子経由でネットワーク１８０に送信する。ここで、通信端子は、ＬＡＮケーブルが接続されるＬＡＮ端子等で構成される。なお、外部装置であるクライアントは、ネットワーク１８０に接続されるコンピュータ装置として構成されており、典型的には、パーソナルコンピュータ（以下、ＰＣと称することがある）などの汎用コンピュータである。

なお、ネットワーク１８０は、例えばＥｔｈｅｒｎｅｔ（登録商標）等の通信規格を満足する複数のルータ、スイッチ、ケーブル等から構成される。本実施例においては、撮像装置１００との通信を行うことができるものであればその通信規格、規模、構成を問わない。

例えば、ネットワーク１８０は、インターネットや有線ＬＡＮ（Ｌｏｃａｌ ＡｒｅａＮｅｔｗｏｒｋ）、無線ＬＡＮ（Ｗｉｒｅｌｅｓｓ ＬＡＮ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）等により構成されてもよい。なお、本実施例における撮像装置１００は、例えば、ＰｏＥ（Ｐｏｗｅｒ Ｏｖｅｒ Ｅｔｈｅｒｎｅｔ（登録商標））に対応していても良く、ＬＡＮケーブルを介して電力を供給されても良い。

なお、本実施例における撮像装置１００は、動画像を撮像する監視カメラであり、より詳細には、監視に用いられるネットワークカメラであるものとする。また、本実施例における外部装置を含めた監視システムは撮像システムの一例である。

ここで、本実施例の撮像装置１００の一般的な動作に関して例示する。レンズ１１０を介して入射した光は撮像部１２０により撮像され、画像データとしてメモリ１５０に一端記憶される。撮像されメモリ１５０に記憶された画像データは、通信部１７０によりネットワークを介して通信を行うために圧縮・符号化され、また、通信に必要なプロトコル処理等が行われネットワーク１８０を介して図示しないクライアント装置に対して送信される。

また、図示しないクライアント装置より送信されたコマンドは、ネットワーク１８０を介して通信部１７０に入り、ＣＰＵ等により解釈される。クライアント装置より送信されたコマンドが撮像に関するコマンドであるときには、ＣＰＵ１６０より撮像部１２０に対して撮像パラメータの設定が行われる。そして、設定結果を通信部１７０経由でクライアント装置に返送する。

また、クライアント装置より送信されたコマンドが撮像方向を変更するためのコマンドを含む場合は、ＣＰＵ１６０よりＰＴ制御部１４０に対してＰＴ駆動コマンドが送られる。ＰＴ制御部１４０は、ＰＴ駆動部１３０を制御して指示された位置に対してパンまたはチルト機構を駆動する。なお、クライアント装置より送信されたコマンドにはＰＴ駆動部１３０を駆動するための制御パラメータや、ユーザー等の指示が含まれる。

図２は、パンおよびチルト駆動機構を有する撮像装置１００を示す図である。図２（ａ）は撮像装置１００を側面側から見た図であり、パン駆動機構はボトムケース２０１とターンテーブル２０２で構成され、パン回転軸２０３を中心にターンテーブル２０２が回転する構造である。本実施例における、撮像装置１００はパン方向に３６０度回転可能である。つまり、パン方向に回転角度は制限されずに回転可能である。

また、図２（ｂ）はカメラ１００を正面側から見た図であり、チルト駆動機構はレンズ支柱２０４とケース２０６で構成され、チルト回転軸２０５を中心にケース２０６が回転する構造である。本実施例における、撮像装置１００はチルト方向に１８０度回転可能である。なお、９０度以上チルト駆動する場合は、画像が上下反転してしまう。そのため、本実施例の撮像装置１００は、所定のチルト角度に達した際にネットワーク１８０へ送信する前に、画像を反転する動作をおこなう。

パン／チルト（以下、ＰＴと称することがある）の各駆動機構を有するネットワークカメラでは、図２に示したように、チルト回転軸２０５を中心としてケース２０６が回転する。また、パン回転軸２０３を中心としてターンテーブル２０２が回転する。チルト角度が０度（水平）のときにパン回転を行うと、撮像画像は水平方向に移動する。また、チルト角度が９０度（垂直上向き）のときにパン回転を行うと、撮像画像は画像のセンターを中心にして回転する。チルト角度がこれらの間の角度、すなわち０〜９０度の間の場合には、パン回転を行うと光軸がチルト角度に応じた円錐の側面を回るために、撮像画像の動きは円弧状の動きとなる。

図３は、ＰＴ駆動部１３０とＰＴ制御部１４０の説明図である。ＰＴ駆動部１３０において、１３２はＰＴ駆動部のアクチュエータであり、ＰＴ制御部１４０からのドライブ信号によって、実際にＰＴ駆動を行う。

１３４はＰＴ駆動部の位置検出部であるアナログエンコーダである。本実施例のアナログエンコーダは、ＬＥＤ等の発光素子、エンコーダスケール（回転スリット円板）、受光ＩＣ等からなる。ＬＥＤ発光素子からのコードホイールの等間隔のスリットを通った光が、受光ＩＣ上のフォトダイオードに伝わり、２相のアナログ信号（Ａ相とＢ相）を出力する。Ａ相とＢ相の位相関係は１／４周期ずれて出力される。この出力を処理することによって、アクチュエータの「回転方向」、「回転位置」、「回転速度」等を知ることができる。本実施例おけるアナログエンコーダ１３４は、駆動部の駆動に応じた信号を生成する信号生成部に相当する。

３００はアナログエンコーダからの２相のアナログ信号をＡ／Ｄ変換するためのＡ／Ｄ変換器である。アナログエンコーダから出力されたアナログ信号を、デジタル信号に変換する。

３１０はデジタル変換された２相エンコーダ信号より角度計算をする角度計算部である。角度計算部３１０はＡ／Ｄ変換器３１０から入力されたデジタル化された２相エンコーダ信号から角度を求め、その結果を角度値として出力する。

３２０は角度計算部３１０により計算された角度値より２相のエンコーダ信号を生成する２相パルス生成部であり、３３０はエンコーダカウンタ部である。２相パルス生成部３２０及びエンコーダカウンタ部３３０の詳細な構成は後述する。

３４０はパン／チルト制御ＣＰＵ（以下、ＰＴ制御ＣＰＵと称することがある）である。ＰＴ制御ＣＰＵ３４０は２相パルス生成部３２０及びエンコーダカウンタ部３３０からの信号を基にして、ＰＴ駆動部１３０の制御を行う。また、メモリ１５０等に記憶されたプログラムやパラメータ等を読み出し、ＰＴ駆動部１３０の制御を行う。なお、ＰＴ制御ＣＰＵ３４０はＣＰＵ１６０に含まれる構成としてもよい。

３５０はアクチュエータ１３２を駆動するためのモータドライバである。ＰＴ制御ＣＰＵ３４０からの制御信号に基づいて、ＰＴ駆動部１３０を駆動する駆動信号を生成し出力する。なお、パン、および、チルトは、それぞれ独立したブロックであり、ＰＴ駆動部１３０、および、ＰＴ制御部１４０はＰＴ制御ＣＰＵ３４０を除いてすべて２系統ある。しかし、２系統が同様のブロックであるために、ここでは説明を簡略化するために、１系統のみを図示し、図４を用いてこれを説明する。

図１のＣＰＵ１６０よりＰＴの駆動指示を受けたＰＴ制御ＣＰＵ３４０は、モータドライバ３５０を介してモータ１３２を駆動して目標位置に撮像方向を移動させる。その際に、目標位置に正確に停止させる目的でアナログエンコーダ１３４を設けている。アナログエンコーダは、図示しないエンコーダスケールを読み取り、このエンコーダパターンに合わせて２相の疑似サイン波の信号を出力する。アナログエンコーダより出力された２相のアナログ信号（Ａ相、Ｂ相）はＡ／Ｄ変換器３００に入りデジタルデータに変換される。パルス信号であるデジタルデータに変換されたエンコーダ信号（Ａ相、Ｂ相）は角度計算部３１０で逆正接（ｔａｎ^−１）計算を行い、疑似サイン波の角度を計算する。２相パルス生成部３２０では、角度計算部３１０により計算された角度値をもとに、ＰＴ制御ＣＰＵ３４０より設定された逓倍数により２相エンコーダ信号を生成する。そして、生成した２相パルスが変化するエッジ部でＰＴ制御ＣＰＵ３４０に対して割り込みをあげる。２相パルス生成部３２０により生成された２相エンコーダ信号はエンコーダカウンタ部３３０に入力されて、後述する位置カウンタ、および、周期カウンタにより位置、速度の検出を行う。ＰＴ制御ＣＰＵ３４０は、２相パルス生成部３２０から出力された割り込み信号に応じてエンコーダカウンタ部３３０より位置カウンタ、周期カウンタの値を読みだし、アクチュエータ１３２を制御して指示された目標位置に停止させる。なお、本実施例において、デジタルデータに変換されたエンコーダ信号を出力するＡ／Ｄ変換器３００はパルス信号生成部に相当する。

図５は、２相パルス生成部３２０とエンコーダカウンタ３３０の内部に関しての説明図である。３２３は角度値から高逓倍用の２相エンコーダ信号（Ａ相Ｈ、Ｂ相Ｈ）と低逓倍用の２相エンコーダ信号（Ａ相Ｌ、Ｂ相Ｌ）の２組の２相エンコーダ信号を生成するための２相パルス生成テーブルである。角度計算部３１０から入力された角度値に基づき格納されたテーブルを参照して、２相のエンコーダ信号を生成する。この際に、ＰＴ制御ＣＰＵ３４０より生成パルスの逓倍切り替え信号に基づいて逓倍化された信号を生成する。ここで、本実施例における２相パルス生成部３２０により生成された２相エンコーダ信号は撮像方向を変更する際の回転信号に相当する。そして、２相パルス生成部３２０は回転信号を発生させる信号発生部に相当する。

３２５は２相パルス生成テーブル３２３により生成された２相のエンコーダ信号から割込み信号を生成する割込み生成部である。

３２７は高逓倍のエンコーダ信号と低逓倍のエンコーダ信号を切替えるセレクタである。後述する切り替え判定３２９からの入力信号に基づいて信号の切り替えを行う。

３２９は２組のエンコーダ信号の位相を比較し、切り替え判定を行うための切替え判定部である。ＰＴ制御ＣＰＵ３４０より生成パルスの逓倍切り替え信号及び２相パルス生成テーブル３２３からの信号に基づいて、切り替え判定を行い、結果をセレクタ３２７に出力する。

３３２はエンコーダカウンタ３３０の中の位置カウンタであり、３３４はエンコーダカウンタ３３０の中の周期カウンタである。夫々、２相パルス生成テーブル３２２から入力される２相のエンコーダ信号の発生数とタイミングから位置と周期を検出し、位置情報及び速度情報４９０を出力する。つまり、位置情報及び速度情報４９０を用いて位置検出及び速度検出を行うことができる。

ここで、２相パルス生成テーブル３２３は、逓倍数、計算された角度値に応じてＡ相、Ｂ相のエンコーダ信号のそれぞれの値（０／１）を格納したテーブルである。そして、逓倍数を設定し、角度値を入力することにより、Ａ相、および、Ｂ相の値（０／１）を出力するものである。この２相パルス生成テーブル３２３に対して、図３のＰＴ制御ＣＰＵ３４０により逓倍数が設定され、図３の角度計算部３１０により計算された角度値が入力されることにより、２相のエンコーダ信号が出力される。２相パルス生成テーブル３２３より出力された２種類のエンコーダ信号（Ａ相Ｈ、Ｂ相Ｈ、および、Ａ相Ｌ、Ｂ相Ｌ）は、切替え判定部３２９、および、セレクタ３２７に入力される。切替え判定部３２９では、ＰＴ制御ＣＰＵ３４０より逓倍切替え命令を受け取ると、低逓倍エンコーダ信号の位相をもとに所定のタイミングにより逓倍切替え信号をセレクタ３２７に出力する。そして、エンコーダ信号の切替え（高逓倍用から低逓倍用、または、低逓倍用から高逓倍用）を行う。切替えを行う所定のタイミングに関しては、後で詳細に説明する。切替え判定部３２９による逓倍切替え信号をエンコーダカウンタ３３０に送り、位置カウンタ３３２に対して変更した逓倍数に合わせたエンコーダ信号エッジごとの加算（減算）値を設定する。切替えられたエンコーダ信号は、割込み生成部３２５、および、エンコーダカウンタ３３０に入る。割込み生成部３２５では、エンコーダ信号のエッジごとにＰＴ制御ＣＰＵ３４０に対して位置制御、および、速度制御を行うための割込み信号を生成する。エンコーダカウンタ３３０では、位置をカウントする位置カウンタ３３２、周期をカウントする周期カウンタ３３４、に入力される。位置カウンタ３３２では、切替えられたエンコーダ信号のエッジごとに逓倍数に応じた値を加算、または、減算を行う。

図６、図７を用いて、本実施例の制御フローを説明する。図５は、メインルーチンの制御フローであり、図６は、割込みルーチンの制御フローである。これらの処理は共に、ＰＴ制御ＣＰＵ３４０が実行する。

図６において、最初にステップＳ１００において、ＰＴ制御ＣＰＵ３４０はアナログエンコーダの逓倍部（図５の２相パルス生成部３２０）に対してエンコーダ逓倍数の設定を行う。ここでは、逓倍数を高い逓倍（例えば４逓倍）に設定する。そして、処理をステップＳ１２０に進める。

ステップＳ１２０では、ＰＴ制御ＣＰＵ３４０は図１の全体制御用のＣＰＵ１６０よりパン、チルトの駆動命令が入力されるのを待つ。なお、本駆動命令はＣＰＵ１６０等からＰＴ制御部１４０に入力される。駆動命令が入力されると、ステップＳ１３０に処理を進める。

ステップＳ１３０において、ＰＴ制御ＣＰＵ３４０は、ＣＰＵ１６０より駆動命令が入力されると、その目標位置、目標速度に従い、図１のＰＴ駆動部１３０に対してアクチュエータの駆動を行う。具体的には、ＰＴ制御ＣＰＵ３４０は、設定された目標位置、目標速度に従った制御命令をドライバ３５０に対して出力する。制御命令を受けたドライバ３５０は所定の周期のパルス電圧をアクチュエータ１３２に印加し、動作を行う。動作を開始した後に、ＰＴ制御ＣＰＵ３４０は、ステップＳ１５０に処理を進める。

ステップＳ１５０において、ＰＴ制御ＣＰＵ３４０は、割り込みルーチンの制御フローを実行する。本動作の詳細は、図７を用いて後述する。本動作によって、割り込み制御部３２４からの割込みをもとに位置制御、速度制御等の駆動制御を割込みルーチンの中で行う。この際、速度ｖに応じて適切な割り込みタイミングに制御される。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ１６０に処理を進める。

ステップＳ１６０において、ＰＴ制御ＣＰＵ３４０は、現在の位置と速度等を監視し、設定された目標位置と差分から、適切に速度制御を行い停止制御する。具体的には、目標位置との差分が所定量以下となった場合に徐々に又は段階的に速度を低下させて、停止させる。そして、ＰＴ駆動が終了し、モータが停止するとメインルーチンでのＰＴ駆動を終了し、次のＰＴ駆動命令待ちとして、ＰＴ制御ＣＰＵ３４０はステップＳ１２０に処理を戻す。

次に図７を用いてＰＴ駆動時の割込みルーチンステップＳ１５０についての制御フローを説明する。

ＰＴ駆動が開始すると、図１のＰＴ駆動部１３０のモータが動き出し、これに伴い、エンコーダ信号のタイミングに応じて割込みが入ってくる。この割込みにより、割り込みルーチン１５０が実行され、ＰＴ部の位置制御、および、速度制御が行われることとなる。

まず、ステップＳ２００において、ＰＴ制御ＣＰＵ３４０は、エンコーダカウンタ３３０に含まれる位置カウンタ３３２、および、周期カウンタ３３４の値を読み出す。位置カウンタ３３２の値を読み出すことによりＰＴ部の位置情報を得ることができ、また、周期カウンタ３３４の値を読み出すことにより、ＰＴ部の速度情報を得ることができる。読み出した情報はメモリ１５０に保持するようにしてもよいし、ＰＴ制御部１４０内の不図示のメモリ等に保持するようにしてもよい。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ２１０に処理を進める。

ステップＳ２１０において、ＰＴ制御ＣＰＵ３４０は、ステップＳ２００で得たＰＴ部の位置情報、および、速度情報をもとにＰＴ駆動部１３０に対して位置制御、および、速度制御を行う。本実施例の撮像装置１００は、速度制御として、停止状態より駆動開始すると、目標速度に向けて所定の加速度で加速する加速制御を行う。そして、目標速度に達した場合には、その速度を維持する定速制御を行う。そして、目標位置に対して所定量近づいた段階で、減速して目標位置に停止するための減速制御、停止制御等を行う。各所定の加速度や速度等はメモリ１５０にパラメータとして保持されている。また、本パラメータも外部からネットワーク経由で設定可能である。また、位置制御は目標位置に停止するための停止位置制御だけではなく、加速状態より一定速度に移る位置の計算、また、一定速度より減速を開始する位置の計算等が含まれる。この位置制御、および、速度制御の内容に関しては、異なる制御方式や制御方法等を用いてもよい。この位置制御、および、速度制御のために複雑な計算が要求されるものもあり、一般的に処理時間がかかるものである。そして、ＰＴ制御ＣＰＵ３４０は、ステップＳ２４０に処理を進める。

ステップＳ２２０では、ＰＴ制御ＣＰＵ３４０は、ステップＳ２１０での位置制御、および、速度制御が終わると、周期カウンタ３３４の値を読み出すことにより検出した現在の速度と、現在の逓倍率によって、逓倍数を変える処理を行う。具体的には、現在の速度ｖをあらかじめ決められた速度ｖ_０と比較する動作を行う。そして、速度を２つのレベルに分けてそれぞれの速度領域において、逓倍数の設定を行うことを例として説明する。まず速度ｖがあらかじめ決められた速度ｖ_０より遅いとき（ｖ＜ｖ_０）はステップＳ２３０に処理を進めて、高逓倍になるように逓倍数を設定する。これは、停止位置制御を行うためにエンコーダの逓倍数を高く設定し、エンコーダ分解能をあげ、目標位置に正確に停止させるためである。一方で、速度がｖ_０より速い場合にはステップＳ２３５に処理を進めて逓倍数を低逓倍に設定する。これは、停止位置制御を行うのではなく速度がある程度速くなってきたために、エンコーダ信号の逓倍数を低く設定し、エンコーダ分解能を下げて高速時のエンコーダ信号周期を下げ、割込み時間間隔を確保するためである。

ステップＳ２３０では、速度がｖ_０より遅いとき（ｖ＜ｖ_０）には、現在の逓倍数を確認する。そして、現在の逓倍数が高逓倍であればそのまま逓倍数を変更せずに割込みを終了する。一方で、速度が高速より減速してきていて、現在の逓倍数が低逓倍であったときには、ステップＳ２５０に処理を進める。

ステップＳ２５０では、ＰＴ制御ＣＰＵ３４０は、高逓倍より低逓倍に逓倍数を変更する。逓倍数を変更する際には、図４切替え判定部３２９に切替え信号を出力し、所定のタイミングで逓倍数を切り替える。逓倍数を切り替えた後は、割込みを終了する。

また、ステップＳ２３５では、速度がｖ_０より速いとき（ｖ_０＜＝ｖ）には、現在の逓倍数を確認する。そして、現在の逓倍数が低逓倍であればそのまま逓倍数を変更せずに割込みを終了する。一方で、速度が低速より加速してきていて、現在の逓倍数が高逓倍であったときには、ステップＳ２５５に処理を進める。

ステップＳ２５５では、ＰＴ制御ＣＰＵ３４０は、高逓倍より低逓倍に逓倍数を変更する。逓倍数を変更する際には、図４切替え判定部３２９に切替え信号を出力し、所定のタイミングで逓倍数を切り替える。逓倍数を切り替えた後は、割込みを終了する。

次に図８から図１１を用いて、実際に逓倍を切替えるタイミングについて説明する。

図８は、位置カウンタが増加方向に動いているときに、低逓倍から高逓倍に逓倍を切替える図である。横軸は時間であり、最上段の矢印方向が示すように左から右に時間が進んでいく。ここでは説明を簡単にするために、低逓倍は１逓倍、高逓倍は４逓倍として説明を行う。もちろんこれに限るわけではなく、先に説明したように、低逓倍は４逓倍、高逓倍は３２逓倍等いろいろな組合せが考えられる。２段目は１逓倍（低逓倍）の際のＡ相、Ｂ相の信号である。３段目は４逓倍（高逓倍）のＡ相、Ｂ相の信号である。２段目、３段目に示したエンコーダ信号の実線部分は、切替えによりセレクタ３２７より出力される実際の信号を示していて、波線部分は切替えにより出力されない部分を示している。４段目に矢印で、逓倍の切替えタイミングを示している。５段目は４段目に示した切替えタイミングでセレクタ３２７を切替えて出力されたエンコーダ信号のＡ相、Ｂ相である。６段目はセレクタ３２７より出力されたエンコーダ信号の各エッジに対して位置カウンタ３３２に加算すべき位置加算値を示している。最下段は位置カウンタ３３２の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のＡ相、または、Ｂ相のいずれかの相が同時に変化する時に、切替える必要がある。つまり、低逓倍側のＡ相の立ち上りと、高逓倍側のＡ相立ち上がり、この位置が逓倍を切替えるタイミングとなる。５段目に示した位置カウンタ３３２に加算すべき位置加算値は、低逓倍時には逓倍数が１逓倍であるために“＋１”であり、高逓倍時には逓倍数が４逓倍であるために“＋１／４”となる。この加算値により加算された結果が最下段に示した位置カウンタのカウント値である。

図９は、位置カウンタが増加方向に動いているときに、高逓倍から低逓倍に逓倍を切替える図である。格段が表している信号は図８と同様である。そして、最下段は位置カウンタ３３２の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のＡ相、または、Ｂ相のいずれかの相が同時に変化する時に、切替える必要がある。低逓倍側のＡ相の立ち上りと、高逓倍側のＡ相立ち上がり、この位置が逓倍を切替えるタイミングとなる。ここで、切替えタイミングになった時に、加算値を切替え後の加算値に変更する。この加算値により加算された結果が最下段に示した位置カウンタのカウント値である。

図１０は、これまでとは逆に位置カウンタが減少方向に動いているときに、つまりＰＴ駆動部１３０が逆方向に回転し、低逓倍から高逓倍に逓倍を切替える図である。横軸は時間であり、最上段に矢印で示したように、この図は右から左に時間が進んでいく。そして、格段が表している信号は図８と同様である。最下段は位置カウンタ３３２の値を示している。逓倍数を切替えるために切替える両者の逓倍エンコーダ信号の位相が合っていることが条件であるために、低逓倍側のＡ相の立ち下りと、高逓倍側のＡ相立ち下り、この位置が逓倍を切替えるタイミングとなる。６段目に示した位置カウンタ３３２に加算すべき位置加算値は、低逓倍時には逓倍数が１逓倍であるために“−１”であり、高逓倍時には逓倍数が４逓倍であるために“−１／４”となる。この加算値により加算された結果が最下段に示した位置カウンタのカウント値である。ここで、加算値がプラスかマイナスかは、エンコーダの進む方向、すなわち、撮像装置のパンの駆動方向（時計方向か反時計方向）によってきまる。ここでは、図８、図９とは逆方向、すなわち、反時計方向であるために加算値はマイナスとなる。この加算値がプラスかマイナスかは、位置カウンタに入力される２相のエンコーダ信号の位相状態によって決定されるために、エンコーダカウンタ３３０で判定されて自動的にプラス／マイナスの符号が付加される。ここで、切替えタイミング時に、加算値を切替え後の加算値に変更する。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のＡ相、または、Ｂ相のいずれかの相が同時に変化する時に、切替える必要がある。駆動方向が反時計方向であり、位置カウンタが減少方向に動いているときには、この条件において、Ａ相、または、Ｂ相のいずれかの相が変化する時に、位置カウンタ３３２に対する加算値は、変更後の加算値にしておく必要がある。図５の切替え判定部３２９では、高逓倍エンコーダ信号と低逓倍エンコーダ信号がともに入力しているために、両者の位相の合致、および、同時変化のタイミングを知ることができる。例えば、エンコーダ信号はエッジ４回ごとに位相が元に戻る。また、１逓倍信号と４逓倍信号では、４逓倍信号のエッジ４回ごとに１逓倍信号のエッジが現れるため、１逓倍信号の１周期中（エッジが４回）に、４逓倍信号は４周期（エッジが１６回）となる。このために、１逓倍信号のエッジ４回、４逓倍信号のエッジ１６回に１回、両者の位相の合致、および、同時変化が起こることになる。すなわち、前回の両者の位相の合致、および、同時変化を基準として、４逓倍信号のエッジが１５回現れると、両者の位相が合致し、次のエッジは両者が同時に変化する。

両者の位相関係を比較するとともに、エッジの回数を数えることにより、切替えタイミングが分かる。このため、切替え直前に位置カウンタ３３２に対して加算値を設定することが可能である。

図１１は、図１０と同様に位置カウンタが減少方向に動いているときに、高逓倍から低逓倍に逓倍を切替える図である。最下段は位置カウンタ３３２の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のＡ相、または、Ｂ相のいずれかの相が同時に変化する時に、切替える必要がある。低逓倍側のＡ相の立ち下りと、高逓倍側のＡ相立ち下り、この位置が逓倍を切替えるタイミングとなる。

図１２は、ＰＴ駆動制御により、ＰＴ駆動部の動作を示した図である。横軸が時間を、縦軸は速度を示している。ＰＴ駆動部が駆動を開始して、加速し、一定速度に移り、減速、停止している様子を示している。縦軸上に、あらかじめ決められたｖ_０を置き、その時の速度に応じた逓倍数の切替えを示している。

本実施例では、速度領域を高速、低速に分けてその速度領域に対して、低速時には高逓倍、高速時には低逓倍、というように説明を行った。本発明がこれに限定されるものではなく、速度領域を３つ、または、それ以上に分けて、それぞれの領域で逓倍数を切替えていくのもよい。さらに、速度領域の分け方（ｖ_０）や、逓倍数を“あらかじめ決められた“と説明してきたが、これをダイナミックに変更することも構わない。たとえば、要求された停止精度に応じて、低速時の逓倍数を変更し、この逓倍数に応じて速度領域、および、それぞれの逓倍数を変更することにより、より最適な制御を可能とするものである。

以上説明してきたように、ＰＴ駆動機構を有する撮像装置において、停止位置分解能、および、停止位置精度を上げるためにアナログエンコーダ信号を逓倍すること行った際に、速度を速くなると、逓倍エンコーダ周期が短くなる。この逓倍エンコーダ周期が短くなったときに、逓倍エンコーダ信号の全てのエッジにおいて割込みをＣＰＵに対して入れていくと位置制御処理、および、速度制御処理を行う割込み処理ルーチンでの処理時間が追いつかなくなってしまう。このために、速度に応じて逓倍数を変更することにより、逓倍エンコーダ信号による割込み周期を一定時間より短くすることなく、高速時にもＣＰＵによる割込み処理を間に合わせることが可能となった。また同時に、停止制御等細かく制御を必要とする低速時には高い逓倍数により細かいエンコーダ分解能をもって処理することが可能となった。これにより、パン／チルト制御ＣＰＵに対して特別高い制御能力を持たせることなく、安価なＣＰＵにおいても、速度によらずに円滑な制御を可能とした。さらに、逓倍数を切替える際に問題となった位置カウンタの誤カウントに関しても、逓倍を切替える際の逓倍信号の位相を合わせることにより誤カウントなくし、正確な位置制御を行うことを可能とした。

（実施例２）
実施例１では、ハードウェアにより逓倍を切替える実施例を説明した。実施例２では、位相を比較して切替えタイミングを特別なハードウェアではなく、ＣＰＵによって直接的に逓倍を切替える方法を説明する。

実施例２において、全体のブロック図、および、ＰＴ駆動部１３０とパン／チルト制御部１４０は同じである。図５における２相パルス生成部３２０、および、エンコーダカウンタ３３０の中が異なっている。

図１３は、本発明の実施例２による２相パルス生成部３２０とエンコーダカウンタ３３０の説明図である。３２２は入力された角度値から逓倍した２相エンコーダ信号を生成する２相パルス生成部、３２５は２相パルス生成テーブル３２２により生成された２相のエンコーダ信号から割込み信号を生成する割込み生成部、である。２相パルス生成テーブル３２２は、複数の逓倍数それぞれに対して、各角度値に対する２相の逓倍エンコーダ信号の状態を記憶したテーブルであり、角度値、および、逓倍数を入力として、２相の逓倍エンコーダ信号を出力する。ここでは、パン／チルト制御ＣＰＵ３４０より逓倍数が設定され、図３の角度計算部３１０によって計算、出力された角度値に対応した２相の逓倍エンコーダ信号を出力する。２相パルス生成テーブル３２２より出力されたＡ相、Ｂ相のエンコーダ信号は、割込み生成部３２６とエンコーダカウンタ３３０に入力される。割込み生成部３２６に入力されたエンコーダ信号４６０、４６５は、２相のエンコーダ信号の各エッジを検出し、このエッジよりＰＴ制御ＣＰＵ３４０に対して、速度制御、および、位置制御をおこなうように割込み信号４８５を発生させる。ここで、ＰＴ制御ＣＰＵ３４０は、逓倍切替え時に、２相パルス生成テーブル３２２に対して逓倍数を設定するとともに、位置カウンタ３３２に対して切替えた逓倍数に応じて位置加算値を設定する。

図１４は、本発明の実施例２による割込みルーチンの制御フロー図である。実施例２においては、ＰＴ駆動制御のメインルーチンは実施例１と同様であり、割込みルーチンのみ異なる。これらの処理はＰＴ制御ＣＰＵ３４０が実行する。なお、図７と同じステップ番号で示した処理は、図７と同様の処理であるため、その説明を省略する。

ステップＳ２４０では、ＰＴ制御ＣＰＵ３４０は、逓倍切り替え条件が満たされるかを判定する。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のＡ相、または、Ｂ相のいずれかの相が同時に変化する時である。この切替えタイミングをはかるために、上記逓倍切替え条件に合致するかの判定を行う。ここでは、高逓倍から低逓倍への切替えであるために高逓倍エンコーダ信号による割込みを数えること、または、位置カウンタの値によりタイミングをはかることができる。実施例１で説明したように、例えば、１逓倍と４逓倍で逓倍数を切替える場合には、基準となる低逓倍側のエッジ数の４倍のところが高逓倍、低逓倍の位相の合致、および、同時変化を満たすことができる。そして、条件と合致したと判定された場合はステップＳ２５２に処理を進める。また、所定の時間内または回数内で逓倍切替え条件が合致しない時にはそのまま割込みルーチンを抜ける。低逓倍から高逓倍への切替えを行う際には、最大でも高逓倍エンコーダ信号から４回のエンコーダ割込みが入ると、上記逓倍切替え条件に合致するので、この逓倍切替え条件に合致するまでは現在の低逓倍の状態を続けることになる。

ステップＳ２５２では、ＰＴ制御ＣＰＵ３４０は、逓倍切替え条件に合致すると、逓倍数を低逓倍から高逓倍に変更する処理を行う。逓倍数を変更する際には、図１２の２相パルス生成テーブル３２２に切替え後の逓倍数を設定し、高逓倍の逓倍数に切り替える。また、同時に、位置カウンタに対して逓倍数を切替えたために切替えた高逓倍に対応した位置カウンタに対する位置加算値を設定する。そして、ステップＳ２５３に処理を進める。

ステップＳ２５３では、ＰＴ制御ＣＰＵ３４０は、逓倍数を切替えた後に、パン、チルトの駆動方向による位置カウンタの増加／減少方向（＋／−）を確認する。現在の駆動方向により位置カウンタが“＋”方向すなわちカウンタ値が増加方向に進んでいるときには、何もしないでそのまま割込みルーチンを抜ける。逆に、現在の駆動方向により位置カウンタが“−”方向すなわちカウンタ値が減少方向に進んでいるときには、ステップＳ２５４に処理を進める。

ステップＳ２５４では、ＰＴ制御ＣＰＵ３４０は、位置カウンタの補正が必要となり、この位置カウンタの補正を行う。実施例２では、２相パルス生成テーブル３２２より設定された逓倍数による１組の２相エンコーダ信号が出力され、この信号より割込みを生成してＰＴ制御ＣＰＵ３４０が割込み処理を行っている。このために、逓倍数を切替える際に、割込みが発生した直後に、逓倍切替え条件に合致しているかをチェックし、逓倍を切替えている。すなわち、事前に逓倍切替え条件に合致することを予想することはできない。このために、駆動方向により位置カウンタが減少方向に動いているときには、逓倍数を切替えた際に、切替え後に新たな位置カウンタへの加算値を設定するために位置カウンタがずれてしまう。これを補正するために、図１３の位置カウンタ３３２に対して補正データを書き込む。この位置カウンタ補正に関しては、後で詳しく述べる。駆動方向により位置カウンタが増加方向に動いているときには、逓倍数を切替えた際に位置カウンタがずれることはないために、位置カウンタ補正を行わない。

一方で、ステップＳ２４５で、ＰＴ制御ＣＰＵ３４０は、逓倍切り替え条件が満たされるかを判定する。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のＡ相、または、Ｂ相のいずれかの相が同時に変化する時である。この切替えタイミングをはかるために、上記逓倍切替え条件に合致するかの判定を行う。ここでは、低逓倍から高逓倍への切替えであるために高逓倍エンコーダ信号による割込みを数えること、または、位置カウンタの値によりタイミングをはかることができる。そして、逓倍切替え条件に合致すると、ステップＳ２５７に処理を進める。また、逓倍切替え条件が合致しない時にはそのまま割込みルーチンを抜ける。

そして、ステップＳ２５７では、ＰＴ制御ＣＰＵ３４０は、逓倍切替え条件に合致すると、逓倍数を高逓倍から低逓倍に変更する処理を行う。逓倍数を変更する際には、図１２の２相パルス生成テーブル３２２に切替え後の逓倍数を設定し、低逓倍の逓倍数に切り替える。また、同時に、位置カウンタに対して逓倍数を切替えたために切替えた低逓倍に対応した位置カウンタに対する位置加算値を設定する。そして、ステップＳ２５８に処理を進める。

ステップＳ２５８では、ＰＴ制御ＣＰＵ３４０は、逓倍数を切替えた後に、パン、チルトの駆動方向による位置カウンタの増加／減少方向（＋／−）を確認する。現在の駆動方向により位置カウンタが“＋”方向すなわちカウンタ値が増加方向に進んでいるときには、何もしないでそのまま割込みルーチンを抜ける。逆に、現在の駆動方向により位置カウンタが“−”方向すなわちカウンタ値が減少方向に進んでいるときには、ステップＳ２５９に処理を進める。

ステップＳ２５９では、ＰＴ制御ＣＰＵ３４０は、位置カウンタの補正が必要となり、この位置カウンタの補正を行う。駆動方向により位置カウンタが増加方向に動いているときには、逓倍数を切替えた際に位置カウンタがずれることはないために、位置カウンタ補正を行わない。

次に、実施例１と同様に逓倍を切替えるタイミングについて説明する。

駆動方向により位置カウンタが増加方向に動いているときには、低逓倍から高逓倍への切替え、および、高逓倍から低逓倍への切り替えは、実施例１の図８、図９と同様であるためにここでの説明は省略する。ここでは駆動方向により位置カウンタが減少方向に動いているときの場合に関して、先にふれた位置カウンタの補正も含めて説明する。

図１５は、位置カウンタが減少方向に動いているときに、低逓倍から高逓倍に逓倍を切替える図である。横軸は時間であり、最上段に矢印で示したように、この図は右から左に時間が進んでいく。図１５において２段目から６段目に示している信号は、図１０と同様であるため説明は省略する。７段目はＰＴ制御ＣＰＵ３４０による位置カウンタの補正を示している。８段目は位置カウンタ３３２の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のＡ相、または、Ｂ相のいずれかの相が同時に変化する時に、切替える必要がある。このために、逓倍を切替えるタイミングは、図１５の４段目に示した低逓倍のＡ相信号の立ち下ったエッジ割込みの後となる。低逓倍のエンコーダ信号により位置カウンタは右側より、“ｎ＋５”、“ｎ＋４”とカウントしてくる。そして逓倍切替え条件を満たすエンコーダ信号（Ａ相の立ち下り）も同様に位置加算値“−１”であるために“ｎ＋３”とカウントする。しかし、この直後に逓倍数を高逓倍（ここでは４逓倍）に変更する。逓倍数を高逓倍（４逓倍）に切替えることにより位置加算値は“−１／４”となる。低逓倍エンコーダ信号のときには、次に低逓倍エンコーダ信号が入るまで位置カウンタでは“ｎ＋３”を保持しているが、逓倍数が高逓倍に切替えられたために、高逓倍のエンコーダ信号が入力されるたびに、位置カウンタは“−１／４”されていく。このためにここで、位置カウンタのずれが生じてしまう。このために、ＰＴ制御ＣＰＵ３４０は、逓倍数の切替えを行った後に、位置カウンタが減少方向に動いているときには、位置カウンタの補正を行う。この場合には、１逓倍から４逓倍に変更されたために、位置カウント値のずれはそれぞれの位置加算値の差“＋３／４＝−１／４−（−１）”となる。これを位置カウンタ補正値として位置カウンタに加算する。この結果、位置カウンタのカウント値としては、“ｎ＋５”、“ｎ＋４”、“ｎ＋３”とカウントしてきて、ＰＴ制御ＣＰＵ３４０により逓倍数が切り替えられて、位置カウンタ補正が行われ“ｎ＋３＋３／４”となる。以降は、高逓倍のエンコーダ信号が入力されるごとに高逓倍用の加算値“−１／４”が加算される。これにより、位置カウンタの値は、“ｎ＋３＋２／４”、“ｎ＋３＋１／４”、“ｎ＋３”、“ｎ＋２−１／４”、・・・、というようにカウントされていく。なお、本実施例においてＰＴ制御ＣＰＵ３４０は、駆動部の駆動方向を検出する方向検出手段に相当する。

図１６は図１５と同様に、位置カウンタが減少方向に動いているときであり、図１６では逓倍数が高逓倍から低逓倍に逓倍を切替える図である。７段目はＰＴ制御ＣＰＵ３４０による位置カウンタの補正を示している。最下段は位置カウンタ３３２の値を示している。逓倍エンコーダ信号を切替えるタイミングは、高逓倍エンコーダ信号と低逓倍エンコーダ信号の位相が合い、かつ、両エンコーダ信号のＡ相、または、Ｂ相のいずれかの相が同時に変化する時に、切替える必要がある。このために、逓倍を切替えるタイミングは、図１６の４段目に示したように低逓倍のＡ相信号が立下がるのと同じ位相で高逓倍のＡ相信号の立下ったエッジ割込みの後となる。高逓倍のエンコーダ信号により位置カウンタは右側より、“ｎ＋６−１／４”、“ｎ＋６−２／４”、“ｎ＋６−３／４”、“ｎ＋５”、・・・、“ｎ＋４”、とカウントしてくる。そして逓倍切替え条件を満たすエンコーダ信号（Ａ相の立下り）も同様に位置加算値“−１／４”であるために“ｎ＋４−１／４”とカウントする。しかし、この直後に逓倍数を低逓倍（ここでは１逓倍）に変更する。逓倍数を低逓倍（１逓倍）に切替えることにより位置加算値は“−１”となる。高逓倍エンコーダ信号のときには、次に低逓倍エンコーダ信号が入るまでに高逓倍エンコーダ信号が４回入る。そのためにそれぞれ“−１／４”されていくが、逓倍数が低逓倍に切替えられたために、高逓倍のエンコーダ信号が入力されない。このため、位置カウンタは“ｎ＋４−１／４”が保持されていく。ここで、位置カウンタのずれが生じてしまう。このために、ＰＴ制御ＣＰＵ３４０は、逓倍数の切替えを行った後に、位置カウンタが減少方向に動いているときには、位置カウンタの補正を行う。この場合には、４逓倍から１逓倍に変更されたために、位置カウント値のずれはそれぞれの位置加算値の差“−３／４＝−１−（−１／４）”となる。これを位置カウンタ補正値として位置カウンタに加算する。この結果、位置カウンタのカウント値としては、“ｎ＋６−１／４”、“ｎ＋６−２／４”、“ｎ＋６−３／４”、“ｎ＋５”、・・・、“ｎ＋４”、“ｎ＋４−１／４”とカウントされる。そして、ＰＴ制御ＣＰＵ３４０により逓倍数が切り替えられて、位置カウンタ補正が行われ“ｎ＋３”となる。以降は、低逓倍のエンコーダ信号が入力されるごとに低逓倍用の加算値“−１”が加算される。これにより、位置カウンタの値は、“ｎ＋２”、“ｎ＋１”、“ｎ”、・・・、というようにカウントされていく。

以上説明してきたように、ＰＴ駆動機構を有する撮像装置において、停止位置分解能、および、停止位置精度を上げるためにアナログエンコーダ信号を逓倍すること行った際に、速度を速くなると、逓倍エンコーダ周期が短くなる。この逓倍エンコーダ周期が短くなったときに、逓倍エンコーダ信号の全てのエッジにおいて割込みＣＰＵに対して入れていくと位置制御処理、および、速度制御処理を行う割込み処理ルーチンでの処理時間が追いつかなくなってしまう。このために、速度に応じて逓倍数を変更することにより、逓倍エンコーダ信号による割込み周期を一定時間より短くすることなく、高速時にもＣＰＵによる割込み処理を間に合わせることが可能となった。また同時に、停止制御等細かく制御を必要とする低速時には高い逓倍数により細かいエンコーダ分解能をもって処理することが可能となった。これにより、ＰＴ制御ＣＰＵに対して特別高い制御能力を持たせることなく、安価なＣＰＵにおいても、速度によらずに円滑な制御を可能とした。また、逓倍数を切替える際に問題となった位置カウンタの誤カウントに関しても、逓倍を切替える際の逓倍信号の位相を合わせることにより誤カウントなくし、正確な位置制御を行うことを可能とした。さらに、逓倍切替えのための特別な位相比較器、および、２種類の逓倍エンコーダ信号を出力する２相パルス生成テーブルを持つことなく、ＰＴ制御ＣＰＵによりソフトウェア的に逓倍切替えを実現することができた。これにより、より安価に精度の高い位置制御、停止分解能を実現した。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

（その他の実施例）
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

１００ 撮像装置
１１０ レンズ
１３０ パン／チルト駆動部
１３２ パン／チルト駆動部のモータ
１３４ アナログエンコーダ
１４０ パン／チルト駆動部１３０を制御するパン、チルト制御部
１５０ メモリ
１６０ 全体を制御するＣＰＵ
１７０ ネットワーク通信部
１８０ ネットワーク
３００ Ａ／Ｄ変換器
３１０ 角度計算部
３２０ ２相パルス生成部
３２２ ２相パルス生成テーブル
３２４ 割込み制御部
３３０ エンコーダカウンタ部
３３２ 位置カウンタ
３３４ 周期カウンタ
３４０ パン／チルト制御ＣＰＵ
３５０ モータドライバ

Claims (5)

1. 駆動部を駆動するための位置を制御する位置制御装置であって、
   駆動部の駆動に応じた信号を生成する信号生成手段と、
   前記信号生成手段が生成した信号から逓倍信号を生成する逓倍手段と、
   前記逓倍手段の逓倍数を変更する変更手段とを備え、
   前記変更手段は逓倍数を変更する前後で前記逓倍手段が生成する逓倍信号の位相をそろえることを特徴とする位置制御装置。
2. 前記駆動部の駆動速度を検出する速度検出手段を更に備え
   前記変更手段は前記速度検出手段により検出された速度が所定の速度より速い時には前記逓倍手段による逓倍数を低く変更することを特徴とする請求項１に記載の位置制御装置。
3. 前記逓倍手段が生成する逓倍信号の発生数をカウントするカウント手段を更に備え、
   前記変更手段は前記カウント手段に対して前記逓倍手段から出力された信号の発生数をカウントする際の加算値を設定することを特徴とする請求項１または２に記載の位置制御装置。
4. 前記駆動部の駆動方向を検出する方向検出手段を更に設け、
   前記方向検出手段により検出された方向により前記カウント手段によりカウントされるカウント値を補正することを特徴とする請求項３に記載の位置制御装置。
5. 前記駆動部は被写体を撮像する撮像手段を含むことを特徴とする請求項１乃至４のいずれか１項に記載の位置制御装置。

Images