JP2016025143A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2016025143A
JP2016025143A JP2014146770A JP2014146770A JP2016025143A JP 2016025143 A JP2016025143 A JP 2016025143A JP 2014146770 A JP2014146770 A JP 2014146770A JP 2014146770 A JP2014146770 A JP 2014146770A JP 2016025143 A JP2016025143 A JP 2016025143A
Authority
JP
Japan
Prior art keywords
metal block
circuit board
electronic component
cavity
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014146770A
Other languages
English (en)
Inventor
満広 冨川
Mitsuhiro Tomikawa
満広 冨川
浅野　浩二
Koji Asano
浩二 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014146770A priority Critical patent/JP2016025143A/ja
Priority to US14/802,139 priority patent/US9955591B2/en
Publication of JP2016025143A publication Critical patent/JP2016025143A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10045—Mounted network component having plural terminals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】コア基板のキャビティに収容されている電子部品の温度上昇を抑えることが可能な回路基板及びその製造方法の提供を目的とする。【解決手段】本発明の回路基板１０では、コア基板１１のキャビティ１６に収容される電子部品４５に金属ブロック１７が重ねられて接着剤で固定されている。そして、コア基板１１の表裏の両側にビルドアップ層２０，２０を備え、キャビティ１６と電子部品４５及び金属ブロック１７との隙間には充填樹脂１６Ｊが充填されている。【選択図】図３

Description

本発明は、キャビティを有するコア基板にビルドアップ層が積層されている回路基板及びその製造方法に関する。
従来、この種の回路基板として、キャビティに電子部品が収容されているものが知られている（例えば、特許文献１参照）。
ＵＳ２０１２／０１８６８６６Ａ１（ＦＩＧ１，ＦＩＧ１６）
しかしながら、上記した従来の回路基板では、電子部品が発熱により高温になり動作不良を起こすことが懸念される。
本発明は、上記事情に鑑みてなされたもので、コア基板のキャビティに収容されている電子部品の温度上昇を抑えることが可能な回路基板及びその製造方法の提供を目的とする。
上記目的を達成するためなされた請求項１に係る発明は、コア基板と、前記コア基板を貫通するキャビティと、前記キャビティに収容される複合部品と、前記コア基板の表面及び裏面にそれぞれ積層されて、前記キャビティを覆う絶縁樹脂層を含むビルドアップ層と、前記キャビティと前記複合部品との隙間に充填される充填樹脂とを有する回路基板であって、前記複合部品は、前記表面に向く側に端子面を有する電子部品と、前記端子面とは反対の面に重ねられる金属ブロックとからなる。
本発明の第１実施形態に係る回路基板の平面図 回路基板における製品領域の平面図 図２のＡ−Ａ切断面における回路基板の側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板の製造工程を示す側断面図 回路基板を含むＰｏＰの側断面図 第２実施形態の回路基板を含む複合基板の側断面図
［第１実施形態］
以下、本発明の第１実施形態を図１〜図１０に基づいて説明する。本実施形態の回路基板１０は、図１の平面図に示されているように、例えば、外縁部に沿った枠状の捨て領域Ｒ１を有し、その捨て領域Ｒ１の内側が正方形の複数の製品領域Ｒ２に区画されている。図２には、１つの製品領域Ｒ２が拡大して示され、その製品領域Ｒ２を対角線に沿って切断した回路基板１０の断面構造が図３に拡大して示されている。
図３に示すように、回路基板１０は、コア基板１１の表裏の両面にビルドアップ層２０，２０を有する構造になっている。コア基板１１は、絶縁性部材で構成されている。コア基板１１の表側の面であるＦ面１１Ｆと、コア基板１１の裏側の面であるＳ面１１Ｓとには、導体回路層１２がそれぞれ形成されている。また、コア基板１１には、キャビティ１６と複数の導電用貫通孔１４が形成されている。
導電用貫通孔１４は、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓの両面からそれぞれ穿孔しかつ奥側に向かって徐々に縮径したテーパー孔１４Ａ，１４Ａの小径側端部を互いに連通させた中間括れ形状をなしている。これに対し、キャビティ１６は、直方体状の空間を有する形状になっている。
各導電用貫通孔１４内にはめっきが充填されて複数のスルーホール導電導体１５がそれぞれ形成され、それらスルーホール導電導体１５によってＦ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２との間が接続されている。
キャビティ１６には、電子部品４５と金属ブロック１７とを重ね合わせてなる複合部品４６が収容されている。金属ブロック１７は、例えば銅製の偏平な直方体であって、金属ブロック１７の平面形状は、キャビティ１６の平面形状より一回り小さい四角形をなしている。また、金属ブロック１７の厚さ、即ち、金属ブロック１７の表裏の一方の面である第１主面１７Ｆと、金属ブロック１７の表裏の他方の面である第２主面１７Ｓとの間の距離は、コア基板１１の板厚より僅かに小さく、かつ、導体回路層１２の厚さより大きくなっている。
また、金属ブロック１７の第１主面１７Ｆ及び第２主面１７Ｓと、それら第１主面１７Ｆ及び第２主面１７Ｓの間の４つの側面１７Ａ（即ち、金属ブロック１７の全ての外面）は、粗面になっている。具体的には、金属ブロック１７を、酸液（例えば、硫酸と過酸化水素を主成分とした酸）に所定時間、漬けて表面を浸食させることで、金属ブロック１７の表面の算術平均粗さＲａは、０．１［μｍ］〜３．０［μｍ］になっている（ＪＩＳ Ｂ ０６０１−１９９４の定義による）。
電子部品４５は、例えば、半導体チップ３０（例えば、ＣＰＵ、メモリ）に、再配線層３２を重ねてなる。半導体チップ３０は、偏平な直方体状をなし、その平面形状は金属ブロック１７より僅かに小さい四角形になっている。また、半導体チップ３０は、表裏の一方の面で、本発明の端子面に相当する第１主面３０Ｆのみに複数のパッド（図示しない）を有し、その第１主面３０Ｆ上に再配線層３２が重ねられている。再配線層３２は、例えば、ポリイミドなどの絶縁性樹脂からなり、その内部に一方の面と他方の面を接続する配線がなされている。再配線層３２内部の配線は、半導体チップ３０側がより微細になっていて、半導体チップ３０の第１主面３０Ｆの複数のパッドは、再配線層３２内部の配線によって、再配線層３２の半導体チップ３０と反対側の面に設けられ、第１主面３０Ｆのパッドより大きい複数のパッド３２Ａに接続されている。即ち、再配線層３２によって半導体チップ３０のパッドのサイズ及び配置等が変更されている。そして、半導体チップ３０のうち第１主面３０Ｆと反対側の第２主面３０Ｓが金属ブロック１７の第１主面１７Ｆに接着剤にて固定されている。なお、その接着剤としては、伝熱性に優れた導電性の接着剤が用いられている。
電子部品４５と金属ブロック１７とを合わせた複合部品４６の全体の厚さは、コア基板１１の板厚より僅かに大きくなっている。そして、電子部品４５が、コア基板１１のＦ面１１Ｆから僅かに突出すると共に、金属ブロック１７が、コア基板１１のＳ面１１Ｓから僅かに突出している。そして、電子部品４５のパッドを有する接続面４５Ｆ（即ち、再配線層３２の一方の面）が、コア基板１１のＦ面１１Ｆにおける導体回路層１２の最外面と略面一になる一方、金属ブロック１７の第２主面１７Ｓがコア基板１１のＳ面１１Ｓにおける導体回路層１２の最外面と略面一になっている。また、金属ブロック１７とキャビティ１６の内面との間の隙間には、本発明に係る充填樹脂１６Ｊが充填されている。
コア基板１１のＦ面１１Ｆ側のビルドアップ層２０も、Ｓ面１１Ｓ側のビルドアップ層２０も共に、コア基板１１側から順番に、第１絶縁樹脂層２１、第１導体層２２、第２絶縁樹脂層２３、第２導体層２４を積層してなり、第２導体層２４上には、ソルダーレジスト層２５が積層されている。また、第１絶縁樹脂層２１及び第２絶縁樹脂層２３には、それぞれ複数のビアホール２１Ｈ，２３Ｈが形成され、それらビアホール２１Ｈ，２３Ｈは、共にコア基板１１側に向かって徐々に縮径したテーパー状になっている。さらに、これらビアホール２１Ｈ，２３Ｈ内にめっきが充填されて複数のビア導体２１Ｄ，２３Ｄが形成されている。そして、第１絶縁樹脂層２１のビア導体２１Ｄによって、導体回路層１２と第１導体層２２との間及び、金属ブロック１７と第１導体層２２との間及び、電子部品４５と第１導体層２２との間が接続され、第２絶縁樹脂層２３のビア導体２３Ｄによって、第１導体層２２と第２導体層２４の間が接続されている。また、ソルダーレジスト層２５には、複数のパッド用孔が形成され、第２導体層２４の一部がパッド用孔内に位置してパッド２６になっている。
コア基板１１のＦ面１１Ｆ上のビルドアップ層２０の最外面である回路基板１０のＦ面１０Ｆにおいては、複数のパッド２６が、製品領域Ｒ２の外縁部に沿って２列に並べられた大パッド２６Ａ群と、それら大パッド２６Ａ群に囲まれた内側の領域に縦横複数列に並べられた小パッド２６Ｃ群とから構成されている。そして、例えば、図２に示すように、小パッド２６Ｃ群における周囲一列の小パッド２６Ｃを除いた四角形のエリアの真下となる位置に複合部品４６が配置されている。また、図３に示すように、所定数の小パッド２６Ｃが４つのビア導体２１Ｄ，２３Ｄを介して複合部品４６の電子部品４５に接続されている。これに対し、コア基板１１のＳ面１１Ｓ上のビルドアップ層２０の最外面である回路基板１０のＳ面１０Ｓでは、小パッド２６Ｃより大きな３つの中パッド２６Ｂが本発明に係る基板接続部を構成し、所定の中パッド２６Ｂがビア導体２１Ｄ，２３Ｄを介して複合部品４６の金属ブロック１７に接続されている。
本実施形態の回路基板１０は、以下のようにして製造される。
（１）図４（Ａ）に示すように、コア基板１１としてエポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃがラミネートされているものが用意される。
（２）図４（Ｂ）に示すように、コア基板１１にＦ面１１Ｆ側から例えばＣＯ２レーザが照射されて導電用貫通孔１４（図３参照）を形成するためのテーパー孔１４Ａが穿孔される。
（３）図４（Ｃ）に示すように、コア基板１１のＳ面１１Ｓのうち前述したＦ面１１Ｆ側のテーパー孔１４Ａの真裏となる位置にＣＯ２レーザが照射されてテーパー孔１４Ａが穿孔され、それらテーパー孔１４Ａ，１４Ａから導電用貫通孔１４が形成される。
（４）無電解めっき処理が行われ、銅箔１１Ｃ上と導電用貫通孔１４の内面に無電解めっき膜（図示せず）が形成される。
（５）図４（Ｄ）に示すように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
（６）電解めっき処理が行われ、図５（Ａ）に示すように、電解めっきが導電用貫通孔１４内に充填されてスルーホール導電導体１５が形成されると共に、銅箔１１Ｃ上の無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分に電解めっき膜３４が形成される。
（７）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、図５（Ｂ）に示すように、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、コア基板１１のＦ面１１Ｆ上に導体回路層１２が形成されると共に、コア基板１１のＳ面１１Ｓ上に導体回路層１２が形成される。そして、Ｆ面１１Ｆの導体回路層１２とＳ面１１Ｓの導体回路層１２とがスルーホール導電導体１５によって接続された状態になる。
（８）図５（Ｃ）に示すように、コア基板１１に、ルーター又はＣＯ２レーザによってキャビティ１６が形成される。
（９）図５（Ｄ）に示すように、キャビティ１６が塞がれるように、ＰＥＴフィルムからなるテープ９０がコア基板１１のＳ面１１Ｓ上に張り付けられる。
（１０）金属ブロック１７が用意される。金属ブロック１７は、銅の板材又は銅の角材を切断して形成され、耐酸性のメッシュ構造の容器に収容された状態で、貯留槽に貯留されている酸液（例えば、例えば、硫酸と過酸化水素を主成分とした酸）に所定時間浸された後、水洗される。これにより、金属ブロック１７の表面全体が粗面になる。
（１１）電子部品４５が用意され、各電子部品４５のうちパッドを有しない背面４５Ｓが金属ブロック１７の第１主面１７Ｆに接着剤によって貼り付けられる。
（１２）図６（Ａ）に示すように、複合部品４６がマウンター（図示せず）によってキャビティ１６に収められる。このとき、複合部品４６の電子部品４５がコア基板１１のＦ面１１Ｆ側に配置され、金属ブロック１７がコア基板１１のＳ面１１Ｓ側に配置される。
（１３）図６（Ｂ）に示すように、コア基板１１のＦ面１１Ｆ上の導体回路層１２上に、第１絶縁樹脂層２１としてのプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）と銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＦ面１１Ｆの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面と複合部品４６との隙間に充填される。
（１４）図６（Ｃ）に示すように、テープ９０を除去する。
（１５）図６（Ｄ）に示すように、コア基板１１のＳ面１１Ｓ上の導体回路層１２上に第１絶縁樹脂層２１としてのプリプレグと銅箔３７が積層されてから、加熱プレスされる。その際、コア基板１１のＳ面１１Ｓの導体回路層１２，１２同士の間がプリプレグにて埋められ、プリプレグから染み出た熱硬化性樹脂がキャビティ１６の内面と複合部品４６との隙間に充填される。また、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓのプリプレグから染み出てキャビティ１６の内面と複合部品４６との隙間に充填された熱硬化性樹脂によって前述の充填樹脂１６Ｊが形成される。
なお、第１絶縁樹脂層２１としてプリプレグの代わりに心材を含まない樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
（１６）図７（Ａ）に示すように、上記したプリプレグによって形成されたコア基板１１の表裏の両側の第１絶縁樹脂層２１，２１にＣＯ２レーザが照射されて、複数のビアホール２１Ｈが形成される。ここで、コア基板１１のＦ面１１Ｆ側に形成される複数のビアホール２１Ｈは、一部のビアホール２１Ｈがコア基板１１のＦ面１１Ｆの導体回路層１２上に配置され、別の一部のビアホール２１Ｈが電子部品４５のパッド３２Ａ上に配置される。
また、コア基板１１のＳ面１１Ｓ側に形成される複数のビアホール２１Ｈは、一部のビアホール２１Ｈがコア基板１１のＳ面１１Ｓの導体回路層１２上に配置され、別の一部のビアホール２１Ｈが金属ブロック１７上に配置される。なお、金属ブロック１７上にビアホール２１Ｈを形成する際に、ビアホール２１Ｈの奥側に位置する金属ブロック１７の粗面の凹凸はレーザ光照射または、照射後のデスミア処理で排除されてもよい。
（１７）無電解めっき処理が行われ、第１絶縁樹脂層２１，２１上と、ビアホール２１Ｈ，２１Ｈ内とに無電解めっき膜（図示せず）が形成される。
（１８）図７（Ｂ）に示すように、銅箔３７上の無電解めっき膜上に、所定パターンのめっきレジスト４０が形成される。
（１９）電解めっき処理が行われ、図７（Ｃ）に示すように、めっきがビアホール２１Ｈ，２１Ｈ内に充填されてビア導体２１Ｄ，２１Ｄが形成され、さらには、第１絶縁樹脂層２１，２１上の無電解めっき膜（図示せず）のうちめっきレジスト４０から露出している部分に電解めっき膜３９，３９が形成される。
（２０）めっきレジスト４０が剥離されると共に、めっきレジスト４０の下方の無電解めっき膜（図示せず）及び銅箔３７が除去され、図８（Ａ）に示すように、残された電解めっき膜３９、無電解めっき膜及び銅箔３７により、コア基板１１の表裏の各第１絶縁樹脂層２１上に第１導体層２２が形成される。そして、コア基板１１の表裏の各第１導体層２２の一部と導体回路層１２とがビア導体２１Ｄによって接続されると共に、コア基板１１のＦ面１１Ｆ側の第１導体層２２の他の一部と電子部品４５のパッド３２Ａとがビア導体２１Ｄによって接続され、さらに、コア基板１１のＳ面１１Ｓ側の第１導体層２２の他の一部と金属ブロック１７のパッドとがビア導体２１Ｄによって接続された状態になる。
（２１）上記した（１３）〜（２０）と同様の処理により、図８（Ｂ）に示すように、コア基板１１の表裏の各第１導体層２２上に第２絶縁樹脂層２３と第２導体層２４とが形成されて、各第２導体層２４の一部と第１導体層２２とがビア導体２３Ｄによって接続された状態になる。
（２２）図８（Ｃ）に示すように、コア基板１１の表裏の各第２導体層２４上にソルダーレジスト層２５，２５が積層される。
（２３）図９に示すように、コア基板１１の表裏のソルダーレジスト層２５，２５の所定箇所にテーパー状のパッド用孔が形成され、コア基板１１の表裏の各第２導体層２４のうちパッド用孔から露出した部分がパッド２６になる。
（２４）パッド２６上に、ニッケル層、パラジウム層、金層の順に積層されて図３に示した金属膜４１が形成される。以上で回路基板１０が完成する。
本実施形態の回路基板１０の構造及び製造方法に関する説明は以上である。次に回路基板１０の作用効果を、回路基板１０の使用例と共に説明する。本実施形態の回路基板１０は、例えば、以下のようにして使用される。即ち、図１０に示すように、回路基板１０の有する前述の大、中、小のパッド２６Ａ，２６Ｂ，２６Ｃ上に、それら各パッドの大きさに合った大、中、小の半田バンプ２７Ａ，２７Ｂ，２７Ｃが形成される。そして、例えば、回路基板１０のＦ面１０Ｆの小パッド群と同様に配置されたパッド群を下面に有するＣＰＵ８０が、各製品領域Ｒ２の小半田バンプ２７Ｃ群上に搭載されて半田付けされて、第１パッケージ基板１０Ｐが形成される。このときＣＰＵ８０と電子部品４５とが、ビア導体２１Ｄ，２３Ｄを介して接続される。
次いで、メモリ８１を回路基板８２のＦ面８２Ｆに実装してなる第２パッケージ基板８２Ｐが、ＣＰＵ８０の上方から第１パッケージ基板１０Ｐ上に配されて、その第２パッケージ基板８２Ｐにおける回路基板８２のＳ面８２Ｓに備えるパッドに第１パッケージ基板１０Ｐにおける回路基板１０の大半田バンプ２７Ａが半田付けされてＰｏＰ８３（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ８３）が形成される。なお、ＰｏＰ８３における回路基板１０，８２の間には図示しない樹脂が充填される。
次いで、ＰｏＰ８３がマザーボード８４上に配されて、そのマザーボード８４が有するパッド群にＰｏＰ８３における回路基板１０の中半田バンプ２７Ｂが半田付けされる。このとき、マザーボード８４が有する例えばグランド用のパッドが回路基板１０のうち金属ブロック１７に接続されているパッド２６と半田付けされる。なお、マザーボード８４が放熱専用のパッドを有している場合には、それら放熱専用のパッドと回路基板１０の金属ブロック１７とが、ビア導体２１Ｄ，２３Ｄで接続されてもよい。
さて、ＰｏＰ８３が使用されると、ＣＰＵ８０及び電子部品４５が共に発熱する。すると、電子部品４５の熱が金属ブロック１７に伝わり、回路基板１０のＳ面１０Ｓ側のビア導体２１Ｄ，２３Ｄを介して金属ブロック１７からマザーボード８４へと放熱される。これにより、電子部品４５の温度上昇が抑えられる。また、これによりＣＰＵ８０より電子部品４５の温度が低くなると、ＣＰＵ８０の熱が回路基板１０のＦ面１０Ｆ側のビア導体２１Ｄ，２３Ｄを介して電子部品４５、金属ブロック１７へと伝わり、回路基板１０のＳ面１０Ｓ側のビア導体２１Ｄ，２３Ｄを介してマザーボード８４へと放熱される。これにより、回路基板１０に実装されているＣＰＵ８０の温度上昇も抑えることができる。
また、回路基板１０においては金属ブロック１７の熱伸縮率が、第１絶縁樹脂層２１や電子部品４５等の他の部位の熱収縮率に比べて大きくなり得るが、金属ブロック１７の外面全体が粗面になっていて接着剤や充填樹脂１６Ｊにより他の部位に接続されているので、金属ブロック１７と他の部位との剥離を抑えることができ、回路基板１０における金属ブロック１７の固定が安定する。また、金属ブロック１７の外面を粗面にすることで、接着剤や充填樹脂１６Ｊとの接触面積が増し、伝熱効率が上がる。
［第２実施形態］
前記第１実施形態の回路基板１０では、コア基板１１に内蔵された複合部品４６の真上に複合部品４６の電子部品４５と接続された別の電子部品（ＣＰＵ８０）が実装されていたが、複合部品の真上に別の電子部品が実装されていなくてもよい。本実施形態の回路基板５０を使用した複合基板８５を図１１に示す。本実施形態では、コア基板１１Ｖに形成されたキャビティ１６Ｖに、電子部品（ＣＰＵ８０Ｖ）と金属ブロック１７Ｖとからなる複合部品４７が収容されている。そして、ＣＰＵ８０Ｖの端子面８０Ｔの各パッドにビア導体２１Ｄが接続されている。
本実施形態の回路基板５０の製造方法は、コア基板１１Ｖへの複合部品４７の収容方法が前記第１実施形態と異なる。具体的には、コア基板１１Ｖにキャビティ１６Ｖを形成し、コア基板１１ＶのＳ面にテープ９０を張り付けた後、まず、粗化した金属ブロック１７Ｖのみをマウンターでキャビティ１６Ｖに収める。次いで、キャビティ１６Ｖに収容された金属ブロック１７Ｖに接着フィルムを貼り付けて接着層８６を形成する。次いで、端子面８０Ｔと反対側の面を金属ブロック１７Ｖ側にしたＣＰＵ８０Ｖをマウンターでキャビティ１６Ｖに収め、加圧して接着する。このようにして、ＣＰＵ８０Ｖと金属ブロック１７Ｖとを接着してなる複合部品４７がキャビティ１６Ｖに収容される。なお、接着層８６の形成は、例えば、接着剤をスプレーで塗布するなど異なる方法で行ってもよい。また、接着方法も、例えば、加熱によるものなど異なる方法によるものであってもよい。
本実施形態の回路基板５０では、前記第１実施形態のように電子部品（ＣＰＵ８０）を回路基板上に実装した場合より、電子部品（ＣＰＵ８０Ｖ）が発する熱をＳ面５０Ｓ側に逃がし易い。また、Ｆ面５０Ｆ側に電子部品が突出しないので、複合基板８５の厚みを減らすことができる。
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）前記実施形態の金属ブロック１７，１７Ｖは、銅の板材又は銅の角材を切断した後に表面を粗化していたが、切断前に粗化してもよい。その場合は、金属ブロック１７，１７Ｖの側面すべて、あるいは側面の一部の面は、粗化されていない状態になる。
（２）前記実施形態の金属ブロック１７，１７Ｖは、酸により表面の粗化を行っていたが、例えば粒子の吹き付けや、凹凸面の押し付けにより粗化を行ってもよい。
（３）前記実施形態の金属ブロック１７，１７Ｖには、回路基板１０，５０外のマザーボード８４に熱を逃がすためのビア導体２１Ｄ，２３Ｄが接続されていたが、金属ブロック１７，１７Ｖにビア導体２１Ｄ，２３Ｄが接続されていなくてもよい。そのような構成であっても、金属ブロック１７，１７Ｖが電子部品（電子部品４５、ＣＰＵ８０Ｖ）から熱を吸収することで、電子部品の急激な温度上昇を抑えることができ、また、金属ブロック１７，１７Ｖから回路基板１０，５０における電子部品の反対側に熱を逃がすことができる。
１０，５０ 回路基板
１１，１１Ｖ コア基板
１２ 導体回路層
１６，１６Ｖ キャビティ
１６Ｊ 充填樹脂
１７，１７Ｖ 金属ブロック
２０ ビルドアップ層
２１ 第１絶縁樹脂層（絶縁樹脂層）
２１Ｄ ビア導体
２６Ａ 大パッド（基板接続部）
２６Ｃ 小パッド（電子部品実装部）
３０Ｆ 第１主面３０Ｆ（端子面）
４５ 電子部品
４６，４７ 複合部品
８０Ｖ ＣＰＵ（電子部品）
８０Ｔ 端子面

Claims (12)

  1. コア基板と、
    前記コア基板を貫通するキャビティと、
    前記キャビティに収容される複合部品と、
    前記コア基板の表面及び裏面にそれぞれ積層されて、前記キャビティを覆う絶縁樹脂層を含むビルドアップ層と、
    前記キャビティと前記複合部品との隙間に充填される充填樹脂とを有する回路基板であって、
    前記複合部品は、前記表面に向く側に端子面を有する電子部品と、前記端子面とは反対の面に重ねられる金属ブロックとからなる。
  2. 請求項１に記載の回路基板であって、
    前記電子部品の端子及び前記金属ブロックには、前記ビルドアップ層に含まれるビア導体が接続されている。
  3. 請求項１又は２に記載の回路基板であって、
    前記コア基板の表面及び裏面に導体回路層が積層されて、それら各導体回路層の上に前記ビルドアップ層が積層され、
    前記電子部品のうち前記端子面及び、前記金属ブロックのうち前記電子部品との重ね合わせ面と反対側の面が、それぞれ前記導体回路層と前記ビルドアップ層との境界面に位置している。
  4. 請求項３に記載の回路基板であって、
    前記金属ブロックは、前記導体回路層よりも厚い。
  5. 請求項１乃至４の何れか１の請求項に記載の回路基板であって、
    前記電子部品の前記金属ブロックとの重ね合わせ面よりも前記金属ブロックの前記電子部品との重ね合わせ面の方が広い。
  6. 請求項１乃至５の何れか１の請求項に記載の回路基板であって、
    前記電子部品と前記金属ブロックとが導電性接着剤で接着されている。
  7. 請求項１乃至６の何れか１の請求項に記載の回路基板であって、
    前記金属ブロックにおける樹脂との接続面は、算術平均粗さが０．１［μｍ］〜３．０［μｍ］の粗面になっている。
  8. 請求項１乃至７の何れか１の請求項に記載の回路基板であって、
    前記複合部品のうち前記電子部品が前記表面側、前記金属ブロックが前記裏面側に配置され、
    前記コア基板の表側に積層される前記ビルドアップ層の最外部のうち前記複合部品の真上となる位置には、他の電子部品が実装される電子部品実装部が設けられ、前記ビルドアップ層の最外部のうち前記電子部品実装部の周りには、前記他の電子部品の上から重ねられる他の回路基板が接続される基板接続部が設けられている。
  9. 請求項１乃至８の何れか１の請求項に記載の回路基板であって、
    前記金属ブロックは、グランド用配線に接続されている。
  10. コア基板にキャビティを形成することと、
    表裏の一方の面に端子面を有する電子部品と、前記端子面とは反対の面に重ねられる金属ブロックとからなる複合部品を前記キャビティに収容することと、
    前記コア基板の表裏に前記キャビティ及び前記複合部品を覆うビルドアップ層を積層することと、
    前記キャビティと前記複合部品との隙間に充填樹脂を充填すること、を含む回路基板の製造方法。
  11. 請求項１０に記載の回路基板の製造方法において、
    前記複合部品を前記キャビティに収容する前に、前記複合部品を構成する前記電子部品と前記金属ブロックとを接着する。
  12. 請求項１０に記載の回路基板の製造方法において、
    前記複合部品を構成する前記電子部品及び前記金属ブロックのうち前記金属ブロックのみを前記キャビティに収容した後、前記電子部品を収容して、前記キャビティ内で前記電子部品と前記金属ブロックを接着して前記複合部品にする。
JP2014146770A 2014-07-17 2014-07-17 回路基板及びその製造方法 Pending JP2016025143A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014146770A JP2016025143A (ja) 2014-07-17 2014-07-17 回路基板及びその製造方法
US14/802,139 US9955591B2 (en) 2014-07-17 2015-07-17 Circuit substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014146770A JP2016025143A (ja) 2014-07-17 2014-07-17 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2016025143A true JP2016025143A (ja) 2016-02-08

Family

ID=55075824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014146770A Pending JP2016025143A (ja) 2014-07-17 2014-07-17 回路基板及びその製造方法

Country Status (2)

Country Link
US (1) US9955591B2 (ja)
JP (1) JP2016025143A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033112A (ko) * 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판
US9852995B1 (en) 2016-09-21 2017-12-26 Kabushiki Kaisha Toshiba Semiconductor device
JP2018074142A (ja) * 2016-10-25 2018-05-10 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
JP2019087731A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR20200055555A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 패키지 구조물
JP2020174115A (ja) * 2019-04-10 2020-10-22 株式会社フジクラ 多層回路基板
CN113013130A (zh) * 2019-12-20 2021-06-22 奥特斯科技(重庆)有限公司 具有双介电层的部件承载件及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
EP3432353B1 (en) * 2016-04-27 2021-09-01 Mitsubishi Electric Corporation High frequency circuit
CN106455320B (zh) * 2016-09-29 2019-02-15 北京航天时代光电科技有限公司 一种电子元器件的抗振动加固方法
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
JP2019079902A (ja) * 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
KR102492796B1 (ko) * 2018-01-29 2023-01-30 삼성전자주식회사 반도체 패키지
EP3716321A1 (en) * 2019-03-29 2020-09-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with embedded semiconductor component and embedded highly conductive block which are mutually coupled
US11527462B2 (en) 2019-12-13 2022-12-13 International Business Machines Corporation Circuit substrate with mixed pitch wiring
US11107771B2 (en) * 2019-12-26 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Segregated power and ground design for yield improvement
KR20210104364A (ko) * 2020-02-17 2021-08-25 삼성전자주식회사 반도체 패키지
EP3869923A1 (en) * 2020-02-20 2021-08-25 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Cooling profile integration for embedded power systems
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642261A (en) * 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
TWI400998B (zh) * 2010-08-20 2013-07-01 Nan Ya Printed Circuit Board 印刷電路板及其製造方法
JP2013038374A (ja) 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
KR20130014122A (ko) * 2011-07-29 2013-02-07 삼성전기주식회사 전자 소자 내장 인쇄회로기판 및 그 제조방법
TWI489918B (zh) * 2012-11-23 2015-06-21 Subtron Technology Co Ltd 封裝載板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033112A (ko) * 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판
KR102435128B1 (ko) 2015-09-16 2022-08-24 삼성전기주식회사 인쇄회로기판
US9852995B1 (en) 2016-09-21 2017-12-26 Kabushiki Kaisha Toshiba Semiconductor device
US10424542B2 (en) 2016-09-21 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor device
JP2018074142A (ja) * 2016-10-25 2018-05-10 旭徳科技股▲ふん▼有限公司 パッケージキャリアおよびその製造方法
US10177067B2 (en) 2016-10-25 2019-01-08 Subtron Technology Co., Ltd. Manufacturing method of package carrier
US10643919B2 (en) 2017-11-08 2020-05-05 Samsung Electronics Co., Ltd. Fan-out semiconductor package
TWI695465B (zh) * 2017-11-08 2020-06-01 南韓商三星電子股份有限公司 扇出型半導體封裝
JP2019087731A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
KR20200055555A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 패키지 구조물
KR102561946B1 (ko) 2018-11-13 2023-08-01 삼성전기주식회사 패키지 구조물
JP2020174115A (ja) * 2019-04-10 2020-10-22 株式会社フジクラ 多層回路基板
CN113013130A (zh) * 2019-12-20 2021-06-22 奥特斯科技(重庆)有限公司 具有双介电层的部件承载件及其制造方法

Also Published As

Publication number Publication date
US20160021753A1 (en) 2016-01-21
US9955591B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
JP2016025143A (ja) 回路基板及びその製造方法
US9893016B2 (en) Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same
JP2016015433A (ja) 回路基板及びその製造方法
JP2016015432A (ja) 回路基板及びその製造方法
JP2016096297A (ja) 金属塊内蔵配線板及びその製造方法
US9613893B2 (en) Wiring substrate and method for manufacturing the same
JP5873152B1 (ja) 配線基板
JP2014229698A (ja) 配線板及び配線板の製造方法
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
JP2016149475A (ja) 回路基板及びその製造方法
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015170770A (ja) プリント配線板
JP2015211204A (ja) 回路基板及びその製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2016171119A (ja) 回路基板及びその製造方法
JP2013140955A (ja) 部品組込み型印刷回路基板及びその製造方法
JP6378616B2 (ja) 電子部品内蔵プリント配線板
JP2014150091A (ja) 配線基板およびその製造方法
JP2016171118A (ja) 回路基板及びその製造方法
JP2016127148A (ja) 配線基板の製造方法
JP2017069474A (ja) 回路基板及びその製造方法
JP2013030808A (ja) 配線基板製造用の仮基板及びその製造方法
JP2013080823A (ja) プリント配線板及びその製造方法
JP2017174953A (ja) プリント配線板およびプリント配線板の製造方法