JP2016007681A - Mems素子およびその製造方法 - Google Patents
Mems素子およびその製造方法 Download PDFInfo
- Publication number
- JP2016007681A JP2016007681A JP2014130855A JP2014130855A JP2016007681A JP 2016007681 A JP2016007681 A JP 2016007681A JP 2014130855 A JP2014130855 A JP 2014130855A JP 2014130855 A JP2014130855 A JP 2014130855A JP 2016007681 A JP2016007681 A JP 2016007681A
- Authority
- JP
- Japan
- Prior art keywords
- back chamber
- electrode
- spacer
- movable electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
【課題】追加の製造工程なしで、バックチャンバーの容積を大きくすることができるMEMS素子を提供する。
【解決手段】MEMS素子は、可動電極3が基板側に露出するように基板が除去された第1のバックチャンバー部11が形成され、その外側には可動電極3、スペーサー4、固定電極が積層形成された基板からなる電極支持部14と、さらにその外側に基板が除去された第2のバックチャンバー部12が形成されており、第1のバックチャンバー部11と第2のバックチャンバー部12とは、それぞれの空間が連続するように連通部が形成されている。第1のバックチャンバー11と第2のバックチャンバー12は、一般的なバックチャンバーと同様に形成することができる。
【選択図】図8
【解決手段】MEMS素子は、可動電極3が基板側に露出するように基板が除去された第1のバックチャンバー部11が形成され、その外側には可動電極3、スペーサー4、固定電極が積層形成された基板からなる電極支持部14と、さらにその外側に基板が除去された第2のバックチャンバー部12が形成されており、第1のバックチャンバー部11と第2のバックチャンバー部12とは、それぞれの空間が連続するように連通部が形成されている。第1のバックチャンバー11と第2のバックチャンバー12は、一般的なバックチャンバーと同様に形成することができる。
【選択図】図8
Description
本発明は、MEMS素子に関し、特にマイクロフォン、各種センサ、スイッチ等として用いられる圧力検出式のMEMS素子およびその製造方法に関する。
従来、半導体プロセスを用いたMEMS(Micro Electro Mechanical Systems)素子では、半導体基板上に固定電極、犠牲層(絶縁膜)および可動電極を形成した後、犠牲層の一部を除去することで、スペーサーを介して固定された固定電極と可動電極との間にエアーギャップ(中空)構造が形成されている。
例えば、MEMS素子であるコンデンサマイクロフォンでは、音圧を通過させる複数の貫通孔を備えた固定電極と、音圧を受けて振動する可動電極とを対向して配置し、音圧を受けて振動する可動電極の変位を電極間の容量変化として検出する構成となっている。
一般的に、コンデンサマイクロフォンの感度を上げるためには、音圧により可動電極の変位を大きくする必要がある。そのため、可動電極のバネを柔らかくする方法や、バックチャンバーの容積を大きくする方法が採られている。
図10は、バックチャンバーの容積を大きくした従来のMEMS素子の説明図である。図10に示すようにシリコン基板1上に熱酸化膜2を介して可動電極3が形成されている。可動電極3上には、スペーサー4を介して固定電極5と窒化膜6が形成され、固定電極5には貫通孔7が形成されている。
図10に示すMEMS素子では、シリコン基板1を階段状に除去することによりバックチャンバーの容積を大きくしている(特許文献1)。また段数を多くすることで、さらにバックチャンバーの容積を大きくすることも可能となる。
ところで、このような階段状のバックチャンバーを形成する際には、エッチングマスクの形成とエッチング工程を複数回繰り返す必要がある。具体的な製造工程を図11に示す。まず、シリコン基板1の表面側に、熱酸化膜2、可動電極3、固定電極5等を形成した後、シリコン基板1の裏面側にシリコン基板1をエッチングする際使用する第1のマスク膜9aと第2のマスク膜9bを積層形成する。この第1のマスク膜9aと第2のマスク膜9bは、選択除去ができる膜の組合せとなっている。具体的には、第1のマスク膜9aを金属膜とし、第2のマスク膜9bをフォトレジストとする。次に、第2のマスク膜9bをエッチングマスクとして使用して、露出するシリコン基板1表面をRIE法により異方性のエッチングを行う。その結果、図11(a)に示すように第1の凹部10aが形成される。
第2のマスク膜9bを選択的に除去し、第1のマスク膜9aを露出させる。第1のマスク膜9aは、第2のマスク膜9aより後退した位置に開口するようにパターニングされており、エッチングされずに残ったシリコン基板1の裏面側の一部が露出することになる(図11b)。
その後、第1のマスク膜9aをエッチングマスクとして使用し、露出するシリコン基板1表面をRIE法により異方性のエッチングを行い、熱酸化膜2を露出させる。その結果、図11(c)に示すように第1の凹部10aと第2の凹部10bが形成され、階段状のバックチャンバーとなる。ここで、さらに段数の多いバックチャンバーを形成する場合は、エッチングマスクの形成とエッチングを繰り返すことになる。
その後、貫通孔7からスペーサー膜4aの一部を除去することにより図10に示すMEMS素子を形成することができる。
ところで、従来提案されている方法は、バックチャンバーを形成する際、エッチングマスクの形成とエッチングを繰り返す必要があり、製造工程が長くなるという問題があった。本発明はこのような問題を解消するため、追加の製造工程なしで、バックチャンバーの容積を大きくすることができるMEMS素子を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極と可動電極とを対向配置したMEMS素子において、前記可動電極が露出するように前記基板が除去された第1のバックチャンバー部と、該第1のバックチャンバー部を区画し、前記スペーサーを介して前記固定電極と前記可動電極を支持する電極支持部と、該電極支持部を区画するように前記基板が除去された第2のバックチャンバー部と、前記第1のバックチャンバー部と第2のバックチャンバー部とを連続される連通部とを備えていることを特徴とする。
本願請求項2に係る発明は、請求項1記載のMEMS素子において、前記第2のバックチャンバー部上に前記スペーサーが除去された空間を備え、該空間は、前記第2のバックチャンバー部と連続していることを特徴とする。
本願請求項3に係る発明は、バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極と可動電極とを対向配置したMEMS素子の製造方法において、前記基板上に第1の絶縁膜を形成する工程と、該第1の絶縁膜上に、可動電極を形成する工程と、該可動電極上に、前記スペーサーを構成する第2の絶縁膜を形成する工程と、該第2の絶縁膜上に、固定電極を形成する工程と、該固定電極に貫通孔を形成する工程と、前記基板の一部を除去し、前記可動電極を露出させる第1のバックチャンバー部と、前記スペーサーを介して前記固定電極と可動電極を支持する電極支持部を区画する第2のバックチャンバー部と、前記第1のバックチャンバー部と前記第2のバックチャンバー部とを連続させる連通部とを形成する工程と、前記貫通孔から前記第2の絶縁膜の一部をエッチング除去し、前記電極支持部に前記第2の絶縁膜からなるスペーサーを形成する工程と、を含むことを特徴とする。
本願請求項4に係る発明は、請求項3記載のMEMS素子の製造方法において、前記スペーサーを形成する際、前記第2のバックチャンバー部上の前記第2の絶縁膜をエッチング除去し、該除去された空間と前記第2のバックチャンバー部とを連続させる工程を含むことを特徴とする。
本発明のMEMS素子は、第1のバックチャンバー部、第2のバックチャンバー部および連通部を1回のエッチングマスクの形成とエッチングのみで形成することができる構造となっており、追加の製造工程なしでバックチャンバーの容積を大きくすることができる。
また本発明のMEMS素子は、電極支持部により可動電極の可動面積を任意の大きさに設定することができるとともに、第2のバックチャンバー部の大きさを適宜設定することで、バックチャンバーの容積を所望の大きさで拡大することができるという利点もある。
さらに本発明のMEMS素子の第2のバックチャンバー部は、スペーサーが除去されており、さらにバックチャンバーと連通する容積が大きくなり、MEMS素子の感度が向上することになる。
本発明のMEMS素子は、可動電極が基板側に露出するように基板が除去された第1のバックチャンバー部が形成され、その外側には可動電極、スペーサー、固定電極が積層形成された基板からなる電極支持部と、さらにその外側に基板が除去された第2のバックチャンバー部が形成されており、第1のバックチャンバー部と第2のバックチャンバー部とは、それぞれの空間が連続するように連通部が形成されている。この連通部は、基板が除去され形成されている。本発明の第1のバックチャンバー部と第2のバックチャンバー部は、それぞれその側壁がほぼ垂直に形成されており、一般的なバックチャンバーと同様に形成することができる。
さらに本発明のMEMS素子は、第2のバックチャンバー部上に配置されたスペーサーが除去された構造とすることも可能である。以下、本発明の実施例について、詳細に説明する。
本発明の実施例についてコンデンサマイクロフォンを例にとり、詳細に説明する。図1は本実施例のMEMS素子の平面図であり、このA−A面の断面図を図2乃至図6および図8に示す。図1において、点線で囲まれた領域のシリコン基板が除去され、第1のバックチャンバー部11、第2のバックチャンバー部12、第1のバックチャンバー部11と第2のバックチャンバー部12を連続させる連通部13が形成されている。第1のバックチャンバー部11と第2のバックチャンバー部12の間は、シリコン基板が残る電極支持部14となる。
以下、製造工程に従い説明する。まず、表面の結晶方位が(100)面のシリコン基板1上に、厚さ0.5μm程度の熱酸化膜2(第1の絶縁膜に相当)を形成する。さらに表面側の熱酸化膜2上に、CVD(Chemical Vapor Deposition)法により厚さ0.5μmの導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、可動部となる可動電極3を形成する(図2)。可動電極13には、応力緩和のためスリットが形成される場合もある。
可動電極3上に、厚さ3μm程度のUSG(Undoped Silicate Glass)膜からなるスペーサー膜4a(第2の絶縁膜に相当)を積層形成する(図3)。このスペーサー膜4aは、エアギャップを形成するため一部が除去され、残された部分がスペーサーとなる。
スペーサー膜4a上に、厚さ0.1μmのポリシリコン膜を形成し、所定のパターニングを行い、固定電極5を形成する(図4)。可動電極3と固定電極5には、図1に示す配線部15が形成される。
スクライブライン上のスペーサー膜4aを除去した後、全面に窒化膜6を積層形成する。この窒化膜6は、固定電極5と一体となる(固定電極に相当)。窒化膜6および固定電極5の一部を除去し、貫通孔7を形成してスペーサー膜4a表面を露出させる。この貫通孔7は、音を可動電極3に伝えるための音孔の機能を果たすことになり、所望の特性となるように、径の大きさ、数、配置が設定される(図5)。
その後、バックチャンバーを形成するため、シリコン基板1をRIE装置を用いてエッチングする。本発明のバックチャンバーは、可動電極3を開口する第1のバックチャンバー部11とその外側に第2のバックチャンバー部12からなり、その間に電極支持部14となるシリコン基板1が残る構造となっている(図6)。図7は、第1のバックチャンバー部11と第2のバックチャンバー部12が形成されたシリコン基板1の平面図を示している。図7に示すように、第1のバックチャンバー部11と第2のバックチャンバー部12の間には、電極支持部14となるシリコン基板が残され、可動電極が支持される構造となる。また、第1のバックチャンバー部11と第2のバックチャンバー部12が連続するように、電極支持部14の一部が除去され、連通部13が形成されている。
その後、可動電極3と固定電極5の間を中空構造とするため、スペーサー膜4aの一部をエッチング除去し、スペーサー4を形成する(図8)。
このように形成されたMEMS素子であるコンデンサマイクロフォンは、貫通孔7を通過した音圧により可動電極3が振動し、固定電極5と可動電極3間の変位を電極間の容量変化として検出することになる。ここで本発明では、従来のバックチャンバーに相当する第1のバックチャンバー部11に加え、連続する第2のバックチャンバー部12が形成されており、バックチャンバーの容積を大きくすることができ、高感度のMEMS素子を形成することが可能となる。
また、本発明では、スペーサー膜4aの一部をエッチングする際、第2のバックチャンバー部12上のスペーサー膜4aも同時にエッチング除去され、第2のバックチャンバー部12に連続する空間16が形成される。この空間16も第1のバックチャンバー部11と第2のバックチャンバー部12および連通部13を介して連続しているため、バックチャンバーの一部を構成し、MEMS素子の感度向上に寄与することになる。
バックチャンバーの形状は、図7に示す構造の他、図9に示すように種々変更可能である。なお、図9右図において17は、可動電極3が大きく変形して破損するのを防止するために設けられたストッパーである。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものでないことは言うまでもない。例えば、上記実施例では連通部13は、シリコン基板1がすべてエッチング除去された場合にについて説明したが、シリコン基板1を完全に除去する必要はない。図7に示す構造にシリコン基板をエッチングする場合、エッチングのためのマスクは、図7に示す構造とした場合であっても、シリコン基板の厚さに相当する深いエッチングを行うと、連通部13が完全にはエッチング除去されず、わずかにシリコン基板1が残る場合もある。その場合には、連通部はシリコン基板のエッチング除去された領域で構成され、電極支持部は、円形に残るシリコン基板となる。このような構造とすると、連通部においても可動電極と固定電極はスペーサーを介して電極支持部にしっかりと固定されるため、可動電極、固定電極の強度を保つことができるという利点もある。
1:シリコン基板、2:熱酸化膜、3:可動電極、4:スペーサー、4a:スペーサー膜、5:固定電極、6:窒化膜、7:貫通孔、8:バックチャンバー、9a:第1のマスク膜、9b:第2のマスク膜、10a:第1の凹部、10b:第2の凹部、11:第1のバックチャンバー部、12:第2のバックチャンバー部、13:連通部、14:電極支持部、15:配線、16:空間、17:ストッパー
Claims (4)
- バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極と可動電極とを対向配置したMEMS素子において、
前記可動電極が露出するように前記基板が除去された第1のバックチャンバー部と、該第1のバックチャンバー部を区画し、前記スペーサーを介して前記固定電極と前記可動電極を支持する電極支持部と、該電極支持部を区画するように前記基板が除去された第2のバックチャンバー部と、前記第1のバックチャンバー部と第2のバックチャンバー部とを連続される連通部とを備えていることを特徴とするMEMS素子。 - 請求項1記載のMEMS素子において、
前記第2のバックチャンバー部上に前記スペーサーが除去された空間を備え、該空間は、前記第2のバックチャンバー部と連続していることを特徴とするMEMS素子。 - バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極と可動電極とを対向配置したMEMS素子の製造方法において、
前記基板上に第1の絶縁膜を形成する工程と、
該第1の絶縁膜上に、可動電極を形成する工程と、
該可動電極上に、前記スペーサーを構成する第2の絶縁膜を形成する工程と、
該第2の絶縁膜上に、固定電極を形成する工程と、
該固定電極に貫通孔を形成する工程と、
前記基板の一部を除去し、前記可動電極を露出させる第1のバックチャンバー部と、前記スペーサーを介して前記固定電極と可動電極を支持する電極支持部を区画する第2のバックチャンバー部と、前記第1のバックチャンバー部と前記第2のバックチャンバー部とを連続させる連通部とを形成する工程と、
前記貫通孔から前記第2の絶縁膜の一部をエッチング除去し、前記電極支持部に前記第2の絶縁膜からなるスペーサーを形成する工程と、を含むことを特徴とするMEMS素子の製造方法。 - 請求項3記載のMEMS素子の製造方法において、前記スペーサーを形成する際、前記第2のバックチャンバー部上の前記第2の絶縁膜をエッチング除去し、該除去された空間と前記第2のバックチャンバー部とを連続させる工程を含むことを特徴とするMEMS素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130855A JP2016007681A (ja) | 2014-06-26 | 2014-06-26 | Mems素子およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014130855A JP2016007681A (ja) | 2014-06-26 | 2014-06-26 | Mems素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016007681A true JP2016007681A (ja) | 2016-01-18 |
Family
ID=55225632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014130855A Pending JP2016007681A (ja) | 2014-06-26 | 2014-06-26 | Mems素子およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016007681A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108569672A (zh) * | 2017-03-13 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 麦克风及其制造方法 |
JP2020068448A (ja) * | 2018-10-24 | 2020-04-30 | 新日本無線株式会社 | トランスデューサ装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243768A (ja) * | 2006-03-10 | 2007-09-20 | Yamaha Corp | コンデンサマイクロホン |
JP2008028512A (ja) * | 2006-07-19 | 2008-02-07 | Yamaha Corp | 圧力センサ及びその製造方法 |
-
2014
- 2014-06-26 JP JP2014130855A patent/JP2016007681A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007243768A (ja) * | 2006-03-10 | 2007-09-20 | Yamaha Corp | コンデンサマイクロホン |
JP2008028512A (ja) * | 2006-07-19 | 2008-02-07 | Yamaha Corp | 圧力センサ及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108569672A (zh) * | 2017-03-13 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 麦克风及其制造方法 |
CN108569672B (zh) * | 2017-03-13 | 2020-08-25 | 中芯国际集成电路制造(上海)有限公司 | 麦克风及其制造方法 |
JP2020068448A (ja) * | 2018-10-24 | 2020-04-30 | 新日本無線株式会社 | トランスデューサ装置 |
JP7219526B2 (ja) | 2018-10-24 | 2023-02-08 | 日清紡マイクロデバイス株式会社 | トランスデューサ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10412504B2 (en) | MEMS microphone and method of manufacturing the same | |
JP4215076B2 (ja) | コンデンサマイクロホン及びその製造方法 | |
KR101578542B1 (ko) | 마이크로폰 제조 방법 | |
KR101550633B1 (ko) | 마이크로폰 및 그 제조 방법 | |
JP6405276B2 (ja) | Mems素子およびその製造方法 | |
JP6356512B2 (ja) | Mems素子 | |
JP2010074523A (ja) | 犠牲層のエッチング方法、memsデバイスの製造方法およびmemsデバイス | |
JP6540160B2 (ja) | Mems素子 | |
JP6345926B2 (ja) | Mems素子およびその製造方法 | |
JP6481265B2 (ja) | Mems素子 | |
JP2016007681A (ja) | Mems素子およびその製造方法 | |
JP2015188946A (ja) | Mems素子 | |
JP2017121028A (ja) | Mems素子 | |
JP2021097302A (ja) | Mems素子 | |
JP6659027B2 (ja) | Mems素子およびその製造方法 | |
JP6214219B2 (ja) | Mems素子 | |
JP6382032B2 (ja) | Mems素子 | |
KR20160063145A (ko) | 마이크로폰 및 그 제조방법 | |
JP2018058150A (ja) | Mems素子及びその製造方法 | |
JP2015188947A (ja) | Mems素子 | |
JP6645652B2 (ja) | Mems素子の製造方法 | |
JP6863545B2 (ja) | Mems素子およびその製造方法 | |
JP2017073581A (ja) | Mems素子 | |
JP6679044B2 (ja) | Mems素子 | |
JP6662509B2 (ja) | Mems素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181023 |