JP6659027B2 - Mems素子およびその製造方法 - Google Patents

Mems素子およびその製造方法 Download PDF

Info

Publication number
JP6659027B2
JP6659027B2 JP2015221771A JP2015221771A JP6659027B2 JP 6659027 B2 JP6659027 B2 JP 6659027B2 JP 2015221771 A JP2015221771 A JP 2015221771A JP 2015221771 A JP2015221771 A JP 2015221771A JP 6659027 B2 JP6659027 B2 JP 6659027B2
Authority
JP
Japan
Prior art keywords
sacrificial layer
spacer
air gap
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015221771A
Other languages
English (en)
Other versions
JP2017092748A (ja
Inventor
新一 荒木
新一 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2015221771A priority Critical patent/JP6659027B2/ja
Publication of JP2017092748A publication Critical patent/JP2017092748A/ja
Application granted granted Critical
Publication of JP6659027B2 publication Critical patent/JP6659027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Description

本発明は、MEMS素子に関し、特にマイクロフォン、各種センサ、スイッチ等として用いられる容量型のMEMS素子およびその製造方法に関する。
従来、半導体プロセスを用いたMEMS(Micro Electro Mechanical Systems)素子では、半導体基板上に可動電極、犠牲層及び固定電極を形成した後、犠牲層の一部を除去することで、スペーサーを介して配置された可動電極と固定電極との間にエアーギャップ(中空)構造が形成されている。
例えば、容量型MEMS素子であるコンデンサマイクロフォンでは、音圧を通過させる複数の貫通孔を備えた固定電極と、音圧を受けて振動する可動電極とを対向して配置し、音圧を受けて振動する可動電極の変位を電極間の容量変化として検出する構成となっている。
このような構造のMEMS素子は、一般的に次のように形成される。まず、表面の結晶方位が(100)面のシリコン基板1を用意し、表面および裏面に厚さ0.5μmの熱酸化膜2を形成する。さらに表面側の熱酸化膜2上にCVD(Chemical Vaper Deposition)法により厚さ0.5μmのポリシリコン膜を形成し、通常のフォトリソグラフ法によりパターニングを行い、可動電極3を形成する(図8a)。
その後、表面全面に、厚さ2μmのUSG(Undoped Silicate Glass)膜からなる犠牲層4を積層する。さらに犠牲層4上に、厚さ1.0μmのポリシリコンからなる固定電極5を形成した後、表面全面に厚さ0.2μmのシリコン窒化膜6を堆積形成する。この固定電極5とシリコン窒化膜6とが一体となりバックプレートを構成する(図8b)。
次に、先に形成した犠牲層4を後工程で除去するため、シリコン窒化膜6および固定電極5の一部をエッチング除去して複数の貫通孔7を形成し、犠牲層4の表面の一部を露出させる(図8c)。
可動電極3、固定電極5のそれぞれに接触する配線部8を形成(図8d)した後、シリコン基板1の一部をエッチングし、図8(e)に示すようにバックチャンバー9を形成する。
その後、可動電極3と固定電極5の間を中空構造とするため、貫通孔7を通して犠牲層4の一部をエッチング除去する。ここで使用するエッチング液は、配線部8を構成する配線材料とのエッチング選択比が高く、等方性エッチングを行うことができるフッ酸系の混酸水溶液を用いる。具体的にはフッ酸、フッ化アンモニウム、酢酸の混合液を用いる。
その結果、図8(f)に示すように、可動電極3と固定電極5との間にエアーギャップ11が形成され、犠牲層4の一部がスペーサー10として残る。このときスペーサー10のエアーギャップ11側の端部は、エッチングの進行に応じた形状となる。このようにウエットエッチング法によりスペーサーを形成する例は、例えば特許文献1に記載されている。また、ドライエッチング法により犠牲層4の一部をエッチング除去してエアーギャップ11を形成する場合も、スペーサー10のエアーギャップ側の端部は、エッチングの進行に応じた形状となる。
特開2012−40619号公報
従来のMEMS素子は、可動電極3と固定電極5との間にエアーギャップを形成する際、貫通孔7からエッチング液やエッチング種を流入させて犠牲層の一部を除去し、この除去された空間が所定の大きさとなったところでエッチングをストップしていた。その際、製造工程のばらつき等を考慮し、エッチング時間を長く設定するのが一般的である。
一方エッチング時間を一定にした場合でも犠牲層の膜厚のばらつきやエッチング液の温度やエッチング液の置換の程度、エッチング種の拡散速度のばらつき等によるエッチング速度にばらつきが生じ、横方向へのエッチング量が数μm単位でばらついてしまう。このエッチング量のばらつきは、1個のMEMS素子のエアーギャップ内でも生じ、エッチングされずに残るスペーサーの端部は、凹凸が残る形状となっていた。
ところで、MEMS素子をコンデンサマイクロフォンとして使用する場合、貫通孔7を通過した音波は、スペーサー10側に伝搬し、スペーサー10や固定電極5を含むバックプレートで反射して可動電極3に不要な振動(ノイズ)を発生させてしまう。ここで犠牲層の横方向のエッチング量にばらつきが生じると、コンデンサマイクロフォンのノイズ特性にもばらつきが発生してしまう。本発明はこのような問題を解消し、音響特性のばらつきが生じないMEMS素子およびその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項1に係る発明は、バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極を含むバックプレートと可動電極とを配置することでエアーギャップが形成されているMEMS素子において、前記スペーサーは、前記エアーギャップ側に一部を露出する第1の部材からなる第1のスペーサー部と、該第1のスペーサー部の前記エアーギャップに露出する側と反対側に配置された前記第1の部材と異なる第2の部材からなる第2のスペーサー部とを含み、前記エアーギャップは、前記第2の部材からなる犠牲層が除去された領域であることを特徴とする。
本願請求項2に係る発明は、請求項1記載のMEMS素子において、前記第1の部材と前記第2の部材は、前記犠牲層を除去する際、前記第2の部材を選択除去できる材料の組み合わせであることを特徴とする。
本願請求項3に係る発明は、バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極を含むバックプレートと可動電極とを配置することでエアーギャップが形成されているMEMS素子の製造方法において、前記基板上に可動電極を形成する工程と、該可動電極上に第2の部材からなる犠牲層を形成する工程と、該犠牲層上に固定電極を形成する工程と、前記犠牲層に、エアーギャップ形成領域を区画し、底部に前記可動電極の一部を露出する凹部を形成する工程と、前記凹部内に、前記第2の部材と異なる第1の部材を充填する工程と、前記固定電極に貫通孔を形成し、前記犠牲層の一部を露出させる工程と、前記基板の一部を除去し、バックチャンバーを形成する工程と、前記貫通孔から一部を露出し前記凹部により区画された前記犠牲層をエッチング除去し、前記凹部内に充填した前記第1の部材の側面部を露出させてエアーギャップを形成すると共に、前記エアーギャップ側に一部を露出する第1の部材からなる第1のスペーサー部と、該第1のスペーサー部の前記エアーギャップに露出する側と反対側に配置された前記第2の部材からなる第2のスペーサー部とを含むスペーサーを形成する工程と、を含むことを特徴とする。
本願請求項4に係る発明は、請求項3記載のMEMS素子の製造方法において、前記第1の部材と前記第2の部材は、前記犠牲層をエッチング除去する際、該犠牲層を選択エッチング可能な材料の組む合わせから選択することを特徴とする。
本願請求項5に係る発明は、請求項記載のMEMS素子の製造方法において、前記犠牲層をエッチング除去する際、該犠牲層を選択除去することができるエッチング条件を選択することを特徴とする。
本願請求項6に係る発明は、請求項記載のMEMS素子の製造方法において、前記凹部により区画された前記犠牲層をエッチング除去する際、前記凹部内に充填された前記第1の部材が、エッチングストッパーとして機能することを特徴とする。
本発明のMEMS素子の製造方法によれば、エアーギャップを形成するために犠牲層をエッチング除去する際、凹部内に充填された第1の部材がエッチングストッパーとして機能し、スペーサーの形成位置のばらつきや端部の凹凸がなく、所望の形状のMEMS素子を安定的に形成することができる。その結果、MEMS素子の音響特性のばらつきを極めて小さくできるという利点がある。
本発明のMEMS素子の製造工程の説明図である。 本発明のMEMS素子の製造工程の説明図である。 本発明のMEMS素子の製造工程の説明図である。 本発明のMEMS素子の製造工程の説明図である。 本発明のMEMS素子の製造工程の説明図である。 本発明のMEMS素子の製造工程の説明図である。 本発明のMEMS素子の製造工程の説明図である。 従来のMEMS素子の製造工程の説明図である。
本発明に係るMEMS素子およびその製造方法は、予め犠牲層の一部に、エアーギャップを形成する際エッチングストッパーとなる部材を埋め込み、このエッチングストッパーの内側の犠牲層を選択的に除去して、エアーギャップとスペーサーを形成する。その結果、犠牲層を除去する際のエッチング時間やエッチングレートがばらついたとしても、所望の形状のエアーギャップとスペーサーが形成される構成としている。具体的には、エアーギャップの形状は第1の部材で囲まれた(区画された)内側の形状となり、エッチングストッパーとなった第1の部材がエアーギャップ側に表面の一部を露出する構造となる。また犠牲層のエッチングによりエッチングストッパーがわずかにエッチングされる場合であっても、そのエッチングレートが小さい材料を選択すれば、エアーギャップの形状のばらつきを小さく抑えることが可能となる。以下本発明の実施例について詳細に説明する。
本発明の実施例のMEMS素子について、その製造工程に従い説明する。結晶方位(100)面の厚さ420μmのシリコン基板1上に、厚さ0.5μm程度の熱酸化膜2を形成し、熱酸化膜2上に、CVD(Chemical Vapor Deposition)法により厚さ0.2〜2.0μm程度の導電性ポリシリコンからなる可動電極3を積層形成する。さらに可動電極3上に、厚さ2.0〜5.0μm程度のUSG(Undoped Silicate Glass)膜からなる犠牲層4を積層形成する。ここでUSGは第2の部材に相当し、犠牲層4は一部を除去することによりスペーサーを構成する膜となる。犠牲層4上に、厚さ0.1μmのポリシリコン膜を形成し、所定のパターニングを行い、固定電極5を形成する(図1)。
次に、所定の大きさの凹部12を形成する(図2)。この凹部12は、この凹部12で区画された内側がエアーギャップとなるためエアーギャップ側の側面が所望の形状となるように形成すれば良い。また、凹部12の幅は後述するように第1の部材で内部を充填できる幅に設定すればよく、例えば2μm程度とすると、凹部12内部に隙間なく充填することができる。なお、凹部12内部に第1の部材を充填する場合、必ずしも完全に充填されることは必須ではなく、MEMS素子として所望の強度を保つことができる程度に充填されるようにすればよい。
凹部12の底部には、可動電極3が露出するのが好ましい。凹部12の底部に犠牲層4が残ると、犠牲層4をエッチングする際に、凹部12の底部直下のエッチングが進行し、凹部12の外側(エアーギャップと反対側)の犠牲層4のエッチングが進行してしまうからである。
なお、固定電極5に接続する引出電極がこの凹部12で区画される領域の外側まで引き出す場合には、凹部12を形成しない領域を残し、この凹部12を形成しない領域上に引出用電極を形成すれば良い。つまり、凹部12によりエアーギャップ形成予定領域を完全に取り囲む構造とする必要はない。なお図2では、可動電極3に接続する引出電極を形成するため、幅の広い別の凹部も形成している。
次に凹部12内にエッチングストッパーとなる、換言すればUSG膜と選択エッチング可能な部材(第1の部材に相当する)を埋め込む。第1の部材は、少なくとも可動電極3と可動電極5を短絡させない材料であれば、絶縁材、絶縁材と導電材の多層構造などを選択することができる。例えば、シリコン窒化膜、酸素添加ポリシリコン、窒素添加ポリシリコン、シリコンカーバイド、アルミニウム、金などが使用可能である。特に、シリコン窒化膜6は、固定電極5上に積層することで固定電極とシリコン窒化膜からなるバックプレートの一部を構成し好ましい。図3に示すように、凹部12は幅を狭く形成しているため、凹部12内にシリコン窒化膜6が充填される。具体的には凹部12の幅が2μm程度の場合、1.2μm程度のシリコン窒化膜6を積層することで、凹部12内を完全に充填することができる。可動電極3に接続する配線部を形成するために形成した別の凹部は、幅を広く形成しているため表面に均一にシリコン窒化膜6が積層される。
その後、通常のフォトリソグラフ法により音圧を可動電極3に伝えるための貫通孔7を形成し、貫通孔7内に犠牲層4を露出させる。また、可動電極3あるいは固定電極5にそれぞれ接続する配線部の形成予定領域のシリコン窒化膜6の一部もエッチング除去する(図4)。この貫通孔7は、例えばMEMSマイクロフォンとして使用した場合、音を可動電極膜3に伝えるための音孔の機能を果たすことになり、所望の特性となるように、径の大きさ、数、配置を設定する必要がある。
可動電極3および固定電極5にそれぞれ接続する配線部8を形成した後、シリコン基板1の裏面側から熱酸化膜2が露出するまでシリコン基板1を除去し、バックチャンバー9を形成する(図5)。
その後、可動電極3と固定電極5の間を中空構造とするため、犠牲層4をエッチング除去する。このエッチング工程は、配線部8を構成する配線材料とシリコン窒化膜6はエッチングせず、犠牲層4を構成するUSG膜のエッチング選択性の高いエッチング方法が採用される。一例として、フッ酸、フッ化アンモニウムと酢酸の混合液を用いる。その結果図6に示すように、シリコン窒化膜で充填された凹部12の位置でエッチングがストップし、エッチングされずに残るスペーサーは、凹部12内に充填されたシリコン窒化膜からなる第1のスペーサー部13とその外側に残る犠牲層からなる第2のスペーサー部14とで構成されることになる。
このように本発明の製造方法によれば、エアーギャップ11を形成する工程において、凹部内に充填されたシリコン窒化膜(第1のスペーサー部13に相当)が露出すると、さらに外側へのエッチングの進行を阻害する障壁となり、エアーギャップが横方向に拡大するエッチングの進行が遅くなり、エアーギャップの大きさが必要以上に大きくならないようにすることができる。なお、凹部12によりエアーギャップ形成予定領域を完全に取り囲まない場合には、その間隙に露出する犠牲層のエッチングが進行することになるが、音響特性に影響を及ぼすほど大きくエッチング除去されることはないので、問題とはならない。
図7に本発明のMEMS素子の平面図を模式的に示す。図7は、固定電極5側からみた平面図で貫通孔の図示は省略している。第1のスペーサー部13は、図2で説明した凹部12の形状によって決まるため、所望の円形形状で、かつ半導体装置を製造する場合と同様の高精度で形成でき、音響特性のばらつきを抑えることが可能となることがわかる。なお上記実施例では、第1のスペーサー部13の幅は2μmで、全てシリコン窒化膜により形成する場合について説明した(図2)が、幅の広い凹部12を形成し、凹部12にエッチングストッパーとして機能する部材を充填した後、図3で説明したシリコン窒化膜6を全面に形成しても何ら問題はない。
以上本発明の実施例について説明したが、本発明は上記実施例に限定されるものではなく様々変更可能である。例えば、凹部12の形状は、断面の側壁が垂直の場合に限らず、傾斜する形状であってもよい。
1:シリコン基板、2:熱酸化膜、3:可動電極、4:犠牲層、5:固定電極、6:シリコン窒化膜、7:貫通孔、8:配線部、9:バックチャンバー、10:スペーサー、11:エアーギャップ、12:凹部、13:第1のスペーサー部、14:第2のスペーサー部

Claims (6)

  1. バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極を含むバックプレートと可動電極とを配置することでエアーギャップが形成されているMEMS素子において、
    前記スペーサーは、前記エアーギャップ側に一部を露出する第1の部材からなる第1のスペーサー部と、該第1のスペーサー部の前記エアーギャップに露出する側と反対側に配置された前記第1の部材と異なる第2の部材からなる第2のスペーサー部とを含み、
    前記エアーギャップは、前記第2の部材からなる犠牲層が除去された領域であることを特徴とするMEMS素子。
  2. 請求項1記載のMEMS素子において、前記第1の部材と前記第2の部材は、前記犠牲層を除去する際、前記第2の部材を選択除去できる材料の組み合わせであることを特徴とするMEMS素子。
  3. バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極を含むバックプレートと可動電極とを配置することでエアーギャップが形成されているMEMS素子の製造方法において、
    前記基板上に可動電極を形成する工程と、
    該可動電極上に第2の部材からなる犠牲層を形成する工程と、
    該犠牲層上に固定電極を形成する工程と、
    前記犠牲層に、エアーギャップ形成領域を区画し、底部に前記可動電極の一部を露出する凹部を形成する工程と、
    前記凹部内に、前記第2の部材と異なる第1の部材を充填する工程と、
    前記固定電極に貫通孔を形成し、前記犠牲層の一部を露出させる工程と、
    前記基板の一部を除去し、バックチャンバーを形成する工程と、
    前記貫通孔から一部を露出し前記凹部により区画された前記犠牲層をエッチング除去し、前記凹部内に充填した前記第1の部材の側面部を露出させてエアーギャップを形成すると共に、前記エアーギャップ側に一部を露出する第1の部材からなる第1のスペーサー部と、該第1のスペーサー部の前記エアーギャップに露出する側と反対側に配置された前記第2の部材からなる第2のスペーサー部とを含むスペーサーを形成する工程と、を含むことを特徴とするMEMS素子の製造方法。
  4. 請求項3記載のMEMS素子の製造方法において、
    前記第1の部材と前記第2の部材は、前記犠牲層をエッチング除去する際、該犠牲層を選択エッチング可能な材料の組む合わせから選択することを特徴とするMEMS素子の製造方法。
  5. 請求項記載のMEMS素子の製造方法において、
    前記犠牲層をエッチング除去する際、該犠牲層を選択除去することができるエッチング条件を選択することを特徴とするMEMS素子の製造方法。
  6. 請求項記載のMEMS素子の製造方法において、
    前記凹部により区画された前記犠牲層をエッチング除去する際、前記凹部内に充填された前記第1の部材が、エッチングストッパーとして機能することを特徴とするMEMS素子の製造方法。
JP2015221771A 2015-11-12 2015-11-12 Mems素子およびその製造方法 Active JP6659027B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015221771A JP6659027B2 (ja) 2015-11-12 2015-11-12 Mems素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015221771A JP6659027B2 (ja) 2015-11-12 2015-11-12 Mems素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017092748A JP2017092748A (ja) 2017-05-25
JP6659027B2 true JP6659027B2 (ja) 2020-03-04

Family

ID=58768423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015221771A Active JP6659027B2 (ja) 2015-11-12 2015-11-12 Mems素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP6659027B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6885828B2 (ja) * 2017-09-02 2021-06-16 新日本無線株式会社 Mems素子及びその製造方法
CN108100990B (zh) * 2017-12-21 2019-07-12 中国电子科技集团公司第五十四研究所 一种三明治夹心型光刻胶牺牲层的制备方法

Also Published As

Publication number Publication date
JP2017092748A (ja) 2017-05-25

Similar Documents

Publication Publication Date Title
JP5111281B2 (ja) 圧電共振器およびその製造方法
JP5129456B2 (ja) 梁部を備えた構造体の製造方法およびmemsデバイス
JP6405276B2 (ja) Mems素子およびその製造方法
JP6151541B2 (ja) Mems素子およびその製造方法
JP6659027B2 (ja) Mems素子およびその製造方法
JP6356512B2 (ja) Mems素子
JP6540160B2 (ja) Mems素子
JP6345926B2 (ja) Mems素子およびその製造方法
JP2006108491A (ja) 静電容量型センサ及びその製造方法
JP2012040619A (ja) 容量型memsセンサおよびその製造方法
JP2015188946A (ja) Mems素子
JP5973792B2 (ja) Mems素子の製造方法
JP2017121028A (ja) Mems素子
JP6631778B2 (ja) Mems素子
JP2021097302A (ja) Mems素子
JP6214219B2 (ja) Mems素子
JP6863545B2 (ja) Mems素子およびその製造方法
JP2016007681A (ja) Mems素子およびその製造方法
JP6645652B2 (ja) Mems素子の製造方法
JP6382032B2 (ja) Mems素子
JP6679044B2 (ja) Mems素子
JP2015188947A (ja) Mems素子
JP6699854B2 (ja) Mems素子
JP7120543B2 (ja) Mems素子の製造方法
JP6662509B2 (ja) Mems素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200129

R150 Certificate of patent or registration of utility model

Ref document number: 6659027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250