JP6863545B2 - Ｍｅｍｓ素子およびその製造方法 - Google Patents
Ｍｅｍｓ素子およびその製造方法 Download PDFInfo
- Publication number
- JP6863545B2 JP6863545B2 JP2017012679A JP2017012679A JP6863545B2 JP 6863545 B2 JP6863545 B2 JP 6863545B2 JP 2017012679 A JP2017012679 A JP 2017012679A JP 2017012679 A JP2017012679 A JP 2017012679A JP 6863545 B2 JP6863545 B2 JP 6863545B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- spacer
- movable electrode
- oxide film
- thermal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 38
- 239000010703 silicon Substances 0.000 claims description 38
- 125000006850 spacer group Chemical group 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000010255 response to auditory stimulus Effects 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Landscapes
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Micromachines (AREA)
Description
本発明は、ＭＥＭＳ素子に関し、特にマイクロフォン、各種センサ、スイッチ等として用いられる容量型のＭＥＭＳ素子およびその製造方法に関する。
従来、半導体プロセスを用いたＭＥＭＳ(Micro Electro Mechanical Systems)素子は、半導体基板上に固定電極、犠牲層（絶縁膜）および可動電極を形成した後、犠牲層の一部を除去することで、スペーサーを介して固定された固定電極と可動電極との間にエアーギャップ（中空）構造が形成されている。
例えば、容量型のＭＥＭＳ素子であるコンデンサマイクロフォンでは、音圧を通過させる複数の貫通孔を備えた固定電極と、音圧を受けて振動する可動電極（ダイアフラム膜）とを対向して配置し、音圧を受けて振動する可動電極の変位を電極間の容量変化として検出する構成となっている。
図４は、一般的なコンデンサマイクロフォンの製造方法の説明図である。まず、結晶方位（１００）面の厚さ４２０μｍのシリコン基板１上に、厚さ１μｍ程度の熱酸化膜２を形成し、熱酸化膜２上に、ＣＶＤ（Chemical Vapor Deposition）法により厚さ０．２〜２．０μｍ程度の導電性ポリシリコン膜を積層形成する。次に導電性ポリシリコン膜を通常のフォトリソグラフ法によりパターニングし、可動電極６を形成する（図４ａ）。
次に、可動電極６上に厚さ２．０〜５．０μｍ程度の第１のスペーサーとなるＵＳＧ(Undoped Silicate Glass)膜からなる犠牲層７を積層形成し、さらに、犠牲層７上に厚さ０．１〜１．０μｍ程度の導電性ポリシリコン膜を積層形成する。導電性ポリシリコン膜を通常のフォトリソグラフ法によりパターニングし、固定電極８を形成する。固定電極８上には、さらに減圧ＣＶＤ法により窒化膜を積層形成し、固定電極８と一体となったバックプレート９を形成する。固定電極８とバックプレート９には貫通孔１０を形成し、犠牲層７を露出させる（図４ｂ）。
その後、シリコン基板１を裏面側から熱酸化膜２が露出するまでシリコン基板１をエッチングすることでバックチャンバー１１を形成する。最後に貫通孔１０から犠牲層７の一部をエッチングし、第１のスペーサー１２を形成すると同時に、バックチャンバー１１側に残る熱酸化膜の一部をエッチングし、第２のスペーサー１３を形成し、固定電極８と可動電極６が対向するＭＥＭＳ素子を形成する（図４ｃ）。このような一般的なコンデンサマイクロフォンの製造方法は、例えば特許文献１に記載されている。
ところで、このようにシリコン基板１をエッチングすることでバックチャンバー１１を形成すると、非常に深くシリコン基板１をエッチングする必要があるため、シリコン基板１の底面（バックチャンバー側面端部１５）は、スムーズな円形とはならず突起部が残ってしまう。図５は、バックチャンバー１１の側面端部と熱酸化膜の一部をエッチングして形成した第２のスペーサー１３の端部を可動電極６側から模式的に表している。図５に示すように、バックチャンバー側面端部１５に突起部１６が形成されると、熱酸化膜は等方的にエッチングされるため、第２のスペーサー１３の側端部にも突起部１７が形成されてしまう。このように突起部１７が存在する第２のスペーサー１３に支持された可動電極６に圧力が加わると、第２のスペーサー１３の突起部１７先端と可動電極６との接続点１８に応力が集中し、可動電極６に破壊しやすくなってしまうという問題点があった。
本発明は、上記問題点を解消し、ＭＥＭＳ素子の破壊を防止することができるＭＥＭＳ素子およびその製造方法を提供することを目的とする。
上記目的を達成するため、本願請求項１に係る発明は、バックチャンバーを備えたシリコン基板と、該シリコン基板上に、第１のスペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたＭＥＭＳ素子において、前記シリコン基板と前記可動電極の間に第２のスペーサーと、前記シリコン基板と対向する前記可動電極との間の寸法を前記バックチャンバー側面端部側で大きくする段部とを備え、該段部は、前記第２のスペーサーを構成する熱酸化膜と前記バックチャンバーを構成する前記シリコン基板の側面との間に該シリコン基板の側面に沿って環状に配置されていることを特徴とする。
本願請求項２に係る発明は、バックチャンバーを備えたシリコン基板上に、第１のスペーサーを挟んで固定電極と可動電極とを配置したＭＥＭＳ素子の製造方法において、第２のスペーサー形成予定領域の内側に配置する環状形状の凹部内を充填するように前記シリコン基板表面を熱酸化する工程と、前記シリコン基板表面の熱酸化膜上に、前記可動電極を形成する工程と、前記可動電極上に、絶縁膜を形成する工程と、前記絶縁膜上に、前記固定電極を形成する工程と、前記固定電極に貫通孔を形成する工程と、前記シリコン基板の一部をエッチング除去し、側面が前記環状形状の凹部に位置するように前記バックチャンバーを形成する工程と、前記貫通孔から前記絶縁膜の一部をエッチング除去し、前記第１のスペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成すると同時に、前記凹部内に埋め込まれた熱酸化膜を除去し、前記シリコン基板表面の熱酸化膜の一部を残し、第２のスペーサーを形成する工程と、を含むことを特徴とする。
本発明のＭＥＭＳ素子の製造方法により製造したＭＥＭＳ素子は、バックチャンバーの側面端部に突起部が形成されたとしても、第２のスペーサーの側端部には突起部が形成されずスムーズな円形形状とすることで、可動電極が破壊に至ることを防止できる。また突起部は、可動電極から離れ、可動電極の振動の際に突起部に接触して破損することも防止できる。
本発明のＭＥＭＳ素子の製造方法は、通常の半導体装置の製造工程で、一般的に用いられている工程のみで構成されているため、非常に安定的に、また安価にＭＥＭＳ素子を形成することができるという利点がある。特にシリコン基板の熱酸化により、側面及び底面がスムーズな形状となっている凹部内に充填された熱酸化膜からエッチングを開始することで第２のスペーサーを形成するため、バックチャンバーの側面端部に突起部が残されていても、第２のスペーサーの側端部に突起を形成することがなくなるという利点がある。
本発明に係るＭＥＭＳ素子は、バックチャンバーの側面端部と第２のスペーサーが形成される領域との間が一部厚くなるようにシリコン基板表面を熱酸化して熱酸化膜を形成する。この熱酸化膜は通常の半導体装置の製造工程に従い形成されるため、厚さの厚い部分の形状は、スムーズな環状、例えば円形形状に形成することができる。しかも、第２のスペーサーとして残る熱酸化膜の内側に厚い熱酸化膜を形成することで、バックチャンバーの側面端部に残る突起部の影響を受けない構造とすることが可能となる。以下、本発明のＭＥＭＳ素子の製造方法に従い、本発明の実施例について説明する。
本発明の実施例について、製造工程に従い説明する。まず、結晶方位（１００）面の厚さ４２０μｍのシリコン基板１上に、厚さ１μｍ程度の熱酸化膜２（ＳｉＯ2）を形成し、通常のフォトリソグラフ法により熱酸化膜２をパターニングし、シリコン基板１に幅０．５μｍ、深さ１μｍ程度の環状溝３をシリコン基板１の縁周に沿って複数形成する。このとき、環状溝３のうち最も外側の環状溝３ａの外周が、バックチャンバー形成予定位置よりも外側で、第２のスペーサー形成予定位置より内側になるように形成する(図１ａ)。
その後、シリコン基板１表面を熱酸化することにより、環状溝３間のシリコン基板４を熱酸化し、環状凹部５を形成すると同時に環状凹部５内を熱酸化膜２ａで埋める（図１ｂ）。なお、環状凹部５内を熱酸化膜２ａで埋めるために、環状溝３を複数形成すると熱酸化後に熱酸化膜２ａの表面が平坦となり、簡便な方法となる。
以下、通常の製造工程に従い、熱酸化膜２上に、ＣＶＤ（Chemical Vapor Deposition）法により厚さ０．２〜２．０μｍ程度の導電性ポリシリコン膜を積層形成する。次に導電性ポリシリコン膜を通常のフォトリソグラフ法によりパターニングし、可動電極６を形成する（図１ｃ）。
次に、可動電極６上に厚さ２．０〜５．０μｍ程度の第１のスペーサーとなるＵＳＧ(Undoped Silicate Glass)膜からなる犠牲層７を積層形成し、さらに、犠牲層７上に厚さ０．１〜１．０μｍ程度の導電性ポリシリコン膜を積層形成する。導電性ポリシリコン膜を通常のフォトリソグラフ法によりパターニングし、固定電極８を形成する。固定電極８上には、さらに減圧ＣＶＤ法により窒化膜を積層形成し、固定電極８と一体となったバックプレート９を形成する。固定電極８とバックプレート９には貫通孔１０を形成し、犠牲層７を露出させる（図２ａ）。
その後、シリコン基板１を裏面側から熱酸化膜２が露出するまでエッチングすることでバックチャンバー１１を形成する。このとき、バックチャンバー１１の側壁端部が、図２（ｂ）に示すように、先に形成した環状凹部５内に埋め込まれた熱酸化膜２ａの底部となるように配置する。
最後に貫通孔１０から犠牲層７の一部をエッチングし、第１のスペーサー１２を形成すると同時に、バックチャンバー１１側に残る熱酸化膜２の一部をエッチングし、第２のスペーサー１３を形成し、固定電極８と可動電極６が対向するＭＥＭＳ素子を形成する（図２ｃ）。
このように形成するＭＥＭＳ素子は、図３に示すように、バックチャンバー１１を形成する際、バックチャンバーの側面端部１４に突起部１６が形成されたとしても、第２のスペーサー１３の側端部には突起が形成されずスムーズな円形形状となる。これは、熱酸化膜がエッチングされる際、熱酸化膜２ａの側面部２ｂと底面がスムーズな円形形状であることにより、このスムーズな円形形状の面をトレースするように等方的なエッチングが進行し、突起部が形成されないためである。また、バックチャンバーの側壁端部１４に突起部１６が形成されているために突起をトレースするように熱酸化膜２のエッチングが進行するものの、このエッチングは熱酸化膜２ａの側面部２ｃに達するとすべての熱酸化膜２ａがエッチングされ、第２のスペーサー１３のエッチング形状に影響を与えることがない。このように、突起のない構造とすることにより、可動電極６に圧力が加わっても、第２のスペーサー１３と可動電極６の特定の接続点に応力が集中することはなく、可動電極６の破壊を防止することができることになる。
以上本発明について説明したか、本発明はこれに限定されるものではなく、種々変更可能である。例えば、環状凹部５内に熱酸化膜を充填する方法は、図１（ａ）に示すように複数の環状溝３を形成する方法に限定されるものではなく、幅の広い凹部内に熱酸化膜を充填して環状凹部５を形成してもよい。また、可動電極や熱酸化膜が埋め込まれる凹部等の形状は円形に限るものでもない。
１：シリコン基板、２：熱酸化膜、２ａ，２ｂ，２ｃ：環状凹部に埋め込まれた熱酸化膜、３，３ａ：環状溝、４：環状溝３間のシリコン基板、５：環状凹部、６：可動電極、７：犠牲層、８：固定電極、９：バックプレート、１０：貫通孔、１１：バックチャンバー、１２：第１のスペーサー、１３：第２のスペーサー、１４，１５：バックチャンバー側面端部、１６，１７：突起部、１８：接続点
Claims (2)
- バックチャンバーを備えたシリコン基板と、該シリコン基板上に、第１のスペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたＭＥＭＳ素子において、
前記シリコン基板と前記可動電極の間に第２のスペーサーと、
前記シリコン基板と対向する前記可動電極との間の寸法を前記バックチャンバー側面端部側で大きくする段部とを備え、
該段部は、前記第２のスペーサーを構成する熱酸化膜と前記バックチャンバーを構成する前記シリコン基板の側面との間に該シリコン基板の側面に沿って環状に配置されていることを特徴とするＭＥＭＳ素子。 - バックチャンバーを備えたシリコン基板上に、第１のスペーサーを挟んで固定電極と可動電極とを配置したＭＥＭＳ素子の製造方法において、
第２のスペーサー形成予定領域の内側に配置する環状形状の凹部内を充填するように前記シリコン基板表面を熱酸化する工程と、
前記シリコン基板表面の熱酸化膜上に、前記可動電極を形成する工程と、
前記可動電極上に、絶縁膜を形成する工程と、
前記絶縁膜上に、前記固定電極を形成する工程と、
前記固定電極に貫通孔を形成する工程と、
前記シリコン基板の一部をエッチング除去し、側面が前記環状形状の凹部に位置するように前記バックチャンバーを形成する工程と、
前記貫通孔から前記絶縁膜の一部をエッチング除去し、前記第１のスペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成すると同時に、前記凹部内に埋め込まれた熱酸化膜を除去し、前記シリコン基板表面の熱酸化膜の一部を残し、第２のスペーサーを形成する工程と、を含むことを特徴とするＭＥＭＳ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017012679A JP6863545B2 (ja) | 2017-01-27 | 2017-01-27 | Ｍｅｍｓ素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017012679A JP6863545B2 (ja) | 2017-01-27 | 2017-01-27 | Ｍｅｍｓ素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018118356A JP2018118356A (ja) | 2018-08-02 |
| JP6863545B2 true JP6863545B2 (ja) | 2021-04-21 |
Family
ID=63044597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017012679A Active JP6863545B2 (ja) | 2017-01-27 | 2017-01-27 | Ｍｅｍｓ素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6863545B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110868681B (zh) * | 2019-11-29 | 2021-09-14 | 绍兴中芯集成电路制造股份有限公司 | Mems麦克风翘曲补偿方法和mems麦克风晶圆 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008244752A (ja) * | 2007-03-27 | 2008-10-09 | Yamaha Corp | 静電型圧力変換器 |
| JP6481265B2 (ja) * | 2014-06-18 | 2019-03-13 | 新日本無線株式会社 | Ｍｅｍｓ素子 |
| JP6356512B2 (ja) * | 2014-07-17 | 2018-07-11 | 新日本無線株式会社 | Ｍｅｍｓ素子 |
-
2017
- 2017-01-27 JP JP2017012679A patent/JP6863545B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018118356A (ja) | 2018-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2535310B1 (en) | Mems devices having membrane and methods of fabrication thereof | |
| JP6405276B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP2010103701A (ja) | Ｍｅｍｓセンサ | |
| JP6151541B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6356512B2 (ja) | Ｍｅｍｓ素子 | |
| JP6540160B2 (ja) | Ｍｅｍｓ素子 | |
| JP2010074523A (ja) | 犠牲層のエッチング方法、ｍｅｍｓデバイスの製造方法およびｍｅｍｓデバイス | |
| JP6345926B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6863545B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP2012040619A (ja) | 容量型ｍｅｍｓセンサおよびその製造方法 | |
| JP6659027B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP2015188946A (ja) | Ｍｅｍｓ素子 | |
| JP2017121028A (ja) | Ｍｅｍｓ素子 | |
| JP6645652B2 (ja) | Ｍｅｍｓ素子の製造方法 | |
| JP6382032B2 (ja) | Ｍｅｍｓ素子 | |
| JP2008244752A (ja) | 静電型圧力変換器 | |
| JP6209041B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6699854B2 (ja) | Ｍｅｍｓ素子 | |
| JP7040722B2 (ja) | Ｍｅｍｓ素子 | |
| JP2016007681A (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JP6662509B2 (ja) | Ｍｅｍｓ素子 | |
| JP6582274B2 (ja) | Ｍｅｍｓ素子 | |
| JP2017073581A (ja) | Ｍｅｍｓ素子 | |
| JP2015188947A (ja) | Ｍｅｍｓ素子 | |
| JP6679044B2 (ja) | Ｍｅｍｓ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6863545 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |