(実施形態1)
本実施形態に係る電力変換装置10は、図1に示すように、第1変換回路1と第2変換回路2とを備え、さらに第1の双方向スイッチ3と第2の双方向スイッチ4とを備えている。
第1変換回路1と第2変換回路2とは、直流電源100の高電位側となる第1入力点101と直流電源100の低電位側となる第2入力点102との間に、電気的に並列に接続されている。
第1変換回路1は、第1〜4のスイッチング素子Q1〜Q4と、第1キャパシタC1とを有している。ここで、第1変換回路1は、第2のスイッチング素子Q2と第3のスイッチング素子Q3との接続点を第1出力点103とする。
第1〜4のスイッチング素子Q1〜Q4は、第1入力点101と第2入力点102との間において、電気的に直列に接続されている。第1〜4のスイッチング素子Q1〜Q4は、第1入力点101側から第1のスイッチング素子Q1、第2のスイッチング素子Q2、第3のスイッチング素子Q3、第4のスイッチング素子Q4の順で、直列に接続されている。第1キャパシタC1は、第2のスイッチング素子Q2および第3のスイッチング素子Q3の直列回路と、電気的に並列に接続されている。
第2変換回路2は、第5〜8のスイッチング素子Q5〜Q8と、第2キャパシタC2とを有している。ここで、第2変換回路2は、第6のスイッチング素子Q6と第7のスイッチング素子Q7との接続点を第2出力点104とする。
第5〜8のスイッチング素子Q5〜Q8は、第1入力点101と第2入力点102との間において、電気的に直列に接続されている。第5〜8のスイッチング素子Q5〜Q8は、第1入力点101側から第5のスイッチング素子Q5、第6のスイッチング素子Q6、第7のスイッチング素子Q7、第8のスイッチング素子Q8の順で、直列に接続されている。第2キャパシタC2は、第6のスイッチング素子Q6および第7のスイッチング素子Q7の直列回路と、電気的に並列に接続されている。
第1の双方向スイッチ3は、第1のスイッチング素子Q1および第2のスイッチング素子Q2の接続点である第1接続点201と第7のスイッチング素子Q7および第8のスイッチング素子Q8の接続点である第2接続点202との間に電気的に接続されている。
第2の双方向スイッチ4は、第3のスイッチング素子Q3および第4のスイッチング素子Q4の接続点である第3接続点203と第5のスイッチング素子Q5および第6のスイッチング素子Q6の接続点である第4接続点204との間に電気的に接続されている。
そして、電力変換装置10は、第1出力点103と第2出力点104との間に所望の出力電圧を生じるように構成される。
以下、本実施形態に係る電力変換装置10、およびそれを用いたパワーコンディショナ20(図7参照)について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
本実施形態では、パワーコンディショナ20が、直流電源100としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナである場合を例示するが、パワーコンディショナ20の用途を限定する趣旨ではない。パワーコンディショナ20は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源100に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。さらに、電力変換装置10についても、その用途をパワーコンディショナ20に限定する趣旨ではなく、電力変換装置10は、パワーコンディショナ20以外に用いられてもよい。
<電力変換装置の構成>
本実施形態の電力変換装置10は、図1に示すように、太陽光発電装置からなる直流電源100に接続箱(図示せず)を介して電気的に接続される。本実施形態では、電力変換装置10は、第1変換回路1、第2変換回路2、第1の双方向スイッチ3、第2の双方向スイッチ4に加えて、フィルタ回路5および制御部6を備えている。
第1入力点101および第2入力点102は電力変換装置10における一対の入力端子となり、一対の入力端子(第1入力点101および第2入力点102)間には直流電源100が電気的に接続される。本実施形態では、直流電源100は太陽光発電装置である。
また、第1変換回路1の第1出力点103および第2変換回路2の第2出力点104は、それぞれフィルタ回路5を介して第3出力点105および第4出力点106に電気的に接続されている。本実施形態では、これら第3出力点105および第4出力点106が電力変換装置10における一対の出力端子となる。
本実施形態において、電力変換装置10の出力電圧は交流電圧であり、第3出力点105および第4出力点106は、系統電源(商用電力系統)7に電気的に接続される。さらに、第3出力点105および第4出力点106には、交流電力の供給を受けて動作する負荷8が電気的に接続される。
具体的には、電力変換装置10の一対の出力端子は、分電盤(図示せず)に設けられた連系ブレーカ(図示せず)に電気的に接続されることにより、負荷8および系統電源7に接続される。すなわち、電力変換装置10は、直流電源100から入力される直流電力を交流電力に変換し、該交流電力を一対の出力端子(第3出力点105および第4出力点106)から負荷8および系統電源7へ出力する。なお、図1において、系統電源7はU相、W相を持つ単相3線式であるが、この例に限らず系統電源7は単相2線式であってもよい。
次に、電力変換装置10の各部の構成について詳しく説明する。
電力変換装置10は、直流電源100に接続された一対の入力端子のうち、直流電源100の高電位(正極)側の入力端子を第1入力点101とし、直流電源100の低電位(負極)側の入力端子を第2入力点102とする。そのため、第1入力点101と第2入力点102との間には、直流電源100から出力される直流電圧が、入力電圧として印加されることになる。
ここで、直流電源100の低電位側の入力端子(第2入力点102)は、電力変換装置10の回路グランドであって、その電位は0〔V〕であると仮定する。そうすると、直流電源100の出力電圧E〔V〕を用いて、第1入力点101の電位はE〔V〕で表されることになる。
第1変換回路1は、上述したように第1入力点101と第2入力点102との間に直列に接続された第1〜4のスイッチング素子Q1〜Q4と、第1キャパシタC1とを有している。第1〜4の各スイッチング素子Q1〜Q4は、ここでは一例としてデプレッション型のnチャネルMOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)が用いられている。
第1のスイッチング素子Q1のドレインは第1入力点101に電気的に接続されている。第2のスイッチング素子Q2のドレインは第1のスイッチング素子Q1のソースに電気的に接続されている。第3のスイッチング素子Q3のドレインは第2のスイッチング素子Q2のソースに電気的に接続されている。第4のスイッチング素子Q4のドレインは第3のスイッチング素子Q3のソースに電気的に接続されている。さらに第4のスイッチング素子Q4のソースは、第2入力点102に電気的に接続されている。
ここで、第2のスイッチング素子Q2のソース(第3のスイッチング素子Q3のドレイン)は第1出力点103となる。さらに、第1のスイッチング素子Q1のソース(第2のスイッチング素子Q2のドレイン)は第1接続点201となり、第3のスイッチング素子Q3のソース(第4のスイッチング素子Q4のドレイン)は第3接続点203となる。
第1キャパシタC1は、一端が第2のスイッチング素子Q2のドレイン(第1接続点201)に電気的に接続され、他端が第3のスイッチング素子Q3のソース(第3接続点203)に電気的に接続されている。言い換えれば、第1キャパシタC1は、一端が第1のスイッチング素子Q1を介して第1入力点101に電気的に接続され、他端が第4のスイッチング素子Q4を介して第2入力点102に電気的に接続されている。
第2変換回路2は、上述したように第1入力点101と第2入力点102との間に直列に接続された第5〜8のスイッチング素子Q5〜Q8と、第2キャパシタC2とを有している。ここで、第2変換回路2は、基本的には第1変換回路1と同様の構成であって、第5〜8のスイッチング素子Q5〜Q8が第1〜4のスイッチング素子Q1〜Q4に相当し、第2キャパシタC2が第1キャパシタC1に相当する。ここで、第5〜8の各スイッチング素子Q5〜Q8は、第1〜4の各スイッチング素子Q1〜Q4と同様にデプレッション型のnチャネルMOSFETが用いられている。
すなわち、第5のスイッチング素子Q5のドレインは第1入力点101に電気的に接続されている。第6のスイッチング素子Q6のドレインは第5のスイッチング素子Q5のソースに電気的に接続されている。第7のスイッチング素子Q7のドレインは第6のスイッチング素子Q6のソースに電気的に接続されている。第8のスイッチング素子Q8のドレインは第7のスイッチング素子Q7のソースに電気的に接続されている。さらに第8のスイッチング素子Q8のソースは、第2入力点102に電気的に接続されている。
ここで、第6のスイッチング素子Q6のソース(第7のスイッチング素子Q7のドレイン)は第2出力点104となる。さらに、第5のスイッチング素子Q5のソース(第6のスイッチング素子Q6のドレイン)は第4接続点204となり、第7のスイッチング素子Q7のソース(第8のスイッチング素子Q8のドレイン)は第2接続点202となる。
第2キャパシタC2は、一端が第6のスイッチング素子Q6のドレイン(第4接続点204)に電気的に接続され、他端が第7のスイッチング素子Q7のソース(第2接続点202)に電気的に接続されている。言い換えれば、第2キャパシタC2は、一端が第5のスイッチング素子Q5を介して第1入力点101に電気的に接続され、他端が第8のスイッチング素子Q8を介して第2入力点102に電気的に接続されている。
第2キャパシタC2の回路定数(キャパシタンス)と第1キャパシタC1の回路定数(キャパシタンス)とは同値である。
また、図1において、第1〜8のスイッチング素子Q1〜Q8の各々には第1〜8のダイオードD1〜D8がそれぞれ逆並列に接続されている。これら第1〜8のダイオードD1〜D8は、それぞれ第1〜8の各スイッチング素子Q1〜Q8の寄生ダイオードである。つまり、第1のスイッチング素子Q1の寄生ダイオードは第1のダイオードD1を構成し、同様に、第2,3…の各スイッチング素子Q2,Q3…の寄生ダイオードはそれぞれ第2,3…のダイオードD2,D3…を構成する。たとえば第1のダイオードD1は、第1のスイッチング素子Q1のドレイン側をカソード、ソース側をアノードとする向きに接続されている。
このように構成される第1変換回路1と第2変換回路2とは、第1入力点101と第2入力点102との間において、電気的に並列に接続されている。つまり、第1変換回路1と第2変換回路2とは、直流電源100の両端間に並列に接続されている。
第1の双方向スイッチ3は、第1接続点201と第2接続点202との間に電気的に接続されている。つまり、第1変換回路1の第1接続点201は、第1の双方向スイッチ3を介して第2変換回路2の第2接続点202に電気的に接続されている。ここでは、第1の双方向スイッチ3は、第1接続点201と第2接続点202との間において、電気的に直列に接続された第9のダイオードD110と第1のスイッチQ11とを有している。第1の双方向スイッチ3は、第1接続点201側から第9のダイオードD110、第1のスイッチQ11の順に接続されている。
具体的に説明すると、第1のスイッチQ11は、第1〜8の各スイッチング素子Q1〜Q8と同様にデプレッション型のnチャネルMOSFETが用いられている。第9のダイオードD110は、アノードが第1接続点201に接続され、カソードが第1のスイッチQ11のドレインに接続されている。第1のスイッチQ11のソースは第2接続点202に接続されている。
第2の双方向スイッチ4は、第3接続点203と第4接続点204との間に電気的に接続されている。つまり、第1変換回路1の第3接続点203は、第2の双方向スイッチ4を介して第2変換回路2の第4接続点204に電気的に接続されている。ここでは、第2の双方向スイッチ4は、第3接続点203と第4接続点204との間において、電気的に直列に接続された第10のダイオードD120と第2のスイッチQ12とを有している。第2の双方向スイッチ4は、第4接続点204側から第10のダイオードD120、第2のスイッチQ12の順に接続されている。
具体的に説明すると、第2のスイッチQ12は、第1〜8の各スイッチング素子Q1〜Q8と同様にデプレッション型のnチャネルMOSFETが用いられている。第10のダイオードD120は、アノードが第4接続点204に接続され、カソードが第2のスイッチQ12のドレインに接続されている。第2のスイッチQ12のソースは第3接続点203に接続されている。
また、第1のスイッチQ11および第2のスイッチQ12の各々には、寄生ダイオードからなる第11,12のダイオードD11,D12が逆並列に接続されている。第11のダイオードD11は、第1のスイッチQ11のドレイン側をカソード、ソース側をアノードとする向きに接続されている。第12のダイオードD12は、第2のスイッチQ12のドレイン側をカソード、ソース側をアノードとする向きに接続されている。
ここでいう双方向スイッチ(第1の双方向スイッチ3および第2の双方向スイッチ4のそれぞれ)は、オン時には少なくとも一方向の電流を通過させ、オフ時にはいずれの向きの電流についても遮断するスイッチである。つまり、第1の双方向スイッチ3は、第1接続点201と第2接続点202との間において、少なくとも一方向の電流をオン時には通過させ、オフ時には双方向の電流を遮断する。第2の双方向スイッチ4は、第3接続点203と第4接続点204との間において、少なくとも一方向の電流をオン時には通過させ、オフ時には双方向の電流を遮断する。
本実施形態では、第1の双方向スイッチ3および第2の双方向スイッチ4のそれぞれは、第9のダイオードD110および第10のダイオードD120によって、オン時に流す電流の向きが一方向に制限されている。ただし、双方向スイッチ(第1の双方向スイッチ3および第2の双方向スイッチ4のそれぞれ)は、オン時に少なくとも一方向の電流を通過させればよく、双方向の電流を通過させる構成であってもよい。第1の双方向スイッチ3および第2の双方向スイッチ4のそれぞれは、たとえばGaN(窒化ガリウム)などのワイドバンドギャップの半導体材料を用いたダブルゲート(デュアルゲート)構造の双方向スイッチであってもよい。
上記構成を言い換えれば、第1の双方向スイッチ3は、第1キャパシタC1の正極側の端子と第2キャパシタC2の負極側の端子との間に電気的に接続されている。第2の双方向スイッチ4は、第1キャパシタC1の負極側の端子と第2キャパシタC2の正極側の端子との間に電気的に接続されている。つまり、第1変換回路1の第1キャパシタC1と第2変換回路2の第2キャパシタC2とは、第1の双方向スイッチ3および第2の双方向スイッチ4を介して、たすき掛け状に接続されている。
さらに、第1〜8のスイッチング素子Q1〜Q8、並びに第1,2の各スイッチQ11,Q12のゲートは、それぞれ制御部6に電気的に接続されている。制御部6は、第1〜4のスイッチング素子Q1〜Q4のオン/オフを個別に切り替え可能であって、これにより第1変換回路1を制御する。また、制御部6は、第5〜8のスイッチング素子Q5〜Q8のオン/オフを個別に切り替え可能であって、これにより第2変換回路2を制御する。また、制御部6は、第1,2のスイッチQ11,Q12のオン/オフを個別に切り替え可能であって、これにより第1の双方向スイッチ3および第2の双方向スイッチ4を制御する。
なお、制御部6は、第1変換回路1、第2変換回路2、第1の双方向スイッチ3、第2の双方向スイッチ4のそれぞれについて個別に設けられていてもよい。
フィルタ回路5は、図1に示すように、一対のインダクタL1,L2と、第3キャパシタC3とを有している。一方のインダクタL1は、第1出力点103と第3出力点105との間に電気的に接続されている。他方のインダクタL2は、第2出力点104と第4出力点106との間に電気的に接続されている。ただし、インダクタL1,L2は、第1出力点103および第2出力点104の少なくとも一方と出力端子(第3出力点105、第4出力点106)との間に電気的に接続されていればよく、インダクタL1,L2のいずれかは省略されていてもよい。
第3キャパシタC3は、第3出力点105と第4出力点106との間に電気的に接続されている。言い換えれば、フィルタ回路5は、第1出力点103と第2出力点104との間に電気的に接続された、インダクタL1、第3キャパシタC3、インダクタL2の直列回路である。
<電力変換装置の基本動作>
上述した構成の電力変換装置10の基本動作について、図2A,2B,3A,3B,4A,4B,5A,5Bを参照して簡単に説明する。なお、図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子(あるいはスイッチ)は電流が通過する素子を表している。
ここでいう電力変換装置10の基本動作とは、直流電源100より電力の供給が開始してから第1キャパシタC1および第2キャパシタC2が基準電圧に充電されるまでの期間(以下、「始動期間」という)の経過後の電力変換装置10の動作である。つまり、第1キャパシタC1および第2キャパシタC2が基準電圧に充電された状態からの電力変換装置10の動作を、電力変換装置10の基本動作とする。
第1キャパシタC1についての基準電圧は、直流電源100から第1入力点101と第2入力点102との間に印加される印加電圧の1/4の大きさの電圧である。第2キャパシタC2についての基準電圧も、同様に直流電源100から第1入力点101と第2入力点102との間に印加される印加電圧の1/4の大きさの電圧である。
以下では、直流電源100の出力電圧がE〔V〕であって、第1入力点101の電位はE〔V〕、第2入力点102の電位は0〔V〕であると仮定する。ここで、基準電圧に充電された第1キャパシタC1と第2キャパシタC2との各々の両端電圧はE/4〔V〕となる。以下では、第1出力点103と第2出力点104との電位差、つまり第1出力点103−第2出力点104間に生じる電圧を、電力変換装置10の出力電圧として説明する。
なお、第3出力点105および第4出力点106は系統電源7に電気的に接続されているため、第3出力点105と第4出力点106との電位差、つまり第3出力点105−第4出力点106間に生じる電圧は、系統電源7の出力電圧に等しくなる。第1出力点103と第3出力点105との電位差、並びに第2出力点104と第4出力点106との間の電位差は、フィルタ回路5にて吸収されることになる。
電力変換装置10は、第1変換回路1、第2変換回路2、第1の双方向スイッチ3、第2の双方向スイッチ4を第1〜8の計8つのモードに切り替える。これにより、電力変換装置10は、第1入力点101と第2入力点102との間に印加される直流電圧(E〔V〕)を交流電圧に変換して、第1出力点103と第2出力点104との間に出力電圧を発生する。なお、以下の説明では、第1〜8のスイッチング素子Q1〜Q8および第1,2のスイッチQ11,Q12に関し、それぞれオン/オフの状態について言及していない場合には「オフ」の状態にあることとする。また、第1〜8のスイッチング素子Q1〜Q8並びに第1,2のスイッチQ11,Q12での電圧降下、および第9,10のダイオードD110,D120での電圧降下は無視できる程度と仮定する。
ここにおいて、制御部6は、以下の2つの条件に従って、第1〜8のスイッチング素子Q1〜Q8、並びに第1,2の各スイッチQ11,Q12を制御する。
1つ目の条件としては、第1変換回路1の第1〜4のスイッチング素子Q1〜Q4と、第2変換回路2の第5〜8のスイッチング素子Q5〜Q8とで一対一のペアを設定し、ペアごとにオン/オフが切り替わるようにする。ここでは、第1,8のスイッチング素子Q1,Q8がペアとなり、第2,7のスイッチング素子Q2,Q7がペアとなり、第3,6のスイッチング素子Q3,Q6がペアとなり、第4,5のスイッチング素子Q4,Q5がペアとなる。
2つ目の条件としては、第2のスイッチング素子Q2と第3のスイッチング素子Q3とが、同時にオンまたはオフにならないようにする。さらに、第1〜4のモードにおいては第1のスイッチング素子Q1と第2のスイッチQ12とが、また、第5〜8のモードにおいては第4のスイッチング素子Q4と第1のスイッチQ11とが、それぞれ同時にオンまたはオフにならないようにする。
まず、図2Aに示す第1のモードでは、第1変換回路1の第1,2のスイッチング素子Q1,Q2と、第2変換回路2の第7,8のスイッチング素子Q7,Q8とがそれぞれオンの状態にある。この状態では、図2Aに示すように、第1入力点101は、第1のスイッチング素子Q1、第2のスイッチング素子Q2を介して第1出力点103に電気的に接続される。また、第2入力点102は、第8のスイッチング素子Q8、第7のスイッチング素子Q7を介して第2出力点104に電気的に接続される。このとき、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子は第1,2,7,8のスイッチング素子Q1,Q2,Q7,Q8の計4つである。
したがって、第1出力点103は第1入力点101と同電位(E〔V〕)になり、第2出力点104は第2入力点102と同電位(0〔V〕)になる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置10の出力電圧は、E(=E−0)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位からインダクタL1の両端電圧を差し引いた電位となり、第4出力点106の電位は、第2出力点104の電位にインダクタL2の両端電圧を加えた電位となる。
次に、図2Bに示す第2のモードでは、第1変換回路1の第1,3のスイッチング素子Q1,Q3と、第2変換回路2の第6,8のスイッチング素子Q6,Q8とがそれぞれオンの状態にある。この状態では、図2Bに示すように、第1入力点101は、第1のスイッチング素子Q1、第1キャパシタC1、第3のスイッチング素子Q3を介して第1出力点103に電気的に接続される。また、第2入力点102は、第8のスイッチング素子Q8、第2キャパシタC2、第6のスイッチング素子Q6を介して第2出力点104に電気的に接続される。このとき、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子は第1,3,6,8のスイッチング素子Q1,Q3,Q6,Q8の計4つである。
したがって、第1出力点103の電位は、第1入力点101の電位(E〔V〕)より第1キャパシタC1の両端電圧(E/4〔V〕)分だけ低い電位、つまり3E/4(=E−E/4)〔V〕となる。また、第2出力点104の電位は、第2入力点102の電位(0〔V〕)より第2キャパシタC2の両端電圧(E/4〔V〕)分だけ高い電位、つまりE/4(=0+E/4)〔V〕となる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置10の出力電圧は、E/2(=3E/4−E/4)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位からインダクタL1の両端電圧を差し引いた電位となり、第4出力点106の電位は、第2出力点104の電位にインダクタL2の両端電圧を加えた電位となる。
次に、図3Aに示す第3のモードでは、第1変換回路1の第2のスイッチング素子Q2と、第2変換回路2の第7のスイッチング素子Q7と、第2の双方向スイッチ4の第2のスイッチQ12とがそれぞれオンの状態にある。この状態では、第2出力点104は、第7のスイッチング素子Q7、第2キャパシタC2、第10のダイオードD120、第2のスイッチQ12、第1キャパシタC1、第2のスイッチング素子Q2を介して第1出力点103に電気的に接続される。このとき、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子は第2,7のスイッチング素子Q2,Q7、第2のスイッチQ12および第10のダイオードD120の計4つである。
したがって、第1出力点103の電位は、第2出力点104の電位より、第1キャパシタC1の両端電圧(E/4〔V〕)と第2キャパシタC2の両端電圧(E/4〔V〕)との和の分だけ高い電位となる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置10の出力電圧は、E/2(=E/4+E/4)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位からインダクタL1の両端電圧を差し引いた電位となり、第4出力点106の電位は、第2出力点104の電位にインダクタL2の両端電圧を加えた電位となる。
次に、図3Bに示す第4のモードでは、第1変換回路1の第3のスイッチング素子Q3と、第2変換回路2の第6のスイッチング素子Q6と、第2の双方向スイッチ4の第2のスイッチQ12とがそれぞれオンの状態にある。この状態では、第2出力点104は、第6のスイッチング素子Q6、第10のダイオードD120、第2のスイッチQ12、第3のスイッチング素子Q3を介して第1出力点103に電気的に接続される。このとき、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子は第3,6のスイッチング素子Q3,Q6、第2のスイッチQ12および第10のダイオードD120の計4つである。
したがって、第1出力点103の電位は第2出力点104と同電位になる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置10の出力電圧は、0〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位からインダクタL1の両端電圧を差し引いた電位となり、第4出力点106の電位は、第2出力点104の電位にインダクタL2の両端電圧を加えた電位となる。
一方、第5〜8のモードにおいては、電力変換装置10は、上記第1〜4のモードを基準にして、第1変換回路1と第2変換回路2とで動作を入れ替え、且つ第1の双方向スイッチ3と第2の双方向スイッチ4とで動作を入れ替えたような動作を行う。つまり、第5〜8のモードと第1〜4のモードとでは、第1変換回路1および第1の双方向スイッチ3と、第2変換回路2および第2の双方向スイッチ4との動作は対称な動作となる。
すなわち、図4Aに示す第5のモードでは、上記第4のモードと対称に、第1変換回路1の第2のスイッチング素子Q2と、第2変換回路2の第7のスイッチング素子Q7と、第1の双方向スイッチ3の第1のスイッチQ11とがそれぞれオンの状態にある。この状態では、図4Aに示すように、第1出力点103は、第2のスイッチング素子Q2、第9のダイオードD110、第1のスイッチQ11、第7のスイッチング素子Q7を介して第2出力点104に電気的に接続される。このとき、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子は第2,7のスイッチング素子Q2,Q7、第1のスイッチQ11および第9のダイオードD110の計4つである。
したがって、第1出力点103の電位は第2出力点104と同電位になる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置10の出力電圧は、0〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位にインダクタL1の両端電圧を加えた電位となり、第4出力点106の電位は、第2出力点104の電位からインダクタL2の両端電圧を差し引いた電位となる。
次に、図4Bに示す第6のモードでは、上記第3のモードと対称に、第1変換回路1の第3のスイッチング素子Q3と、第2変換回路2の第6のスイッチング素子Q6と、第1の双方向スイッチ3の第1のスイッチQ11とがそれぞれオンの状態にある。この状態では、第1出力点103は、第3のスイッチング素子Q3、第1キャパシタC1、第9のダイオードD110、第1のスイッチQ11、第2キャパシタC2、第6のスイッチング素子Q6を介して第2出力点104に電気的に接続される。このとき、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子は第3,6のスイッチング素子Q3,Q6、第1のスイッチQ11および第9のダイオードD110の計4つである。
したがって、第1出力点103の電位は、第2出力点104の電位より、第1キャパシタC1の両端電圧(E/4〔V〕)と第2キャパシタC2の両端電圧(E/4〔V〕)との和の分だけ低い電位となる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置10の出力電圧は、−E/2(=−E/4−E/4)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位にインダクタL1の両端電圧を加えた電位となり、第4出力点106の電位は、第2出力点104の電位からインダクタL2の両端電圧を差し引いた電位となる。
次に、図5Aに示す第7のモードでは、上記第2のモードと対称に、第1変換回路1の第2,4のスイッチング素子Q2,Q4と、第2変換回路2の第5,7のスイッチング素子Q5,Q7とがそれぞれオンの状態にある。この状態では、図5Aに示すように、第1入力点101は、第5のスイッチング素子Q5、第2キャパシタC2、第7のスイッチング素子Q7を介して第2出力点104に電気的に接続される。また、第2入力点102は、第4のスイッチング素子Q4、第1キャパシタC1、第2のスイッチング素子Q2を介して第1出力点103に電気的に接続される。このとき、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子は第2,4,5,7のスイッチング素子Q2,Q4,Q5,Q7の計4つである。
したがって、第1出力点103の電位は、第2入力点102の電位(0〔V〕)より第1キャパシタC1の両端電圧(E/4〔V〕)分だけ高い電位、つまりE/4(=0+E/4)〔V〕となる。また、第2出力点104の電位は、第1入力点101の電位(E〔V〕)より第2キャパシタC2の両端電圧(E/4〔V〕)分だけ低い電位、つまり3E/4(=E−E/4)〔V〕となる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置10の出力電圧は、−E/2(=E/4−3E/4)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位にインダクタL1の両端電圧を加えた電位となり、第4出力点106の電位は、第2出力点104の電位からインダクタL2の両端電圧を差し引いた電位となる。
次に、図5Bに示す第8のモードでは、上記第1のモードと対称に、第1変換回路1の第3,4のスイッチング素子Q3,Q4と、第2変換回路2の第5,6のスイッチング素子Q5,Q6とがそれぞれオンの状態にある。この状態では、図5Bに示すように、第1入力点101は、第5のスイッチング素子Q5、第6のスイッチング素子Q6を介して第2出力点104に電気的に接続される。また、第2入力点102は、第4のスイッチング素子Q4、第3のスイッチング素子Q3を介して第1出力点103に電気的に接続される。このとき、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子は第3,4,5,6のスイッチング素子Q3,Q4,Q5,Q6の計4つである。
したがって、第1出力点103は第2入力点102と同電位(0〔V〕)になり、第2出力点104は第1入力点101と同電位(E〔V〕)になる。そのため、第1出力点103と第2出力点104との間に生じる電力変換装置10の出力電圧は、−E(=0−E)〔V〕になる。さらにこのとき、第3出力点105の電位は、第1出力点103の電位にインダクタL1の両端電圧を加えた電位となり、第4出力点106の電位は、第2出力点104の電位からインダクタL2の両端電圧を差し引いた電位となる。
要するに、電力変換装置10は、上記第1〜8のモードを切り替えることにより、第1出力点103と第2出力点104との間に生じる出力電圧の大きさを、複数段階に変化させる。
さらに詳しく説明すると、第1変換回路1は、第1キャパシタC1をフライングキャパシタとして用い、第1〜4のスイッチング素子Q1〜Q4、第1,2のスイッチQ11,Q12のオン/オフを切り替えることにより、第1出力点103の電位を切り替える。なお、第1キャパシタC1は、第2,7のモードで充電され、第3,6のモードで放電されるが、比較的高い周波数で第1〜8のモードを切り替えれば、基本動作時における第1キャパシタC1の両端電圧は略一定(E/4〔V〕)とみなすことができる。
また、第2変換回路2は、第2キャパシタC2をフライングキャパシタとして用い、第5〜8のスイッチング素子Q5〜Q8、第1,2のスイッチQ11,Q12のオン/オフを切り替えることにより、第2出力点104の電位を切り替える。なお、第2キャパシタC2は、第2,7のモードで充電され、第3,6のモードで放電されるが、比較的高い周波数で第1〜8のモードを切り替えれば、基本動作時における第2キャパシタC2の両端電圧は略一定(E/4〔V〕)とみなすことができる。
そのため、上記第1〜8のモードにおいては、電力変換装置10は、第1出力点103を高電位側、第2出力点104を低電位側とする電圧を出力電圧として出力することになる。そして、電力変換装置10は、第1〜4のモードにおいて、第1出力点103と第2出力点104との間に生じる出力電圧を、E〔V〕(第1のモード)、E/2〔V〕(第2,3のモード)、0〔V〕(第4のモード)の3段階で切り替えることになる。第5〜8のモードにおいては、電力変換装置10は、第1出力点103と第2出力点104との間に生じる出力電圧を、0〔V〕(第5のモード)、−E/2〔V〕(第6,7のモード)、−E〔V〕(第8のモード)の3段階で切り替えることになる。
したがって、電力変換装置10は、上記第1〜8の計8つのモードを切り替えることにより、出力電圧をE〔V〕、E/2〔V〕、0〔V〕、−E/2〔V〕、−E〔V〕の5段階で切り替えることができる。電力変換装置10は、これら5段階の出力電圧を適宜切り替えることにより、第3出力点105と第4出力点106との間に交流電圧(以下、「最終出力電圧」という)を発生する。
ここで、最終出力電圧は、系統電源7の出力電圧に等しく、図6に示すように正弦波状の波形となる。図6では、横軸が時間軸、縦軸が電圧値を表している。ここで、最終出力電圧が0〔V〕〜E〔V〕の範囲で変動する期間(つまり正弦波における正極性側の半波に相当する期間)T1〜T3においては、電力変換装置10は、第1〜4のモードを切り替えることで動作する。最終出力電圧が0〔V〕〜−E〔V〕の範囲で変動する期間(つまり正弦波における負極性側の半波に相当する期間)T4〜T6においては、電力変換装置10は、第5〜8のモードを切り替えることで動作する。
以上説明した第1〜8のモードをまとめると、表1のようになる。
ここにおいて、制御部6は、PWM(Pulse Width Modulation)信号により、第1〜8のスイッチング素子Q1〜Q8のオン/オフ、第1,2のスイッチQ11,Q12のオン/オフを切り替え、上記第1〜8のモードを実現する。
さらに詳しく説明すると、図6において最終出力電圧が0〔V〕〜E/2〔V〕の範囲で変動する期間T1,T3には、制御部6は、表1に示すように第2〜4のモードを切り替える動作を繰り返す。ここで、制御部6は、第2のモードと第3のモードとで時間長さを調整することで、第1キャパシタC1および第2キャパシタC2の放電、充電のバランスをとる。
さらに、図6において最終出力電圧がE/2〔V〕〜E〔V〕の範囲で変動する期間T2には、制御部6は、表1に示すように第1〜3のモードを切り替える動作を繰り返す。ここで、制御部6は、第2のモードと第3のモードとで時間長さを調整することで、第1キャパシタC1および第2キャパシタC2の放電、充電のバランスをとる。
また、図6において最終出力電圧が0〔V〕〜−E/2〔V〕の範囲で変動する期間T4,T6には、制御部6は、表1に示すように第5〜7のモードを切り替える動作を繰り返す。ここで、制御部6は、第6のモードと第7のモードとで時間長さを調整することで、第1キャパシタC1および第2キャパシタC2の放電、充電のバランスをとる。
さらに、図6において最終出力電圧が−E/2〔V〕〜−E〔V〕の範囲で変動する期間T5には、制御部6は、表1に示すように第6〜8のモードを切り替える動作を繰り返す。ここで、制御部6は、第6のモードと第7のモードとで時間長さを調整することで、第1キャパシタC1および第2キャパシタC2の放電、充電のバランスをとる。
本実施形態において、制御部6は、PWM信号のデューティ比を変化させながら上述した第1〜8のモードの切り替えを行うことで、最終出力電圧の波形が正弦波に近似するように、第1出力点103と第2出力点104との間に生じる出力電圧を制御する。要するに、電力変換装置10は、第1出力点103と第2出力点104との間に生じる出力電圧を5段階で適宜切り替えることにより、正弦波状の交流電圧を第3出力点105と第4出力点106との間に発生する。
なお、第4のモードと第5のモードとは、いずれも出力電圧が0〔V〕であって、且つ第1キャパシタC1および第2キャパシタC2の放電および充電には寄与しないモードである。そのため、第4のモードと第5のモードとのいずれか一方を省略することも考えられるが、最終出力電圧の正・負のバランスを考慮すれば、電力変換装置10は、第4のモードと第5のモードとを分けた方が、スイッチングロスを小さくできて効率がよくなる。
ところで、本実施形態の電力変換装置10によれば、半導体素子(スイッチング素子、スイッチ、ダイオード)のうち電流が流れる素子の数(以下、「通過素子数」という)は、上述したように第1〜8のいずれのモードにおいても「4」以下である。
とくに、第2の双方向スイッチ4がオンする第3,4のモードにおいては、第2のスイッチQ12と第10のダイオードD120とを別素子として数えても通過素子数は「4」である。同様に、第1の双方向スイッチ3がオンする第5,6のモードにおいては、第1のスイッチQ11と第9のダイオードD110とを別素子として数えても通過素子数は「4」である。したがって、第1,2の双方向スイッチ3,4がそれぞれ1素子で構成されている場合には、第3〜6のモードにおける通過素子数は「3」になる。
<パワーコンディショナの構成>
本実施形態に係るパワーコンディショナ20は、図7に示すように、上記の電力変換装置10と、解列器9とを備えている。解列器9は、第1出力点103(図1参照)および第2出力点104(図1参照)と、系統電源7との間に電気的に接続されている。図7の例では、解列器9は、第3出力点105および第4出力点106と、系統電源7との間に電気的に接続されている。言い換えれば、解列器9は、フィルタ回路5(図1参照)を介して第1出力点103および第2出力点104に接続されている。
ここで、解列器9は、第3出力点105と系統電源7との間に電気的に接続された第1接点部91と、第4出力点106と系統電源7との間に電気的に接続された第2接点部92とを有している。ただし、解列器9は、第3出力点105および第4出力点106の少なくとも一方と系統電源7との間に電気的に接続されていればよく、第1接点部91および第2接点部92のいずれかは省略されていてもよい。
このパワーコンディショナ20は、定常時、系統連系運転を行い、直流電源100から入力される直流電力を電力変換装置10で交流電力に変換し、系統電源7および負荷8へ出力する。詳しい説明は省略するが、パワーコンディショナ20は、系統電源7の停電等の異常時には、解列器9を開放し、系統電源7から解列された状態で交流電力を出力する自立運転を行うように構成されている。
このパワーコンディショナ20によれば、解列器9を開放(解列)することにより、第1変換回路1および第2変換回路2と系統電源7との間を電気的に切り離すことができる。そのため、パワーコンディショナ20は、電源投入後、電力変換装置10が上述した基本動作を開始する前の始動期間に、解列器9を開放することで、第1出力点103と第2出力点104との間に、フィルタ回路5を含む電流経路を構成することができる。
ここでいう電流経路は、フィルタ回路5を構成するインダクタL1、第3キャパシタC3、およびインダクタL2を含む電流経路である。電力変換装置10は、この電流経路を充電用の経路として用いることにより、第3出力点105と第4出力点106との間が電気的に絶縁されていても第1キャパシタC1および第2キャパシタC2を充電できる。
したがって、電力変換装置10は、第3出力点105および第4出力点106が系統電源7に接続されていなくても、第1キャパシタC1および第2キャパシタC2を充電することが可能である。言い換えれば、電力変換装置10は、一対の出力端子(第3出力点105、第4出力点106)間に何の負荷も接続されていない状態(無負荷状態)であっても、定常動作に必要なキャパシタ(第1キャパシタC1および第2キャパシタC2)を充電できる。なお、ここでいう定常動作とは、始動期間の経過後、つまり第1キャパシタC1および第2キャパシタC2が基準電圧(E/4〔V〕)に充電された後の電力変換装置10の動作であって、上述した基本動作と同義である。
<効果>
以上説明した本実施形態の電力変換装置10によれば、直流電源100の両端間に並列接続された第1変換回路1および第2変換回路2を有し、第1変換回路1と第2変換回路2との間を第1の双方向スイッチ3および第2の双方向スイッチ4で接続している。ここで、第1変換回路1は、4つのスイッチング素子(第1〜4のスイッチング素子Q1〜Q4)および1つのキャパシタ(第1キャパシタC1)を有している。同様に、第2変換回路2は、4つのスイッチング素子(第5〜8のスイッチング素子Q5〜Q8)および1つのキャパシタ(第2キャパシタC2)を有している。
この構成において、直流電源100から電力変換装置10に入力される電流は、10個のスイッチング素子(第1〜8のスイッチング素子Q1〜Q8および第1,2の双方向スイッチ3,4)のうち多くても4個の素子を通過するだけである。したがって、この電力変換装置10では、スイッチング素子の導通損失(ロス)の和が比較的小さく、電力変換効率のさらなる向上を図ることができる、という利点がある。
さらに、電力変換装置10は、一般的に、導通損失が大きくなるほど発熱量が増えるため大型の放熱装置(ヒートシンクやファン等の空冷装置)が必要になる。本実施形態の電力変換装置10は、導通損失を小さく抑えることで放熱装置の小型化も期待できる。
また、特許文献1に記載の構成と比較すると、本実施形態の電力変換装置10は、分圧用のキャパシタが必要ない分だけ、装置全体の小型化を図ることができるという利点もある。すなわち、特許文献1に記載の電力変換装置は、2個の直流キャパシタの直列回路に直流電圧Eを印加することで、直流電圧EをE/2ずつに分圧しているので、2個の直流キャパシタは必須の構成である。これに対して、本実施形態の電力変換装置10は、分圧用のキャパシタが必要ないので、その分、装置全体の小型化を図ることが可能である。
また、電力変換装置10は、本実施形態のように、第1〜4のスイッチング素子Q1〜Q4と第5〜8のスイッチング素子Q5〜Q8と第1の双方向スイッチ3と第2の双方向スイッチ4とを制御対象にする制御部6をさらに備えることが好ましい。この場合、制御部6は、第1出力点103と第2出力点104との間に所望の出力電圧が生じるように、上記制御対象を制御する。この構成によれば、電力変換装置10は、制御部6での制御対象(第1〜8のスイッチング素子Q1〜Q8、第1,2の双方向スイッチ3,4)の制御により、所望の出力電圧を出力することが可能である。
また、この場合、本実施形態のように、直流電源100からの第1入力点101と第2入力点102との間に印加される電圧の1/4の大きさの電圧を基準電圧とすることが好ましい。この場合、制御部6は、第1キャパシタC1および第2キャパシタC2がそれぞれ上記基準電圧を中心に充電と放電とを繰り返すように上記制御対象(第1〜8のスイッチング素子Q1〜Q8、第1,2の双方向スイッチ3,4)を制御する。
この構成によれば、電力変換装置10は、第1出力点103と第2出力点104との間に生じる出力電圧を、上述したように第1〜4のモードにおいてE〔V〕、E/2〔V〕、0〔V〕の3段階で切り替えることができる。第5〜8のモードにおいては、電力変換装置10は、第1出力点103と第2出力点104との間に生じる出力電圧を、0〔V〕、−E/2〔V〕、−E〔V〕の3段階で切り替えることになる。その結果、電力変換装置10は、上記第1〜8のモードを切り替えることにより、出力電圧をE〔V〕、E/2〔V〕、0〔V〕、−E/2〔V〕、−E〔V〕の5段階で切り替えることができる。
要するに、本実施形態に係る電力変換装置10は、出力電圧を5段階で切り替える5レベルインバータでありながらも、動作としては3レベルインバータと同様であるから、通過素子数を3レベルインバータと同等の「4」以下とすることができる。したがって、この電力変換装置10は、一般的な5レベルインバータの通過素子数「6」に比べて、通過素子数を少なく抑えることができ、その結果、電力変換効率のさらなる向上を図ることができる。
また、制御部6は、本実施形態のように、上記出力電圧の大きさが5段階で変化するように上記制御対象(第1〜8のスイッチング素子Q1〜Q8、第1,2の双方向スイッチ3,4)を制御することが好ましい。この構成によれば、電力変換装置10は、出力電圧の切り替えが2段階のみの所謂2レベルインバータに比べて、出力電圧の電圧値を細かく調整することができる。
ここで、本実施形態のように、上記出力電圧は交流電圧であることが好ましい。この構成によれば、電力変換装置10は、直流電源100から出力された直流電圧を交流電圧に変換して出力することができ、系統電源7に接続する系統連系等の使い方が可能になる。
また、電力変換装置10は、本実施形態のように、第1出力点103と第2出力点104との間に電気的に接続され、第1出力点103と第2出力点104との間に電流経路を形成するフィルタ回路5をさらに備えることが好ましい。この構成によれば、フィルタ回路5によって、出力電圧から高調波成分を除去することができる。さらに、第1出力点103と第2出力点104との間に負荷(系統電源7および負荷8)が接続されていない状態でも、フィルタ回路5を通して第1キャパシタC1および第2キャパシタC2を充電できる。なお、フィルタ回路5は電力変換装置10に必須の構成ではなく、適宜省略可能である。
また、本実施形態に係るパワーコンディショナ20によれば、解列器9を開放(解列)することにより、第1変換回路1および第2変換回路2と系統電源7との間を電気的に切り離すことができる。したがって、パワーコンディショナ20は、定常時、系統連系運転を行い、系統電源7の停電等の異常時には、解列器9を開放し、系統電源7から解列された状態で交流電力を出力する自立運転を行うことができる。
(実施形態2)
本実施形態の電力変換装置10は、図8に示すように、第1の双方向スイッチ3および第2の双方向スイッチ4の構成が、実施形態1の電力変換装置10とは相違する。さらに、本実施形態では、制御部6は、第1〜8のスイッチング素子Q1〜Q8等に駆動信号を与えるドライブ回路61と、ドライブ回路61にPWM信号を与えるマイコン(マイクロコンピュータ)62と、後述の検出回路63とを有している。以下、実施形態1と同様の構成については、共通の符号を付して適宜説明を省略する。
本実施形態においては、第1の双方向スイッチ3は、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第1の双方向スイッチ3の全オフ状態は、第1接続点201と第2接続点202との間で双方向の電流を遮断する状態である。第1の双方向スイッチ3の全オン状態は、第1接続点201と第2接続点202との間で双方向の電流を通過させる状態である。第2の双方向スイッチ4も同様に、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第2の双方向スイッチ4の全オフ状態は、第3接続点203と第4接続点204との間で双方向の電流を遮断する状態である。第2の双方向スイッチ4の全オン状態は、第3接続点203と第4接続点204との間で双方向の電流を通過させる状態である。
さらに、本実施形態では、第1の双方向スイッチ3の動作状態は、第2接続点202から第1接続点201へ流れる電流を遮断し、且つ第1接続点201から第2接続点202へ流れる電流を通過させる半オン状態をさらに含んでいる。また、第2の双方向スイッチ4の動作状態は、第3接続点203から第4接続点204へ流れる電流を遮断し、且つ第4接続点204から第3接続点203へ流れる電流を通過させる半オン状態をさらに含んでいる。
すなわち、実施形態1で説明したように、第1のスイッチQ11とダイオード(第9のダイオードD110)とで構成された第1の双方向スイッチ3では、オン時に流す電流の向きが一方向に制限されているため、全オン状態を選択することはできない。同様に、第2のスイッチQ12とダイオード(第10のダイオードD120)とで構成された第2の双方向スイッチ4では、オン時に流す電流の向きが一方向に制限されているため、全オン状態を選択することはできない。
要するに、実施形態1における双方向スイッチ(第1の双方向スイッチ3および第2の双方向スイッチ4のそれぞれ)は、双方向の電流を遮断する全オフ状態と、一方向の電流を通過させる半オン状態との2つの動作状態を切替可能である。これに対して、本実施形態における双方向スイッチ(第1の双方向スイッチ3および第2の双方向スイッチ4のそれぞれ)は、全オフ状態および半オン状態に加えて、全オン状態を含む3つの動作状態を切替可能である。
そのため、本実施形態の電力変換装置10は、第1の双方向スイッチ3を全オン状態とすることにより、第1接続点201と第2接続点202との間を双方向の電流が通過可能な状態を作り出すことができる。また、本実施形態の電力変換装置10は、第2の双方向スイッチ4を全オン状態とすることにより、第3接続点203と第4接続点204との間を双方向の電流が通過可能な状態を作り出すことができる。
<電力変換装置の構成>
以下に、本実施形態の電力変換装置10の具体的な構成について、図8を参照して説明する。
本実施形態では、第1の双方向スイッチ3は、第1接続点201と第2接続点202との間において、電気的に直列に接続された第3のスイッチQ13と第1のスイッチQ11とを有している。つまり、第1の双方向スイッチ3は、実施形態1の第9のダイオードD110に代えて、第3のスイッチQ13を有しており、第1接続点201側から第3のスイッチQ13、第1のスイッチQ11の順に接続されている。
具体的に説明すると、第3のスイッチQ13は、第1のスイッチQ11と同様にデプレッション型のnチャネルMOSFETが用いられている。第3のスイッチQ13のソースは第1接続点201に接続され、第3のスイッチQ13のドレインは第1のスイッチQ11のドレインに接続されている。要するに、第1のスイッチQ11と第3のスイッチQ13とは、ドレイン同士が互いに接続されるように、第1接続点201と第2接続点202との間において逆直列に接続されている。
第2の双方向スイッチ4は、第3接続点203と第4接続点204との間において、電気的に直列に接続された第2のスイッチQ12と第4のスイッチQ14とを有している。つまり、第2の双方向スイッチ4は、実施形態1の第10のダイオードD120に代えて、第4のスイッチQ14を有しており、第3接続点203側から第2のスイッチQ12、第4のスイッチQ14の順に接続されている。
具体的に説明すると、第4のスイッチQ14は、第2のスイッチQ12と同様にデプレッション型のnチャネルMOSFETが用いられている。第4のスイッチQ14のソースは第4接続点204に接続され、第4のスイッチQ14のドレインは第2のスイッチQ12のドレインに接続されている。要するに、第2のスイッチQ12と第4のスイッチQ14とは、ドレイン同士が互いに接続されるように、第3接続点203と第4接続点204との間において逆直列に接続されている。
また、第3のスイッチQ13および第4のスイッチQ14の各々には、寄生ダイオードからなる第13,14のダイオードD13,D14が逆並列に接続されている。第13のダイオードD13は、第3のスイッチQ13のドレイン側をカソード、ソース側をアノードとする向きに接続されている。第14のダイオードD14は、第4のスイッチQ14のドレイン側をカソード、ソース側をアノードとする向きに接続されている。
これにより、本実施形態における双方向スイッチ(第1の双方向スイッチ3および第2の双方向スイッチ4のそれぞれ)は、全オフ状態および半オン状態に加えて、全オン状態を含む3つの動作状態を切替可能である。
すなわち、第1の双方向スイッチ3は、第1,3のスイッチQ11,Q13がいずれもオフの状態で全オフ状態となり、第1,3のスイッチQ11,Q13がいずれもオンの状態で全オン状態となる。さらに、第1の双方向スイッチ3は、第1のスイッチQ11がオンで且つ第3のスイッチQ13がオフの状態には、第13のダイオードD13によって電流の向きが一方向に制限される半オン状態となる。また、第2の双方向スイッチ4は、第2,4のスイッチQ12,Q14がいずれもオフの状態で全オフ状態となり、第2,4のスイッチQ12,Q14がいずれもオンの状態で全オン状態となる。さらに、第2の双方向スイッチ4は、第2のスイッチQ12がオンで且つ第4のスイッチQ14がオフの状態には、第14のダイオードD14によって電流の向きが一方向に制限される半オン状態となる。
第3,4の各スイッチQ13,Q14のゲートは、それぞれ制御部6に電気的に接続されている。制御部6は、第1,2のスイッチQ11,Q12のオン/オフを個別に切り替え可能であって、これにより第1の双方向スイッチ3を制御する。また、制御部6は、第3,4のスイッチQ13,Q14のオン/オフを個別に切り替え可能であって、これにより第2の双方向スイッチ4を制御する。
本実施形態においては、制御部6は、ドライブ回路61と、マイコン62と、検出回路63とを有している。
ドライブ回路61は、第1〜8のスイッチング素子Q1〜Q8、および第1〜4のスイッチQ11〜Q14の制御端子(ゲート)に対して駆動信号を与えることにより、各素子を個別に駆動(制御)するように構成されている。マイコン62は、ドライブ回路61にPWM信号を与えることにより、ドライブ回路61を制御するように構成されている。すなわち、制御部6は、マイコン62からの指示に応じてドライブ回路61が生成する駆動信号によって、第1〜8のスイッチング素子Q1〜Q8、および第1〜4のスイッチQ11〜Q14を個別に制御する。
検出回路63は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧の大きさを検出するように構成されている。検出回路63の検出結果を用いた制御部6の動作については後述する。
ここにおいて、ドライブ回路61は、2つ以上の半導体素子(スイッチング素子、スイッチ、ダイオード)が同時にオンして、短絡電流が流れることを防止する短絡防止回路としての機能を兼ね備えていることが好ましい。すなわち、特定の組み合わせの半導体素子が同時にオンすると、たとえば第1入力点101と第2入力点102との間が短絡し、直流電源100からの電流が短絡電流となって半導体素子に流れる可能性がある。そこで、ドライブ回路61は、このような特定の組み合わせの半導体素子が同時にオンしないように構成されることが好ましい。たとえば、ドライブ回路61は、特定の組み合わせの半導体素子の制御端子(ゲート)に入力される駆動信号が同時にHレベルになると、駆動信号を強制的にLレベルに落とすことにより、特定の組み合わせの半導体素子を同時にオンさせないように構成される。
以下に、ドライブ回路61によって同時オンを防止することが好ましい特定の組み合わせを列挙する。
(1)「第1のスイッチング素子Q1、第4のスイッチング素子Q4」
第1のスイッチング素子Q1と第4のスイッチング素子Q4とが同時にオンすると、第1キャパシタC1が直流電源100に電気的に接続される。この状態では、第1入力点101と第2入力点102とが一方のアーム(第1変換回路1)を介して短絡するアーム短絡が生じるため、直流電源100から第1変換回路1に短絡電流(大電流)が流れる可能性がある。
(2)「第5のスイッチング素子Q5、第8のスイッチング素子Q8」
第5のスイッチング素子Q5と第8のスイッチング素子Q8とが同時にオンすると、第2キャパシタC2が直流電源100に電気的に接続される。この状態では、第1入力点101と第2入力点102とが他方のアーム(第2変換回路2)を介して短絡するアーム短絡が生じるため、直流電源100から第2変換回路2に短絡電流(大電流)が流れる可能性がある。
(3)「第2のスイッチング素子Q2、第3のスイッチング素子Q3」
第2のスイッチング素子Q2と第3のスイッチング素子Q3とが同時にオンすると、第1キャパシタC1の両端間が電気的に接続される。この状態では、第1キャパシタC1の両端間が短絡するため、第1キャパシタC1から第2のスイッチング素子Q2および第3のスイッチング素子Q3に短絡電流(大電流)が流れる可能性がある。
(4)「第6のスイッチング素子Q6、第7のスイッチング素子Q7」
第6のスイッチング素子Q6と第7のスイッチング素子Q7とが同時にオンすると、第2キャパシタC2の両端間が電気的に接続される。この状態では、第2キャパシタC2の両端間が短絡するため、第2キャパシタC2から第6のスイッチング素子Q6および第7のスイッチング素子Q7に短絡電流(大電流)が流れる可能性がある。
(5)「第1のスイッチング素子Q1、第1のスイッチQ11」
第1のスイッチング素子Q1と第1のスイッチQ11とが同時にオンすると、第2キャパシタC2の両端間が第5のダイオードD5、および第13のダイオードD13を介して電気的に接続される。この状態では、第2キャパシタC2の両端間が短絡するため、第2キャパシタC2から第1のスイッチング素子Q1および第1のスイッチQ11に短絡電流(大電流)が流れる可能性がある。
(6)「第5のスイッチング素子Q5、第2のスイッチQ12」
第5のスイッチング素子Q5と第2のスイッチQ12とが同時にオンすると、第1キャパシタC1の両端間が第1のダイオードD1、および第14のダイオードD14を介して電気的に接続される。この状態では、第1キャパシタC1の両端間が短絡するため、第1キャパシタC1から第5のスイッチング素子Q5および第2のスイッチQ12に短絡電流(大電流)が流れる可能性がある。
(7)「第4のスイッチング素子Q4、第2のスイッチQ12」
第4のスイッチング素子Q4と第2のスイッチQ12とが同時にオンすると、第2キャパシタC2の両端間が第14のダイオードD14、および第8のダイオードD8を介して電気的に接続される。この状態では、第2キャパシタC2の両端間が短絡するため、第2キャパシタC2から第2のスイッチQ12および第4のスイッチング素子Q4に短絡電流(大電流)が流れる可能性がある。
(8)「第8のスイッチング素子Q8、第1のスイッチQ11」
第8のスイッチング素子Q8と第1のスイッチQ11とが同時にオンすると、第1キャパシタC1の両端間が第13のダイオードD13、および第4のダイオードD4を介して電気的に接続される。この状態では、第1キャパシタC1の両端間が短絡するため、第1キャパシタC1から第1のスイッチQ11および第8のスイッチング素子Q8に短絡電流(大電流)が流れる可能性がある。
(9)「第1のスイッチング素子Q1、第1のスイッチQ11、第8のスイッチング素子Q8」
第1のスイッチング素子Q1と第1のスイッチQ11と第8のスイッチング素子Q8とが同時にオンすると、第1入力点101と第2入力点102とが第13のダイオードD13を介して電気的に接続される。この状態では、第1入力点101と第2入力点102との間が短絡するため、直流電源100から第1のスイッチング素子Q1、第1のスイッチQ11、および第8のスイッチング素子Q8に短絡電流(大電流)が流れる可能性がある。
(10)「第5のスイッチング素子Q5、第2のスイッチQ12、第4のスイッチング素子Q4」
第5のスイッチング素子Q5と第2のスイッチQ12と第4のスイッチング素子Q4とが同時にオンすると、第1入力点101と第2入力点102とが第14のダイオードD14を介して電気的に接続される。この状態では、第1入力点101と第2入力点102との間が短絡するため、直流電源100から第5のスイッチング素子Q5、第2のスイッチQ12、および第4のスイッチング素子Q4に短絡電流(大電流)が流れる可能性がある。
(11)「第1のスイッチング素子Q1、第4のスイッチQ14、第8のスイッチング素子Q8」
第1のスイッチング素子Q1と第4のスイッチQ14と第8のスイッチング素子Q8とが同時にオンすると、第1キャパシタC1および第2キャパシタC2が第12のダイオードD12を介して直流電源100に電気的に接続される。この状態では、第1入力点101と第2入力点102とが短絡するため、直流電源100から第1のスイッチング素子Q1、第4のスイッチQ14、および第8のスイッチング素子Q8に短絡電流(大電流)が流れる可能性がある。
(12)「第5のスイッチング素子Q5、第3のスイッチQ13、第4のスイッチング素子Q4」
第5のスイッチング素子Q5と第3のスイッチQ13と第4のスイッチング素子Q4とが同時にオンすると、第2キャパシタC2および第1キャパシタC1が第11のダイオードD11を介して直流電源100に電気的に接続される。この状態では、第1入力点101と第2入力点102とが短絡するため、直流電源100から第5のスイッチング素子Q5、第3のスイッチQ13、および第4のスイッチング素子Q4に短絡電流(大電流)が流れる可能性がある。
(13)「第1のスイッチQ11、第2のスイッチQ12」
第1のスイッチQ11と第2のスイッチQ12とが同時にオンすると、第1キャパシタC1が第13のダイオードD13および第14のダイオードD14を介して第2キャパシタC2に電気的に接続される。この状態では、第1キャパシタC1および第2キャパシタC2が短絡するため、第1キャパシタC1および第2キャパシタC2から第1のスイッチQ11、第2のスイッチQ12に短絡電流(大電流)が流れる可能性がある。
なお、上記(1)〜(13)に挙げた組み合わせのうち、(9)は(5)および(8)の組み合わせを含むので、ドライブ回路61は、(5)または(8)の組み合わせの同時オンを防止できていれば、(9)の組み合わせの同時オンを防止する必要はない。同様に、(10)は(6)および(7)の組み合わせを含むので、ドライブ回路61は、(6)または(7)の組み合わせの同時オンを防止できていれば、(10)の組み合わせの同時オンを防止する必要はない。
また、上記(11)は、第5のスイッチング素子Q5と第3のスイッチQ13と第4のスイッチング素子Q4との全てが同時にオンして初めて問題になるので、ドライブ回路61は、これら3つのうち2つが同時にオンすることを防止できればよい。つまり、ドライブ回路61は、第1のスイッチング素子Q1と第4のスイッチQ14との組み合わせや、第8のスイッチング素子Q8と第4のスイッチQ14との組み合わせの同時オンを防止すれば、(11)の組み合わせの同時オンを防止できる。同様に、上記(12)については、ドライブ回路61は、第5のスイッチング素子Q5と第3のスイッチQ13と第4のスイッチング素子Q4とのうち2つが同時にオンすることを防止できればよい。つまり、ドライブ回路61は、第5のスイッチング素子Q5と第3のスイッチQ13との組み合わせや、第4のスイッチング素子Q4と第3のスイッチQ13との組み合わせの同時オンを防止すれば、(11)の組み合わせの同時オンを防止できる。
さらに、上述したような特定の組み合わせの半導体素子が同時にオンすることを防止するためには、制御部6は、第1〜8のモードの切り替えを行う際のPWM信号のデューティ比に、上限および下限が設定されることが好ましい。これにより、制御部6は、第1〜8のモードを切り替える際にデッドタイムを設定することができ、より確実に、上述したような特定の組み合わせの半導体素子が同時オンすることを防止できる。
<電力変換装置の基本動作>
本実施形態の電力変換装置10の基本動作について、図9A,9B,10A,10B,11A,11B,12A,12Bを参照して簡単に説明する。なお、図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子(あるいはスイッチ)は電流が通過する素子を表している。
以下では、実施形態1で説明して基本動作と異なる点を中心に説明する。なお、以下の説明では、第1〜8のスイッチング素子Q1〜Q8および第1〜4のスイッチQ11〜Q14に関し、それぞれオン/オフの状態について言及していない場合には「オフ」の状態にあることとする。また、第1〜8のスイッチング素子Q1〜Q8並びに第1〜4のスイッチQ11〜Q14での電圧降下は無視できる程度と仮定する。
まず、図9Aに示す第1のモードでは、第1,2のスイッチング素子Q1,Q2、および第7,8のスイッチング素子Q7,Q8に加えて、第2の双方向スイッチ4の第2のスイッチQ12がそれぞれオンの状態にある。つまり、第2の双方向スイッチ4は半オン状態にある。ただし、この状態において、電流の流れる経路は実施形態1の第1のモードと同様であり、第2のスイッチQ12には電流は流れない。
次に、図9Bに示す第2のモードでは、第1,3のスイッチング素子Q1,Q3、および第6,8のスイッチング素子Q6,Q8に加えて、第2の双方向スイッチ4の第2のスイッチQ12がそれぞれオンの状態にある。つまり、第2の双方向スイッチ4は半オン状態にある。ただし、この状態において、電流の流れる経路は実施形態1の第2のモードと同様であり、第2のスイッチQ12には電流は流れない。
次に、図10Aに示す第3のモードでは、第2のスイッチング素子Q2、第7のスイッチング素子Q7、および第2の双方向スイッチ4の第2のスイッチQ12に加えて第4のスイッチQ14がそれぞれオンの状態にある。つまり、第2の双方向スイッチ4は全オン状態にある。この状態において、電流経路は実施形態1の第3のモードと同様であるが、第2の双方向スイッチ4が全オン状態にあるため、電力変換装置10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
次に、図10Bに示す第4のモードでは、第3のスイッチング素子Q3、第6のスイッチング素子Q6、および第2の双方向スイッチ4の第2のスイッチQ12に加えて第4のスイッチQ14がそれぞれオンの状態にある。つまり、第2の双方向スイッチ4は全オン状態にある。この状態において、電流経路は実施形態1の第4のモードと同様であるが、第2の双方向スイッチ4が全オン状態にあるため、電力変換装置10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
一方、第5〜8のモードにおいては、電力変換装置10は、上記第1〜4のモードを基準にして、第1変換回路1と第2変換回路2とで動作を入れ替え、且つ第1の双方向スイッチ3と第2の双方向スイッチ4とで動作を入れ替えたような動作を行う。つまり、第5〜8のモードと第1〜4のモードとでは、第1変換回路1および第1の双方向スイッチ3と、第2変換回路2および第2の双方向スイッチ4との動作は対称な動作となる。
すなわち、図11Aに示す第5のモードでは、上記第4のモードと対称に、第2のスイッチング素子Q2、第7のスイッチング素子Q7、および第1の双方向スイッチ3の第1のスイッチQ11に加えて第3のスイッチQ13がそれぞれオンの状態にある。つまり、第1の双方向スイッチ3は全オン状態にある。この状態において、電流経路は実施形態1の第5のモードと同様であるが、第1の双方向スイッチ3が全オン状態にあるため、電力変換装置10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
次に、図11Bに示す第6のモードでは、上記第3のモードと対称に、第3のスイッチング素子Q3、第6のスイッチング素子Q6、および第1の双方向スイッチ3の第1のスイッチQ11に加えて第3のスイッチQ13がそれぞれオンの状態にある。つまり、第1の双方向スイッチ3は全オン状態にある。この状態において、電流経路は実施形態1の第6のモードと同様であるが、第1の双方向スイッチ3が全オン状態にあるため、電力変換装置10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。
次に、図12Aに示す第7のモードでは、上記第2のモードと対称に、第2,4のスイッチング素子Q2,Q4、および第5,7のスイッチング素子Q5,Q7に加えて、第1の双方向スイッチ3の第1のスイッチQ11がそれぞれオンの状態にある。つまり、第1の双方向スイッチ3は半オン状態にある。ただし、この状態において、電流の流れる経路は実施形態1の第7のモードと同様であり、第1のスイッチQ11には電流は流れない。
次に、図12Bに示す第8のモードでは、上記第1のモードと対称に、第3,4のスイッチング素子Q3,Q4、および第5,6のスイッチング素子Q5,Q6に加えて、第1の双方向スイッチ3の第1のスイッチQ11がそれぞれオンの状態にある。つまり、第1の双方向スイッチ3は半オン状態にある。ただし、この状態において、電流の流れる経路は実施形態1の第8のモードと同様であり、第1のスイッチQ11には電流は流れない。
ここにおいて、本実施形態の電力変換装置10は、第3,4のモードにおいて第2の双方向スイッチ4が全オン状態であり、第5,6のモードにおいて第1の双方向スイッチ3が全オン状態である。そのため、これら第3〜6のモードにおいては、電力変換装置10は、第1出力点103と第2出力点104との間に双方向の電流を流すことができる。以下では、図9A,9B,10A,10B,11A,11B,12A,12Bに太線矢印で示す向きに流れる電流を「順方向電流」と呼び、順方向電流とは逆向きに流れる電流を「逆方向電流」と呼ぶ。すなわち、最終出力電圧が0〔V〕〜E〔V〕の範囲で変動する第1〜4のモードにおいては、第1出力点103から第3出力点105へ向かう電流が順方向電流となる。最終出力電圧が0〔V〕〜−E〔V〕の範囲で変動する第5〜8のモードにおいては、第2出力点104から第4出力点106へ向かう電流が順方向電流となる。
そのため、電力変換装置10が同じモードで動作していても、第1キャパシタC1および第2キャパシタC2を流れる電流が順方向電流か逆方向電流かによって、第1キャパシタC1および第2キャパシタC2は充電される場合と放電される場合とがある。つまり、順方向電流が流れている場合には、第1キャパシタC1および第2キャパシタC2は、第2,7のモードで充電され、第3,6のモードで放電される。一方、逆方向電流が流れている場合には、第1キャパシタC1および第2キャパシタC2は、第2,7のモードで放電され、第3,6のモードで充電されることになる。
ただし、以下の説明では、説明を簡単にするため、電力変換装置10を流れる電流の向きは順方向電流に固定されていると仮定する。
以上説明した第1〜8のモードをまとめると、表2のようになる。
ところで、制御部6は、第1キャパシタC1および第2キャパシタC2を充電するか放電するかを、検出回路63の検出結果に応じて決定することが好ましい。本実施形態では、検出回路63は制御部6に含まれており、検出回路63の検出結果はマイコン62に出力されている。検出回路63は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧を個別に検出し、これら2つの電圧の平均値Vcを検出結果としてマイコン62に出力する。すなわち、マイコン62は、第1キャパシタC1および第2キャパシタC2を充電する充電モードと、第1キャパシタC1および第2キャパシタC2を放電する放電モードとを、検出回路63の検出結果に応じて切り替えるように構成されている。
具体的には、マイコン62は、図13に示すように、検出回路63の検出結果(平均値Vc)と基準電圧(E/4〔V〕)とを比較し(S1)、比較結果によって充電モードと放電モードとのいずれかを選択する。マイコン62は、検出回路63の検出結果が基準電圧以上であれば(S1:Yes)、放電モードを選択する(S2)。一方、検出回路63の検出結果が基準電圧未満であれば(S1:No)、マイコン62は、充電モードを選択する(S3)。
さらに詳しく説明すると、第2,7のモードは、第1キャパシタC1および第2キャパシタC2が充電されるため充電モードに該当し、第3,6のモードは、第1キャパシタC1および第2キャパシタC2が放電されるため放電モードに該当する。ここで、たとえば最終出力電圧が0〔V〕〜E/2〔V〕の範囲で変動する期間T1,T3には、制御部6は、表2に示すように第2〜4のモードを切り替える動作を繰り返している。また、最終出力電圧がE/2〔V〕〜E〔V〕の範囲で変動する期間T2には、制御部6は、表2に示すように第1〜3のモードを切り替える動作を繰り返している。これらの場合(期間T1〜T3)において、マイコン62は、第2のモード(充電モード)と第3のモード(放電モード)とのいずれを選択するかを、検出回路63の検出結果に応じて決定する。
同様に、最終出力電圧が0〔V〕〜−E/2〔V〕の範囲で変動する期間T4,T6には、制御部6は、表2に示すように第5〜7のモードを切り替える動作を繰り返す。また、最終出力電圧が−E/2〔V〕〜−E〔V〕の範囲で変動する期間T5には、制御部6は、表2に示すように第6〜8のモードを切り替える動作を繰り返す。これらの場合(期間T4〜T6)において、マイコン62は、第6のモード(放電モード)と第7のモード(充電モード)とのいずれを選択するかを、検出回路63の検出結果に応じて決定する。これらの場合(期間T4〜T6)において、マイコン62は、第7のモード(充電モード)と第6のモード(放電モード)とのいずれを選択するかを、検出回路63の検出結果に応じて決定する。
これにより、基本動作時における第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧は、それぞれ基準電圧(E/4〔V〕)に維持される。なお、このように制御部6が、第1キャパシタC1および第2キャパシタC2を充電するか放電するかを、検出回路63の検出結果に応じて決定する構成は、本実施形態に限らず実施形態1にも適用可能である。
<効果>
以上説明した本実施形態の電力変換装置10によれば、第1の双方向スイッチ3は、全オフ状態と全オン状態とを含む動作状態を切替可能であって、第2の双方向スイッチ4も同様に、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。すなわち、本実施形態の電力変換装置10は、第1の双方向スイッチ3を全オン状態とすることにより、第1接続点201と第2接続点202との間を双方向の電流が通過可能な状態を作り出すことができる。また、本実施形態の電力変換装置10は、第2の双方向スイッチ4を全オン状態とすることにより、第3接続点203と第4接続点204との間を双方向の電流が通過可能な状態を作り出すことができる。
したがって、電力変換装置10は、たとえば第3出力点105および第4出力点106間に流す出力電流と、最終出力電圧との間に位相差を設定することができる。要するに、出力電流と最終出力電圧との間に位相差があると、出力電流が最終出力電圧と異符号(たとえば最終出力電圧が正で出力電流が負など)になる期間が生じる。そのため、電力変換装置10は、出力電流と最終出力電圧との間に位相差を設定する場合、双方向の電流に対応している必要がある。本実施形態の電力変換装置10は、双方向の電流に対応しているため、出力電流と最終出力電圧との間に位相差を設定することが可能である。
とくに、太陽光発電装置用のパワーコンディショナ20(図7参照)に電力変換装置10が用いられる場合には、単独運転の検出や、系統電源7の電圧上昇を抑制する目的で、電力変換装置10は、出力電流と最終出力電圧との間に位相差を設定する場合がある。また、蓄電装置用のパワーコンディショナに電力変換装置10が用いられる場合には、出力電流と最終出力電圧との間に位相差を設定することで、電力変換装置10は、電力が供給される向きを制御し、蓄電装置の充電と放電とを切り替える。本実施形態の電力変換装置10は、双方向の電流が通過可能な状態を作り出すことで、このような用途に対応できる。
さらに、本実施形態の電力変換装置10によれば、第1の双方向スイッチ3および第2の双方向スイッチ4を全オン状態とすることにより、第1の双方向スイッチ3および第2の双方向スイッチ4で生じる損失を低減することができる。つまり、実施形態1のように、第1の双方向スイッチ3および第2の双方向スイッチ4にダイオード(第9のダイオードD110、第10のダイオードD120)を含む構成に比べ、本実施形態の電力変換装置10は、ダイオードでの損失分だけ損失を低減できる。
また、本実施形態のように、第1の双方向スイッチ3の動作状態は、第2接続点202から第1接続点201へ流れる電流を遮断し、且つ第1接続点201から第2接続点202へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。この場合、第2の双方向スイッチ4の動作状態は、第3接続点203から第4接続点204へ流れる電流を遮断し、且つ第4接続点204から第3接続点203へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。
この構成によれば、第7,8のモードのように、第1接続点201から第2接続点202へ流れる電流を遮断する必要がないモードにおいては、第1の双方向スイッチ3は半オン状態でよい。したがって、制御部6は、第5〜7のモード、あるいは第6〜8のモードを切り替える動作を繰り返す期間(期間T4〜T6)においては、第1のスイッチQ11をオンし続けることができる。つまり、第5,6のモードでは第1の双方向スイッチ3は全オン状態であり第1のスイッチQ11はオンしているので、第7,8のモードに切り替わる度に第1のスイッチQ11がオフすると、第1のスイッチQ11でスイッチングロスが生じる可能性がある。本実施形態の電力変換装置10は、第5〜7のモード、あるいは第6〜8のモードが切り替わる際に、第1のスイッチQ11がオンし続けることで、第1の双方向スイッチ3で生じるスイッチングロスを低減できる。
同様に、第1,2のモードのように、第4接続点204から第3接続点203へ流れる電流を遮断する必要がないモードにおいては、第2の双方向スイッチ4は半オン状態でよい。したがって、本実施形態の電力変換装置10は、第1〜3のモード、あるいは第2〜4のモードが切り替わる際に、第2のスイッチQ12がオンし続けることで、第2の双方向スイッチ4で生じるスイッチングロスを低減できる。
さらに、制御部6は、第1の双方向スイッチ3に電流が流れている状態で第1の双方向スイッチ3を半オン状態から全オン状態に移行するようにすれば、第1の双方向スイッチ3で生じるスイッチングロスを一層低減できる。すなわち、たとえば第7のモードから第6のモードへの切り替え時、制御部6は、第13のダイオードD13がオンしている状態で第3のスイッチQ13をオンすることで、第3のスイッチQ13のゼロボルトスイッチングを実現できる。同様に、制御部6は、第2の双方向スイッチ4に電流が流れている状態で第2の双方向スイッチ4を半オン状態から全オン状態に移行するようにすれば、第2の双方向スイッチ4で生じるスイッチングロスを一層低減できる。
ところで、第1の双方向スイッチ3および第2の双方向スイッチ4の具体的な構成は、本実施形態で説明した構成に限らず、たとえば実施形態1でも説明したようにダブルゲート(デュアルゲート)構造の双方向スイッチであってもよい。
なお、上記実施形態1または実施形態2において、第1〜8のスイッチング素子Q1〜Q8、第1〜4のスイッチQ11〜Q14としては、デプレッション型のnチャネルMOSFETに限らず、その他の半導体スイッチが用いられていてもよい。たとえばIGBT(Insulated Gate Bipolar Transistor)や、GaN(窒化ガリウム)などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。
その他の構成および機能は実施形態1と同様である。
(実施形態3)
本実施形態の電力変換装置10は、基本動作を開始する前の始動期間に第1キャパシタC1および第2キャパシタC2を充電するための充電回路を備える点で、実施形態2の電力変換装置10とは相違する。以下、実施形態2と同様の構成については、共通の符号を付して適宜説明を省略する。
本実施形態の電力変換装置10は、第1キャパシタC1と第2キャパシタC2との少なくとも一方を充電対象とする充電回路をさらに備えている。充電回路は、直流電源100に対して充電対象と電気的に直列に接続される抵抗とスイッチ要素とを有している。
この電力変換装置10は、第3出力点105および第4出力点106が系統電源7に接続されていない状態で、フィルタ回路5を用いずに、第1キャパシタC1および第2キャパシタC2の少なくとも一方を充電可能である。言い換えれば、電力変換装置10は、一対の出力端子(第3出力点105、第4出力点106)間に何の負荷も接続されていない状態(無負荷状態)であっても、定常動作に必要なキャパシタ(第1キャパシタC1および第2キャパシタC2)を充電できる。なお、ここでいう定常動作とは、始動期間の経過後、つまり第1キャパシタC1および第2キャパシタC2が基準電圧(E/4〔V〕)に充電された後の電力変換装置10の動作であって、上述した基本動作と同義である。
詳しくは後述するが、充電回路は、基本的には抵抗とスイッチ要素との組み合わせで構成されている。充電回路は、スイッチ要素がオンした状態で、抵抗を含む電流経路を形成し、この電流経路を通して直流電源100からの電力を第1キャパシタC1および第2キャパシタC2に供給することにより、第1キャパシタC1および第2キャパシタC2を充電する。
以下に、充電回路の回路構成が異なる本実施形態の電力変換装置10の構成例を幾つか例示する。
(1)構成例1
構成例1の電力変換装置10は、図14に示すように、(第1の)抵抗R1と(第1の)スイッチ要素Sw1とを有する充電回路111を備えている。図14の例では、抵抗R1とスイッチ要素Sw1とは、第1接続点201と第1入力点101との間において電気的に直列に接続されている。この充電回路111は、第1接続点201と第1入力点101との間において第1のスイッチング素子Q1と電気的に並列に接続されている。
ここで、充電回路111のスイッチ要素Sw1は、デプレッション型のnチャネルMOSFETが用いられている。スイッチ要素Sw1のソースは第1接続点201に接続され、スイッチ要素Sw1のドレインは抵抗R1を介して第1入力点101に接続されている。また、スイッチ要素Sw1には、スイッチ要素Sw1のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Sw1のゲートは、制御部6に電気的に接続されている。制御部6は、スイッチ要素Sw1のオン/オフを切り替え可能であって、これにより充電回路111を制御する。
構成例1の電力変換装置10は、制御部6にてスイッチ要素Sw1と第4のスイッチング素子Q4とをオンすることにより、第1入力点101と第2入力点102との間に第1キャパシタC1の充電経路を形成する。この充電経路は、充電回路111を構成する抵抗R1およびスイッチ要素Sw1を含み、さらに第1キャパシタC1および第4のスイッチング素子Q4を含む電流経路である。電力変換装置10は、この電流経路を充電用の経路として用いることにより、第1キャパシタC1を充電できる。
また、この電力変換装置10は、制御部6にてスイッチ要素Sw1と第2,3,8のスイッチング素子Q2,Q3,Q8と第4のスイッチQ14とをオンすることにより、第1入力点101と第2入力点102との間に第2キャパシタC2の充電経路を形成する。この充電経路は、充電回路111を構成する抵抗R1およびスイッチ要素Sw1を含み、さらに第2キャパシタC2、第2,3,8のスイッチング素子Q2,Q3,Q8、第4のスイッチQ14、および第12のダイオードD12を含む電流経路である。電力変換装置10は、この電流経路を充電用の経路として用いることにより、第2キャパシタC2を充電できる。
構成例1によれば、1つの充電回路111を第1キャパシタC1と第2キャパシタC2とで共用しながらも、第1キャパシタC1と第2キャパシタC2との各々を個別に充電できる。これにより、電力変換装置10は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧の調整精度が比較的高くなる。
さらに、構成例1の電力変換装置10は、以下に説明する同時充電モードで動作することにより、第1キャパシタC1と第2キャパシタC2とを同時に充電することも可能である。
すなわち、構成例1の電力変換装置10は、同時充電モードにおいては、制御部6にてスイッチ要素Sw1と第4のスイッチQ14と第8のスイッチング素子Q8とをオンする。これにより、電力変換装置10は、第1入力点101と第2入力点102との間に、第1キャパシタC1および第2キャパシタC2の充電経路を形成する。この充電経路は、充電回路111を構成する抵抗R1およびスイッチ要素Sw1を含み、さらに第1キャパシタC1、第12のダイオードD12、第4のスイッチQ14、第2キャパシタC2、および第8のスイッチング素子Q8を含む電流経路である。電力変換装置10は、この電流経路を充電用の経路として用いることにより、第1キャパシタC1および第2キャパシタC2を充電できる。
このように、同時充電モードにおいては、第1キャパシタC1および第2キャパシタC2は、第1入力点101と第2入力点102との間に、電気的に直列に接続されることになる。ここで、第1キャパシタC1の回路定数(キャパシタンス)と第2キャパシタC2の回路定数(キャパシタンス)とが同値であれば、第1キャパシタC1の両端電圧と第2キャパシタC2の両端電圧とは互いに同じ電圧になる。
電力変換装置10は、上述したような同時充電モードを採用することで、第1キャパシタC1および第2キャパシタC2の充電に掛かる時間を短縮して、始動期間を短縮することができる。
(2)構成例2
構成例2の電力変換装置10は、図15に示すように、構成例1の(第1の)充電回路111に加えて、(第2の)抵抗R2と(第2の)スイッチ要素Sw2とを有する(第2の)充電回路112を備えている。図15の例では、抵抗R2とスイッチ要素Sw2とは、第4接続点204と第1入力点101との間において電気的に直列に接続されている。この充電回路112は、第4接続点204と第1入力点101との間において第5のスイッチング素子Q5と電気的に並列に接続されている。
ここで、充電回路112のスイッチ要素Sw2は、デプレッション型のnチャネルMOSFETが用いられている。スイッチ要素Sw2のソースは第4接続点204に接続され、スイッチ要素Sw2のドレインは抵抗R2を介して第1入力点101に接続されている。また、スイッチ要素Sw2には、スイッチ要素Sw2のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Sw2のゲートは、制御部6に電気的に接続されている。制御部6は、スイッチ要素Sw2のオン/オフを切り替え可能であって、これにより充電回路112を制御する。
構成例2の電力変換装置10は、第1キャパシタC1の充電時の動作については構成例1と同様である。
一方、この電力変換装置10は、制御部6にてスイッチ要素Sw2と第8のスイッチング素子Q8とをオンすることにより、第1入力点101と第2入力点102との間に第2キャパシタC2の充電経路を形成する。この充電経路は、充電回路112を構成する抵抗R2およびスイッチ要素Sw2を含み、さらに第2キャパシタC2および第8のスイッチング素子Q8を含む電流経路である。電力変換装置10は、この電流経路を充電用の経路として用いることにより、第2キャパシタC2を充電できる。
構成例2によれば、第1キャパシタC1と第2キャパシタC2とで個別の充電回路111,112を用いているので、第1キャパシタC1と第2キャパシタC2との各々を個別に充電できる。これにより、電力変換装置10は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧の調整精度が比較的高くなる。
(3)構成例3
構成例3の電力変換装置10は、図16に示すように、構成例2の(第2の)充電回路112に代えて、(第3の)抵抗R3と(第3の)スイッチ要素Sw3とを有する(第3の)充電回路113を備えている。図16の例では、抵抗R3とスイッチ要素Sw3とは、第2接続点202と第2入力点102との間において電気的に直列に接続されている。この充電回路113は、第2接続点202と第2入力点102との間において第8のスイッチング素子Q8と電気的に並列に接続されている。
ここで、充電回路113のスイッチ要素Sw3は、デプレッション型のnチャネルMOSFETが用いられている。スイッチ要素Sw3のソースは第2入力点102に接続され、スイッチ要素Sw3のドレインは抵抗R3を介して第2接続点202に接続されている。また、スイッチ要素Sw3には、スイッチ要素Sw3のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Sw3のゲートは、制御部6に電気的に接続されている。制御部6は、スイッチ要素Sw3のオン/オフを切り替え可能であって、これにより充電回路113を制御する。
構成例3の電力変換装置10は、第1キャパシタC1の充電時の動作については構成例1と同様である。
一方、この電力変換装置10は、制御部6にてスイッチ要素Sw3と第5のスイッチング素子Q5とをオンすることにより、第1入力点101と第2入力点102との間に第2キャパシタC2の充電経路を形成する。この充電経路は、充電回路113を構成する抵抗R3およびスイッチ要素Sw3を含み、さらに第2キャパシタC2および第5のスイッチング素子Q5を含む電流経路である。電力変換装置10は、この電流経路を充電用の経路として用いることにより、第2キャパシタC2を充電できる。
構成例3によれば、第1キャパシタC1と第2キャパシタC2とで個別の充電回路111,113を用いているので、第1キャパシタC1と第2キャパシタC2との各々を個別に充電できる。これにより、電力変換装置10は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧の調整精度が比較的高くなる。
(4)構成例4
構成例4の電力変換装置10は、図17に示すように、構成例3の(第1の)充電回路111に代えて、(第4の)抵抗R4と(第4の)スイッチ要素Sw4とを有する(第4の)充電回路114を備えている。図17の例では、抵抗R4とスイッチ要素Sw4とは、第3接続点203と第2入力点102との間において電気的に直列に接続されている。この充電回路114は、第3接続点203と第2入力点102との間において第4のスイッチング素子Q4と電気的に並列に接続されている。
ここで、充電回路114のスイッチ要素Sw4は、デプレッション型のnチャネルMOSFETが用いられている。スイッチ要素Sw4のソースは第2入力点102に接続され、スイッチ要素Sw4のドレインは抵抗R4を介して第3接続点203に接続されている。また、スイッチ要素Sw4には、スイッチ要素Sw4のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Sw4のゲートは、制御部6に電気的に接続されている。制御部6は、スイッチ要素Sw4のオン/オフを切り替え可能であって、これにより充電回路114を制御する。
構成例4の電力変換装置10は、制御部6にてスイッチ要素Sw4と第1のスイッチング素子Q1とをオンすることにより、第1入力点101と第2入力点102との間に第1キャパシタC1の充電経路を形成する。この充電経路は、充電回路114を構成する抵抗R4およびスイッチ要素Sw4を含み、さらに第1キャパシタC1および第1のスイッチング素子Q1を含む電流経路である。電力変換装置10は、この電流経路を充電用の経路として用いることにより、第1キャパシタC1を充電できる。
この電力変換装置10は、第1キャパシタC1の充電時の動作については構成例3と同様である。
構成例4によれば、第1キャパシタC1と第2キャパシタC2とで個別の充電回路113,114を用いているので、第1キャパシタC1と第2キャパシタC2との各々を個別に充電できる。これにより、電力変換装置10は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧の調整精度が比較的高くなる。
(5)構成例5
構成例5の電力変換装置10は、図18に示すように、構成例4の(第3の)充電回路113および(第4の)充電回路114に加えて、(第5の)抵抗R5と(第5の)スイッチ要素Sw5とを有する(第5の)充電回路115を備えている。図18の例では、抵抗R5とスイッチ要素Sw5とは、第1出力点103と第2出力点104との間において電気的に直列に接続されている。この充電回路115は、第1出力点103と第2出力点104との間においてフィルタ回路5と電気的に並列に接続されている。
ここで、充電回路115のスイッチ要素Sw5は、デプレッション型のnチャネルMOSFETが用いられている。スイッチ要素Sw5のソースは第2出力点104に接続され、スイッチ要素Sw5のドレインは抵抗R5を介して第1出力点103に接続されている。また、スイッチ要素Sw5には、スイッチ要素Sw5のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Sw5のゲートは、制御部6に電気的に接続されている。制御部6は、スイッチ要素Sw5のオン/オフを切り替え可能であって、これにより充電回路115を制御する。
構成例4の電力変換装置10は、第1キャパシタC1および第2キャパシタC2を個別に充電する際の動作については構成例3と同様である。
一方、この電力変換装置10は、制御部6にてスイッチ要素Sw5と第1,8のスイッチング素子Q1,Q8とをオンすることにより、第1入力点101と第2入力点102との間に第1キャパシタC1および第2キャパシタC2の充電経路を形成する。この充電経路は、充電回路115を構成する抵抗R5およびスイッチ要素Sw5を含み、さらに第1キャパシタC1、第2キャパシタC2および第1,8のスイッチング素子Q1,Q8を含む電流経路である。電力変換装置10は、この電流経路を充電用の経路として用いることにより、第1キャパシタC1および第2キャパシタC2の両方を同時に充電できる。
構成例5によれば、第1キャパシタC1と第2キャパシタC2とで個別の充電回路113,114を用いているので、第1キャパシタC1と第2キャパシタC2との各々を個別に充電できる。これにより、電力変換装置10は、第1キャパシタC1の両端電圧および第2キャパシタC2の両端電圧の調整精度が比較的高くなる。しかも、この電力変換装置10は、充電回路115を用いることにより、第1キャパシタC1と第2キャパシタC2とを同時に充電することもできる。
なお、図19は、構成例5の変形例であって、構成例5の(第5の)充電回路115に代えて、(第6の)抵抗R6と(第6の)スイッチ要素Sw6とを有する(第6の)充電回路116を備えている。図19の充電回路116は、フィルタ回路5に対して第1出力点103および第2出力点104側ではなく、第3出力点105および第4出力点106側に設けられている点で、構成例5の充電回路115と相違する。
また、電力変換装置10は、第1キャパシタC1あるいは第2キャパシタC2の両端電圧が基準電圧(E/4〔V〕)を超えた場合、充電回路111を用いて第1キャパシタC1あるいは第2キャパシタC2の放電を行うように構成されていることが好ましい。たとえば、構成例1の電力変換装置10であれば、制御部6にてスイッチ要素Sw1と第1〜3のスイッチング素子Q1〜Q3とをオンすることにより、充電回路111を含む第1キャパシタC1の放電用の電流経路を構成することができる。
その他の構成および機能は実施形態2と同様である。ただし、実施形態3の構成は、実施形態2の構成に限らず、実施形態1と組み合わせても適用可能である。