JP2016007115A - 電力変換装置、およびそれを用いたパワーコンディショナ - Google Patents

Abstract

【課題】電力変換効率のさらなる向上を図ることができる電力変換装置、およびそれを用いたパワーコンディショナを提供する。
【解決手段】第１の双方向スイッチ３は、第１のスイッチング素子Ｑ１および第２のスイッチング素子Ｑ２の接続点である第１接続点２０１と、第７のスイッチング素子Ｑ７および第８のスイッチング素子Ｑ８の接続点である第２接続点２０２との間に電気的に接続されている。第２の双方向スイッチ４は、第３のスイッチング素子Ｑ３および第４のスイッチング素子Ｑ４の接続点である第３接続点２０３と、第５のスイッチング素子Ｑ５および第６のスイッチング素子Ｑ６の接続点である第４接続点２０４との間に電気的に接続されている。電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に所望の出力電圧を生じるように構成される。
【選択図】図１

Description

本発明は、一般に電力変換装置、およびそれを用いたパワーコンディショナに関し、より詳細には直流電源からの電力を変換する電力変換装置、およびそれを用いたパワーコンディショナに関する。

近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な回路が提案され、提供されている。たとえば特許文献１，２には、直流電圧源から複数の電圧レベルに変換した交流出力を生成する電力変換装置（特許文献１では「マルチレベル電力変換装置」、特許文献２では「コンバータ回路」）が開示されている。

特許文献１の記載によれば、電力変換装置は、５レベルの電圧を出力する５レベルインバータであって、２個の直流キャパシタと、２個のフライングキャパシタと、１０個のスイッチング素子とを備えている。この電力変換装置は、２個の直流キャパシタの直列回路に直流電圧Ｅが印加された状態で、各直流キャパシタの電圧がＥ／２となり、各フライングキャパシタの電圧がＥ／４となるように各スイッチング素子を制御することで、５レベルの電圧を出力する。

特開２０１４−６４４３１号公報（段落〔０００２〕〜〔０００６〕、図１６，１７） 特許第４３６９４２５号公報

ところで、上述した特許文献１，２に記載の電力変換装置では、上述したように５レベル（５段階）の電圧を出力する際、直流電圧源から入力される電流は、１０個のスイッチング素子のうち６個もの素子を通過することになる。したがって、この電力変換装置では、スイッチング素子の導通損失（ロス）の和が比較的大きく、電力変換効率のさらなる向上が望まれている。

本発明は上記事由に鑑みて為されており、電力変換効率のさらなる向上を図ることができる電力変換装置、およびそれを用いたパワーコンディショナを提供することを目的とする。

本発明の電力変換装置は、直流電源の高電位側となる第１入力点と前記直流電源の低電位側となる第２入力点との間に、電気的に並列に接続された第１変換回路と第２変換回路とを備え、前記第１変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１〜４のスイッチング素子と、前記第２のスイッチング素子および前記第３のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有しており、前記第２のスイッチング素子と前記第３のスイッチング素子との接続点を第１出力点とし、前記第２変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第５のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、第８のスイッチング素子の順で、電気的に直列に接続された第５〜８のスイッチング素子と、前記第６のスイッチング素子および前記第７のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有しており、前記第６のスイッチング素子と前記第７のスイッチング素子との接続点を第２出力点とし、前記第１のスイッチング素子および前記第２のスイッチング素子の接続点である第１接続点と前記第７のスイッチング素子および前記第８のスイッチング素子の接続点である第２接続点との間に電気的に接続された第１の双方向スイッチと、前記第３のスイッチング素子および前記第４のスイッチング素子の接続点である第３接続点と前記第５のスイッチング素子および前記第６のスイッチング素子の接続点である第４接続点との間に電気的に接続された第２の双方向スイッチとをさらに備え、前記第１出力点と前記第２出力点との間に所望の出力電圧を生じるように構成されることを特徴とする。

本発明のパワーコンディショナは、上記の電力変換装置と、前記第１出力点および前記第２出力点と系統電源との間に電気的に接続される解列器とを備えることを特徴とする。

本発明は、電力変換効率のさらなる向上を図ることができる、という利点がある。

実施形態１に係る電力変換装置の構成を示す回路図である。 図２Ａは実施形態１に係る電力変換装置の第１のモードの説明図、図２Ｂは実施形態１に係る電力変換装置の第２のモードの説明図である。 図３Ａは実施形態１に係る電力変換装置の第３のモードの説明図、図３Ｂは実施形態１に係る電力変換装置の第４のモードの説明図である。 図４Ａは実施形態１に係る電力変換装置の第５のモードの説明図、図４Ｂは実施形態１に係る電力変換装置の第６のモードの説明図である。 図５Ａは実施形態１に係る電力変換装置の第７のモードの説明図、図５Ｂは実施形態１に係る電力変換装置の第８のモードの説明図である。 実施形態１に係る電力変換装置の最終出力電圧の波形図である。 実施形態１に係るパワーコンディショナの構成を示す概略図である。 実施形態２に係る電力変換装置の構成を示す回路図である。 図９Ａは実施形態２に係る電力変換装置の第１のモードの説明図、図９Ｂは実施形態１に係る電力変換装置の第２のモードの説明図である。 図１０Ａは実施形態２に係る電力変換装置の第３のモードの説明図、図１０Ｂは実施形態１に係る電力変換装置の第４のモードの説明図である。 図１１Ａは実施形態２に係る電力変換装置の第５のモードの説明図、図１１Ｂは実施形態１に係る電力変換装置の第６のモードの説明図である。 図１２Ａは実施形態２に係る電力変換装置の第７のモードの説明図、図１２Ｂは実施形態１に係る電力変換装置の第８のモードの説明図である。 実施形態２に係る電力変換装置の動作を示すフローチャートである。 実施形態３に係る電力変換装置の構成例１を示す回路図である。 実施形態３に係る電力変換装置の構成例２を示す回路図である。 実施形態３に係る電力変換装置の構成例３を示す回路図である。 実施形態３に係る電力変換装置の構成例４を示す回路図である。 実施形態３に係る電力変換装置の構成例５を示す回路図である。 実施形態３に係る電力変換装置の構成例５の変形例を示す回路図である。

（実施形態１）
本実施形態に係る電力変換装置１０は、図１に示すように、第１変換回路１と第２変換回路２とを備え、さらに第１の双方向スイッチ３と第２の双方向スイッチ４とを備えている。

第１変換回路１と第２変換回路２とは、直流電源１００の高電位側となる第１入力点１０１と直流電源１００の低電位側となる第２入力点１０２との間に、電気的に並列に接続されている。

第１変換回路１は、第１〜４のスイッチング素子Ｑ１〜Ｑ４と、第１キャパシタＣ１とを有している。ここで、第１変換回路１は、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３との接続点を第１出力点１０３とする。

第１〜４のスイッチング素子Ｑ１〜Ｑ４は、第１入力点１０１と第２入力点１０２との間において、電気的に直列に接続されている。第１〜４のスイッチング素子Ｑ１〜Ｑ４は、第１入力点１０１側から第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、第４のスイッチング素子Ｑ４の順で、直列に接続されている。第１キャパシタＣ１は、第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３の直列回路と、電気的に並列に接続されている。

第２変換回路２は、第５〜８のスイッチング素子Ｑ５〜Ｑ８と、第２キャパシタＣ２とを有している。ここで、第２変換回路２は、第６のスイッチング素子Ｑ６と第７のスイッチング素子Ｑ７との接続点を第２出力点１０４とする。

第５〜８のスイッチング素子Ｑ５〜Ｑ８は、第１入力点１０１と第２入力点１０２との間において、電気的に直列に接続されている。第５〜８のスイッチング素子Ｑ５〜Ｑ８は、第１入力点１０１側から第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６、第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８の順で、直列に接続されている。第２キャパシタＣ２は、第６のスイッチング素子Ｑ６および第７のスイッチング素子Ｑ７の直列回路と、電気的に並列に接続されている。

第１の双方向スイッチ３は、第１のスイッチング素子Ｑ１および第２のスイッチング素子Ｑ２の接続点である第１接続点２０１と第７のスイッチング素子Ｑ７および第８のスイッチング素子Ｑ８の接続点である第２接続点２０２との間に電気的に接続されている。

第２の双方向スイッチ４は、第３のスイッチング素子Ｑ３および第４のスイッチング素子Ｑ４の接続点である第３接続点２０３と第５のスイッチング素子Ｑ５および第６のスイッチング素子Ｑ６の接続点である第４接続点２０４との間に電気的に接続されている。

そして、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に所望の出力電圧を生じるように構成される。

以下、本実施形態に係る電力変換装置１０、およびそれを用いたパワーコンディショナ２０（図７参照）について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。

本実施形態では、パワーコンディショナ２０が、直流電源１００としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナである場合を例示するが、パワーコンディショナ２０の用途を限定する趣旨ではない。パワーコンディショナ２０は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源１００に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。さらに、電力変換装置１０についても、その用途をパワーコンディショナ２０に限定する趣旨ではなく、電力変換装置１０は、パワーコンディショナ２０以外に用いられてもよい。

＜電力変換装置の構成＞
本実施形態の電力変換装置１０は、図１に示すように、太陽光発電装置からなる直流電源１００に接続箱（図示せず）を介して電気的に接続される。本実施形態では、電力変換装置１０は、第１変換回路１、第２変換回路２、第１の双方向スイッチ３、第２の双方向スイッチ４に加えて、フィルタ回路５および制御部６を備えている。

第１入力点１０１および第２入力点１０２は電力変換装置１０における一対の入力端子となり、一対の入力端子（第１入力点１０１および第２入力点１０２）間には直流電源１００が電気的に接続される。本実施形態では、直流電源１００は太陽光発電装置である。

また、第１変換回路１の第１出力点１０３および第２変換回路２の第２出力点１０４は、それぞれフィルタ回路５を介して第３出力点１０５および第４出力点１０６に電気的に接続されている。本実施形態では、これら第３出力点１０５および第４出力点１０６が電力変換装置１０における一対の出力端子となる。

本実施形態において、電力変換装置１０の出力電圧は交流電圧であり、第３出力点１０５および第４出力点１０６は、系統電源（商用電力系統）７に電気的に接続される。さらに、第３出力点１０５および第４出力点１０６には、交流電力の供給を受けて動作する負荷８が電気的に接続される。

具体的には、電力変換装置１０の一対の出力端子は、分電盤（図示せず）に設けられた連系ブレーカ（図示せず）に電気的に接続されることにより、負荷８および系統電源７に接続される。すなわち、電力変換装置１０は、直流電源１００から入力される直流電力を交流電力に変換し、該交流電力を一対の出力端子（第３出力点１０５および第４出力点１０６）から負荷８および系統電源７へ出力する。なお、図１において、系統電源７はＵ相、Ｗ相を持つ単相３線式であるが、この例に限らず系統電源７は単相２線式であってもよい。

次に、電力変換装置１０の各部の構成について詳しく説明する。

電力変換装置１０は、直流電源１００に接続された一対の入力端子のうち、直流電源１００の高電位（正極）側の入力端子を第１入力点１０１とし、直流電源１００の低電位（負極）側の入力端子を第２入力点１０２とする。そのため、第１入力点１０１と第２入力点１０２との間には、直流電源１００から出力される直流電圧が、入力電圧として印加されることになる。

ここで、直流電源１００の低電位側の入力端子（第２入力点１０２）は、電力変換装置１０の回路グランドであって、その電位は０〔Ｖ〕であると仮定する。そうすると、直流電源１００の出力電圧Ｅ〔Ｖ〕を用いて、第１入力点１０１の電位はＥ〔Ｖ〕で表されることになる。

第１変換回路１は、上述したように第１入力点１０１と第２入力点１０２との間に直列に接続された第１〜４のスイッチング素子Ｑ１〜Ｑ４と、第１キャパシタＣ１とを有している。第１〜４の各スイッチング素子Ｑ１〜Ｑ４は、ここでは一例としてデプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられている。

第１のスイッチング素子Ｑ１のドレインは第１入力点１０１に電気的に接続されている。第２のスイッチング素子Ｑ２のドレインは第１のスイッチング素子Ｑ１のソースに電気的に接続されている。第３のスイッチング素子Ｑ３のドレインは第２のスイッチング素子Ｑ２のソースに電気的に接続されている。第４のスイッチング素子Ｑ４のドレインは第３のスイッチング素子Ｑ３のソースに電気的に接続されている。さらに第４のスイッチング素子Ｑ４のソースは、第２入力点１０２に電気的に接続されている。

ここで、第２のスイッチング素子Ｑ２のソース（第３のスイッチング素子Ｑ３のドレイン）は第１出力点１０３となる。さらに、第１のスイッチング素子Ｑ１のソース（第２のスイッチング素子Ｑ２のドレイン）は第１接続点２０１となり、第３のスイッチング素子Ｑ３のソース（第４のスイッチング素子Ｑ４のドレイン）は第３接続点２０３となる。

第１キャパシタＣ１は、一端が第２のスイッチング素子Ｑ２のドレイン（第１接続点２０１）に電気的に接続され、他端が第３のスイッチング素子Ｑ３のソース（第３接続点２０３）に電気的に接続されている。言い換えれば、第１キャパシタＣ１は、一端が第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続され、他端が第４のスイッチング素子Ｑ４を介して第２入力点１０２に電気的に接続されている。

第２変換回路２は、上述したように第１入力点１０１と第２入力点１０２との間に直列に接続された第５〜８のスイッチング素子Ｑ５〜Ｑ８と、第２キャパシタＣ２とを有している。ここで、第２変換回路２は、基本的には第１変換回路１と同様の構成であって、第５〜８のスイッチング素子Ｑ５〜Ｑ８が第１〜４のスイッチング素子Ｑ１〜Ｑ４に相当し、第２キャパシタＣ２が第１キャパシタＣ１に相当する。ここで、第５〜８の各スイッチング素子Ｑ５〜Ｑ８は、第１〜４の各スイッチング素子Ｑ１〜Ｑ４と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。

すなわち、第５のスイッチング素子Ｑ５のドレインは第１入力点１０１に電気的に接続されている。第６のスイッチング素子Ｑ６のドレインは第５のスイッチング素子Ｑ５のソースに電気的に接続されている。第７のスイッチング素子Ｑ７のドレインは第６のスイッチング素子Ｑ６のソースに電気的に接続されている。第８のスイッチング素子Ｑ８のドレインは第７のスイッチング素子Ｑ７のソースに電気的に接続されている。さらに第８のスイッチング素子Ｑ８のソースは、第２入力点１０２に電気的に接続されている。

ここで、第６のスイッチング素子Ｑ６のソース（第７のスイッチング素子Ｑ７のドレイン）は第２出力点１０４となる。さらに、第５のスイッチング素子Ｑ５のソース（第６のスイッチング素子Ｑ６のドレイン）は第４接続点２０４となり、第７のスイッチング素子Ｑ７のソース（第８のスイッチング素子Ｑ８のドレイン）は第２接続点２０２となる。

第２キャパシタＣ２は、一端が第６のスイッチング素子Ｑ６のドレイン（第４接続点２０４）に電気的に接続され、他端が第７のスイッチング素子Ｑ７のソース（第２接続点２０２）に電気的に接続されている。言い換えれば、第２キャパシタＣ２は、一端が第５のスイッチング素子Ｑ５を介して第１入力点１０１に電気的に接続され、他端が第８のスイッチング素子Ｑ８を介して第２入力点１０２に電気的に接続されている。

第２キャパシタＣ２の回路定数（キャパシタンス）と第１キャパシタＣ１の回路定数（キャパシタンス）とは同値である。

また、図１において、第１〜８のスイッチング素子Ｑ１〜Ｑ８の各々には第１〜８のダイオードＤ１〜Ｄ８がそれぞれ逆並列に接続されている。これら第１〜８のダイオードＤ１〜Ｄ８は、それぞれ第１〜８の各スイッチング素子Ｑ１〜Ｑ８の寄生ダイオードである。つまり、第１のスイッチング素子Ｑ１の寄生ダイオードは第１のダイオードＤ１を構成し、同様に、第２，３…の各スイッチング素子Ｑ２，Ｑ３…の寄生ダイオードはそれぞれ第２，３…のダイオードＤ２，Ｄ３…を構成する。たとえば第１のダイオードＤ１は、第１のスイッチング素子Ｑ１のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

このように構成される第１変換回路１と第２変換回路２とは、第１入力点１０１と第２入力点１０２との間において、電気的に並列に接続されている。つまり、第１変換回路１と第２変換回路２とは、直流電源１００の両端間に並列に接続されている。

第１の双方向スイッチ３は、第１接続点２０１と第２接続点２０２との間に電気的に接続されている。つまり、第１変換回路１の第１接続点２０１は、第１の双方向スイッチ３を介して第２変換回路２の第２接続点２０２に電気的に接続されている。ここでは、第１の双方向スイッチ３は、第１接続点２０１と第２接続点２０２との間において、電気的に直列に接続された第９のダイオードＤ１１０と第１のスイッチＱ１１とを有している。第１の双方向スイッチ３は、第１接続点２０１側から第９のダイオードＤ１１０、第１のスイッチＱ１１の順に接続されている。

具体的に説明すると、第１のスイッチＱ１１は、第１〜８の各スイッチング素子Ｑ１〜Ｑ８と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第９のダイオードＤ１１０は、アノードが第１接続点２０１に接続され、カソードが第１のスイッチＱ１１のドレインに接続されている。第１のスイッチＱ１１のソースは第２接続点２０２に接続されている。

第２の双方向スイッチ４は、第３接続点２０３と第４接続点２０４との間に電気的に接続されている。つまり、第１変換回路１の第３接続点２０３は、第２の双方向スイッチ４を介して第２変換回路２の第４接続点２０４に電気的に接続されている。ここでは、第２の双方向スイッチ４は、第３接続点２０３と第４接続点２０４との間において、電気的に直列に接続された第１０のダイオードＤ１２０と第２のスイッチＱ１２とを有している。第２の双方向スイッチ４は、第４接続点２０４側から第１０のダイオードＤ１２０、第２のスイッチＱ１２の順に接続されている。

具体的に説明すると、第２のスイッチＱ１２は、第１〜８の各スイッチング素子Ｑ１〜Ｑ８と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第１０のダイオードＤ１２０は、アノードが第４接続点２０４に接続され、カソードが第２のスイッチＱ１２のドレインに接続されている。第２のスイッチＱ１２のソースは第３接続点２０３に接続されている。

また、第１のスイッチＱ１１および第２のスイッチＱ１２の各々には、寄生ダイオードからなる第１１，１２のダイオードＤ１１，Ｄ１２が逆並列に接続されている。第１１のダイオードＤ１１は、第１のスイッチＱ１１のドレイン側をカソード、ソース側をアノードとする向きに接続されている。第１２のダイオードＤ１２は、第２のスイッチＱ１２のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

ここでいう双方向スイッチ（第１の双方向スイッチ３および第２の双方向スイッチ４のそれぞれ）は、オン時には少なくとも一方向の電流を通過させ、オフ時にはいずれの向きの電流についても遮断するスイッチである。つまり、第１の双方向スイッチ３は、第１接続点２０１と第２接続点２０２との間において、少なくとも一方向の電流をオン時には通過させ、オフ時には双方向の電流を遮断する。第２の双方向スイッチ４は、第３接続点２０３と第４接続点２０４との間において、少なくとも一方向の電流をオン時には通過させ、オフ時には双方向の電流を遮断する。

本実施形態では、第１の双方向スイッチ３および第２の双方向スイッチ４のそれぞれは、第９のダイオードＤ１１０および第１０のダイオードＤ１２０によって、オン時に流す電流の向きが一方向に制限されている。ただし、双方向スイッチ（第１の双方向スイッチ３および第２の双方向スイッチ４のそれぞれ）は、オン時に少なくとも一方向の電流を通過させればよく、双方向の電流を通過させる構成であってもよい。第１の双方向スイッチ３および第２の双方向スイッチ４のそれぞれは、たとえばＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたダブルゲート（デュアルゲート）構造の双方向スイッチであってもよい。

上記構成を言い換えれば、第１の双方向スイッチ３は、第１キャパシタＣ１の正極側の端子と第２キャパシタＣ２の負極側の端子との間に電気的に接続されている。第２の双方向スイッチ４は、第１キャパシタＣ１の負極側の端子と第２キャパシタＣ２の正極側の端子との間に電気的に接続されている。つまり、第１変換回路１の第１キャパシタＣ１と第２変換回路２の第２キャパシタＣ２とは、第１の双方向スイッチ３および第２の双方向スイッチ４を介して、たすき掛け状に接続されている。

さらに、第１〜８のスイッチング素子Ｑ１〜Ｑ８、並びに第１，２の各スイッチＱ１１，Ｑ１２のゲートは、それぞれ制御部６に電気的に接続されている。制御部６は、第１〜４のスイッチング素子Ｑ１〜Ｑ４のオン／オフを個別に切り替え可能であって、これにより第１変換回路１を制御する。また、制御部６は、第５〜８のスイッチング素子Ｑ５〜Ｑ８のオン／オフを個別に切り替え可能であって、これにより第２変換回路２を制御する。また、制御部６は、第１，２のスイッチＱ１１，Ｑ１２のオン／オフを個別に切り替え可能であって、これにより第１の双方向スイッチ３および第２の双方向スイッチ４を制御する。

なお、制御部６は、第１変換回路１、第２変換回路２、第１の双方向スイッチ３、第２の双方向スイッチ４のそれぞれについて個別に設けられていてもよい。

フィルタ回路５は、図１に示すように、一対のインダクタＬ１，Ｌ２と、第３キャパシタＣ３とを有している。一方のインダクタＬ１は、第１出力点１０３と第３出力点１０５との間に電気的に接続されている。他方のインダクタＬ２は、第２出力点１０４と第４出力点１０６との間に電気的に接続されている。ただし、インダクタＬ１，Ｌ２は、第１出力点１０３および第２出力点１０４の少なくとも一方と出力端子（第３出力点１０５、第４出力点１０６）との間に電気的に接続されていればよく、インダクタＬ１，Ｌ２のいずれかは省略されていてもよい。

第３キャパシタＣ３は、第３出力点１０５と第４出力点１０６との間に電気的に接続されている。言い換えれば、フィルタ回路５は、第１出力点１０３と第２出力点１０４との間に電気的に接続された、インダクタＬ１、第３キャパシタＣ３、インダクタＬ２の直列回路である。

＜電力変換装置の基本動作＞
上述した構成の電力変換装置１０の基本動作について、図２Ａ，２Ｂ，３Ａ，３Ｂ，４Ａ，４Ｂ，５Ａ，５Ｂを参照して簡単に説明する。なお、図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子（あるいはスイッチ）は電流が通過する素子を表している。

ここでいう電力変換装置１０の基本動作とは、直流電源１００より電力の供給が開始してから第１キャパシタＣ１および第２キャパシタＣ２が基準電圧に充電されるまでの期間（以下、「始動期間」という）の経過後の電力変換装置１０の動作である。つまり、第１キャパシタＣ１および第２キャパシタＣ２が基準電圧に充電された状態からの電力変換装置１０の動作を、電力変換装置１０の基本動作とする。

第１キャパシタＣ１についての基準電圧は、直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／４の大きさの電圧である。第２キャパシタＣ２についての基準電圧も、同様に直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／４の大きさの電圧である。

以下では、直流電源１００の出力電圧がＥ〔Ｖ〕であって、第１入力点１０１の電位はＥ〔Ｖ〕、第２入力点１０２の電位は０〔Ｖ〕であると仮定する。ここで、基準電圧に充電された第１キャパシタＣ１と第２キャパシタＣ２との各々の両端電圧はＥ／４〔Ｖ〕となる。以下では、第１出力点１０３と第２出力点１０４との電位差、つまり第１出力点１０３−第２出力点１０４間に生じる電圧を、電力変換装置１０の出力電圧として説明する。

なお、第３出力点１０５および第４出力点１０６は系統電源７に電気的に接続されているため、第３出力点１０５と第４出力点１０６との電位差、つまり第３出力点１０５−第４出力点１０６間に生じる電圧は、系統電源７の出力電圧に等しくなる。第１出力点１０３と第３出力点１０５との電位差、並びに第２出力点１０４と第４出力点１０６との間の電位差は、フィルタ回路５にて吸収されることになる。

電力変換装置１０は、第１変換回路１、第２変換回路２、第１の双方向スイッチ３、第２の双方向スイッチ４を第１〜８の計８つのモードに切り替える。これにより、電力変換装置１０は、第１入力点１０１と第２入力点１０２との間に印加される直流電圧（Ｅ〔Ｖ〕）を交流電圧に変換して、第１出力点１０３と第２出力点１０４との間に出力電圧を発生する。なお、以下の説明では、第１〜８のスイッチング素子Ｑ１〜Ｑ８および第１，２のスイッチＱ１１，Ｑ１２に関し、それぞれオン／オフの状態について言及していない場合には「オフ」の状態にあることとする。また、第１〜８のスイッチング素子Ｑ１〜Ｑ８並びに第１，２のスイッチＱ１１，Ｑ１２での電圧降下、および第９，１０のダイオードＤ１１０，Ｄ１２０での電圧降下は無視できる程度と仮定する。

ここにおいて、制御部６は、以下の２つの条件に従って、第１〜８のスイッチング素子Ｑ１〜Ｑ８、並びに第１，２の各スイッチＱ１１，Ｑ１２を制御する。

１つ目の条件としては、第１変換回路１の第１〜４のスイッチング素子Ｑ１〜Ｑ４と、第２変換回路２の第５〜８のスイッチング素子Ｑ５〜Ｑ８とで一対一のペアを設定し、ペアごとにオン／オフが切り替わるようにする。ここでは、第１，８のスイッチング素子Ｑ１，Ｑ８がペアとなり、第２，７のスイッチング素子Ｑ２，Ｑ７がペアとなり、第３，６のスイッチング素子Ｑ３，Ｑ６がペアとなり、第４，５のスイッチング素子Ｑ４，Ｑ５がペアとなる。

２つ目の条件としては、第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３とが、同時にオンまたはオフにならないようにする。さらに、第１〜４のモードにおいては第１のスイッチング素子Ｑ１と第２のスイッチＱ１２とが、また、第５〜８のモードにおいては第４のスイッチング素子Ｑ４と第１のスイッチＱ１１とが、それぞれ同時にオンまたはオフにならないようにする。

まず、図２Ａに示す第１のモードでは、第１変換回路１の第１，２のスイッチング素子Ｑ１，Ｑ２と、第２変換回路２の第７，８のスイッチング素子Ｑ７，Ｑ８とがそれぞれオンの状態にある。この状態では、図２Ａに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子は第１，２，７，８のスイッチング素子Ｑ１，Ｑ２，Ｑ７，Ｑ８の計４つである。

したがって、第１出力点１０３は第１入力点１０１と同電位（Ｅ〔Ｖ〕）になり、第２出力点１０４は第２入力点１０２と同電位（０〔Ｖ〕）になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１０の出力電圧は、Ｅ（＝Ｅ−０）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。

次に、図２Ｂに示す第２のモードでは、第１変換回路１の第１，３のスイッチング素子Ｑ１，Ｑ３と、第２変換回路２の第６，８のスイッチング素子Ｑ６，Ｑ８とがそれぞれオンの状態にある。この状態では、図２Ｂに示すように、第１入力点１０１は、第１のスイッチング素子Ｑ１、第１キャパシタＣ１、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第８のスイッチング素子Ｑ８、第２キャパシタＣ２、第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子は第１，３，６，８のスイッチング素子Ｑ１，Ｑ３，Ｑ６，Ｑ８の計４つである。

したがって、第１出力点１０３の電位は、第１入力点１０１の電位（Ｅ〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり３Ｅ／４（＝Ｅ−Ｅ／４）〔Ｖ〕となる。また、第２出力点１０４の電位は、第２入力点１０２の電位（０〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１０の出力電圧は、Ｅ／２（＝３Ｅ／４−Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。

次に、図３Ａに示す第３のモードでは、第１変換回路１の第２のスイッチング素子Ｑ２と、第２変換回路２の第７のスイッチング素子Ｑ７と、第２の双方向スイッチ４の第２のスイッチＱ１２とがそれぞれオンの状態にある。この状態では、第２出力点１０４は、第７のスイッチング素子Ｑ７、第２キャパシタＣ２、第１０のダイオードＤ１２０、第２のスイッチＱ１２、第１キャパシタＣ１、第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子は第２，７のスイッチング素子Ｑ２，Ｑ７、第２のスイッチＱ１２および第１０のダイオードＤ１２０の計４つである。

したがって、第１出力点１０３の電位は、第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）と第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）との和の分だけ高い電位となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１０の出力電圧は、Ｅ／２（＝Ｅ／４＋Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。

次に、図３Ｂに示す第４のモードでは、第１変換回路１の第３のスイッチング素子Ｑ３と、第２変換回路２の第６のスイッチング素子Ｑ６と、第２の双方向スイッチ４の第２のスイッチＱ１２とがそれぞれオンの状態にある。この状態では、第２出力点１０４は、第６のスイッチング素子Ｑ６、第１０のダイオードＤ１２０、第２のスイッチＱ１２、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子は第３，６のスイッチング素子Ｑ３，Ｑ６、第２のスイッチＱ１２および第１０のダイオードＤ１２０の計４つである。

したがって、第１出力点１０３の電位は第２出力点１０４と同電位になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１０の出力電圧は、０〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。

一方、第５〜８のモードにおいては、電力変換装置１０は、上記第１〜４のモードを基準にして、第１変換回路１と第２変換回路２とで動作を入れ替え、且つ第１の双方向スイッチ３と第２の双方向スイッチ４とで動作を入れ替えたような動作を行う。つまり、第５〜８のモードと第１〜４のモードとでは、第１変換回路１および第１の双方向スイッチ３と、第２変換回路２および第２の双方向スイッチ４との動作は対称な動作となる。

すなわち、図４Ａに示す第５のモードでは、上記第４のモードと対称に、第１変換回路１の第２のスイッチング素子Ｑ２と、第２変換回路２の第７のスイッチング素子Ｑ７と、第１の双方向スイッチ３の第１のスイッチＱ１１とがそれぞれオンの状態にある。この状態では、図４Ａに示すように、第１出力点１０３は、第２のスイッチング素子Ｑ２、第９のダイオードＤ１１０、第１のスイッチＱ１１、第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子は第２，７のスイッチング素子Ｑ２，Ｑ７、第１のスイッチＱ１１および第９のダイオードＤ１１０の計４つである。

したがって、第１出力点１０３の電位は第２出力点１０４と同電位になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１０の出力電圧は、０〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。

次に、図４Ｂに示す第６のモードでは、上記第３のモードと対称に、第１変換回路１の第３のスイッチング素子Ｑ３と、第２変換回路２の第６のスイッチング素子Ｑ６と、第１の双方向スイッチ３の第１のスイッチＱ１１とがそれぞれオンの状態にある。この状態では、第１出力点１０３は、第３のスイッチング素子Ｑ３、第１キャパシタＣ１、第９のダイオードＤ１１０、第１のスイッチＱ１１、第２キャパシタＣ２、第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。このとき、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子は第３，６のスイッチング素子Ｑ３，Ｑ６、第１のスイッチＱ１１および第９のダイオードＤ１１０の計４つである。

したがって、第１出力点１０３の電位は、第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）と第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）との和の分だけ低い電位となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１０の出力電圧は、−Ｅ／２（＝−Ｅ／４−Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。

次に、図５Ａに示す第７のモードでは、上記第２のモードと対称に、第１変換回路１の第２，４のスイッチング素子Ｑ２，Ｑ４と、第２変換回路２の第５，７のスイッチング素子Ｑ５，Ｑ７とがそれぞれオンの状態にある。この状態では、図５Ａに示すように、第１入力点１０１は、第５のスイッチング素子Ｑ５、第２キャパシタＣ２、第７のスイッチング素子Ｑ７を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第４のスイッチング素子Ｑ４、第１キャパシタＣ１、第２のスイッチング素子Ｑ２を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子は第２，４，５，７のスイッチング素子Ｑ２，Ｑ４，Ｑ５，Ｑ７の計４つである。

したがって、第１出力点１０３の電位は、第２入力点１０２の電位（０〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。また、第２出力点１０４の電位は、第１入力点１０１の電位（Ｅ〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり３Ｅ／４（＝Ｅ−Ｅ／４）〔Ｖ〕となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１０の出力電圧は、−Ｅ／２（＝Ｅ／４−３Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。

次に、図５Ｂに示す第８のモードでは、上記第１のモードと対称に、第１変換回路１の第３，４のスイッチング素子Ｑ３，Ｑ４と、第２変換回路２の第５，６のスイッチング素子Ｑ５，Ｑ６とがそれぞれオンの状態にある。この状態では、図５Ｂに示すように、第１入力点１０１は、第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第４のスイッチング素子Ｑ４、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。このとき、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子は第３，４，５，６のスイッチング素子Ｑ３，Ｑ４，Ｑ５，Ｑ６の計４つである。

したがって、第１出力点１０３は第２入力点１０２と同電位（０〔Ｖ〕）になり、第２出力点１０４は第１入力点１０１と同電位（Ｅ〔Ｖ〕）になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１０の出力電圧は、−Ｅ（＝０−Ｅ）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。

要するに、電力変換装置１０は、上記第１〜８のモードを切り替えることにより、第１出力点１０３と第２出力点１０４との間に生じる出力電圧の大きさを、複数段階に変化させる。

さらに詳しく説明すると、第１変換回路１は、第１キャパシタＣ１をフライングキャパシタとして用い、第１〜４のスイッチング素子Ｑ１〜Ｑ４、第１，２のスイッチＱ１１，Ｑ１２のオン／オフを切り替えることにより、第１出力点１０３の電位を切り替える。なお、第１キャパシタＣ１は、第２，７のモードで充電され、第３，６のモードで放電されるが、比較的高い周波数で第１〜８のモードを切り替えれば、基本動作時における第１キャパシタＣ１の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。

また、第２変換回路２は、第２キャパシタＣ２をフライングキャパシタとして用い、第５〜８のスイッチング素子Ｑ５〜Ｑ８、第１，２のスイッチＱ１１，Ｑ１２のオン／オフを切り替えることにより、第２出力点１０４の電位を切り替える。なお、第２キャパシタＣ２は、第２，７のモードで充電され、第３，６のモードで放電されるが、比較的高い周波数で第１〜８のモードを切り替えれば、基本動作時における第２キャパシタＣ２の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。

そのため、上記第１〜８のモードにおいては、電力変換装置１０は、第１出力点１０３を高電位側、第２出力点１０４を低電位側とする電圧を出力電圧として出力することになる。そして、電力変換装置１０は、第１〜４のモードにおいて、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、Ｅ〔Ｖ〕（第１のモード）、Ｅ／２〔Ｖ〕（第２，３のモード）、０〔Ｖ〕（第４のモード）の３段階で切り替えることになる。第５〜８のモードにおいては、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、０〔Ｖ〕（第５のモード）、−Ｅ／２〔Ｖ〕（第６，７のモード）、−Ｅ〔Ｖ〕（第８のモード）の３段階で切り替えることになる。

したがって、電力変換装置１０は、上記第１〜８の計８つのモードを切り替えることにより、出力電圧をＥ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕、−Ｅ／２〔Ｖ〕、−Ｅ〔Ｖ〕の５段階で切り替えることができる。電力変換装置１０は、これら５段階の出力電圧を適宜切り替えることにより、第３出力点１０５と第４出力点１０６との間に交流電圧（以下、「最終出力電圧」という）を発生する。

ここで、最終出力電圧は、系統電源７の出力電圧に等しく、図６に示すように正弦波状の波形となる。図６では、横軸が時間軸、縦軸が電圧値を表している。ここで、最終出力電圧が０〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間（つまり正弦波における正極性側の半波に相当する期間）Ｔ１〜Ｔ３においては、電力変換装置１０は、第１〜４のモードを切り替えることで動作する。最終出力電圧が０〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間（つまり正弦波における負極性側の半波に相当する期間）Ｔ４〜Ｔ６においては、電力変換装置１０は、第５〜８のモードを切り替えることで動作する。

以上説明した第１〜８のモードをまとめると、表１のようになる。

ここにおいて、制御部６は、ＰＷＭ（Pulse Width Modulation）信号により、第１〜８のスイッチング素子Ｑ１〜Ｑ８のオン／オフ、第１，２のスイッチＱ１１，Ｑ１２のオン／オフを切り替え、上記第１〜８のモードを実現する。

さらに詳しく説明すると、図６において最終出力電圧が０〔Ｖ〕〜Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ１，Ｔ３には、制御部６は、表１に示すように第２〜４のモードを切り替える動作を繰り返す。ここで、制御部６は、第２のモードと第３のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。

さらに、図６において最終出力電圧がＥ／２〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間Ｔ２には、制御部６は、表１に示すように第１〜３のモードを切り替える動作を繰り返す。ここで、制御部６は、第２のモードと第３のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。

また、図６において最終出力電圧が０〔Ｖ〕〜−Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ４，Ｔ６には、制御部６は、表１に示すように第５〜７のモードを切り替える動作を繰り返す。ここで、制御部６は、第６のモードと第７のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。

さらに、図６において最終出力電圧が−Ｅ／２〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間Ｔ５には、制御部６は、表１に示すように第６〜８のモードを切り替える動作を繰り返す。ここで、制御部６は、第６のモードと第７のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。

本実施形態において、制御部６は、ＰＷＭ信号のデューティ比を変化させながら上述した第１〜８のモードの切り替えを行うことで、最終出力電圧の波形が正弦波に近似するように、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を制御する。要するに、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を５段階で適宜切り替えることにより、正弦波状の交流電圧を第３出力点１０５と第４出力点１０６との間に発生する。

なお、第４のモードと第５のモードとは、いずれも出力電圧が０〔Ｖ〕であって、且つ第１キャパシタＣ１および第２キャパシタＣ２の放電および充電には寄与しないモードである。そのため、第４のモードと第５のモードとのいずれか一方を省略することも考えられるが、最終出力電圧の正・負のバランスを考慮すれば、電力変換装置１０は、第４のモードと第５のモードとを分けた方が、スイッチングロスを小さくできて効率がよくなる。

ところで、本実施形態の電力変換装置１０によれば、半導体素子（スイッチング素子、スイッチ、ダイオード）のうち電流が流れる素子の数（以下、「通過素子数」という）は、上述したように第１〜８のいずれのモードにおいても「４」以下である。

とくに、第２の双方向スイッチ４がオンする第３，４のモードにおいては、第２のスイッチＱ１２と第１０のダイオードＤ１２０とを別素子として数えても通過素子数は「４」である。同様に、第１の双方向スイッチ３がオンする第５，６のモードにおいては、第１のスイッチＱ１１と第９のダイオードＤ１１０とを別素子として数えても通過素子数は「４」である。したがって、第１，２の双方向スイッチ３，４がそれぞれ１素子で構成されている場合には、第３〜６のモードにおける通過素子数は「３」になる。

＜パワーコンディショナの構成＞
本実施形態に係るパワーコンディショナ２０は、図７に示すように、上記の電力変換装置１０と、解列器９とを備えている。解列器９は、第１出力点１０３（図１参照）および第２出力点１０４（図１参照）と、系統電源７との間に電気的に接続されている。図７の例では、解列器９は、第３出力点１０５および第４出力点１０６と、系統電源７との間に電気的に接続されている。言い換えれば、解列器９は、フィルタ回路５（図１参照）を介して第１出力点１０３および第２出力点１０４に接続されている。

ここで、解列器９は、第３出力点１０５と系統電源７との間に電気的に接続された第１接点部９１と、第４出力点１０６と系統電源７との間に電気的に接続された第２接点部９２とを有している。ただし、解列器９は、第３出力点１０５および第４出力点１０６の少なくとも一方と系統電源７との間に電気的に接続されていればよく、第１接点部９１および第２接点部９２のいずれかは省略されていてもよい。

このパワーコンディショナ２０は、定常時、系統連系運転を行い、直流電源１００から入力される直流電力を電力変換装置１０で交流電力に変換し、系統電源７および負荷８へ出力する。詳しい説明は省略するが、パワーコンディショナ２０は、系統電源７の停電等の異常時には、解列器９を開放し、系統電源７から解列された状態で交流電力を出力する自立運転を行うように構成されている。

このパワーコンディショナ２０によれば、解列器９を開放（解列）することにより、第１変換回路１および第２変換回路２と系統電源７との間を電気的に切り離すことができる。そのため、パワーコンディショナ２０は、電源投入後、電力変換装置１０が上述した基本動作を開始する前の始動期間に、解列器９を開放することで、第１出力点１０３と第２出力点１０４との間に、フィルタ回路５を含む電流経路を構成することができる。

ここでいう電流経路は、フィルタ回路５を構成するインダクタＬ１、第３キャパシタＣ３、およびインダクタＬ２を含む電流経路である。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第３出力点１０５と第４出力点１０６との間が電気的に絶縁されていても第１キャパシタＣ１および第２キャパシタＣ２を充電できる。

したがって、電力変換装置１０は、第３出力点１０５および第４出力点１０６が系統電源７に接続されていなくても、第１キャパシタＣ１および第２キャパシタＣ２を充電することが可能である。言い換えれば、電力変換装置１０は、一対の出力端子（第３出力点１０５、第４出力点１０６）間に何の負荷も接続されていない状態（無負荷状態）であっても、定常動作に必要なキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を充電できる。なお、ここでいう定常動作とは、始動期間の経過後、つまり第１キャパシタＣ１および第２キャパシタＣ２が基準電圧（Ｅ／４〔Ｖ〕）に充電された後の電力変換装置１０の動作であって、上述した基本動作と同義である。

＜効果＞
以上説明した本実施形態の電力変換装置１０によれば、直流電源１００の両端間に並列接続された第１変換回路１および第２変換回路２を有し、第１変換回路１と第２変換回路２との間を第１の双方向スイッチ３および第２の双方向スイッチ４で接続している。ここで、第１変換回路１は、４つのスイッチング素子（第１〜４のスイッチング素子Ｑ１〜Ｑ４）および１つのキャパシタ（第１キャパシタＣ１）を有している。同様に、第２変換回路２は、４つのスイッチング素子（第５〜８のスイッチング素子Ｑ５〜Ｑ８）および１つのキャパシタ（第２キャパシタＣ２）を有している。

この構成において、直流電源１００から電力変換装置１０に入力される電流は、１０個のスイッチング素子（第１〜８のスイッチング素子Ｑ１〜Ｑ８および第１，２の双方向スイッチ３，４）のうち多くても４個の素子を通過するだけである。したがって、この電力変換装置１０では、スイッチング素子の導通損失（ロス）の和が比較的小さく、電力変換効率のさらなる向上を図ることができる、という利点がある。

さらに、電力変換装置１０は、一般的に、導通損失が大きくなるほど発熱量が増えるため大型の放熱装置（ヒートシンクやファン等の空冷装置）が必要になる。本実施形態の電力変換装置１０は、導通損失を小さく抑えることで放熱装置の小型化も期待できる。

また、特許文献１に記載の構成と比較すると、本実施形態の電力変換装置１０は、分圧用のキャパシタが必要ない分だけ、装置全体の小型化を図ることができるという利点もある。すなわち、特許文献１に記載の電力変換装置は、２個の直流キャパシタの直列回路に直流電圧Ｅを印加することで、直流電圧ＥをＥ／２ずつに分圧しているので、２個の直流キャパシタは必須の構成である。これに対して、本実施形態の電力変換装置１０は、分圧用のキャパシタが必要ないので、その分、装置全体の小型化を図ることが可能である。

また、電力変換装置１０は、本実施形態のように、第１〜４のスイッチング素子Ｑ１〜Ｑ４と第５〜８のスイッチング素子Ｑ５〜Ｑ８と第１の双方向スイッチ３と第２の双方向スイッチ４とを制御対象にする制御部６をさらに備えることが好ましい。この場合、制御部６は、第１出力点１０３と第２出力点１０４との間に所望の出力電圧が生じるように、上記制御対象を制御する。この構成によれば、電力変換装置１０は、制御部６での制御対象（第１〜８のスイッチング素子Ｑ１〜Ｑ８、第１，２の双方向スイッチ３，４）の制御により、所望の出力電圧を出力することが可能である。

また、この場合、本実施形態のように、直流電源１００からの第１入力点１０１と第２入力点１０２との間に印加される電圧の１／４の大きさの電圧を基準電圧とすることが好ましい。この場合、制御部６は、第１キャパシタＣ１および第２キャパシタＣ２がそれぞれ上記基準電圧を中心に充電と放電とを繰り返すように上記制御対象（第１〜８のスイッチング素子Ｑ１〜Ｑ８、第１，２の双方向スイッチ３，４）を制御する。

この構成によれば、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、上述したように第１〜４のモードにおいてＥ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕の３段階で切り替えることができる。第５〜８のモードにおいては、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、０〔Ｖ〕、−Ｅ／２〔Ｖ〕、−Ｅ〔Ｖ〕の３段階で切り替えることになる。その結果、電力変換装置１０は、上記第１〜８のモードを切り替えることにより、出力電圧をＥ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕、−Ｅ／２〔Ｖ〕、−Ｅ〔Ｖ〕の５段階で切り替えることができる。

要するに、本実施形態に係る電力変換装置１０は、出力電圧を５段階で切り替える５レベルインバータでありながらも、動作としては３レベルインバータと同様であるから、通過素子数を３レベルインバータと同等の「４」以下とすることができる。したがって、この電力変換装置１０は、一般的な５レベルインバータの通過素子数「６」に比べて、通過素子数を少なく抑えることができ、その結果、電力変換効率のさらなる向上を図ることができる。

また、制御部６は、本実施形態のように、上記出力電圧の大きさが５段階で変化するように上記制御対象（第１〜８のスイッチング素子Ｑ１〜Ｑ８、第１，２の双方向スイッチ３，４）を制御することが好ましい。この構成によれば、電力変換装置１０は、出力電圧の切り替えが２段階のみの所謂２レベルインバータに比べて、出力電圧の電圧値を細かく調整することができる。

ここで、本実施形態のように、上記出力電圧は交流電圧であることが好ましい。この構成によれば、電力変換装置１０は、直流電源１００から出力された直流電圧を交流電圧に変換して出力することができ、系統電源７に接続する系統連系等の使い方が可能になる。

また、電力変換装置１０は、本実施形態のように、第１出力点１０３と第２出力点１０４との間に電気的に接続され、第１出力点１０３と第２出力点１０４との間に電流経路を形成するフィルタ回路５をさらに備えることが好ましい。この構成によれば、フィルタ回路５によって、出力電圧から高調波成分を除去することができる。さらに、第１出力点１０３と第２出力点１０４との間に負荷（系統電源７および負荷８）が接続されていない状態でも、フィルタ回路５を通して第１キャパシタＣ１および第２キャパシタＣ２を充電できる。なお、フィルタ回路５は電力変換装置１０に必須の構成ではなく、適宜省略可能である。

また、本実施形態に係るパワーコンディショナ２０によれば、解列器９を開放（解列）することにより、第１変換回路１および第２変換回路２と系統電源７との間を電気的に切り離すことができる。したがって、パワーコンディショナ２０は、定常時、系統連系運転を行い、系統電源７の停電等の異常時には、解列器９を開放し、系統電源７から解列された状態で交流電力を出力する自立運転を行うことができる。

（実施形態２）
本実施形態の電力変換装置１０は、図８に示すように、第１の双方向スイッチ３および第２の双方向スイッチ４の構成が、実施形態１の電力変換装置１０とは相違する。さらに、本実施形態では、制御部６は、第１〜８のスイッチング素子Ｑ１〜Ｑ８等に駆動信号を与えるドライブ回路６１と、ドライブ回路６１にＰＷＭ信号を与えるマイコン（マイクロコンピュータ）６２と、後述の検出回路６３とを有している。以下、実施形態１と同様の構成については、共通の符号を付して適宜説明を省略する。

本実施形態においては、第１の双方向スイッチ３は、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第１の双方向スイッチ３の全オフ状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を遮断する状態である。第１の双方向スイッチ３の全オン状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を通過させる状態である。第２の双方向スイッチ４も同様に、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第２の双方向スイッチ４の全オフ状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を遮断する状態である。第２の双方向スイッチ４の全オン状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を通過させる状態である。

さらに、本実施形態では、第１の双方向スイッチ３の動作状態は、第２接続点２０２から第１接続点２０１へ流れる電流を遮断し、且つ第１接続点２０１から第２接続点２０２へ流れる電流を通過させる半オン状態をさらに含んでいる。また、第２の双方向スイッチ４の動作状態は、第３接続点２０３から第４接続点２０４へ流れる電流を遮断し、且つ第４接続点２０４から第３接続点２０３へ流れる電流を通過させる半オン状態をさらに含んでいる。

すなわち、実施形態１で説明したように、第１のスイッチＱ１１とダイオード（第９のダイオードＤ１１０）とで構成された第１の双方向スイッチ３では、オン時に流す電流の向きが一方向に制限されているため、全オン状態を選択することはできない。同様に、第２のスイッチＱ１２とダイオード（第１０のダイオードＤ１２０）とで構成された第２の双方向スイッチ４では、オン時に流す電流の向きが一方向に制限されているため、全オン状態を選択することはできない。

要するに、実施形態１における双方向スイッチ（第１の双方向スイッチ３および第２の双方向スイッチ４のそれぞれ）は、双方向の電流を遮断する全オフ状態と、一方向の電流を通過させる半オン状態との２つの動作状態を切替可能である。これに対して、本実施形態における双方向スイッチ（第１の双方向スイッチ３および第２の双方向スイッチ４のそれぞれ）は、全オフ状態および半オン状態に加えて、全オン状態を含む３つの動作状態を切替可能である。

そのため、本実施形態の電力変換装置１０は、第１の双方向スイッチ３を全オン状態とすることにより、第１接続点２０１と第２接続点２０２との間を双方向の電流が通過可能な状態を作り出すことができる。また、本実施形態の電力変換装置１０は、第２の双方向スイッチ４を全オン状態とすることにより、第３接続点２０３と第４接続点２０４との間を双方向の電流が通過可能な状態を作り出すことができる。

＜電力変換装置の構成＞
以下に、本実施形態の電力変換装置１０の具体的な構成について、図８を参照して説明する。

本実施形態では、第１の双方向スイッチ３は、第１接続点２０１と第２接続点２０２との間において、電気的に直列に接続された第３のスイッチＱ１３と第１のスイッチＱ１１とを有している。つまり、第１の双方向スイッチ３は、実施形態１の第９のダイオードＤ１１０に代えて、第３のスイッチＱ１３を有しており、第１接続点２０１側から第３のスイッチＱ１３、第１のスイッチＱ１１の順に接続されている。

具体的に説明すると、第３のスイッチＱ１３は、第１のスイッチＱ１１と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第３のスイッチＱ１３のソースは第１接続点２０１に接続され、第３のスイッチＱ１３のドレインは第１のスイッチＱ１１のドレインに接続されている。要するに、第１のスイッチＱ１１と第３のスイッチＱ１３とは、ドレイン同士が互いに接続されるように、第１接続点２０１と第２接続点２０２との間において逆直列に接続されている。

第２の双方向スイッチ４は、第３接続点２０３と第４接続点２０４との間において、電気的に直列に接続された第２のスイッチＱ１２と第４のスイッチＱ１４とを有している。つまり、第２の双方向スイッチ４は、実施形態１の第１０のダイオードＤ１２０に代えて、第４のスイッチＱ１４を有しており、第３接続点２０３側から第２のスイッチＱ１２、第４のスイッチＱ１４の順に接続されている。

具体的に説明すると、第４のスイッチＱ１４は、第２のスイッチＱ１２と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第４のスイッチＱ１４のソースは第４接続点２０４に接続され、第４のスイッチＱ１４のドレインは第２のスイッチＱ１２のドレインに接続されている。要するに、第２のスイッチＱ１２と第４のスイッチＱ１４とは、ドレイン同士が互いに接続されるように、第３接続点２０３と第４接続点２０４との間において逆直列に接続されている。

また、第３のスイッチＱ１３および第４のスイッチＱ１４の各々には、寄生ダイオードからなる第１３，１４のダイオードＤ１３，Ｄ１４が逆並列に接続されている。第１３のダイオードＤ１３は、第３のスイッチＱ１３のドレイン側をカソード、ソース側をアノードとする向きに接続されている。第１４のダイオードＤ１４は、第４のスイッチＱ１４のドレイン側をカソード、ソース側をアノードとする向きに接続されている。

これにより、本実施形態における双方向スイッチ（第１の双方向スイッチ３および第２の双方向スイッチ４のそれぞれ）は、全オフ状態および半オン状態に加えて、全オン状態を含む３つの動作状態を切替可能である。

すなわち、第１の双方向スイッチ３は、第１，３のスイッチＱ１１，Ｑ１３がいずれもオフの状態で全オフ状態となり、第１，３のスイッチＱ１１，Ｑ１３がいずれもオンの状態で全オン状態となる。さらに、第１の双方向スイッチ３は、第１のスイッチＱ１１がオンで且つ第３のスイッチＱ１３がオフの状態には、第１３のダイオードＤ１３によって電流の向きが一方向に制限される半オン状態となる。また、第２の双方向スイッチ４は、第２，４のスイッチＱ１２，Ｑ１４がいずれもオフの状態で全オフ状態となり、第２，４のスイッチＱ１２，Ｑ１４がいずれもオンの状態で全オン状態となる。さらに、第２の双方向スイッチ４は、第２のスイッチＱ１２がオンで且つ第４のスイッチＱ１４がオフの状態には、第１４のダイオードＤ１４によって電流の向きが一方向に制限される半オン状態となる。

第３，４の各スイッチＱ１３，Ｑ１４のゲートは、それぞれ制御部６に電気的に接続されている。制御部６は、第１，２のスイッチＱ１１，Ｑ１２のオン／オフを個別に切り替え可能であって、これにより第１の双方向スイッチ３を制御する。また、制御部６は、第３，４のスイッチＱ１３，Ｑ１４のオン／オフを個別に切り替え可能であって、これにより第２の双方向スイッチ４を制御する。

本実施形態においては、制御部６は、ドライブ回路６１と、マイコン６２と、検出回路６３とを有している。

ドライブ回路６１は、第１〜８のスイッチング素子Ｑ１〜Ｑ８、および第１〜４のスイッチＱ１１〜Ｑ１４の制御端子（ゲート）に対して駆動信号を与えることにより、各素子を個別に駆動（制御）するように構成されている。マイコン６２は、ドライブ回路６１にＰＷＭ信号を与えることにより、ドライブ回路６１を制御するように構成されている。すなわち、制御部６は、マイコン６２からの指示に応じてドライブ回路６１が生成する駆動信号によって、第１〜８のスイッチング素子Ｑ１〜Ｑ８、および第１〜４のスイッチＱ１１〜Ｑ１４を個別に制御する。

検出回路６３は、第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧の大きさを検出するように構成されている。検出回路６３の検出結果を用いた制御部６の動作については後述する。

ここにおいて、ドライブ回路６１は、２つ以上の半導体素子（スイッチング素子、スイッチ、ダイオード）が同時にオンして、短絡電流が流れることを防止する短絡防止回路としての機能を兼ね備えていることが好ましい。すなわち、特定の組み合わせの半導体素子が同時にオンすると、たとえば第１入力点１０１と第２入力点１０２との間が短絡し、直流電源１００からの電流が短絡電流となって半導体素子に流れる可能性がある。そこで、ドライブ回路６１は、このような特定の組み合わせの半導体素子が同時にオンしないように構成されることが好ましい。たとえば、ドライブ回路６１は、特定の組み合わせの半導体素子の制御端子（ゲート）に入力される駆動信号が同時にＨレベルになると、駆動信号を強制的にＬレベルに落とすことにより、特定の組み合わせの半導体素子を同時にオンさせないように構成される。

以下に、ドライブ回路６１によって同時オンを防止することが好ましい特定の組み合わせを列挙する。

（１）「第１のスイッチング素子Ｑ１、第４のスイッチング素子Ｑ４」
第１のスイッチング素子Ｑ１と第４のスイッチング素子Ｑ４とが同時にオンすると、第１キャパシタＣ１が直流電源１００に電気的に接続される。この状態では、第１入力点１０１と第２入力点１０２とが一方のアーム（第１変換回路１）を介して短絡するアーム短絡が生じるため、直流電源１００から第１変換回路１に短絡電流（大電流）が流れる可能性がある。

（２）「第５のスイッチング素子Ｑ５、第８のスイッチング素子Ｑ８」
第５のスイッチング素子Ｑ５と第８のスイッチング素子Ｑ８とが同時にオンすると、第２キャパシタＣ２が直流電源１００に電気的に接続される。この状態では、第１入力点１０１と第２入力点１０２とが他方のアーム（第２変換回路２）を介して短絡するアーム短絡が生じるため、直流電源１００から第２変換回路２に短絡電流（大電流）が流れる可能性がある。

（３）「第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３」
第２のスイッチング素子Ｑ２と第３のスイッチング素子Ｑ３とが同時にオンすると、第１キャパシタＣ１の両端間が電気的に接続される。この状態では、第１キャパシタＣ１の両端間が短絡するため、第１キャパシタＣ１から第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３に短絡電流（大電流）が流れる可能性がある。

（４）「第６のスイッチング素子Ｑ６、第７のスイッチング素子Ｑ７」
第６のスイッチング素子Ｑ６と第７のスイッチング素子Ｑ７とが同時にオンすると、第２キャパシタＣ２の両端間が電気的に接続される。この状態では、第２キャパシタＣ２の両端間が短絡するため、第２キャパシタＣ２から第６のスイッチング素子Ｑ６および第７のスイッチング素子Ｑ７に短絡電流（大電流）が流れる可能性がある。

（５）「第１のスイッチング素子Ｑ１、第１のスイッチＱ１１」
第１のスイッチング素子Ｑ１と第１のスイッチＱ１１とが同時にオンすると、第２キャパシタＣ２の両端間が第５のダイオードＤ５、および第１３のダイオードＤ１３を介して電気的に接続される。この状態では、第２キャパシタＣ２の両端間が短絡するため、第２キャパシタＣ２から第１のスイッチング素子Ｑ１および第１のスイッチＱ１１に短絡電流（大電流）が流れる可能性がある。

（６）「第５のスイッチング素子Ｑ５、第２のスイッチＱ１２」
第５のスイッチング素子Ｑ５と第２のスイッチＱ１２とが同時にオンすると、第１キャパシタＣ１の両端間が第１のダイオードＤ１、および第１４のダイオードＤ１４を介して電気的に接続される。この状態では、第１キャパシタＣ１の両端間が短絡するため、第１キャパシタＣ１から第５のスイッチング素子Ｑ５および第２のスイッチＱ１２に短絡電流（大電流）が流れる可能性がある。

（７）「第４のスイッチング素子Ｑ４、第２のスイッチＱ１２」
第４のスイッチング素子Ｑ４と第２のスイッチＱ１２とが同時にオンすると、第２キャパシタＣ２の両端間が第１４のダイオードＤ１４、および第８のダイオードＤ８を介して電気的に接続される。この状態では、第２キャパシタＣ２の両端間が短絡するため、第２キャパシタＣ２から第２のスイッチＱ１２および第４のスイッチング素子Ｑ４に短絡電流（大電流）が流れる可能性がある。

（８）「第８のスイッチング素子Ｑ８、第１のスイッチＱ１１」
第８のスイッチング素子Ｑ８と第１のスイッチＱ１１とが同時にオンすると、第１キャパシタＣ１の両端間が第１３のダイオードＤ１３、および第４のダイオードＤ４を介して電気的に接続される。この状態では、第１キャパシタＣ１の両端間が短絡するため、第１キャパシタＣ１から第１のスイッチＱ１１および第８のスイッチング素子Ｑ８に短絡電流（大電流）が流れる可能性がある。

（９）「第１のスイッチング素子Ｑ１、第１のスイッチＱ１１、第８のスイッチング素子Ｑ８」
第１のスイッチング素子Ｑ１と第１のスイッチＱ１１と第８のスイッチング素子Ｑ８とが同時にオンすると、第１入力点１０１と第２入力点１０２とが第１３のダイオードＤ１３を介して電気的に接続される。この状態では、第１入力点１０１と第２入力点１０２との間が短絡するため、直流電源１００から第１のスイッチング素子Ｑ１、第１のスイッチＱ１１、および第８のスイッチング素子Ｑ８に短絡電流（大電流）が流れる可能性がある。

（１０）「第５のスイッチング素子Ｑ５、第２のスイッチＱ１２、第４のスイッチング素子Ｑ４」
第５のスイッチング素子Ｑ５と第２のスイッチＱ１２と第４のスイッチング素子Ｑ４とが同時にオンすると、第１入力点１０１と第２入力点１０２とが第１４のダイオードＤ１４を介して電気的に接続される。この状態では、第１入力点１０１と第２入力点１０２との間が短絡するため、直流電源１００から第５のスイッチング素子Ｑ５、第２のスイッチＱ１２、および第４のスイッチング素子Ｑ４に短絡電流（大電流）が流れる可能性がある。

（１１）「第１のスイッチング素子Ｑ１、第４のスイッチＱ１４、第８のスイッチング素子Ｑ８」
第１のスイッチング素子Ｑ１と第４のスイッチＱ１４と第８のスイッチング素子Ｑ８とが同時にオンすると、第１キャパシタＣ１および第２キャパシタＣ２が第１２のダイオードＤ１２を介して直流電源１００に電気的に接続される。この状態では、第１入力点１０１と第２入力点１０２とが短絡するため、直流電源１００から第１のスイッチング素子Ｑ１、第４のスイッチＱ１４、および第８のスイッチング素子Ｑ８に短絡電流（大電流）が流れる可能性がある。

（１２）「第５のスイッチング素子Ｑ５、第３のスイッチＱ１３、第４のスイッチング素子Ｑ４」
第５のスイッチング素子Ｑ５と第３のスイッチＱ１３と第４のスイッチング素子Ｑ４とが同時にオンすると、第２キャパシタＣ２および第１キャパシタＣ１が第１１のダイオードＤ１１を介して直流電源１００に電気的に接続される。この状態では、第１入力点１０１と第２入力点１０２とが短絡するため、直流電源１００から第５のスイッチング素子Ｑ５、第３のスイッチＱ１３、および第４のスイッチング素子Ｑ４に短絡電流（大電流）が流れる可能性がある。

（１３）「第１のスイッチＱ１１、第２のスイッチＱ１２」
第１のスイッチＱ１１と第２のスイッチＱ１２とが同時にオンすると、第１キャパシタＣ１が第１３のダイオードＤ１３および第１４のダイオードＤ１４を介して第２キャパシタＣ２に電気的に接続される。この状態では、第１キャパシタＣ１および第２キャパシタＣ２が短絡するため、第１キャパシタＣ１および第２キャパシタＣ２から第１のスイッチＱ１１、第２のスイッチＱ１２に短絡電流（大電流）が流れる可能性がある。

なお、上記（１）〜（１３）に挙げた組み合わせのうち、（９）は（５）および（８）の組み合わせを含むので、ドライブ回路６１は、（５）または（８）の組み合わせの同時オンを防止できていれば、（９）の組み合わせの同時オンを防止する必要はない。同様に、（１０）は（６）および（７）の組み合わせを含むので、ドライブ回路６１は、（６）または（７）の組み合わせの同時オンを防止できていれば、（１０）の組み合わせの同時オンを防止する必要はない。

また、上記（１１）は、第５のスイッチング素子Ｑ５と第３のスイッチＱ１３と第４のスイッチング素子Ｑ４との全てが同時にオンして初めて問題になるので、ドライブ回路６１は、これら３つのうち２つが同時にオンすることを防止できればよい。つまり、ドライブ回路６１は、第１のスイッチング素子Ｑ１と第４のスイッチＱ１４との組み合わせや、第８のスイッチング素子Ｑ８と第４のスイッチＱ１４との組み合わせの同時オンを防止すれば、（１１）の組み合わせの同時オンを防止できる。同様に、上記（１２）については、ドライブ回路６１は、第５のスイッチング素子Ｑ５と第３のスイッチＱ１３と第４のスイッチング素子Ｑ４とのうち２つが同時にオンすることを防止できればよい。つまり、ドライブ回路６１は、第５のスイッチング素子Ｑ５と第３のスイッチＱ１３との組み合わせや、第４のスイッチング素子Ｑ４と第３のスイッチＱ１３との組み合わせの同時オンを防止すれば、（１１）の組み合わせの同時オンを防止できる。

さらに、上述したような特定の組み合わせの半導体素子が同時にオンすることを防止するためには、制御部６は、第１〜８のモードの切り替えを行う際のＰＷＭ信号のデューティ比に、上限および下限が設定されることが好ましい。これにより、制御部６は、第１〜８のモードを切り替える際にデッドタイムを設定することができ、より確実に、上述したような特定の組み合わせの半導体素子が同時オンすることを防止できる。

＜電力変換装置の基本動作＞
本実施形態の電力変換装置１０の基本動作について、図９Ａ，９Ｂ，１０Ａ，１０Ｂ，１１Ａ，１１Ｂ，１２Ａ，１２Ｂを参照して簡単に説明する。なお、図中、太線矢印は電流経路を表し、点線の丸印が付されたスイッチング素子（あるいはスイッチ）は電流が通過する素子を表している。

以下では、実施形態１で説明して基本動作と異なる点を中心に説明する。なお、以下の説明では、第１〜８のスイッチング素子Ｑ１〜Ｑ８および第１〜４のスイッチＱ１１〜Ｑ１４に関し、それぞれオン／オフの状態について言及していない場合には「オフ」の状態にあることとする。また、第１〜８のスイッチング素子Ｑ１〜Ｑ８並びに第１〜４のスイッチＱ１１〜Ｑ１４での電圧降下は無視できる程度と仮定する。

まず、図９Ａに示す第１のモードでは、第１，２のスイッチング素子Ｑ１，Ｑ２、および第７，８のスイッチング素子Ｑ７，Ｑ８に加えて、第２の双方向スイッチ４の第２のスイッチＱ１２がそれぞれオンの状態にある。つまり、第２の双方向スイッチ４は半オン状態にある。ただし、この状態において、電流の流れる経路は実施形態１の第１のモードと同様であり、第２のスイッチＱ１２には電流は流れない。

次に、図９Ｂに示す第２のモードでは、第１，３のスイッチング素子Ｑ１，Ｑ３、および第６，８のスイッチング素子Ｑ６，Ｑ８に加えて、第２の双方向スイッチ４の第２のスイッチＱ１２がそれぞれオンの状態にある。つまり、第２の双方向スイッチ４は半オン状態にある。ただし、この状態において、電流の流れる経路は実施形態１の第２のモードと同様であり、第２のスイッチＱ１２には電流は流れない。

次に、図１０Ａに示す第３のモードでは、第２のスイッチング素子Ｑ２、第７のスイッチング素子Ｑ７、および第２の双方向スイッチ４の第２のスイッチＱ１２に加えて第４のスイッチＱ１４がそれぞれオンの状態にある。つまり、第２の双方向スイッチ４は全オン状態にある。この状態において、電流経路は実施形態１の第３のモードと同様であるが、第２の双方向スイッチ４が全オン状態にあるため、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

次に、図１０Ｂに示す第４のモードでは、第３のスイッチング素子Ｑ３、第６のスイッチング素子Ｑ６、および第２の双方向スイッチ４の第２のスイッチＱ１２に加えて第４のスイッチＱ１４がそれぞれオンの状態にある。つまり、第２の双方向スイッチ４は全オン状態にある。この状態において、電流経路は実施形態１の第４のモードと同様であるが、第２の双方向スイッチ４が全オン状態にあるため、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

一方、第５〜８のモードにおいては、電力変換装置１０は、上記第１〜４のモードを基準にして、第１変換回路１と第２変換回路２とで動作を入れ替え、且つ第１の双方向スイッチ３と第２の双方向スイッチ４とで動作を入れ替えたような動作を行う。つまり、第５〜８のモードと第１〜４のモードとでは、第１変換回路１および第１の双方向スイッチ３と、第２変換回路２および第２の双方向スイッチ４との動作は対称な動作となる。

すなわち、図１１Ａに示す第５のモードでは、上記第４のモードと対称に、第２のスイッチング素子Ｑ２、第７のスイッチング素子Ｑ７、および第１の双方向スイッチ３の第１のスイッチＱ１１に加えて第３のスイッチＱ１３がそれぞれオンの状態にある。つまり、第１の双方向スイッチ３は全オン状態にある。この状態において、電流経路は実施形態１の第５のモードと同様であるが、第１の双方向スイッチ３が全オン状態にあるため、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

次に、図１１Ｂに示す第６のモードでは、上記第３のモードと対称に、第３のスイッチング素子Ｑ３、第６のスイッチング素子Ｑ６、および第１の双方向スイッチ３の第１のスイッチＱ１１に加えて第３のスイッチＱ１３がそれぞれオンの状態にある。つまり、第１の双方向スイッチ３は全オン状態にある。この状態において、電流経路は実施形態１の第６のモードと同様であるが、第１の双方向スイッチ３が全オン状態にあるため、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。

次に、図１２Ａに示す第７のモードでは、上記第２のモードと対称に、第２，４のスイッチング素子Ｑ２，Ｑ４、および第５，７のスイッチング素子Ｑ５，Ｑ７に加えて、第１の双方向スイッチ３の第１のスイッチＱ１１がそれぞれオンの状態にある。つまり、第１の双方向スイッチ３は半オン状態にある。ただし、この状態において、電流の流れる経路は実施形態１の第７のモードと同様であり、第１のスイッチＱ１１には電流は流れない。

次に、図１２Ｂに示す第８のモードでは、上記第１のモードと対称に、第３，４のスイッチング素子Ｑ３，Ｑ４、および第５，６のスイッチング素子Ｑ５，Ｑ６に加えて、第１の双方向スイッチ３の第１のスイッチＱ１１がそれぞれオンの状態にある。つまり、第１の双方向スイッチ３は半オン状態にある。ただし、この状態において、電流の流れる経路は実施形態１の第８のモードと同様であり、第１のスイッチＱ１１には電流は流れない。

ここにおいて、本実施形態の電力変換装置１０は、第３，４のモードにおいて第２の双方向スイッチ４が全オン状態であり、第５，６のモードにおいて第１の双方向スイッチ３が全オン状態である。そのため、これら第３〜６のモードにおいては、電力変換装置１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。以下では、図９Ａ，９Ｂ，１０Ａ，１０Ｂ，１１Ａ，１１Ｂ，１２Ａ，１２Ｂに太線矢印で示す向きに流れる電流を「順方向電流」と呼び、順方向電流とは逆向きに流れる電流を「逆方向電流」と呼ぶ。すなわち、最終出力電圧が０〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する第１〜４のモードにおいては、第１出力点１０３から第３出力点１０５へ向かう電流が順方向電流となる。最終出力電圧が０〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する第５〜８のモードにおいては、第２出力点１０４から第４出力点１０６へ向かう電流が順方向電流となる。

そのため、電力変換装置１０が同じモードで動作していても、第１キャパシタＣ１および第２キャパシタＣ２を流れる電流が順方向電流か逆方向電流かによって、第１キャパシタＣ１および第２キャパシタＣ２は充電される場合と放電される場合とがある。つまり、順方向電流が流れている場合には、第１キャパシタＣ１および第２キャパシタＣ２は、第２，７のモードで充電され、第３，６のモードで放電される。一方、逆方向電流が流れている場合には、第１キャパシタＣ１および第２キャパシタＣ２は、第２，７のモードで放電され、第３，６のモードで充電されることになる。

ただし、以下の説明では、説明を簡単にするため、電力変換装置１０を流れる電流の向きは順方向電流に固定されていると仮定する。

以上説明した第１〜８のモードをまとめると、表２のようになる。

ところで、制御部６は、第１キャパシタＣ１および第２キャパシタＣ２を充電するか放電するかを、検出回路６３の検出結果に応じて決定することが好ましい。本実施形態では、検出回路６３は制御部６に含まれており、検出回路６３の検出結果はマイコン６２に出力されている。検出回路６３は、第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧を個別に検出し、これら２つの電圧の平均値Ｖｃを検出結果としてマイコン６２に出力する。すなわち、マイコン６２は、第１キャパシタＣ１および第２キャパシタＣ２を充電する充電モードと、第１キャパシタＣ１および第２キャパシタＣ２を放電する放電モードとを、検出回路６３の検出結果に応じて切り替えるように構成されている。

具体的には、マイコン６２は、図１３に示すように、検出回路６３の検出結果（平均値Ｖｃ）と基準電圧（Ｅ／４〔Ｖ〕）とを比較し（Ｓ１）、比較結果によって充電モードと放電モードとのいずれかを選択する。マイコン６２は、検出回路６３の検出結果が基準電圧以上であれば（Ｓ１：Ｙｅｓ）、放電モードを選択する（Ｓ２）。一方、検出回路６３の検出結果が基準電圧未満であれば（Ｓ１：Ｎｏ）、マイコン６２は、充電モードを選択する（Ｓ３）。

さらに詳しく説明すると、第２，７のモードは、第１キャパシタＣ１および第２キャパシタＣ２が充電されるため充電モードに該当し、第３，６のモードは、第１キャパシタＣ１および第２キャパシタＣ２が放電されるため放電モードに該当する。ここで、たとえば最終出力電圧が０〔Ｖ〕〜Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ１，Ｔ３には、制御部６は、表２に示すように第２〜４のモードを切り替える動作を繰り返している。また、最終出力電圧がＥ／２〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間Ｔ２には、制御部６は、表２に示すように第１〜３のモードを切り替える動作を繰り返している。これらの場合（期間Ｔ１〜Ｔ３）において、マイコン６２は、第２のモード（充電モード）と第３のモード（放電モード）とのいずれを選択するかを、検出回路６３の検出結果に応じて決定する。

同様に、最終出力電圧が０〔Ｖ〕〜−Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ４，Ｔ６には、制御部６は、表２に示すように第５〜７のモードを切り替える動作を繰り返す。また、最終出力電圧が−Ｅ／２〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間Ｔ５には、制御部６は、表２に示すように第６〜８のモードを切り替える動作を繰り返す。これらの場合（期間Ｔ４〜Ｔ６）において、マイコン６２は、第６のモード（放電モード）と第７のモード（充電モード）とのいずれを選択するかを、検出回路６３の検出結果に応じて決定する。これらの場合（期間Ｔ４〜Ｔ６）において、マイコン６２は、第７のモード（充電モード）と第６のモード（放電モード）とのいずれを選択するかを、検出回路６３の検出結果に応じて決定する。

これにより、基本動作時における第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧は、それぞれ基準電圧（Ｅ／４〔Ｖ〕）に維持される。なお、このように制御部６が、第１キャパシタＣ１および第２キャパシタＣ２を充電するか放電するかを、検出回路６３の検出結果に応じて決定する構成は、本実施形態に限らず実施形態１にも適用可能である。

＜効果＞
以上説明した本実施形態の電力変換装置１０によれば、第１の双方向スイッチ３は、全オフ状態と全オン状態とを含む動作状態を切替可能であって、第２の双方向スイッチ４も同様に、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。すなわち、本実施形態の電力変換装置１０は、第１の双方向スイッチ３を全オン状態とすることにより、第１接続点２０１と第２接続点２０２との間を双方向の電流が通過可能な状態を作り出すことができる。また、本実施形態の電力変換装置１０は、第２の双方向スイッチ４を全オン状態とすることにより、第３接続点２０３と第４接続点２０４との間を双方向の電流が通過可能な状態を作り出すことができる。

したがって、電力変換装置１０は、たとえば第３出力点１０５および第４出力点１０６間に流す出力電流と、最終出力電圧との間に位相差を設定することができる。要するに、出力電流と最終出力電圧との間に位相差があると、出力電流が最終出力電圧と異符号（たとえば最終出力電圧が正で出力電流が負など）になる期間が生じる。そのため、電力変換装置１０は、出力電流と最終出力電圧との間に位相差を設定する場合、双方向の電流に対応している必要がある。本実施形態の電力変換装置１０は、双方向の電流に対応しているため、出力電流と最終出力電圧との間に位相差を設定することが可能である。

とくに、太陽光発電装置用のパワーコンディショナ２０（図７参照）に電力変換装置１０が用いられる場合には、単独運転の検出や、系統電源７の電圧上昇を抑制する目的で、電力変換装置１０は、出力電流と最終出力電圧との間に位相差を設定する場合がある。また、蓄電装置用のパワーコンディショナに電力変換装置１０が用いられる場合には、出力電流と最終出力電圧との間に位相差を設定することで、電力変換装置１０は、電力が供給される向きを制御し、蓄電装置の充電と放電とを切り替える。本実施形態の電力変換装置１０は、双方向の電流が通過可能な状態を作り出すことで、このような用途に対応できる。

さらに、本実施形態の電力変換装置１０によれば、第１の双方向スイッチ３および第２の双方向スイッチ４を全オン状態とすることにより、第１の双方向スイッチ３および第２の双方向スイッチ４で生じる損失を低減することができる。つまり、実施形態１のように、第１の双方向スイッチ３および第２の双方向スイッチ４にダイオード（第９のダイオードＤ１１０、第１０のダイオードＤ１２０）を含む構成に比べ、本実施形態の電力変換装置１０は、ダイオードでの損失分だけ損失を低減できる。

また、本実施形態のように、第１の双方向スイッチ３の動作状態は、第２接続点２０２から第１接続点２０１へ流れる電流を遮断し、且つ第１接続点２０１から第２接続点２０２へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。この場合、第２の双方向スイッチ４の動作状態は、第３接続点２０３から第４接続点２０４へ流れる電流を遮断し、且つ第４接続点２０４から第３接続点２０３へ流れる電流を通過させる半オン状態をさらに含んでいることが好ましい。

この構成によれば、第７，８のモードのように、第１接続点２０１から第２接続点２０２へ流れる電流を遮断する必要がないモードにおいては、第１の双方向スイッチ３は半オン状態でよい。したがって、制御部６は、第５〜７のモード、あるいは第６〜８のモードを切り替える動作を繰り返す期間（期間Ｔ４〜Ｔ６）においては、第１のスイッチＱ１１をオンし続けることができる。つまり、第５，６のモードでは第１の双方向スイッチ３は全オン状態であり第１のスイッチＱ１１はオンしているので、第７，８のモードに切り替わる度に第１のスイッチＱ１１がオフすると、第１のスイッチＱ１１でスイッチングロスが生じる可能性がある。本実施形態の電力変換装置１０は、第５〜７のモード、あるいは第６〜８のモードが切り替わる際に、第１のスイッチＱ１１がオンし続けることで、第１の双方向スイッチ３で生じるスイッチングロスを低減できる。

同様に、第１，２のモードのように、第４接続点２０４から第３接続点２０３へ流れる電流を遮断する必要がないモードにおいては、第２の双方向スイッチ４は半オン状態でよい。したがって、本実施形態の電力変換装置１０は、第１〜３のモード、あるいは第２〜４のモードが切り替わる際に、第２のスイッチＱ１２がオンし続けることで、第２の双方向スイッチ４で生じるスイッチングロスを低減できる。

さらに、制御部６は、第１の双方向スイッチ３に電流が流れている状態で第１の双方向スイッチ３を半オン状態から全オン状態に移行するようにすれば、第１の双方向スイッチ３で生じるスイッチングロスを一層低減できる。すなわち、たとえば第７のモードから第６のモードへの切り替え時、制御部６は、第１３のダイオードＤ１３がオンしている状態で第３のスイッチＱ１３をオンすることで、第３のスイッチＱ１３のゼロボルトスイッチングを実現できる。同様に、制御部６は、第２の双方向スイッチ４に電流が流れている状態で第２の双方向スイッチ４を半オン状態から全オン状態に移行するようにすれば、第２の双方向スイッチ４で生じるスイッチングロスを一層低減できる。

ところで、第１の双方向スイッチ３および第２の双方向スイッチ４の具体的な構成は、本実施形態で説明した構成に限らず、たとえば実施形態１でも説明したようにダブルゲート（デュアルゲート）構造の双方向スイッチであってもよい。

なお、上記実施形態１または実施形態２において、第１〜８のスイッチング素子Ｑ１〜Ｑ８、第１〜４のスイッチＱ１１〜Ｑ１４としては、デプレッション型のｎチャネルＭＯＳＦＥＴに限らず、その他の半導体スイッチが用いられていてもよい。たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。

その他の構成および機能は実施形態１と同様である。

（実施形態３）
本実施形態の電力変換装置１０は、基本動作を開始する前の始動期間に第１キャパシタＣ１および第２キャパシタＣ２を充電するための充電回路を備える点で、実施形態２の電力変換装置１０とは相違する。以下、実施形態２と同様の構成については、共通の符号を付して適宜説明を省略する。

本実施形態の電力変換装置１０は、第１キャパシタＣ１と第２キャパシタＣ２との少なくとも一方を充電対象とする充電回路をさらに備えている。充電回路は、直流電源１００に対して充電対象と電気的に直列に接続される抵抗とスイッチ要素とを有している。

この電力変換装置１０は、第３出力点１０５および第４出力点１０６が系統電源７に接続されていない状態で、フィルタ回路５を用いずに、第１キャパシタＣ１および第２キャパシタＣ２の少なくとも一方を充電可能である。言い換えれば、電力変換装置１０は、一対の出力端子（第３出力点１０５、第４出力点１０６）間に何の負荷も接続されていない状態（無負荷状態）であっても、定常動作に必要なキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を充電できる。なお、ここでいう定常動作とは、始動期間の経過後、つまり第１キャパシタＣ１および第２キャパシタＣ２が基準電圧（Ｅ／４〔Ｖ〕）に充電された後の電力変換装置１０の動作であって、上述した基本動作と同義である。

詳しくは後述するが、充電回路は、基本的には抵抗とスイッチ要素との組み合わせで構成されている。充電回路は、スイッチ要素がオンした状態で、抵抗を含む電流経路を形成し、この電流経路を通して直流電源１００からの電力を第１キャパシタＣ１および第２キャパシタＣ２に供給することにより、第１キャパシタＣ１および第２キャパシタＣ２を充電する。

以下に、充電回路の回路構成が異なる本実施形態の電力変換装置１０の構成例を幾つか例示する。

（１）構成例１
構成例１の電力変換装置１０は、図１４に示すように、（第１の）抵抗Ｒ１と（第１の）スイッチ要素Ｓｗ１とを有する充電回路１１１を備えている。図１４の例では、抵抗Ｒ１とスイッチ要素Ｓｗ１とは、第１接続点２０１と第１入力点１０１との間において電気的に直列に接続されている。この充電回路１１１は、第１接続点２０１と第１入力点１０１との間において第１のスイッチング素子Ｑ１と電気的に並列に接続されている。

ここで、充電回路１１１のスイッチ要素Ｓｗ１は、デプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。スイッチ要素Ｓｗ１のソースは第１接続点２０１に接続され、スイッチ要素Ｓｗ１のドレインは抵抗Ｒ１を介して第１入力点１０１に接続されている。また、スイッチ要素Ｓｗ１には、スイッチ要素Ｓｗ１のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Ｓｗ１のゲートは、制御部６に電気的に接続されている。制御部６は、スイッチ要素Ｓｗ１のオン／オフを切り替え可能であって、これにより充電回路１１１を制御する。

構成例１の電力変換装置１０は、制御部６にてスイッチ要素Ｓｗ１と第４のスイッチング素子Ｑ４とをオンすることにより、第１入力点１０１と第２入力点１０２との間に第１キャパシタＣ１の充電経路を形成する。この充電経路は、充電回路１１１を構成する抵抗Ｒ１およびスイッチ要素Ｓｗ１を含み、さらに第１キャパシタＣ１および第４のスイッチング素子Ｑ４を含む電流経路である。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第１キャパシタＣ１を充電できる。

また、この電力変換装置１０は、制御部６にてスイッチ要素Ｓｗ１と第２，３，８のスイッチング素子Ｑ２，Ｑ３，Ｑ８と第４のスイッチＱ１４とをオンすることにより、第１入力点１０１と第２入力点１０２との間に第２キャパシタＣ２の充電経路を形成する。この充電経路は、充電回路１１１を構成する抵抗Ｒ１およびスイッチ要素Ｓｗ１を含み、さらに第２キャパシタＣ２、第２，３，８のスイッチング素子Ｑ２，Ｑ３，Ｑ８、第４のスイッチＱ１４、および第１２のダイオードＤ１２を含む電流経路である。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第２キャパシタＣ２を充電できる。

構成例１によれば、１つの充電回路１１１を第１キャパシタＣ１と第２キャパシタＣ２とで共用しながらも、第１キャパシタＣ１と第２キャパシタＣ２との各々を個別に充電できる。これにより、電力変換装置１０は、第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧の調整精度が比較的高くなる。

さらに、構成例１の電力変換装置１０は、以下に説明する同時充電モードで動作することにより、第１キャパシタＣ１と第２キャパシタＣ２とを同時に充電することも可能である。

すなわち、構成例１の電力変換装置１０は、同時充電モードにおいては、制御部６にてスイッチ要素Ｓｗ１と第４のスイッチＱ１４と第８のスイッチング素子Ｑ８とをオンする。これにより、電力変換装置１０は、第１入力点１０１と第２入力点１０２との間に、第１キャパシタＣ１および第２キャパシタＣ２の充電経路を形成する。この充電経路は、充電回路１１１を構成する抵抗Ｒ１およびスイッチ要素Ｓｗ１を含み、さらに第１キャパシタＣ１、第１２のダイオードＤ１２、第４のスイッチＱ１４、第２キャパシタＣ２、および第８のスイッチング素子Ｑ８を含む電流経路である。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第１キャパシタＣ１および第２キャパシタＣ２を充電できる。

このように、同時充電モードにおいては、第１キャパシタＣ１および第２キャパシタＣ２は、第１入力点１０１と第２入力点１０２との間に、電気的に直列に接続されることになる。ここで、第１キャパシタＣ１の回路定数（キャパシタンス）と第２キャパシタＣ２の回路定数（キャパシタンス）とが同値であれば、第１キャパシタＣ１の両端電圧と第２キャパシタＣ２の両端電圧とは互いに同じ電圧になる。

電力変換装置１０は、上述したような同時充電モードを採用することで、第１キャパシタＣ１および第２キャパシタＣ２の充電に掛かる時間を短縮して、始動期間を短縮することができる。

（２）構成例２
構成例２の電力変換装置１０は、図１５に示すように、構成例１の（第１の）充電回路１１１に加えて、（第２の）抵抗Ｒ２と（第２の）スイッチ要素Ｓｗ２とを有する（第２の）充電回路１１２を備えている。図１５の例では、抵抗Ｒ２とスイッチ要素Ｓｗ２とは、第４接続点２０４と第１入力点１０１との間において電気的に直列に接続されている。この充電回路１１２は、第４接続点２０４と第１入力点１０１との間において第５のスイッチング素子Ｑ５と電気的に並列に接続されている。

ここで、充電回路１１２のスイッチ要素Ｓｗ２は、デプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。スイッチ要素Ｓｗ２のソースは第４接続点２０４に接続され、スイッチ要素Ｓｗ２のドレインは抵抗Ｒ２を介して第１入力点１０１に接続されている。また、スイッチ要素Ｓｗ２には、スイッチ要素Ｓｗ２のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Ｓｗ２のゲートは、制御部６に電気的に接続されている。制御部６は、スイッチ要素Ｓｗ２のオン／オフを切り替え可能であって、これにより充電回路１１２を制御する。

構成例２の電力変換装置１０は、第１キャパシタＣ１の充電時の動作については構成例１と同様である。

一方、この電力変換装置１０は、制御部６にてスイッチ要素Ｓｗ２と第８のスイッチング素子Ｑ８とをオンすることにより、第１入力点１０１と第２入力点１０２との間に第２キャパシタＣ２の充電経路を形成する。この充電経路は、充電回路１１２を構成する抵抗Ｒ２およびスイッチ要素Ｓｗ２を含み、さらに第２キャパシタＣ２および第８のスイッチング素子Ｑ８を含む電流経路である。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第２キャパシタＣ２を充電できる。

構成例２によれば、第１キャパシタＣ１と第２キャパシタＣ２とで個別の充電回路１１１，１１２を用いているので、第１キャパシタＣ１と第２キャパシタＣ２との各々を個別に充電できる。これにより、電力変換装置１０は、第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧の調整精度が比較的高くなる。

（３）構成例３
構成例３の電力変換装置１０は、図１６に示すように、構成例２の（第２の）充電回路１１２に代えて、（第３の）抵抗Ｒ３と（第３の）スイッチ要素Ｓｗ３とを有する（第３の）充電回路１１３を備えている。図１６の例では、抵抗Ｒ３とスイッチ要素Ｓｗ３とは、第２接続点２０２と第２入力点１０２との間において電気的に直列に接続されている。この充電回路１１３は、第２接続点２０２と第２入力点１０２との間において第８のスイッチング素子Ｑ８と電気的に並列に接続されている。

ここで、充電回路１１３のスイッチ要素Ｓｗ３は、デプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。スイッチ要素Ｓｗ３のソースは第２入力点１０２に接続され、スイッチ要素Ｓｗ３のドレインは抵抗Ｒ３を介して第２接続点２０２に接続されている。また、スイッチ要素Ｓｗ３には、スイッチ要素Ｓｗ３のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Ｓｗ３のゲートは、制御部６に電気的に接続されている。制御部６は、スイッチ要素Ｓｗ３のオン／オフを切り替え可能であって、これにより充電回路１１３を制御する。

構成例３の電力変換装置１０は、第１キャパシタＣ１の充電時の動作については構成例１と同様である。

一方、この電力変換装置１０は、制御部６にてスイッチ要素Ｓｗ３と第５のスイッチング素子Ｑ５とをオンすることにより、第１入力点１０１と第２入力点１０２との間に第２キャパシタＣ２の充電経路を形成する。この充電経路は、充電回路１１３を構成する抵抗Ｒ３およびスイッチ要素Ｓｗ３を含み、さらに第２キャパシタＣ２および第５のスイッチング素子Ｑ５を含む電流経路である。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第２キャパシタＣ２を充電できる。

構成例３によれば、第１キャパシタＣ１と第２キャパシタＣ２とで個別の充電回路１１１，１１３を用いているので、第１キャパシタＣ１と第２キャパシタＣ２との各々を個別に充電できる。これにより、電力変換装置１０は、第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧の調整精度が比較的高くなる。

（４）構成例４
構成例４の電力変換装置１０は、図１７に示すように、構成例３の（第１の）充電回路１１１に代えて、（第４の）抵抗Ｒ４と（第４の）スイッチ要素Ｓｗ４とを有する（第４の）充電回路１１４を備えている。図１７の例では、抵抗Ｒ４とスイッチ要素Ｓｗ４とは、第３接続点２０３と第２入力点１０２との間において電気的に直列に接続されている。この充電回路１１４は、第３接続点２０３と第２入力点１０２との間において第４のスイッチング素子Ｑ４と電気的に並列に接続されている。

ここで、充電回路１１４のスイッチ要素Ｓｗ４は、デプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。スイッチ要素Ｓｗ４のソースは第２入力点１０２に接続され、スイッチ要素Ｓｗ４のドレインは抵抗Ｒ４を介して第３接続点２０３に接続されている。また、スイッチ要素Ｓｗ４には、スイッチ要素Ｓｗ４のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Ｓｗ４のゲートは、制御部６に電気的に接続されている。制御部６は、スイッチ要素Ｓｗ４のオン／オフを切り替え可能であって、これにより充電回路１１４を制御する。

構成例４の電力変換装置１０は、制御部６にてスイッチ要素Ｓｗ４と第１のスイッチング素子Ｑ１とをオンすることにより、第１入力点１０１と第２入力点１０２との間に第１キャパシタＣ１の充電経路を形成する。この充電経路は、充電回路１１４を構成する抵抗Ｒ４およびスイッチ要素Ｓｗ４を含み、さらに第１キャパシタＣ１および第１のスイッチング素子Ｑ１を含む電流経路である。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第１キャパシタＣ１を充電できる。

この電力変換装置１０は、第１キャパシタＣ１の充電時の動作については構成例３と同様である。

構成例４によれば、第１キャパシタＣ１と第２キャパシタＣ２とで個別の充電回路１１３，１１４を用いているので、第１キャパシタＣ１と第２キャパシタＣ２との各々を個別に充電できる。これにより、電力変換装置１０は、第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧の調整精度が比較的高くなる。

（５）構成例５
構成例５の電力変換装置１０は、図１８に示すように、構成例４の（第３の）充電回路１１３および（第４の）充電回路１１４に加えて、（第５の）抵抗Ｒ５と（第５の）スイッチ要素Ｓｗ５とを有する（第５の）充電回路１１５を備えている。図１８の例では、抵抗Ｒ５とスイッチ要素Ｓｗ５とは、第１出力点１０３と第２出力点１０４との間において電気的に直列に接続されている。この充電回路１１５は、第１出力点１０３と第２出力点１０４との間においてフィルタ回路５と電気的に並列に接続されている。

ここで、充電回路１１５のスイッチ要素Ｓｗ５は、デプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。スイッチ要素Ｓｗ５のソースは第２出力点１０４に接続され、スイッチ要素Ｓｗ５のドレインは抵抗Ｒ５を介して第１出力点１０３に接続されている。また、スイッチ要素Ｓｗ５には、スイッチ要素Ｓｗ５のドレイン側をカソード、ソース側をアノードとする寄生ダイオードが並列に接続されている。スイッチ要素Ｓｗ５のゲートは、制御部６に電気的に接続されている。制御部６は、スイッチ要素Ｓｗ５のオン／オフを切り替え可能であって、これにより充電回路１１５を制御する。

構成例４の電力変換装置１０は、第１キャパシタＣ１および第２キャパシタＣ２を個別に充電する際の動作については構成例３と同様である。

一方、この電力変換装置１０は、制御部６にてスイッチ要素Ｓｗ５と第１，８のスイッチング素子Ｑ１，Ｑ８とをオンすることにより、第１入力点１０１と第２入力点１０２との間に第１キャパシタＣ１および第２キャパシタＣ２の充電経路を形成する。この充電経路は、充電回路１１５を構成する抵抗Ｒ５およびスイッチ要素Ｓｗ５を含み、さらに第１キャパシタＣ１、第２キャパシタＣ２および第１，８のスイッチング素子Ｑ１，Ｑ８を含む電流経路である。電力変換装置１０は、この電流経路を充電用の経路として用いることにより、第１キャパシタＣ１および第２キャパシタＣ２の両方を同時に充電できる。

構成例５によれば、第１キャパシタＣ１と第２キャパシタＣ２とで個別の充電回路１１３，１１４を用いているので、第１キャパシタＣ１と第２キャパシタＣ２との各々を個別に充電できる。これにより、電力変換装置１０は、第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧の調整精度が比較的高くなる。しかも、この電力変換装置１０は、充電回路１１５を用いることにより、第１キャパシタＣ１と第２キャパシタＣ２とを同時に充電することもできる。

なお、図１９は、構成例５の変形例であって、構成例５の（第５の）充電回路１１５に代えて、（第６の）抵抗Ｒ６と（第６の）スイッチ要素Ｓｗ６とを有する（第６の）充電回路１１６を備えている。図１９の充電回路１１６は、フィルタ回路５に対して第１出力点１０３および第２出力点１０４側ではなく、第３出力点１０５および第４出力点１０６側に設けられている点で、構成例５の充電回路１１５と相違する。

また、電力変換装置１０は、第１キャパシタＣ１あるいは第２キャパシタＣ２の両端電圧が基準電圧（Ｅ／４〔Ｖ〕）を超えた場合、充電回路１１１を用いて第１キャパシタＣ１あるいは第２キャパシタＣ２の放電を行うように構成されていることが好ましい。たとえば、構成例１の電力変換装置１０であれば、制御部６にてスイッチ要素Ｓｗ１と第１〜３のスイッチング素子Ｑ１〜Ｑ３とをオンすることにより、充電回路１１１を含む第１キャパシタＣ１の放電用の電流経路を構成することができる。

その他の構成および機能は実施形態２と同様である。ただし、実施形態３の構成は、実施形態２の構成に限らず、実施形態１と組み合わせても適用可能である。

１ 第１変換回路
２ 第２変換回路
３ 第１の双方向スイッチ
４ 第２の双方向スイッチ
５ フィルタ回路
６ 制御部
７ 系統電源
９ 解列器
１０ 電力変換装置
２０ パワーコンディショナ
１００ 直流電源
１０１ 第１入力点
１０２ 第２入力点
１０３ 第１出力点
１０４ 第２出力点
１１１〜１１６ 充電回路
２０１ 第１接続点
２０２ 第２接続点
２０３ 第３接続点
２０４ 第４接続点
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ
Ｑ１〜Ｑ８ 第１〜８のスイッチング素子
Ｒ１〜Ｒ６ 抵抗
Ｓｗ１〜Ｓｗ６ スイッチ要素

Claims (10)

1. 直流電源の高電位側となる第１入力点と前記直流電源の低電位側となる第２入力点との間に、電気的に並列に接続された第１変換回路と第２変換回路とを備え、
   前記第１変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子の順で、電気的に直列に接続された第１〜４のスイッチング素子と、前記第２のスイッチング素子および前記第３のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有しており、前記第２のスイッチング素子と前記第３のスイッチング素子との接続点を第１出力点とし、
   前記第２変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第５のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、第８のスイッチング素子の順で、電気的に直列に接続された第５〜８のスイッチング素子と、前記第６のスイッチング素子および前記第７のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有しており、前記第６のスイッチング素子と前記第７のスイッチング素子との接続点を第２出力点とし、
   前記第１のスイッチング素子および前記第２のスイッチング素子の接続点である第１接続点と前記第７のスイッチング素子および前記第８のスイッチング素子の接続点である第２接続点との間に電気的に接続された第１の双方向スイッチと、
   前記第３のスイッチング素子および前記第４のスイッチング素子の接続点である第３接続点と前記第５のスイッチング素子および前記第６のスイッチング素子の接続点である第４接続点との間に電気的に接続された第２の双方向スイッチとをさらに備え、
   前記第１出力点と前記第２出力点との間に所望の出力電圧を生じるように構成される
   ことを特徴とする電力変換装置。
2. 前記第１の双方向スイッチは、前記第１接続点と前記第２接続点との間で双方向の電流を遮断する全オフ状態と、前記第１接続点と前記第２接続点との間で双方向の電流を通過させる全オン状態とを含む動作状態を切替可能に構成されており、
   前記第２の双方向スイッチは、前記第３接続点と前記第４接続点との間で双方向の電流を遮断する全オフ状態と、前記第３接続点と前記第４接続点との間で双方向の電流を通過させる全オン状態とを含む動作状態を切替可能に構成されている
   ことを特徴とする請求項１に記載の電力変換装置。
3. 前記第１の双方向スイッチの動作状態は、前記第２接続点から前記第１接続点へ流れる電流を遮断し、且つ前記第１接続点から前記第２接続点へ流れる電流を通過させる半オン状態をさらに含んでおり、
   前記第２の双方向スイッチの動作状態は、前記第３接続点から前記第４接続点へ流れる電流を遮断し、且つ前記第４接続点から前記第３接続点へ流れる電流を通過させる半オン状態をさらに含んでいる
   ことを特徴とする請求項２に記載の電力変換装置。
4. 前記第１〜４のスイッチング素子と前記第５〜８のスイッチング素子と前記第１の双方向スイッチと前記第２の双方向スイッチとを制御対象にして、前記第１出力点と前記第２出力点との間に前記出力電圧が生じるように前記制御対象を制御する制御部をさらに備える
   ことを特徴とする請求項１〜３のいずれか１項に記載の電力変換装置。
5. 前記直流電源からの前記第１入力点と前記第２入力点との間に印加される電圧の１／４の大きさの電圧を基準電圧として、
   前記制御部は、前記第１キャパシタおよび前記第２キャパシタがそれぞれ前記基準電圧を中心に充電と放電とを繰り返すように前記制御対象を制御する
   ことを特徴とする請求項４に記載の電力変換装置。
6. 前記制御部は、前記出力電圧の大きさが５段階で変化するように前記制御対象を制御する
   ことを特徴とする請求項４または５に記載の電力変換装置。
7. 前記出力電圧は交流電圧である
   ことを特徴とする請求項１〜６のいずれか１項に記載の電力変換装置。
8. 前記第１出力点と前記第２出力点との間に電気的に接続され、前記第１出力点と前記第２出力点との間に電流経路を形成するフィルタ回路をさらに備える
   ことを特徴とする請求項１〜７のいずれか１項に記載の電力変換装置。
9. 前記第１キャパシタと前記第２キャパシタとの少なくとも一方を充電対象とする充電回路をさらに備え、
   前記充電回路は、前記直流電源に対して前記充電対象と電気的に直列に接続される抵抗とスイッチ要素とを有する
   ことを特徴とする請求項１〜８のいずれか１項に記載の電力変換装置。
10. 請求項１〜９のいずれか１項に記載の電力変換装置と、
    前記第１出力点および前記第２出力点と系統電源との間に電気的に接続される解列器とを備える
    ことを特徴とするパワーコンディショナ。

Images