JP2015519729A - Photoelectric conversion element and manufacturing method thereof - Google Patents

Photoelectric conversion element and manufacturing method thereof Download PDF

Info

Publication number
JP2015519729A
JP2015519729A JP2015504690A JP2015504690A JP2015519729A JP 2015519729 A JP2015519729 A JP 2015519729A JP 2015504690 A JP2015504690 A JP 2015504690A JP 2015504690 A JP2015504690 A JP 2015504690A JP 2015519729 A JP2015519729 A JP 2015519729A
Authority
JP
Japan
Prior art keywords
photoelectric
semiconductor
piece
photoelectric conversion
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015504690A
Other languages
Japanese (ja)
Other versions
JP2015519729A5 (en
Inventor
雄資 西
雄資 西
穂世 ブリセニョ
穂世 ブリセニョ
幸司 松丸
幸司 松丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
nusola Inc
Original Assignee
nusola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/844,521 external-priority patent/US9099578B2/en
Priority claimed from US13/844,428 external-priority patent/US20130255773A1/en
Priority claimed from US13/844,298 external-priority patent/US8952246B2/en
Priority claimed from US13/844,747 external-priority patent/US20130255775A1/en
Priority claimed from US13/844,686 external-priority patent/US20130255774A1/en
Application filed by nusola Inc filed Critical nusola Inc
Priority claimed from PCT/US2013/035043 external-priority patent/WO2013152054A1/en
Publication of JP2015519729A publication Critical patent/JP2015519729A/en
Publication of JP2015519729A5 publication Critical patent/JP2015519729A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

素子は、単結晶半導体から製造される。その半導体は、ｎ型半導体である。製造する素子は、第１表層に結晶構造の層を持ち、その層から変異層、中間層、バルク結晶基板により構成される。第１表層の結晶層の凹みの方向は、素子の表層郡の中で規則的に並んでいる。変異層または中間層には、真性半導体に相当する層が含まれる。また、単結晶半導体の表面に上記の第１表層を形成するが、基板のバルクは変化しないように熱処理する素子製造方法を提供する。この素子は、光電変換特性を有している。【選択図】図１The device is manufactured from a single crystal semiconductor. The semiconductor is an n-type semiconductor. The element to be manufactured has a layer having a crystal structure on the first surface layer, and is composed of a variable layer, an intermediate layer, and a bulk crystal substrate. The direction of the dents of the crystal layer of the first surface layer is regularly arranged in the surface layer group of the device. The mutation layer or the intermediate layer includes a layer corresponding to an intrinsic semiconductor. In addition, there is provided an element manufacturing method in which the first surface layer is formed on the surface of a single crystal semiconductor, but heat treatment is performed so that the bulk of the substrate does not change. This element has photoelectric conversion characteristics. [Selection] Figure 1

Description

本出願は２０１３年３月１５日に出願された米国特許出願第１３／８４４，６８６号（代理人整理番号４４６７１−０４７（Ｐ７））、２０１３年２月６日に出願された米国仮特許出願第６１／７６１，３４２号（代理人整理番号４４６７１−０４７（Ｐ７））、２０１２年４月２日に出願された米国仮特許出願第６１／６１９，４１０号（代理人整理番号４４６７１−０３３（Ｐ２））、２０１２年１１月５日に出願された米国仮特許出願第６１／７２２，６９３号（代理人整理番号４４６７１−０３４（Ｐ３））、２０１２年６月４日に出願された米国仮特許出願第６１／６５５，４４９号（代理人整理番号４４６７１−０３５（Ｐ４））、２０１２年１２月１７日に出願された米国仮特許出願第６１／７３８，３７５号（代理人整理番号４４６７１−０３８（Ｐ５））、２０１２年１０月１７日に出願された米国仮特許出願第６１／７１５，２８３号（代理人整理番号４４６７１−０４１（Ｐ１２））、２０１２年１０月１８日に出願された米国仮特許出願第６１／７１５，２８６号（代理人整理番号４４６７１−０４３（Ｐ１３））、２０１２年１０月１８日に出願された米国仮特許出願第６１／７１５，２８７号（代理人整理番号４４６７１−０４４（Ｐ１４））の利益を主張する。   This application is a US patent application No. 13 / 844,686 (Attorney Docket No. 44671-047 (P7)) filed on March 15, 2013, and a US provisional patent application filed on February 6, 2013. No. 61 / 761,342 (Attorney Docket No. 44671-047 (P7)), U.S. Provisional Patent Application No. 61 / 619,410 (Attorney Docket No. 44671-033) filed on April 2, 2012 P2)), US provisional patent application 61 / 722,693 (Attorney Docket No. 44671-034 (P3)) filed on November 5, 2012, US provisional application filed June 4, 2012 Patent Application No. 61 / 655,449 (Attorney Docket No. 44671-035 (P4)), US Provisional Patent Application No. 61 / 738,375 (Attorney Docket No.) filed on December 17, 2012 44671-038 (P5)), US Provisional Patent Application No. 61 / 715,283 filed on October 17, 2012 (Attorney Docket No. 44671-041 (P12)), filed on October 18, 2012 US Provisional Patent Application No. 61 / 715,286 (Attorney Docket No. 44671-043 (P13)), US Provisional Patent Application No. 61 / 715,287 filed Oct. 18, 2012 (Attorney Claim the profit of reference number 44671-044 (P14)).

本発明は、光電変換デバイス、特に、光電変換特性を構造させた光電変換デバイスの構造および簡易な製造方法に関する。   The present invention relates to a photoelectric conversion device, and more particularly to a structure of a photoelectric conversion device structured with photoelectric conversion characteristics and a simple manufacturing method.

従来の光電変換素子の製造では、一般的に半導体にいくつかの添加剤が用いられている。それら添加剤は、ガリウムヒ素（ＧａＡｓ）を含み、有毒で発がん性のある物質である。それら添加剤を用いる光電変換素子の製造方法は、健康上の問題や環境問題においてリスクが高まっている。そこで光電変換素子の製造でそれら添加剤の減量は、急務である。   In the manufacture of conventional photoelectric conversion elements, several additives are generally used for semiconductors. These additives include gallium arsenide (GaAs) and are toxic and carcinogenic substances. The manufacturing method of the photoelectric conversion element using these additives has increased risk in health problems and environmental problems. Therefore, it is urgent to reduce the amount of these additives in the manufacture of photoelectric conversion elements.

また、従来の光電変換素子の製造では、それぞれの工程で異なる装置や様々な工期を要する多段プロセスや様々なプロセスを必要とし、それぞれに管理と材料が必要である。例えば、異なるドーピングプロセスでは、異なる半導体ウエハが利用される。光電変換素子の製造では特に異型のウエハは、それぞれ別に管理される。ウエハのドーピングプロセスと形成の目的は、光電特性を得るためにｐｎまたはｐｉｎ構造を作ることにある。このようにそれぞれの工程は、コストの増大を招く。そこで光電変換素子の製造では、必要な製造工程を減らすか製造工程のコストを減らすことが求められる。   Further, in the manufacture of conventional photoelectric conversion elements, different devices and multi-stage processes requiring various work periods and various processes are required in each process, and management and materials are necessary for each. For example, different semiconductor processes utilize different semiconductor wafers. In the manufacture of photoelectric conversion elements, particularly different types of wafers are managed separately. The purpose of the wafer doping process and formation is to create a pn or pin structure to obtain photoelectric properties. Thus, each process invites an increase in cost. Therefore, in the manufacture of photoelectric conversion elements, it is required to reduce the necessary manufacturing process or to reduce the manufacturing process cost.

これから説明する方法は、達成可能な方法であり、これまでに着想された方法ではない。従って、特に指示のなき限り、ここに述べられているいかなる方法も、従来技術が含まれているという理由だけで、先行事例に権利があると仮定してはならない。   The method to be described is an achievable method and not a method that has been conceived so far. Therefore, unless otherwise indicated, no method described herein should be assumed to be entitled to previous cases solely because it includes the prior art.

本発明は、光電変換特性を持つ新しい素子の製造方法を提供する。本発明は、半導体基板上に一つあるいは複数の光電変換構造を作製する熱処理工程を含み、製造コストを低減することができる。また、本発明は、半導体ウエハ上に低い伝導性の表面と高い伝導性の表面を形成する製造工程を含む。   The present invention provides a method for manufacturing a new device having photoelectric conversion characteristics. The present invention includes a heat treatment step for producing one or a plurality of photoelectric conversion structures on a semiconductor substrate, and can reduce manufacturing costs. The present invention also includes a manufacturing process for forming a low conductivity surface and a high conductivity surface on a semiconductor wafer.

本発明の好ましい形態の一例を作図した。好ましい形態は、この作図に制限される物ではない。図中の番号は、同一物質は同じ番号で示した。
図１は、本発明の製造工程である熱処理中の光電変換素子の断面図である。 図２は、光電変換構造を形成した後の光電変換素子の断面図である。 図３は、熱処理により形成した光電変換構造を有する一面を除去した後の光電変換素子の断面図である。 図４は、光電変換構造を形成した素子の一面にシリサンドを形成した光電変換素子の断面図である。 図５は、光電変換構造を形成した素子の一面にイオプランテーションを施し活性化処理をした光電変換素子の断面図である。 図６は、本発明の製造工程である熱処理中のｎ型基板上にｎ＋＋層を形成したウエハの断面図である。 図７は、ｎ＋＋層上に光電変換構造を形成した後の光電変換素子の断面図である。 図８は、半導体基板の一面に真性層を形成したウエハの熱処理前後の光電変換素子の断面図である。 図９は、本発明の製造工程である熱処理中に光電変換構造の形成を抑制するために大きなウエハホルダーを用いたときの光電変換素子の断面図である。 図１０は、上記熱処理後の光電変換素子の断面図である。 図１１は、両電極を形成した後の光電変換素子の断面図である。 図１２は、半導体基板からデバイスまでの本発明の製造工程の一例である。 図１３は、図３で示した光電変換素子の開放電圧を熱処理温度の関係を示した実験結果である。 An example of a preferred embodiment of the present invention was drawn. The preferred form is not limited to this drawing. The numbers in the figure are the same for the same substances.
FIG. 1 is a cross-sectional view of a photoelectric conversion element during heat treatment, which is a manufacturing process of the present invention. FIG. 2 is a cross-sectional view of the photoelectric conversion element after the photoelectric conversion structure is formed. FIG. 3 is a cross-sectional view of the photoelectric conversion element after removing one surface having the photoelectric conversion structure formed by heat treatment. FIG. 4 is a cross-sectional view of a photoelectric conversion element in which siliceous is formed on one surface of the element in which the photoelectric conversion structure is formed. FIG. 5 is a cross-sectional view of a photoelectric conversion element that has been subjected to ioplantation and activation treatment on one surface of the element in which the photoelectric conversion structure is formed. FIG. 6 is a cross-sectional view of a wafer in which an n ++ layer is formed on an n-type substrate during heat treatment, which is a manufacturing process of the present invention. FIG. 7 is a cross-sectional view of the photoelectric conversion element after the photoelectric conversion structure is formed on the n ++ layer. FIG. 8 is a cross-sectional view of the photoelectric conversion element before and after heat treatment of a wafer having an intrinsic layer formed on one surface of a semiconductor substrate. FIG. 9 is a cross-sectional view of the photoelectric conversion element when a large wafer holder is used to suppress the formation of the photoelectric conversion structure during the heat treatment that is the manufacturing process of the present invention. FIG. 10 is a cross-sectional view of the photoelectric conversion element after the heat treatment. FIG. 11 is a cross-sectional view of the photoelectric conversion element after both electrodes are formed. FIG. 12 shows an example of the manufacturing process of the present invention from the semiconductor substrate to the device. FIG. 13 shows experimental results showing the relationship between the open circuit voltage of the photoelectric conversion element shown in FIG. 3 and the heat treatment temperature.

以下の記述における多くの具体的な詳細は、本発明の形態をより良く理解するためのものである。当業者により、この具体的な詳細なしでも、あるいは異なる実施方法でも本発明は理解することができる。加えて、いくつかの周知の事実は、不必要な曖昧さを避けるために示していない。   Many specific details in the following description are provided for a better understanding of the embodiments of the invention. One skilled in the art can appreciate the present invention without this specific detail or with different implementations. In addition, some well-known facts are not shown in order to avoid unnecessary ambiguity.

光電変換構造を形成するための熱処理
本発明では、ドーピングされた半導体ウエハは、光電変換構造を形成するために熱処理工程を施される。この熱処理はウエハ中のドーパントの拡散を生じさせ、半導体の伝導率を変化させる。昇温速度、温度、時間、冷却速度など、この熱処理の条件を制御することにより、半導体ウエハ表面に光電変換構造を形成する。 Heat Treatment for Forming the Photoelectric Conversion Structure In the present invention, the doped semiconductor wafer is subjected to a heat treatment step to form the photoelectric conversion structure. This heat treatment causes dopant diffusion in the wafer and changes the conductivity of the semiconductor. The photoelectric conversion structure is formed on the surface of the semiconductor wafer by controlling the conditions of the heat treatment such as the temperature increase rate, temperature, time, and cooling rate.

図１は、本発明の製造工程である熱処理中のウエハホルダー１２に保持された半導体ウエハ１０の断面図である。いくつかの実施例では、熱１４はウエハの上面および下面に同時に照射される。ウエハの両面がある境界条件を超えたとき、熱源に曝されたウエハの両面に光電変換する高伝導性層が形成する。   FIG. 1 is a cross-sectional view of a semiconductor wafer 10 held by a wafer holder 12 during a heat treatment that is a manufacturing process of the present invention. In some embodiments, heat 14 is applied to the top and bottom surfaces of the wafer simultaneously. When both sides of the wafer exceed a certain boundary condition, a highly conductive layer for photoelectric conversion is formed on both sides of the wafer exposed to a heat source.

半導体ウエハ１０は、ｎ形シリコンウエハのような、ドーピングされた単結晶シリコンウエハである。このシリコンウエハの厚さは１０μｍ以上である。好ましくは、シリコンウエハの厚さは２００μｍである。半導体ウエハ１０は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）または他の４族半導体である。本発明では、半導体ウエハ１０は、（１００）面の伝導率１〜５Ωｃｍを用いた。   The semiconductor wafer 10 is a doped single crystal silicon wafer such as an n-type silicon wafer. The thickness of this silicon wafer is 10 μm or more. Preferably, the thickness of the silicon wafer is 200 μm. The semiconductor wafer 10 is silicon (Si), germanium (Ge), or other group 4 semiconductor. In the present invention, the semiconductor wafer 10 has a (100) plane conductivity of 1 to 5 Ωcm.

ドーパントエレメントは、リン（Ｐ）、窒素（Ｎ）、アンチモン（Ｓｂ）、ヒ素（Ａｓ）または他の５族の元素である。一例として、シリコンウエハのリンの濃度は、０．０１ｐｐｂ以上である。本発明では、リン濃度は、標準的な製法により作製されたｎ型シリコンウエハにより供給できる下限が最低値である。また、上限はイオンインプランテーションや拡散法等により加えられる値が上限値である。   The dopant element is phosphorus (P), nitrogen (N), antimony (Sb), arsenic (As) or other Group 5 elements. As an example, the phosphorus concentration of the silicon wafer is 0.01 ppb or more. In the present invention, the lower limit of the phosphorus concentration that can be supplied by an n-type silicon wafer produced by a standard manufacturing method is the lowest value. The upper limit is a value added by ion implantation, a diffusion method, or the like.

本発明によれば、ウエハの加熱は、赤外線加熱、レーザー加熱だけでなく、電気炉加熱など、様々な方法が使用できる。半導体ウエハ１０の加熱方法は、光電変換素子の光電変換特性に影響する。熱処理工程の冷却速度は、光電変換素子の作製において重要な条件となる。一方、昇温速度は、それほど重要でない。   According to the present invention, not only infrared heating and laser heating but also various methods such as electric furnace heating can be used for heating the wafer. The method for heating the semiconductor wafer 10 affects the photoelectric conversion characteristics of the photoelectric conversion element. The cooling rate in the heat treatment step is an important condition in the production of the photoelectric conversion element. On the other hand, the heating rate is not so important.

本発明では、光電変換素子の特性は、１５００Ｋ以上の熱処理温度、５分以上の時間、１×１０−３Ｐａの雰囲気のとき最大となった。表１は、本発明の半導体ウエハ１０の熱処理条件である。

Figure 2015519729
In the present invention, the characteristics of the photoelectric conversion element are maximized when the heat treatment temperature is 1500 K or higher, the time is 5 minutes or longer, and the atmosphere is 1 × 10 −3 Pa. Table 1 shows the heat treatment conditions of the semiconductor wafer 10 of the present invention.
Figure 2015519729

熱処理工程の終了後、半導体ウエハ１０は、図２に示された表層を含む光電変換素子１１に成る。本発明では、熱処理の結果、半導体ウエハ１０に光電変換構造１６と元の半導体バルク層１８、光電変換構造２０が形成され、光電変換素子１１と成る。光電変換構造１６と２０は、その層中に高導電率層を含む。   After completion of the heat treatment process, the semiconductor wafer 10 becomes the photoelectric conversion element 11 including the surface layer shown in FIG. In the present invention, as a result of the heat treatment, the photoelectric conversion structure 16, the original semiconductor bulk layer 18, and the photoelectric conversion structure 20 are formed on the semiconductor wafer 10 to form the photoelectric conversion element 11. The photoelectric conversion structures 16 and 20 include a high conductivity layer in the layer.

低導電率層と下面の処理工程
本発明によれば、表１の条件で熱処理することにより、光電変換構造１６と２０がウエハの両面に形成される。光電変換素子１１の下面は、元の半導体ウエハの導電率に成るように処理される。その処理方法は、これらに限定される物ではないが、下面の物理的除去、下面上にシリサイドの形成やイオンインプランテーションなどが挙げられる。この処理による下面の導電率低下は、光電変換素子１１の出力を大幅に向上させる。 According to the present invention, the photoelectric conversion structures 16 and 20 are formed on both surfaces of the wafer by heat treatment under the conditions shown in Table 1. The lower surface of the photoelectric conversion element 11 is processed so as to have the conductivity of the original semiconductor wafer. The treatment method is not limited to these, but includes physical removal of the lower surface, formation of silicide on the lower surface, and ion implantation. The lowering of the electrical conductivity of the lower surface by this treatment greatly improves the output of the photoelectric conversion element 11.

本発明によれば、高伝導率層は、光電変換構造２０の一部又は全部を除去することにより、物理的に除去される。図３は、熱処理後、下面除去を施した光電変換素子１１の断面図である。本発明によれば、光電変換構造の除去は、ウエハ表面の物理的ポリッシュ、ケミカルエッチング、あるいは他の研磨方法により行われた。その結果、図３には光電変換構造１６と半導体バルク１８から成る光電変換素子２２が示されている。   According to the present invention, the high conductivity layer is physically removed by removing part or all of the photoelectric conversion structure 20. FIG. 3 is a cross-sectional view of the photoelectric conversion element 11 from which the lower surface has been removed after the heat treatment. According to the present invention, the photoelectric conversion structure is removed by physical polishing of the wafer surface, chemical etching, or other polishing methods. As a result, a photoelectric conversion element 22 composed of the photoelectric conversion structure 16 and the semiconductor bulk 18 is shown in FIG.

本発明によれば、物理的研磨とはシリコン基板を研磨可能なダイヤモンドペーストやアルミナ、シリコンカーバイトのような砥粒で研磨する方法である。熱処理条件は下面の高伝導率層の深さに影響するので、除去する厚さは様々である。また、本発明によれば、下面は１０μｍまで研磨される。光電変換素子１１は、化学機械研磨（ＣＭＰ）技術により研磨される。物理的研磨とＣＭＰを複合させた方法も光電変換素子１１の下面除去に使用される。   According to the present invention, physical polishing is a method of polishing a silicon substrate with abrasive grains such as diamond paste, alumina or silicon carbide capable of polishing. Since the heat treatment condition affects the depth of the high conductivity layer on the lower surface, the thickness to be removed varies. Further, according to the present invention, the lower surface is polished to 10 μm. The photoelectric conversion element 11 is polished by a chemical mechanical polishing (CMP) technique. A method in which physical polishing and CMP are combined is also used for removing the lower surface of the photoelectric conversion element 11.

本発明によれば、半導体１０の高伝導率の下面は、ＹＡＧレーザやアルゴンイオンレーザ、固体グリーンレーザ、電子ビームレーザなどレーザの種類にとらわれず、背面をラインスキャンするような方法で、高出力エネルギービームを利用したレーザアブレーションで除去することもできる。このアブレーションは、アブレーション中に発生するフラグメントが上面の光電変換出力層や透明導電層上に飛散し欠陥や半導体基板の表面リークを発生させることを防ぐために、基板の中心部にのみ施される。フラグメントの飛散を低減するために、ポリイミドのような保護膜は、レーザアブレーションを施す前に下面上に形成すし、施術後、剥離し洗浄する。   According to the present invention, the high conductivity lower surface of the semiconductor 10 is not limited by the type of laser such as a YAG laser, an argon ion laser, a solid green laser, or an electron beam laser. It can also be removed by laser ablation using an energy beam. This ablation is performed only at the center of the substrate in order to prevent fragments generated during the ablation from scattering on the photoelectric conversion output layer and the transparent conductive layer on the upper surface and causing defects and surface leakage of the semiconductor substrate. In order to reduce fragment scattering, a protective film such as polyimide is formed on the lower surface before laser ablation, and is peeled off and cleaned after the treatment.

本発明によれば、ケミカルエッチングは、光電変換素子１１の下面の高伝導率層を除去するために用いられる。ＳｉＮ膜のようなシリコンの保護膜は、エッチング液の暴露から上面を保護するために形成される。光電変換素子１１の下面は、およそ１０μｍの厚さまでエッチングするためにエッチング液に浸される。ここに示される例に限らないが、エッチング液はＫＯＨ、ＮａＯＨまたは硝酸とフッ酸の混合液やそれら溶液が酢酸や水で希釈された溶液が用いられる。これらエッチング液を用いた方法とは別に、ドライエッチング法も利用できる。エッチングにより下面を除去した後、光電変換素子１１の上面を保護していた保護膜は除去される。一例として、ＳｉＮ保護膜の除去には、フッ化水素酸が使用される。   According to the present invention, chemical etching is used to remove the high conductivity layer on the lower surface of the photoelectric conversion element 11. A silicon protective film such as a SiN film is formed to protect the top surface from exposure to the etchant. The lower surface of the photoelectric conversion element 11 is immersed in an etching solution for etching to a thickness of about 10 μm. Although not limited to the example shown here, KOH, NaOH, a mixed solution of nitric acid and hydrofluoric acid, or a solution obtained by diluting these solutions with acetic acid or water is used as the etching solution. In addition to the method using these etching solutions, a dry etching method can also be used. After removing the lower surface by etching, the protective film protecting the upper surface of the photoelectric conversion element 11 is removed. As an example, hydrofluoric acid is used to remove the SiN protective film.

本発明によれば、下面の伝導率を低くするための方法として、熱処理後、光電変換素子１１の背面にシリサイドを形成する方法が用いられる。実施例として、光電変換構造１６、半導体基板１８、光電変換構造２０とシリサイド層２６からなる光電変換素子２４を図４に示す。熱処理後、シリサイドを形成するために、下面に金属膜を先ず成膜する。この金属は、ここに示したものが全てではないが、ニッケル、コバルト、マグネシウム、鉛、プラチナ、鉄、ハフニウム、ロジウム、マンガン、チタン、ジルコニウム、チタニウム、クロム、モリブデン、バナジウム等が挙げられる。下面の金属膜の成膜方法は、スパッタリング、有機金属気相成長法（ＭＯＣＶＤ）、真空蒸着、分子線エピタキシー法（ＭＢＥ）、パルスレーザデポジション（ＰＬＤ）など様々なコーティング方法が利用できる。   According to the present invention, as a method for reducing the conductivity of the lower surface, a method of forming silicide on the back surface of the photoelectric conversion element 11 after the heat treatment is used. As an example, FIG. 4 shows a photoelectric conversion element 24 including a photoelectric conversion structure 16, a semiconductor substrate 18, a photoelectric conversion structure 20 and a silicide layer 26. After the heat treatment, a metal film is first formed on the lower surface in order to form silicide. This metal is not limited to those shown here, but includes nickel, cobalt, magnesium, lead, platinum, iron, hafnium, rhodium, manganese, titanium, zirconium, titanium, chromium, molybdenum, vanadium, and the like. Various coating methods such as sputtering, metal organic chemical vapor deposition (MOCVD), vacuum deposition, molecular beam epitaxy (MBE), and pulsed laser deposition (PLD) can be used as a method for forming the metal film on the lower surface.

本発明によれば、成膜された金属は、熱を加えることによりシリサイドを形成する。熱処理温度は、成膜した金属の種類に依存する。例えば、シリコン上にコバルトを成膜した場合、６２０Ｋ、または、それ以上の温度で熱処理することでシリサイドを形成することができる。   According to the present invention, the deposited metal forms silicide by applying heat. The heat treatment temperature depends on the type of metal deposited. For example, when cobalt is formed on silicon, silicide can be formed by heat treatment at a temperature of 620 K or higher.

下面の高伝導率層を低い伝導率にするために必要なシリサイドの厚さは、高伝導率層の厚さに依存する。例えば、シリサイド層２６の厚さの範囲は、約２０ｎｍから１０μｍである。   The thickness of the silicide required to make the lower high conductivity layer low conductivity depends on the thickness of the high conductivity layer. For example, the thickness range of the silicide layer 26 is about 20 nm to 10 μm.

本発明によれば、下面の伝導率を低くするための方法として、半導体の一部を部分的にｎ＋＋半導体にするイオンインプランテーションを用いられる。実施例として、光電変換素子１１にイオンインプランテーションを施した光電変換素子２８を図５に示す。熱処理によって作製された光電変換素子１１に、半導体中のドーパントの量を増やす目的で、下面にイオンインプランテーションを施す。例えば、光電変換素子１１はリンをドープされたｎ型半導体なので、リンのイオンインプランテーションを実施する。他の例では、ヒ素を用いる。様々なドーズ量とインプランテーションエネルギーが、設計された濃度を得るために用いられる。本発明では、目的の濃度は、１０２０（ｃｍ−３）である。リンのドーピングは、イオンインプランテーションの代わりに拡散炉を用いたリンの拡散により行うことができる。本発明によれば、イオンインプランテーションの条件は、高エネルギーレベルが１００ｋｅＶから３００ｋｅＶで行い、後の低エネルギーレベルは５ｋｅＶから１０ｋｅＶで行う。最初のイオンインプランテーションは、高伝導率層に深く入るように実施し、表層の濃度を上昇させる。続いてインプランテーションが行われる、ドーパントの活性化が室温そして例えば拡散炉による熱処理により行われる。実施例として、光電変換構造１６、半導体基板１８、光電変換構造２０にイオンインプランテーションを施した層３０からなる光電変換素子２８を図５に示す。 According to the present invention, as a method for reducing the conductivity of the lower surface, ion implantation in which a part of a semiconductor is partially made into an n ++ semiconductor can be used. As an example, FIG. 5 shows a photoelectric conversion element 28 in which ion implantation is performed on the photoelectric conversion element 11. For the purpose of increasing the amount of dopant in the semiconductor, ion implantation is performed on the lower surface of the photoelectric conversion element 11 manufactured by the heat treatment. For example, since the photoelectric conversion element 11 is an n-type semiconductor doped with phosphorus, phosphorus ion implantation is performed. In another example, arsenic is used. Various doses and implantation energy are used to obtain the designed concentration. In the present invention, the target concentration is 10 20 (cm −3 ). Phosphorus doping can be performed by phosphorus diffusion using a diffusion furnace instead of ion implantation. According to the present invention, the ion implantation is performed at a high energy level of 100 keV to 300 keV and a subsequent low energy level of 5 keV to 10 keV. The first ion implantation is performed so as to penetrate deeply into the high conductivity layer, and the concentration of the surface layer is increased. Subsequent implantation is performed, dopant activation is performed at room temperature and by heat treatment, for example, in a diffusion furnace. As an example, a photoelectric conversion element 28 including a layer 30 in which the photoelectric conversion structure 16, the semiconductor substrate 18, and the photoelectric conversion structure 20 are subjected to ion implantation is illustrated in FIG.

低伝導率層のための下面予防処理工程
本発明によれば、熱処理工程の前工程で、高伝導率層の発生を予防する目的で半導体１０の少なくとも一つの面に予防処理工程を施す。例えば、光電変換素子の下面にある光電変換構造２０の発生を防ぐことを目的とする。熱処理前に行われる予防処理工程は、ここに限定するものではないが、熱処理で下面に高伝導率層の形成を抑制できるｎ ｏｎ ｎ＋＋シリコン基板のような特定の半導体ウエハを用いる方法や、下面に保護膜を形成する方法、ある一面に集中的に熱を供給して温度を上昇させる方法、半導体１０を熱源から遮断するようなヒートレザーバー上に設置する方法がある。 According to the present invention, a preventive treatment step is performed on at least one surface of the semiconductor 10 for the purpose of preventing the generation of a high conductivity layer in the previous step of the heat treatment step. For example, it aims at preventing generation | occurrence | production of the photoelectric conversion structure 20 in the lower surface of a photoelectric conversion element. The preventive treatment step performed before the heat treatment is not limited thereto, but a method using a specific semiconductor wafer such as a non-n ++ silicon substrate that can suppress the formation of a high conductivity layer on the lower surface by the heat treatment, There are a method of forming a protective film, a method of increasing the temperature by supplying heat intensively to a certain surface, and a method of installing the semiconductor 10 on a heat reservoir that shields the semiconductor 10 from a heat source.

図６は、ｎ ｏｎ ｎ＋＋シリコンウエハ３２を用いて光電変換素子を作製するための熱処理工程中のウエハ断面図である。本発明では、ｎ ｏｎ ｎ＋＋シリコン基板は、先ずｎ＋＋型シリコン基板を作製し、その後、ｎ型シリコンをｎ＋＋形シリコン上に形成して作られる。ｎ＋＋シリコン基板は、チョクラルスキー（ＣＺ）法で作製し、その伝導率は約０．００１Ωｃｍである。ｎ型シリコンは、ｎ＋＋シリコン上にエピタキシャル成長で成膜され、その伝導率は約５Ωｃｍ、厚さは約５μｍである。ｎ＋＋シリコン基板が使われているときは、ｎ＋シリコンウエハや少し低い伝導率の基板が下面の層として使用されることは、本発明から逸脱するものではない。図６に示すように、ｎ ｏｎ ｎ＋＋シリコン基板に対して表１の条件下で熱処理が行われ、下面に光電変換構造を生じさせずに上面に光電変換構造１６が作製される。この方法で、ｎ＋＋シリコンバルク３３上に光電変換構造１６が作製された光電変換素子３４を図７に示す。   FIG. 6 is a cross-sectional view of a wafer during a heat treatment process for producing a photoelectric conversion element using the non-n ++ silicon wafer 32. FIG. In the present invention, the n on n ++ silicon substrate is formed by first forming an n ++ type silicon substrate and then forming n type silicon on the n ++ type silicon. The n ++ silicon substrate is manufactured by the Czochralski (CZ) method, and its conductivity is about 0.001 Ωcm. N-type silicon is formed by epitaxial growth on n ++ silicon, and has a conductivity of about 5 Ωcm and a thickness of about 5 μm. When an n ++ silicon substrate is used, the use of an n + silicon wafer or a slightly lower conductivity substrate as the bottom layer does not depart from the invention. As shown in FIG. 6, the n on n ++ silicon substrate is heat-treated under the conditions shown in Table 1, and the photoelectric conversion structure 16 is formed on the upper surface without generating the photoelectric conversion structure on the lower surface. FIG. 7 shows a photoelectric conversion element 34 in which the photoelectric conversion structure 16 is formed on the n ++ silicon bulk 33 by this method.

本発明によれば、図８の上図８００は、熱処理工程中に高伝導率層の生成を防ぐことを目的に、熱処理工程前に、絶縁層または保護膜３６を半導体１０の下面に形成したシリコンウエハを示す。保護膜３６は、スパッタにより成膜されたＳｉＮ膜で厚さは約２０ｎｍである。図８の下図８０２は、熱処理後、光電変換構造１６は、半導体ウエハ１０の上面にのみ形成される様子を示したものである。絶縁層あるいは保護層３６は、太陽電池を完成させる前の次の工程前に除去される。今回の例では、保護膜はＳｉＮ膜であるが、他の材料も本発明の原理に逸脱しなければ使用可能である。例えば、ここに示したものに限定される訳ではないが、シリコン系非有機膜で、ＳｉＣ、ＳｉＯ２、ＳｉＯＮ、ＳｉＯＣや金属、合金、有機材料など図１および表１で示した光電変換構造を得るための熱処理工程の温度と同程度あるいはそれ以上の耐熱特性のあるいずれかの材料ならば使用可能である。 According to the present invention, the upper diagram 800 of FIG. 8 shows that the insulating layer or the protective film 36 is formed on the lower surface of the semiconductor 10 before the heat treatment process in order to prevent the formation of the high conductivity layer during the heat treatment process. A silicon wafer is shown. The protective film 36 is a SiN film formed by sputtering and has a thickness of about 20 nm. 8 shows a state where the photoelectric conversion structure 16 is formed only on the upper surface of the semiconductor wafer 10 after the heat treatment. The insulating layer or protective layer 36 is removed before the next step before completing the solar cell. In this example, the protective film is a SiN film, but other materials can be used without departing from the principle of the present invention. For example, the photoelectric conversion structure shown in FIG. 1 and Table 1 such as SiC, SiO 2 , SiON, SiOC, metal, alloy, organic material, etc. is not limited to the silicon-based non-organic film. Any material having a heat resistance equal to or higher than the temperature of the heat treatment step for obtaining the above can be used.

本発明によれば、絶縁層３６としてＳｉＣを用いた場合、このＳｉＣ層は光電変換特性に悪影響を及ぼさないので、光電変換素子を太陽電池セルに完成させるために除去する必要はない。例えば、下部電極をＳｉＣでできた絶縁層３６上に作製した場合、絶縁層３６は半導体バルク１８と下部電極間のオーミックコンタクトを形成するバッファー層の役割を担う。このＳｉＣを用いて半導体バルク１８と下部電極間のオーミックコンタクトを形成する方法の詳細は、米国仮特許出願第６１／６５５，４４９号に示されている。   According to the present invention, when SiC is used as the insulating layer 36, the SiC layer does not adversely affect the photoelectric conversion characteristics, and therefore it is not necessary to remove the photoelectric conversion element to complete the solar cell. For example, when the lower electrode is formed on the insulating layer 36 made of SiC, the insulating layer 36 serves as a buffer layer that forms an ohmic contact between the semiconductor bulk 18 and the lower electrode. Details of the method of forming an ohmic contact between the semiconductor bulk 18 and the lower electrode using this SiC are shown in US Provisional Patent Application No. 61 / 655,449.

本発明によれば、図９に半導体ウエハ１０をウエハホルダー上に設置する、あるいは、冷却装置が組み込まれた炉体３９、熱を消費する材料あるいは蓄熱材料の上に設置する方法を示す。これら材料は、図１や表１で示された熱処理条件下で熱処理した場合、ウエハ下面が加熱により光電変換構造が生成する境界温度に達することを防いでくれる。例えば、ウエハホルダー３９は、上面が約１５００Ｋ温度に上昇しても、下面温度を約１１００Ｋにすることができる。具体的には、半導体ウエハ１０は、タングステン合金製のウエハホルダー３９上に直接置かれる。または、ウエハホルダー内部に冷却水を通してある。あるいは、ウエハホルダー３９は、冷却水無しでもウエハ下部の温度上昇が生じないように、大きな熱容量をもつ材料で構成される。比較的大きなホルダーは、蓄熱材料として働き、ウエハ下部と下面の熱源からの遮蔽物として働き、本発明の要件に逸脱すること無しに使用することができる。例えば、高い融点を有するモリブデン、タンタル、ニオブあるいは水晶のような非金属は本発明に使用可能である。本発明によれば、大きなウエハホルダー３９とその上の半導体ウエハ１０は、予備加熱炉に導入される。   According to the present invention, FIG. 9 shows a method for installing the semiconductor wafer 10 on the wafer holder, or on the furnace body 39 incorporating the cooling device, the heat consuming material or the heat storage material. When these materials are heat-treated under the heat treatment conditions shown in FIG. 1 and Table 1, they prevent the lower surface of the wafer from reaching the boundary temperature at which the photoelectric conversion structure is generated by heating. For example, even if the upper surface of the wafer holder 39 rises to about 1500K, the lower surface temperature can be about 1100K. Specifically, the semiconductor wafer 10 is directly placed on a wafer holder 39 made of tungsten alloy. Alternatively, cooling water is passed inside the wafer holder. Alternatively, the wafer holder 39 is made of a material having a large heat capacity so that the temperature under the wafer does not increase even without cooling water. The relatively large holder serves as a heat storage material, serves as a shield from the heat sources at the bottom and bottom of the wafer, and can be used without departing from the requirements of the present invention. For example, non-metals such as molybdenum, tantalum, niobium or quartz having a high melting point can be used in the present invention. According to the present invention, the large wafer holder 39 and the semiconductor wafer 10 thereon are introduced into the preheating furnace.

本発明によれば、図９の熱処理方法を用いれば、ウエハ上面に光電変換構造４０が形成し、ウエハ下面は熱処理に影響されず基板材料はそのままの状態を維持できる。その様子を図１０に示す。   According to the present invention, when the heat treatment method of FIG. 9 is used, the photoelectric conversion structure 40 is formed on the upper surface of the wafer, and the substrate material can be maintained as it is without being affected by the heat treatment on the lower surface of the wafer. This is shown in FIG.

光電変換素子２２の上面の伝導率の低下は光電変換特性の最適化に好ましい。本発明によれば、セルの発電効率は、光電変換構造１６と半導体バルク１８の境界がウエハ上面に比較的近い方が高い。具体的には、その境界の位置が０．５から１．５μｍの間である。その境界の位置がバルク側に深すぎる、あるいは２μｍ以上の場合、セルの発電効率はウエハを透過する光が減少することにより低下し始める。熱処理条件の温度、時間、処理圧力が境界の位置を決定する要因である。   A decrease in the conductivity of the upper surface of the photoelectric conversion element 22 is preferable for optimizing the photoelectric conversion characteristics. According to the present invention, the power generation efficiency of the cell is higher when the boundary between the photoelectric conversion structure 16 and the semiconductor bulk 18 is relatively close to the upper surface of the wafer. Specifically, the position of the boundary is between 0.5 and 1.5 μm. If the boundary position is too deep on the bulk side, or 2 μm or more, the power generation efficiency of the cell starts to decrease due to a decrease in light transmitted through the wafer. The temperature, time, and processing pressure of the heat treatment conditions are factors that determine the boundary position.

図１１は、光電変換素子４２を用いて、光電変換セルを作製した例である。完成したセル４４は、光電変換素子４２の上面に設置された上部電極４６を含む。より好ましい例では、ＩＴＯ、ＺｎＯ、ＮｉＯのような透明導電性酸化物（ＴＣＯ）あるいはその他の透光性電極が上部電極として用いられる。透光性の低いあるいは半透明電極は、光電変換セルの発電効率とコストによって選択することもできる。反射防止膜をこの表面（ＴＣＯ層の上）に光の吸収率を向上させ、セルの特性を向上させることを目的に成膜することもできる。   FIG. 11 shows an example in which a photoelectric conversion cell is manufactured using the photoelectric conversion element 42. The completed cell 44 includes an upper electrode 46 disposed on the upper surface of the photoelectric conversion element 42. In a more preferred example, a transparent conductive oxide (TCO) such as ITO, ZnO, NiO or other translucent electrode is used as the upper electrode. A translucent or semi-transparent electrode can be selected depending on the power generation efficiency and cost of the photoelectric conversion cell. An antireflection film can be formed on the surface (on the TCO layer) for the purpose of improving the light absorption rate and improving the cell characteristics.

完成したセル４４は、下部電極４８を含む。本発明では、アルミニウムを下部電極４８として用いた。下部電極の厚さは、１から８００μｍと様々であるが、代表例は４００μｍである。下部アルミニウム電極は、物理蒸着（ＰＶＤ、スパッタリング）、スクリーン印刷、インクジェット印刷あるいは他の標準的な印刷方法、または、金属蒸着方法が使用できる。下部電極４８は、光電変換素子４２の下面に直接成膜されるか、バッファー層を介して成膜される。このバッファー層を用いた方法は、米国特許出願第１３／−−に詳細が記載されている。   The completed cell 44 includes a lower electrode 48. In the present invention, aluminum is used as the lower electrode 48. The thickness of the lower electrode varies from 1 to 800 μm, but a typical example is 400 μm. For the lower aluminum electrode, physical vapor deposition (PVD, sputtering), screen printing, ink jet printing or other standard printing methods, or metal vapor deposition methods can be used. The lower electrode 48 is formed directly on the lower surface of the photoelectric conversion element 42 or formed through a buffer layer. This method using a buffer layer is described in detail in US patent application Ser. No. 13 /-.

本発明によれば、図１、６、８および９で記載された熱処理工程で作製された光電変換素子は、この光電変換素子から作製した光電変換セルの光電変換特性を悪化させる結晶中の欠陥を発生させる可能性がある。そこで上記光電変換素子の作製工程の後、低温の熱処理がこれら結晶中の欠陥を減少させ、光電出力の向上を目的に施される。この第２熱処理の温度範囲は、６５０Ｋ以上１０００Ｋ以下である。好ましくは、熱処理は、不活性ガス中に温度８７０Ｋ、１時間の熱処理である。この低温熱処理は、光電変換素子を光電変換セルに完成させる工程の前後どちらでも良い。光電変換セルの作製後にこの低温熱処理を施した場合、下部電極のアルミニウムからバインダー等を除去することも兼ねる。   According to the present invention, the photoelectric conversion element produced in the heat treatment step described in FIGS. 1, 6, 8 and 9 is a defect in the crystal that deteriorates the photoelectric conversion characteristics of a photoelectric conversion cell produced from this photoelectric conversion element. May occur. Therefore, after the photoelectric conversion element manufacturing step, low-temperature heat treatment is performed for the purpose of reducing defects in these crystals and improving photoelectric output. The temperature range of the second heat treatment is 650K or more and 1000K or less. Preferably, the heat treatment is heat treatment in an inert gas at a temperature of 870 K for 1 hour. This low-temperature heat treatment may be performed either before or after the step of completing the photoelectric conversion element in the photoelectric conversion cell. When this low-temperature heat treatment is performed after the production of the photoelectric conversion cell, it also serves to remove the binder and the like from the aluminum of the lower electrode.

光電変換素子およびセルの作製工程
本発明における光電変換素子およびセルの全作製工程１２００を図１２に示す。工程１２０２は、ウエハの洗浄工程である。本発明によれば、シリコンウエハの洗浄工程は、フッ酸溶液に浸し、続いて純水で洗浄し、乾燥させる。この工程は、ウエハ表面に残留する酸化物の除去が目的である。 Photoelectric Conversion Element and Cell Manufacturing Process FIG. 12 shows a photoelectric conversion element and cell manufacturing process 1200 in the present invention. Step 1202 is a wafer cleaning step. According to the present invention, the silicon wafer cleaning step is performed by immersing in a hydrofluoric acid solution, followed by cleaning with pure water and drying. The purpose of this step is to remove oxide remaining on the wafer surface.

工程１２０４は、熱処理工程である。熱源は、上記記載の表１の条件でウエハの上面および下面を熱する。工程１２０６は、下面の伝導率を低くするための工程である。この下面の伝導率を低くする工程は、ここに記載された方法の限りではないが、下面にシリサイドを形成する方法や上記下面を部分的にｎ＋＋半導体にするイオンインプランテーション等がある。工程１２０６は工程１２０４より先きに実施される場合もある。熱処理工程より先に行われる下面の伝導率を低くする工程とは、ここに記載された方法の限りではないが、熱処理中に下面に高伝導率層の形成を防ぐために、ｎ ｏｎ ｎ＋＋シリコンウエハのような特殊な半導体ウエハを用いる方法や同様に下面に保護膜を熱処理前に予め成膜する方法、ウエハの一面に集中的に加熱することにより必要な温度上昇させる、あるいは蓄熱材料等で熱源を遮蔽し下面の温度上昇を抑制す方法などがある。   Step 1204 is a heat treatment step. The heat source heats the upper and lower surfaces of the wafer under the conditions shown in Table 1 above. Step 1206 is a step for reducing the conductivity of the lower surface. The step of lowering the conductivity of the lower surface is not limited to the method described here, but includes a method of forming silicide on the lower surface and ion implantation that partially makes the lower surface an n ++ semiconductor. Step 1206 may be performed prior to step 1204. The step of lowering the conductivity of the lower surface prior to the heat treatment step is not limited to the method described herein, but in order to prevent the formation of a high conductivity layer on the lower surface during the heat treatment, a non-n ++ silicon wafer A method using a special semiconductor wafer such as a method in which a protective film is formed on the lower surface in advance before heat treatment, a necessary temperature rise by intensive heating on one surface of the wafer, or a heat source with a heat storage material, etc. There is a method of blocking the temperature and suppressing the temperature rise of the lower surface.

工程１２０８は、必要に応じて導入される洗浄工程である。工程１２１０は、ウエハ上面に形成された光電変換構造１６上に設けられる表面電極の作製工程である。上記記載の通り、ＩＴＯ、ＺｎＯ、ＮｉＯのような透明導電性酸化物（ＴＣＯ）あるいはその他の透光性電極が上部電極として用いられる。透光性の低いあるいは半透明電極は、光電変換セルの発電効率とコストによって選択することもできる。   Step 1208 is a cleaning step that is introduced as necessary. Step 1210 is a process for producing a surface electrode provided on the photoelectric conversion structure 16 formed on the upper surface of the wafer. As described above, a transparent conductive oxide (TCO) such as ITO, ZnO, or NiO or other translucent electrode is used as the upper electrode. A translucent or semi-transparent electrode can be selected depending on the power generation efficiency and cost of the photoelectric conversion cell.

工程１２１２は、光の吸収率を向上させ、セルの特性を向上させることを目的に反射防止膜を上記記載の表面（ＴＣＯ層の上）に成膜する工程である。   Step 1212 is a step of forming an antireflection film on the surface (above the TCO layer) for the purpose of improving the light absorption rate and improving the cell characteristics.

工程１２１４は、下部電極の作製工程である。本発明では、アルミニウムを下部電極４８として用いた。下部電極の厚さは、１から８００μｍと様々であるが、代表例は４００μｍである。下部アルミニウム電極は、物理蒸着（ＰＶＤ、スパッタリング）、スクリーン印刷、インクジェット印刷あるいは他の標準的な印刷方法、または、金属蒸着方法が使用できる。工程１２１６は、必要に応じて行うセル特性の評価や試験を行う工程である。   Step 1214 is a manufacturing process of the lower electrode. In the present invention, aluminum is used as the lower electrode 48. The thickness of the lower electrode varies from 1 to 800 μm, but a typical example is 400 μm. For the lower aluminum electrode, physical vapor deposition (PVD, sputtering), screen printing, ink jet printing or other standard printing methods, or metal vapor deposition methods can be used. Step 1216 is a step of evaluating and testing cell characteristics as necessary.

本発明によれば、光電変換セルの特性を開放電圧の値で評価した。図１３に上記記載の方法で作製した光電変換セルの熱処理温度と開放電圧の関係を示す。熱処理温度１３５０Ｋ以上で光電変換セルの特性向上が見られる。特に開放電圧は、１３５０Ｋかそれ以上の温度で、約２倍になっている。   According to the present invention, the characteristics of the photoelectric conversion cell were evaluated by the value of the open circuit voltage. FIG. 13 shows the relationship between the heat treatment temperature and the open circuit voltage of the photoelectric conversion cell manufactured by the method described above. The characteristics of the photoelectric conversion cell are improved at a heat treatment temperature of 1350 K or higher. In particular, the open circuit voltage is approximately doubled at a temperature of 1350 K or higher.

本発明のその他特徴や形態および目的は、図と請求項で述べている。また、本発明のその他の実施方法も本発明および請求項の精神及び範囲に入る。   Other features, aspects and objects of the invention are set forth in the drawings and claims. Other implementations of the invention are also within the spirit and scope of the invention and the claims.

本発明の好ましい実施形態の上記説明は、例示及び説明のために用いられた。それらは本発明を網羅的にするためでも限定的にするためのものではない。様々な追加、削除、修正がその範囲内に想定される。従って、本発明の請求範囲は、特許請求項の範囲ではなく、上記記載の説明によってなされる。さらに、特許請求項、要素、特徴と同等の意味や範囲に入る全ての変更は、その範囲において含まれるべきものである。   The above description of preferred embodiments of the present invention has been used for illustration and description. They are not intended to be exhaustive or to limit the invention. Various additions, deletions, and modifications are envisioned within the scope. Accordingly, the scope of the present invention is defined by the above description rather than the scope of the claims. In addition, all changes that come within the meaning and range of equivalency of the claims, elements, and features are to be included within their scope.

Claims (19)

光電素子の構成
一つあるいは複数の表面に、一つあるいは複数の光電構造を有する光電半導体、次に示す工程を実行して作製された一つあるいは複数の高電構造を有する半導体、
一片の半導体をエネルギー源に曝す工程、前記記載のエネルギー源が一片の半導体の一部を熱する工程と、
一片の半導体をエネルギー源に曝すことを終了する工程、前記記載の暴露工程と終了工程は、一片の半導体から一つあるいは複数の表面に、一つあるいは複数の光電構造を有する光電半導体を作製する。 Configuration of photoelectric element A photoelectric semiconductor having one or a plurality of photoelectric structures on one or a plurality of surfaces, a semiconductor having one or a plurality of high electric structures manufactured by performing the following steps,
Exposing a piece of semiconductor to an energy source, the energy source described above heating a portion of the piece of semiconductor;
The step of ending the exposure of a piece of semiconductor to an energy source, the exposure step and the ending step described above, produce a photoelectric semiconductor having one or more photoelectric structures on one or more surfaces from one piece of semiconductor. . 次に示す工程を実施して作製された請求項１に記載の光電素子、
光電半導体の下面が低い伝導率である光電素子を作製する工程を実施した光電素子、前記記載の低い伝導率は光電素子から作製された光電セルの出力を低い伝導率を持たないセルより向上させる。 The photoelectric device according to claim 1, produced by performing the following steps:
The photoelectric element which performed the process which produces the photoelectric element whose lower surface of a photoelectric semiconductor is low conductivity, The said low conductivity improves the output of the photoelectric cell produced from the photoelectric element from the cell which does not have low conductivity. . 次に示す工程を実施して作製された請求項１に記載の光電素子、
次に示すいずれかの工程を実施して光電半導体の下面を処理した光電素子、
下面の表層を物理的に除去
下面の表層にシリサイドの形成
下面の表層にイオンインプランテーション The photoelectric device according to claim 1, produced by performing the following steps:
A photoelectric element in which the lower surface of the photoelectric semiconductor is processed by performing any of the following steps,
Physical removal of the lower surface layer Formation of silicide on the lower surface layer Ion implantation on the lower surface layer 次に示す工程を実施して作製された請求項１に記載の光電素子、
次に示すいずれかの工程を実施して前記記載の暴露工程と前記記載の終了工程前に一片の半導体に保護処理した光電素子、
一片の半導体下面に熱処理により形成される高伝導率層を防ぐために、前記記載の下面に保護膜を形成する工程
一片の半導体の一つの表面にエネルギー源を集中させる工程、前記記載の集中は、前記記載の表面以外の表面を光電構造に変える目的の温度まで上昇することを防ぐ
暴露工程において蓄熱材料上に一片の半導体を設置する工程、前記記載の設置方法は、前記記載の表面以外の表面を光電構造に変える目的の温度まで上昇することを防ぐ
ｎ＋＋シリコン基板を用いた暴露工程と終了工程、ｎ型シリコンをｎ＋＋シリコン基板上に作製し、ｎ ｏｎ ｎ＋＋光電素子を作製する暴露工程と終了工程 The photoelectric device according to claim 1, produced by performing the following steps:
A photoelectric device that has been subjected to any one of the following steps and has been subjected to protection treatment on a piece of semiconductor before the exposure step described above and the end step described above,
In order to prevent a high conductivity layer formed on the lower surface of a piece of semiconductor by heat treatment, a step of forming a protective film on the lower surface of the description, a step of concentrating an energy source on one surface of a piece of semiconductor, the concentration of the description described above, The step of installing a piece of semiconductor on the heat storage material in the exposure step to prevent the surface other than the surface described above from rising to a target temperature that changes to a photoelectric structure, To prevent the temperature from rising to the target temperature for changing to an optoelectronic structure. Exposure process and termination process using an n ++ silicon substrate, and exposure process and termination for producing n on n ++ photoelectric elements by producing n-type silicon on an n ++ silicon substrate. Process 請求項４に記載の光電素子で、保護膜がＳｉＣ層である光電素子、暴露工程と終了工程の後に、前記記載の保護層の上に金属−半導体界面にオーミックコンタクトを形成するために金属下部電極を形成した光電素子   5. The photoelectric device according to claim 4, wherein the protective film is a SiC layer, a metal lower portion for forming an ohmic contact at the metal-semiconductor interface on the protective layer after the exposure step and the termination step. Photoelectric element with electrodes formed いかに示す工程を実施して作製された請求項１に記載の光電素子、
暴露工程の加熱より低い温度で加熱する第２熱処理された光電素子、第２熱処理は、一つあるいは複数の光電構造中の結晶欠陥を除去する The photoelectric device according to claim 1, wherein the photoelectric device is manufactured by performing the process shown below.
A second heat-treated photoelectric element that is heated at a temperature lower than the heating in the exposure step, the second heat treatment removes crystal defects in one or more photoelectric structures. 一片の半導体の一部が８５０Ｋから１７００Ｋの温度範囲で加熱された請求項１に記載の光電素子   The photoelectric device according to claim 1, wherein a part of the semiconductor piece is heated in a temperature range of 850K to 1700K. 真空中で暴露工程と終了工程を行う請求項１に記載の光電素子   The photoelectric device according to claim 1, wherein the exposure step and the termination step are performed in a vacuum. １から６００分間、加熱された請求項１に記載の光電素子   The photoelectric device according to claim 1, which is heated for 1 to 600 minutes. 一片の半導体がｎ型シリコン、ドーパントがリンであるｎ型半導体である請求項１に記載の光電素子   The photoelectric device according to claim 1, wherein the one piece of semiconductor is an n-type semiconductor in which the n-type silicon is used and the dopant is phosphorus. 一つあるいは複数の光電構造に高伝導率層を含む請求項１に記載の光電素子   The photoelectric device according to claim 1, wherein one or a plurality of photoelectric structures includes a high conductivity layer. 一片の半導体にゲルマニウムあるいは他の４族半導体である請求項１に記載の光電素子   2. The photoelectric device according to claim 1, wherein the semiconductor is germanium or another group 4 semiconductor. 一片の半導体にゲルマニウムあるいは他の４族半導体であり、リン、窒素、ヒ素あるいは他の５族の元素を含む請求項１に記載の光電素子   2. The photoelectric device according to claim 1, wherein one piece of semiconductor is germanium or another group 4 semiconductor, and includes phosphorus, nitrogen, arsenic, or another group 5 element. （１００）面の伝導率が１から５Ωｃｍである請求項１に記載の光電素子   The photoelectric device according to claim 1, wherein the conductivity of the (100) plane is 1 to 5 Ωcm. 一片の半導体の厚さが少なくとも１０μｍである請求項１に記載の光電素子   The photoelectric element according to claim 1, wherein the thickness of the piece of semiconductor is at least 10 μm. 光に曝されたとき、光電効果を生じる請求項１に記載の光電素子   The photoelectric device according to claim 1, which produces a photoelectric effect when exposed to light. 請求項１に記載された光電素子を用いた光電デバイス、光電デバイスはいかに記載の構成である。
光電素子
光電素子の下部に下部電極
光電素子の上部に表面電極 A photoelectric device and a photoelectric device using the photoelectric element described in claim 1 are configured as described above.
Photoelectric element Lower electrode below the photoelectric element Surface electrode above the photoelectric element 次に示す工程を実する光電素子の製造方法、
エネルギー源に一片の半導体を曝す暴露工程、前記記載のエネルギー源は一片の半導体の一部を加熱する
エネルギー源に一片の半導体を曝すことを終了する終了工程、前記記載の暴露工程と終了工程は、一片の半導体から一つあるいは複数の表面に、一つあるいは複数の光電構造を有する光電半導体を作製する。 A method for manufacturing a photoelectric device that realizes the following steps,
An exposure step of exposing a piece of semiconductor to an energy source, the described energy source heating a portion of the piece of semiconductor An end step of ending exposure of a piece of semiconductor to an energy source, A photoelectric semiconductor having one or more photoelectric structures on one or more surfaces is manufactured from one piece of semiconductor. 光電素子の構成は以下の通りである。
一つあるいは複数の表面に、一つあるいは複数の光電構造を有する光電半導体、次に示す工程を実行して作製された一つあるいは複数の高電構造を有する半導体、
ｎ型シリコンウエハをエネルギー源に曝す工程、前記記載のエネルギー源は、ｎ型シリコンウエハの一部を加熱する
ｎ型シリコンウエハをエネルギー源に曝すことを終了する工程、前記記載の暴露工程と終了工程は、一片の半導体から一つあるいは複数の表面に、一つあるいは複数の光電構造を有する光電半導体を作製する、一つあるいは複数の光電構造は、高伝導率層を含む
一片の半導体下面に熱処理により形成される高伝導率層を防ぐために、前記記載の下面に保護膜のＳｉＣ膜を形成する工程
前記記載のＳｉＣ層上に金属下部電極を形成する工程、金属下部電極とｎ型シリコンウエハの間の金属−半導体の界面にはオームックコンタクトが形成される The configuration of the photoelectric element is as follows.
A photoelectric semiconductor having one or a plurality of photoelectric structures on one or a plurality of surfaces, a semiconductor having one or a plurality of high electric structures manufactured by performing the following steps,
exposing the n-type silicon wafer to an energy source; the energy source described above heats a portion of the n-type silicon wafer; ending the exposure of the n-type silicon wafer to the energy source; The process creates a photoelectric semiconductor having one or more photoelectric structures on one or more surfaces from one piece of semiconductor, the one or more photoelectric structures including a high conductivity layer on the lower surface of a piece of semiconductor. In order to prevent the high conductivity layer formed by the heat treatment, the step of forming the SiC film as the protective film on the lower surface described above The step of forming the metal lower electrode on the SiC layer, the metal lower electrode and the n-type silicon wafer Ohmic contact is formed at the metal-semiconductor interface
JP2015504690A 2012-04-02 2013-04-02 Photoelectric conversion element and manufacturing method thereof Pending JP2015519729A (en)

Applications Claiming Priority (27)

Application Number Priority Date Filing Date Title
US201261619410P 2012-04-02 2012-04-02
US61/619,410 2012-04-02
US201261655449P 2012-06-04 2012-06-04
US61/655,449 2012-06-04
US201261715283P 2012-10-17 2012-10-17
US61/715,283 2012-10-17
US201261715286P 2012-10-18 2012-10-18
US201261715287P 2012-10-18 2012-10-18
US61/715,287 2012-10-18
US61/715,286 2012-10-18
US201261722693P 2012-11-05 2012-11-05
US61/722,693 2012-11-05
US201261738375P 2012-12-17 2012-12-17
US61/738,375 2012-12-17
US201361761342P 2013-02-06 2013-02-06
US61/761,342 2013-02-06
US13/844,428 2013-03-15
US13/844,747 2013-03-15
US13/844,686 2013-03-15
US13/844,521 US9099578B2 (en) 2012-06-04 2013-03-15 Structure for creating ohmic contact in semiconductor devices and methods for manufacture
US13/844,428 US20130255773A1 (en) 2012-04-02 2013-03-15 Photovoltaic cell and methods for manufacture
US13/844,298 2013-03-15
US13/844,298 US8952246B2 (en) 2012-04-02 2013-03-15 Single-piece photovoltaic structure
US13/844,747 US20130255775A1 (en) 2012-04-02 2013-03-15 Wide band gap photovoltaic device and process of manufacture
US13/844,686 US20130255774A1 (en) 2012-04-02 2013-03-15 Photovoltaic cell and process of manufacture
US13/844,521 2013-03-15
PCT/US2013/035043 WO2013152054A1 (en) 2012-04-02 2013-04-02 Photovoltaic cell and process of manufacture

Publications (2)

Publication Number Publication Date
JP2015519729A true JP2015519729A (en) 2015-07-09
JP2015519729A5 JP2015519729A5 (en) 2016-06-02

Family

ID=53838099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015504690A Pending JP2015519729A (en) 2012-04-02 2013-04-02 Photoelectric conversion element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2015519729A (en)

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379944A (en) * 1981-02-05 1983-04-12 Varian Associates, Inc. Grooved solar cell for deployment at set angle
JPS59152671A (en) * 1983-02-21 1984-08-31 Toshiba Corp Manufacture of solar battery
JPH08330611A (en) * 1995-03-30 1996-12-13 Sharp Corp Si solar cell and manufacture thereof
JP2000269527A (en) * 1999-03-18 2000-09-29 Sharp Corp Manufacture for solar cell
JP2002270879A (en) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp Semiconductor device
JP2004193350A (en) * 2002-12-11 2004-07-08 Sharp Corp Solar battery cell and its manufacturing method
JP2005142269A (en) * 2003-11-05 2005-06-02 Canon Inc Manufacturing method of solar cell
JP2007103793A (en) * 2005-10-06 2007-04-19 Sharp Corp Manufacturing method for photoelectric conversion device
JP2008078661A (en) * 2006-09-21 2008-04-03 Commiss Energ Atom Method for metallizing photovoltaic cell, as well as, performing a plurality of annealing process
JP2009140941A (en) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp Photovoltaic device and its manufacturing method
WO2009131111A1 (en) * 2008-04-25 2009-10-29 株式会社アルバック Solar cell manufacturing method, solar cell manufacturing apparatus, and solar cell
US20090269913A1 (en) * 2008-04-25 2009-10-29 Mason Terry Junction formation on wafer substrates using group iv nanoparticles
US20090308440A1 (en) * 2008-06-11 2009-12-17 Solar Implant Technologies Inc. Formation of solar cell-selective emitter using implant and anneal method
JP2010034124A (en) * 2008-07-25 2010-02-12 Philtech Inc Solar battery apparatus and production process therefor
US20100261302A1 (en) * 2008-12-31 2010-10-14 Applied Materials, Inc. Dry cleaning of silicon surface for solar cell applications
US20100326504A1 (en) * 2009-06-25 2010-12-30 Hyun Jung Park Solar cell and fabrication method thereof
JP2011166021A (en) * 2010-02-12 2011-08-25 Shin-Etsu Chemical Co Ltd Manufacturing method of solar cell, and the solar cell
JP2012038852A (en) * 2010-08-05 2012-02-23 Shin Etsu Chem Co Ltd Solar cell and method for manufacturing the same
JP2012506629A (en) * 2008-10-23 2012-03-15 アプライド マテリアルズ インコーポレイテッド Semiconductor device manufacturing method, semiconductor device, and semiconductor device manufacturing facility

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379944A (en) * 1981-02-05 1983-04-12 Varian Associates, Inc. Grooved solar cell for deployment at set angle
JPS59152671A (en) * 1983-02-21 1984-08-31 Toshiba Corp Manufacture of solar battery
JPH08330611A (en) * 1995-03-30 1996-12-13 Sharp Corp Si solar cell and manufacture thereof
JP2000269527A (en) * 1999-03-18 2000-09-29 Sharp Corp Manufacture for solar cell
JP2002270879A (en) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp Semiconductor device
JP2004193350A (en) * 2002-12-11 2004-07-08 Sharp Corp Solar battery cell and its manufacturing method
JP2005142269A (en) * 2003-11-05 2005-06-02 Canon Inc Manufacturing method of solar cell
JP2007103793A (en) * 2005-10-06 2007-04-19 Sharp Corp Manufacturing method for photoelectric conversion device
JP2008078661A (en) * 2006-09-21 2008-04-03 Commiss Energ Atom Method for metallizing photovoltaic cell, as well as, performing a plurality of annealing process
JP2009140941A (en) * 2007-12-03 2009-06-25 Mitsubishi Electric Corp Photovoltaic device and its manufacturing method
WO2009131111A1 (en) * 2008-04-25 2009-10-29 株式会社アルバック Solar cell manufacturing method, solar cell manufacturing apparatus, and solar cell
US20090269913A1 (en) * 2008-04-25 2009-10-29 Mason Terry Junction formation on wafer substrates using group iv nanoparticles
US20090308440A1 (en) * 2008-06-11 2009-12-17 Solar Implant Technologies Inc. Formation of solar cell-selective emitter using implant and anneal method
JP2010034124A (en) * 2008-07-25 2010-02-12 Philtech Inc Solar battery apparatus and production process therefor
JP2012506629A (en) * 2008-10-23 2012-03-15 アプライド マテリアルズ インコーポレイテッド Semiconductor device manufacturing method, semiconductor device, and semiconductor device manufacturing facility
US20100261302A1 (en) * 2008-12-31 2010-10-14 Applied Materials, Inc. Dry cleaning of silicon surface for solar cell applications
US20100326504A1 (en) * 2009-06-25 2010-12-30 Hyun Jung Park Solar cell and fabrication method thereof
JP2011166021A (en) * 2010-02-12 2011-08-25 Shin-Etsu Chemical Co Ltd Manufacturing method of solar cell, and the solar cell
JP2012038852A (en) * 2010-08-05 2012-02-23 Shin Etsu Chem Co Ltd Solar cell and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP6746854B2 (en) Solar cell having emitter region containing wide bandgap semiconductor material
KR101579854B1 (en) Ion implanted selective emitter solar cells with in situ surface passivation
KR101648440B1 (en) Selective emitter solar cells formed by a hybrid diffusion and ion implantation process
JP2013536589A (en) Back junction solar cell with selective surface electric field
JP5183588B2 (en) Method for manufacturing photovoltaic device
TWI656655B (en) Solar cell manufacturing method and solar cell obtained by the manufacturing method
CN114256385B (en) TBC back contact solar cell and preparation method thereof
TW201440235A (en) Back junction solar cell with enhanced emitter layer
US10861987B2 (en) Method for manufacturing selective emitter using surface structure and solar cell including selective emitter using surface structure
US20130255774A1 (en) Photovoltaic cell and process of manufacture
CN115188837B (en) Back contact solar cell, preparation method and cell assembly
WO2013111312A1 (en) Photovoltaic device, method for manufacturing same, and photovoltaic module
JP6114171B2 (en) Manufacturing method of solar cell
WO2019138613A1 (en) Method for manufacturing solar cell
JP2005167291A (en) Solar cell manufacturing method and semiconductor device manufacturing method
JP2015519729A (en) Photoelectric conversion element and manufacturing method thereof
JP2004273829A (en) Photoelectric converter and its fabricating process
JP7237920B2 (en) Solar cell manufacturing method
WO2013152054A1 (en) Photovoltaic cell and process of manufacture
TW201427057A (en) Photovoltaic cell and process of manufacture
US7994064B2 (en) Selective etch for damage at exfoliated surface
CN114093978A (en) Preparation method of selective emitter
KR20130143100A (en) A method to form a device by constructing a support element on a thin semiconductor lamina
JP2013074038A (en) Method of manufacturing photoelectric conversion device and photoelectric conversion device
Bartels ION 1POM800 00IRPOONJ ART IPC

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170912