JP2009140941A - Photovoltaic device and its manufacturing method - Google Patents

Photovoltaic device and its manufacturing method Download PDF

Info

Publication number
JP2009140941A
JP2009140941A JP2007312226A JP2007312226A JP2009140941A JP 2009140941 A JP2009140941 A JP 2009140941A JP 2007312226 A JP2007312226 A JP 2007312226A JP 2007312226 A JP2007312226 A JP 2007312226A JP 2009140941 A JP2009140941 A JP 2009140941A
Authority
JP
Japan
Prior art keywords
layer
back surface
photovoltaic device
semiconductor substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007312226A
Other languages
Japanese (ja)
Other versions
JP5052309B2 (en
Inventor
Takehiko Sato
剛彦 佐藤
Shigeru Matsuno
繁 松野
Makoto Konagai
誠 小長井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Original Assignee
Mitsubishi Electric Corp
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, Tokyo Institute of Technology NUC filed Critical Mitsubishi Electric Corp
Priority to JP2007312226A priority Critical patent/JP5052309B2/en
Publication of JP2009140941A publication Critical patent/JP2009140941A/en
Application granted granted Critical
Publication of JP5052309B2 publication Critical patent/JP5052309B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photovoltaic device with low series resistance which causes no warpage of a semiconductor substrate even if it is made thin and exhibits a high suppression effect of carrier recombination. <P>SOLUTION: A photovoltaic device comprises a backside electric field layer composed of a silicon hydride film containing a p-type impurity element and oxygen and disposed between the semiconductor substrate and a back electrode, wherein the backside electric field layer includes an epitaxial layer formed on the semiconductor substrate side and a non-orientation microcrystal layer formed on the back electrode side. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、太陽電池等で用いられる光起電力装置及びその製造方法に関するものである。   The present invention relates to a photovoltaic device used in a solar cell or the like and a method for manufacturing the photovoltaic device.

現在の多結晶シリコン太陽電池は、厚さが２００μｍ程度のｐ型多結晶シリコン基板を用い、光吸収率を高める表面テクスチャ、ｎ型拡散層、反射防止膜及び表面電極（例えば、櫛型Ａｇ電極）を当該基板の受光面側に順次形成し、また、裏面電極（例えば、Ａｌ電極）をスクリーン印刷によって当該基板の非受光面側に形成した後、これらを焼成することによって一般に製造されている。かかる焼成では、表面電極及び裏面電極の溶媒分が揮発すると共に、当該基板の受光面側において櫛型Ａｇ電極が反射防止膜を突き破ってｎ型拡散層に接続され、また、当該基板の非受光面側においてＡｌ電極の一部のＡｌが当該基板に拡散して裏面電界層（ＢＳＦ：Back Surface Field）を形成する。このＢＳＦ層は、当シリコン基板との接合面で内部電界を形成してＢＳＦ層近傍で発生した少数キャリアをシリコン基板内部へ押し戻し、Ａｌ電極近傍でのキャリア再結合を抑制するため、開放電圧を高くすることができる。   A current polycrystalline silicon solar cell uses a p-type polycrystalline silicon substrate having a thickness of about 200 μm, and has a surface texture, an n-type diffusion layer, an antireflection film, and a surface electrode (for example, a comb-shaped Ag electrode) that increase the light absorption rate. ) Are sequentially formed on the light-receiving surface side of the substrate, and a back electrode (for example, an Al electrode) is formed on the non-light-receiving surface side of the substrate by screen printing, and then is generally manufactured by firing them. . In such firing, the solvent content of the front electrode and the back electrode is volatilized, and the comb-shaped Ag electrode penetrates the antireflection film on the light receiving surface side of the substrate and is connected to the n-type diffusion layer. On the surface side, a part of Al of the Al electrode diffuses into the substrate to form a back surface field layer (BSF). This BSF layer forms an internal electric field at the bonding surface with the silicon substrate, pushes minority carriers generated near the BSF layer back into the silicon substrate, and suppresses carrier recombination near the Al electrode. Can be high.

一方、今後の多結晶シリコン太陽電池においては、原料消費量を抑えて低コスト化を実現するために、シリコン基板を薄型化することが切望されている。
しかしながら、シリコン基板を薄型化した場合、上記方法で裏面電極及びＢＳＦ層を形成すると、裏面電極とシリコン基板との熱膨張係数の違いによって基板に反りが生じ易くなる。この基板の反りは、特に、１５０μｍ以下のシリコン基板を用いた場合に非常に大きい。 On the other hand, in future polycrystalline silicon solar cells, it is eagerly desired to reduce the thickness of the silicon substrate in order to reduce the consumption of raw materials and realize cost reduction.
However, when the silicon substrate is thinned, if the back electrode and the BSF layer are formed by the above method, the substrate is likely to warp due to the difference in thermal expansion coefficient between the back electrode and the silicon substrate. This warpage of the substrate is particularly large when a silicon substrate of 150 μm or less is used.

シリコン基板の反りを抑制する技術としては、低応力の金属ペーストを用いて印刷及び焼成することにより裏面電極及びＢＳＦ層を形成する方法（例えば、特許文献１参照）や、応力を分散させるために金属ペーストを格子状に印刷して焼成することにより裏面電極及びＢＳＦ層を形成する方法（例えば、特許文献２参照）がある。
また、ｐ型不純物元素を含む微結晶シリコン膜から構成されるＢＳＦ層と裏面電極とをＣＶＤによって形成する方法もある（例えば、特許文献３〜８参照）。この特許文献３〜８の方法では、ＢＳＦ層及び裏面電極の厚さを数十ｎｍ程度に薄くすることが可能であるため膜ストレスを低減することができ、また、低温での形成が可能であるため熱膨張係数の違いによるストレスも低減することができるため、シリコン基板の反りが抑制される。 As a technique for suppressing warpage of the silicon substrate, a method of forming a back electrode and a BSF layer by printing and baking using a low-stress metal paste (for example, see Patent Document 1), or for dispersing stress There is a method of forming a back electrode and a BSF layer by printing and baking a metal paste in a grid pattern (for example, see Patent Document 2).
There is also a method in which a BSF layer formed from a microcrystalline silicon film containing a p-type impurity element and a back electrode are formed by CVD (see, for example, Patent Documents 3 to 8). In the methods of Patent Documents 3 to 8, since the thickness of the BSF layer and the back electrode can be reduced to about several tens of nanometers, film stress can be reduced, and formation at a low temperature is possible. Therefore, the stress due to the difference in thermal expansion coefficient can be reduced, so that warpage of the silicon substrate is suppressed.

さらに、特許文献５では、ｐ型不純物元素を含む微結晶及び非晶質の水素化シリコンの混合膜をＢＳＦ層に用いることで、シリコン基板の反りを抑制し得るだけでなく、ＢＳＦ層内でのキャリア再結合も抑制し得ることが開示されている。
また、特許文献６〜８では、シリコン基板とＢＳＦ層との間に、酸化珪素（ＳｉＯ２）や、水素を含む窒化珪素（ＳｉＮ）等の、開口部を有するパッシベーション層を形成することで、基板の反りを抑制し得るだけでなく、光電変換効率を高め得ることが開示されている。かかるパッシベーション層は、ＢＳＦ層に比べてキャリア再結合をより一層抑制することができるため、開放電圧がより一層高くなる。 Further, in Patent Document 5, by using a mixed film of microcrystalline and amorphous silicon hydride containing a p-type impurity element for the BSF layer, not only can the warpage of the silicon substrate be suppressed, but also within the BSF layer. It has been disclosed that the carrier recombination can be suppressed.
Further, in Patent Documents 6 to 8, by forming a passivation layer having an opening such as silicon oxide (SiO 2 ) or silicon nitride (SiN) containing hydrogen between the silicon substrate and the BSF layer, It is disclosed that not only the warpage of the substrate can be suppressed, but also the photoelectric conversion efficiency can be increased. Such a passivation layer can further suppress carrier recombination as compared with the BSF layer, and thus the open-circuit voltage is further increased.

特開２００１−３１３４０２号公報JP 2001-313402 A 特開２００２−１４１５３３号公報JP 2002-141533 A 特公平５−６３１０３号公報Japanese Patent Publication No. 5-63103 特公平５−７５１８９号公報Japanese Patent Publication No. 5-75189 特開平１０−１９００３３号公報Japanese Patent Laid-Open No. 10-190033 特開平６−３１０７４０号公報JP-A-6-310740 特開平９−２３７９１０号公報JP-A-9-237910 特開平９−９７９１６号公報JP-A-9-97916

現在、シリコン基板を薄型化する試みは進められ、１００μｍ以下のシリコン基板の薄型化が検討されているところ、印刷及び焼成による従来の方法では、特許文献１及び２の技術を用いたとしても１００μｍ以下の薄型シリコン基板に対しては反りを十分に抑制することができない。
一方、特許文献３〜８のようにｐ型不純物元素を含む微結晶シリコン膜をＢＳＦ層に用いた場合、シリコン基板の反りについては抑制することができるものの、品質が良好な微結晶シリコン膜を形成することが難しいという問題がある。特に、微結晶シリコン膜は、その形成条件によってはシリコン基板にエピタキシャル成長し易く、エピタキシャル成長した場合には、ｐ型不純物元素を含むことに起因する格子の不整合によって膜ストレスを生じ、大きな結晶粒界や欠陥が発生する。そして、この大きな結晶粒界や欠陥は、キャリアの再結合を促進させるため、開放電圧が低下してしまう。また、特許文献５のように、ｐ型不純物元素を含む微結晶及び非晶質の水素化シリコンの混合膜をＢＳＦ層に用いた場合でも、その格子定数がシリコン基板に近いために膜全体がエピタキシャル成長し易く、エピタキシャル成長した膜では上記と同様にキャリアの再結合を促進させる。かかるエピタキシャル成長は、非晶質の水素化シリコンの比率を増加させることにより抑制することができるものの、その代わりに導電率が低下し、セルを作製した場合に直列抵抗が増大してしまう。 At present, attempts are being made to reduce the thickness of a silicon substrate, and the reduction of the thickness of a silicon substrate of 100 μm or less is being studied. In the conventional method using printing and baking, even if the techniques of Patent Documents 1 and 2 are used, 100 μm. Warping cannot be sufficiently suppressed for the following thin silicon substrates.
On the other hand, when a microcrystalline silicon film containing a p-type impurity element is used for the BSF layer as in Patent Documents 3 to 8, a warp of the silicon substrate can be suppressed, but a microcrystalline silicon film with good quality can be obtained. There is a problem that it is difficult to form. In particular, a microcrystalline silicon film easily grows epitaxially on a silicon substrate depending on the formation conditions, and when epitaxially grown, a film stress is caused by lattice mismatch caused by containing a p-type impurity element, and a large grain boundary is generated. And defects will occur. And since this big crystal grain boundary and a defect accelerate | stimulate the recombination of a carrier, an open circuit voltage will fall. Further, as in Patent Document 5, even when a mixed film of microcrystalline and amorphous silicon hydride containing a p-type impurity element is used for the BSF layer, the lattice constant is close to that of the silicon substrate, so that the entire film is Epitaxial growth is easy, and the epitaxially grown film promotes carrier recombination as described above. Such epitaxial growth can be suppressed by increasing the ratio of amorphous silicon hydride, but instead the conductivity decreases and the series resistance increases when the cell is fabricated.

本発明は、上記のような問題を解決するためになされたものであり、半導体基板を薄型化しても半導体基板の反りが生じないと共に、キャリア再結合の抑制効果が高く、直列抵抗が小さい光起電力装置及びその製造方法を提供することを目的とする。   The present invention has been made to solve the above-described problems. Even when the semiconductor substrate is thinned, the semiconductor substrate does not warp, has a high effect of suppressing carrier recombination, and has a low series resistance. An object of the present invention is to provide an electromotive force device and a manufacturing method thereof.

本発明は、ｐ型不純物元素及び酸素を含む水素化珪素膜から構成される裏面電界層を半導体基板と裏面電極との間に具備する光起電力装置であって、前記裏面電界層が、前記半導体基板側に形成されたエピタキシャル層と、前記裏面電極側に形成された無配向微結晶層とを含むことを特徴とする光起電力装置である。
また、本発明は、水素化珪素ガス、炭酸ガス、ｐ型不純物元素の水素化物ガス及び水素ガスを含むガス雰囲気下でプラズマＣＶＤを行うことによりｐ型不純物元素及び酸素を含む水素化珪素膜から構成される裏面電界層を半導体基板上に形成した後、前記裏面電界層上に裏面電極を形成する光起電力装置の製造方法であって、前記炭酸ガスの流量を前記水素化珪素ガスの流量の１／５未満とすることでエピタキシャル層を形成した後、前記炭酸ガスの流量を前記水素化珪素ガスの流量の１／５以上とすることで無配向微結晶層を形成することを特徴とする光起電力装置の製造方法である。 The present invention is a photovoltaic device comprising a back surface field layer composed of a silicon hydride film containing a p-type impurity element and oxygen between a semiconductor substrate and a back surface electrode, wherein the back surface field layer comprises the above-mentioned A photovoltaic device comprising: an epitaxial layer formed on a semiconductor substrate side; and a non-oriented microcrystalline layer formed on the back electrode side.
The present invention also provides a silicon hydride film containing a p-type impurity element and oxygen by performing plasma CVD in a gas atmosphere containing a silicon hydride gas, a carbon dioxide gas, a hydride gas of a p-type impurity element, and a hydrogen gas. A method for manufacturing a photovoltaic device, comprising: forming a back surface field layer on a semiconductor substrate; and forming a back electrode on the back surface field layer, wherein the flow rate of the carbon dioxide gas is the flow rate of the silicon hydride gas. After forming an epitaxial layer by setting the flow rate to less than 1/5, a non-oriented microcrystalline layer is formed by setting the flow rate of the carbon dioxide gas to 1/5 or more of the flow rate of the silicon hydride gas. This is a method for manufacturing a photovoltaic device.

本発明によれば、半導体基板を薄型化しても半導体基板の反りが生じないと共に、キャリア再結合の抑制効果に優れ、直列抵抗が小さい光起電力装置及びその製造方法を提供することができる。   According to the present invention, it is possible to provide a photovoltaic device and a method for manufacturing the same, in which the semiconductor substrate is not warped even when the semiconductor substrate is thinned, the carrier recombination suppressing effect is excellent, and the series resistance is small.

実施の形態１．
以下に、図面を参照して本発明の実施の形態について説明する。
図１は、実施の形態１における光起電力装置の断面模式図である。図１において、光起電力装置は、半導体基板１と、半導体基板１の非受光面側に順次形成された裏面電界層２及び裏面電極５と、半導体基板１の受光面側に順次形成された不純物拡散層６、反射防止膜７及び表面電極８とから構成されている。そして、裏面電界層２は、半導体基板１側に形成されたエピタキシャル層３と、裏面電極５側に形成された無配向微結晶層４とを含む。 Embodiment 1 FIG.
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a schematic cross-sectional view of the photovoltaic device in the first embodiment. In FIG. 1, the photovoltaic device is sequentially formed on a semiconductor substrate 1, a back surface field layer 2 and a back electrode 5 sequentially formed on the non-light-receiving surface side of the semiconductor substrate 1, and a light-receiving surface side of the semiconductor substrate 1. The impurity diffusion layer 6, the antireflection film 7, and the surface electrode 8 are included. The back surface electric field layer 2 includes an epitaxial layer 3 formed on the semiconductor substrate 1 side and a non-oriented microcrystalline layer 4 formed on the back electrode 5 side.

半導体基板１としては、特に限定されることはなく、ｐ型及びｎ型の半導体基板のいずれであってもよい。かかる半導体基板１としては、例えば、多結晶シリコン基板や単結晶シリコン基板を用いることができる。
半導体基板１の厚さも特に限定されることはないが、印刷及び焼成により裏面電界層２及び裏面電極５を形成する従来の方法では半導体基板の反りが生じるために用いることが困難であった１００μｍ以下の薄型半導体基板も用いることが可能である。 The semiconductor substrate 1 is not particularly limited and may be either a p-type or n-type semiconductor substrate. As the semiconductor substrate 1, for example, a polycrystalline silicon substrate or a single crystal silicon substrate can be used.
Although the thickness of the semiconductor substrate 1 is not particularly limited, it is difficult to use the conventional method of forming the back surface field layer 2 and the back electrode 5 by printing and baking because the warp of the semiconductor substrate occurs. The following thin semiconductor substrates can also be used.

裏面電界層２は、少数キャリアを内部電界により半導体基板１内部へ押し戻し、裏面電極５近傍でのキャリア再結合を抑制するための層であって、ｐ型不純物元素及び酸素を含む水素化珪素膜である。ここで、ｐ型不純物元素としては、特に限定されることはなく、例えば、硼素、窒素、リン、ヒ素等が挙げられる。
また、裏面電界層２は、半導体基板１側に形成されたエピタキシャル層３と、裏面電極５側に形成された無配向微結晶層４を含む。ここで、エピタキシャル層３と無配向微結晶層４との間は、両方の層が混在し、エピタキシャル層３が無配向微結晶層４に連続的に変化する層（以下、混合層という）となっている。なお、図１では、混合層については図示していない。
このような裏面電界層２の構成により、少数キャリアを内部電界により半導体基板１内部へ押し戻し、裏面電極５近傍でのキャリア再結合を抑制して光電変換効率を高める効果（以下、「ＢＳＦ効果」という）だけでなく、半導体基板１の界面の欠陥を不活性化し、この界面特性を向上させる効果（以下、「パッシベーション効果」という）も得られる。さらに、かかる裏面電界層２は結晶状態にあるので直列抵抗も小さい。 The back surface electric field layer 2 is a layer for pushing back minority carriers back into the semiconductor substrate 1 by an internal electric field and suppressing carrier recombination in the vicinity of the back surface electrode 5, and is a silicon hydride film containing a p-type impurity element and oxygen It is. Here, the p-type impurity element is not particularly limited, and examples thereof include boron, nitrogen, phosphorus, and arsenic.
The back surface electric field layer 2 includes an epitaxial layer 3 formed on the semiconductor substrate 1 side and a non-oriented microcrystalline layer 4 formed on the back electrode 5 side. Here, between the epitaxial layer 3 and the non-oriented microcrystalline layer 4, both layers are mixed, and the epitaxial layer 3 continuously changes to the non-oriented microcrystalline layer 4 (hereinafter referred to as a mixed layer). It has become. In FIG. 1, the mixed layer is not shown.
Such a configuration of the back surface field layer 2 has an effect of increasing the photoelectric conversion efficiency by pushing back minority carriers back into the semiconductor substrate 1 by an internal electric field and suppressing carrier recombination in the vicinity of the back surface electrode 5 (hereinafter referred to as “BSF effect”). In addition, the effect of inactivating defects at the interface of the semiconductor substrate 1 to improve the interface characteristics (hereinafter referred to as “passivation effect”) can be obtained. Further, since the back surface electric field layer 2 is in a crystalline state, the series resistance is also small.

裏面電界層２をエピタキシャル層３のみから構成した場合には、半導体基板１との界面の状態は良好であるものの、エピタキシャル層３中に大きな結晶粒界や欠陥が発生してしまい、上記効果が十分に得られない。また、裏面電界層２を無配向微結晶層４のみから構成した場合には、半導体基板１との界面において格子欠陥が発生し、上記効果が十分に得られなかったり、直列抵抗が大きくなったりする等の問題がある。
これに対して実施の形態１における裏面電界層２では、半導体基板１側に半導体基板１との界面の状態が良好なエピタキシャル層３を形成し、且つ結晶粒界や欠陥が発生しないようにエピタキシャル層３を無配向微結晶層４に連続的に変化させた構造とすることで、上記効果が達成される。 When the back surface electric field layer 2 is composed only of the epitaxial layer 3, although the interface state with the semiconductor substrate 1 is good, large crystal grain boundaries and defects are generated in the epitaxial layer 3, and the above effects are obtained. Not enough. Further, when the back surface electric field layer 2 is composed only of the non-oriented microcrystalline layer 4, lattice defects occur at the interface with the semiconductor substrate 1, and the above effect cannot be obtained sufficiently, or the series resistance increases. There is a problem such as.
On the other hand, in back surface field layer 2 in the first embodiment, epitaxial layer 3 having a good interface with semiconductor substrate 1 is formed on the side of semiconductor substrate 1 and is epitaxial so that no crystal grain boundaries or defects are generated. By making the layer 3 into a structure in which the non-oriented microcrystalline layer 4 is continuously changed, the above effect is achieved.

裏面電界層２の厚さは、３０ｎｍ以上１００ｎｍ以下であることが好ましい。裏面電界層２の厚さが３０ｎｍ未満であると、混合層の厚さが１０〜１５ｎｍ程度となるため、エピタキシャル層３から無配向微結晶層４へのスムーズな変化が得られないことがある。また、裏面電界層２の厚さが１００ｎｍを超えると、無配向微結晶層４が厚すぎ、キャリア再結合が生じる可能性が高くなる。
エピタキシャル層３の厚さは、層中に結晶粒界や欠陥が発生しない程度の厚さであれば特に限定されることはなく、また、無配向微結晶層４の厚さも、エピタキシャル層３と裏面電極５とが直接接触しないようにすれば特に限定されることはない。 The thickness of the back surface electric field layer 2 is preferably 30 nm or more and 100 nm or less. If the thickness of the back surface electric field layer 2 is less than 30 nm, the thickness of the mixed layer becomes about 10 to 15 nm, so that a smooth change from the epitaxial layer 3 to the non-oriented microcrystalline layer 4 may not be obtained. . On the other hand, if the thickness of the back surface field layer 2 exceeds 100 nm, the non-oriented microcrystalline layer 4 is too thick, and the possibility of carrier recombination increases.
The thickness of the epitaxial layer 3 is not particularly limited as long as crystal grain boundaries and defects do not occur in the layer, and the thickness of the non-oriented microcrystalline layer 4 is also the same as that of the epitaxial layer 3. There is no particular limitation as long as the back electrode 5 is not in direct contact.

裏面電極５は、キャリアを取り出すための電極である。裏面電極５としては、特に限定されることはなく、例えば、ＡｌやＡｇ等の金属を用いることができる。また、裏面電極５の厚さは、特に限定されることはなく、作製する光起電力装置の大きさに併せて適宜設定することができる。
不純物拡散層６としては、半導体基板１がｐ型であればｎ型の不純物拡散層６を、半導体基板１がｎ型であればｐ型の不純物拡散層６を用いることができる。かかる不純物拡散層６は、例えば、半導体基板１の表面を、不純物元素を含むガス雰囲気中に曝しながら熱処理することにより形成することができる。
不純物拡散層６の厚さは、特に限定されることはなく、一般に０．０５μｍ以上１μｍ以下である。
なお、入射光の反射を低減する観点から、不純物拡散層６の形成前に予め半導体基板１にテクスチャを形成しておいてもよい。 The back electrode 5 is an electrode for taking out carriers. The back electrode 5 is not particularly limited, and for example, a metal such as Al or Ag can be used. Moreover, the thickness of the back surface electrode 5 is not specifically limited, It can set suitably according to the magnitude | size of the photovoltaic apparatus to produce.
As the impurity diffusion layer 6, an n-type impurity diffusion layer 6 can be used if the semiconductor substrate 1 is p-type, and a p-type impurity diffusion layer 6 can be used if the semiconductor substrate 1 is n-type. The impurity diffusion layer 6 can be formed, for example, by performing a heat treatment while exposing the surface of the semiconductor substrate 1 to a gas atmosphere containing an impurity element.
The thickness of the impurity diffusion layer 6 is not particularly limited, and is generally 0.05 μm or more and 1 μm or less.
Note that, from the viewpoint of reducing the reflection of incident light, a texture may be formed in advance on the semiconductor substrate 1 before the impurity diffusion layer 6 is formed.

反射防止膜７としては、特に限定されることはなく、例えば、ＳｉＮやＴｉＯ２等を使用することができる。
表面電極８は、電子を取り出すための電極である。表面電極８としては、特に限定されることはなく、例えば、ＡｌやＡｇ等の金属を用いることができる。また、表面電極８の厚さも特に限定されることはなく、作製する光起電力装置の大きさに併せて適宜設定することができる。 The antireflection film 7 is not particularly limited, and for example, SiN, TiO 2 or the like can be used.
The surface electrode 8 is an electrode for taking out electrons. The surface electrode 8 is not particularly limited, and for example, a metal such as Al or Ag can be used. Further, the thickness of the surface electrode 8 is not particularly limited, and can be appropriately set according to the size of the photovoltaic device to be manufactured.

次に、実施の形態１の光起電力装置の製造方法について説明する。
まず、半導体基板１の受光面側に不純物拡散層６、反射防止膜７及び表面電極８を形成する。これらの形成方法は、特に限定されることはなく、従来公知の方法に従って行うことができる。例えば、半導体基板１の受光面側表面に、異方性エッチングや機械的手段等によりテクスチャを形成した後、気相拡散によって不純物拡散層６を形成して半導体基板１と不純物拡散層６との間をｐｎ接合させる。次いで、プラズマＣＶＤ等によって不純物拡散層６上に反射防止膜７を形成した後、電極ペーストを用いて反射防止膜７上に印刷し、焼成することで表面電極８を形成する。 Next, the manufacturing method of the photovoltaic apparatus of Embodiment 1 is demonstrated.
First, the impurity diffusion layer 6, the antireflection film 7 and the surface electrode 8 are formed on the light receiving surface side of the semiconductor substrate 1. These forming methods are not particularly limited, and can be performed according to conventionally known methods. For example, a texture is formed on the light-receiving surface side surface of the semiconductor substrate 1 by anisotropic etching, mechanical means, or the like, and then an impurity diffusion layer 6 is formed by vapor phase diffusion so that the semiconductor substrate 1 and the impurity diffusion layer 6 A pn junction is made between them. Next, after forming the antireflection film 7 on the impurity diffusion layer 6 by plasma CVD or the like, the surface electrode 8 is formed by printing on the antireflection film 7 using an electrode paste and baking.

次に、半導体基板１の非受光面側に裏面電界層２及び裏面電極５を形成する。
裏面電界層２は、水素化珪素ガス、炭酸ガス、ｐ型不純物元素の水酸化物ガス及び水素ガスを含むガス雰囲気下でプラズマＣＶＤを行うことにより形成される。
ここで、裏面電界層２は、エピタキシャル層３と無配向微結晶層４とから構成されるが、炭酸ガスを入れないか、又は低い流量で炭酸ガスを導入しつつプラズマＣＶＤを行うことでエピタキシャル層３をまず形成し、その後、所定の流量以上の炭酸ガスを導入しつつプラズマＣＶＤを行うことで無配向微結晶層４を形成することができる。具体的には、エピタキシャル層３を形成するための炭酸ガスの流量は、水素化珪素ガスの流量の１／５未満であることが好ましい。また、無配向微結晶層４を形成するための炭酸ガスの流量は、水素化珪素ガスの流量の１／５以上であることが好ましい。かかる方法によれば、炭酸ガスの流量を調整するだけで、エピタキシャル層３から無配向微結晶層４へのスムーズな変化を実現することが可能となる。
ただし、炭酸ガスの流量が水素化珪素ガスの流量の１／５付近であれば、流量を変化させなくても、エピタキシャル層３から無配向微結晶層４へのスムーズな変化が得られる可能性もある。また、プラズマＣＶＤにより形成される層の状態は、使用する装置のチャンバーの大きさ等にも依存するため、上記の構成を有する層が得られるのであれば、炭酸ガスの流量を上記範囲に調整しなくてもよい。 Next, the back surface field layer 2 and the back surface electrode 5 are formed on the non-light-receiving surface side of the semiconductor substrate 1.
The back surface electric field layer 2 is formed by performing plasma CVD in a gas atmosphere containing silicon hydride gas, carbon dioxide gas, p-type impurity element hydroxide gas and hydrogen gas.
Here, although the back surface electric field layer 2 is comprised from the epitaxial layer 3 and the non-oriented microcrystal layer 4, it is epitaxial by performing plasma CVD, without introducing carbon dioxide gas or introducing carbon dioxide at a low flow rate. The non-oriented microcrystalline layer 4 can be formed by first forming the layer 3 and then performing plasma CVD while introducing carbon dioxide gas at a predetermined flow rate or higher. Specifically, the flow rate of carbon dioxide gas for forming the epitaxial layer 3 is preferably less than 1/5 of the flow rate of silicon hydride gas. Further, the flow rate of carbon dioxide gas for forming the non-oriented microcrystalline layer 4 is preferably 1/5 or more of the flow rate of silicon hydride gas. According to such a method, it is possible to realize a smooth change from the epitaxial layer 3 to the non-oriented microcrystalline layer 4 only by adjusting the flow rate of carbon dioxide gas.
However, if the flow rate of the carbon dioxide gas is around 1/5 of the flow rate of the silicon hydride gas, there is a possibility that a smooth change from the epitaxial layer 3 to the non-oriented microcrystalline layer 4 can be obtained without changing the flow rate. There is also. In addition, since the state of the layer formed by plasma CVD depends on the size of the chamber of the apparatus to be used, the flow rate of carbon dioxide gas is adjusted to the above range if a layer having the above configuration is obtained. You don't have to.

プラズマＣＶＤでは、上述のように各ガスの流量を変化させることにより、裏面電界層２に含有される元素の比率を制御することができるが、炭酸ガスを原料ガスとして導入した場合には、炭酸ガス中の酸素のみが裏面電界層２中に取り込まれるため、裏面電界層２中の酸素濃度が制御される。そのため、上記の方法により得られた裏面電界層２では、エピタキシャル層３の酸素濃度が、無配向微結晶層４の酸素濃度よりも低くなる。
なお、酸素、窒素ガスやアンモニアガス、又はメタンガスを炭酸ガスの代わりに用いた場合であっても上記と同じ構造を有する裏面電界層２を得ることができる。ただし、窒素ガス及びアンモニアガスを用いた場合には、これらのガス中の窒素のみが裏面電界層２中に取り込まれるので、エピタキシャル層３の窒素濃度が、無配向微結晶層４の窒素濃度よりも低くなる。同様に、メタンガスを用いた場合には、メタンガス中の炭素のみが裏面電界層２中に取り込まれるので、エピタキシャル層３の炭素濃度が、無配向微結晶層４の炭素濃度よりも低くなる。 In plasma CVD, the ratio of elements contained in the back surface field layer 2 can be controlled by changing the flow rate of each gas as described above. However, when carbon dioxide is introduced as a source gas, Since only oxygen in the gas is taken into the back surface field layer 2, the oxygen concentration in the back surface field layer 2 is controlled. Therefore, in the back surface electric field layer 2 obtained by the above method, the oxygen concentration of the epitaxial layer 3 is lower than the oxygen concentration of the non-oriented microcrystalline layer 4.
Even when oxygen, nitrogen gas, ammonia gas, or methane gas is used instead of carbon dioxide gas, the back surface field layer 2 having the same structure as described above can be obtained. However, when nitrogen gas and ammonia gas are used, only nitrogen in these gases is taken into the back surface field layer 2, so that the nitrogen concentration of the epitaxial layer 3 is higher than the nitrogen concentration of the non-oriented microcrystalline layer 4. Also lower. Similarly, when methane gas is used, only the carbon in the methane gas is taken into the back surface field layer 2, so that the carbon concentration of the epitaxial layer 3 is lower than the carbon concentration of the non-oriented microcrystalline layer 4.

プラズマＣＶＤの周波数は、裏面電界層２中の水素含有量及び結合状態を最適化する観点から、１３．５６ＭＨｚ以上６０ＭＨｚ以下であることが好ましい。かかる範囲の周波数を印加したプラズマＣＶＤを行うことで、裏面電界層２中のＳｉ−Ｈ結合を増加させ、水素のパッシベーション効果によって界面の欠陥を不活性化し、この界面特性を向上させることができる。周波数が上記範囲外であると、裏面電界層２中の所望の水素含有量及び結合状態が得られないことがある。   The frequency of plasma CVD is preferably 13.56 MHz or more and 60 MHz or less from the viewpoint of optimizing the hydrogen content and bonding state in the back surface electric field layer 2. By performing plasma CVD applying a frequency in such a range, Si—H bonds in the back surface field layer 2 can be increased, interface defects can be inactivated by the hydrogen passivation effect, and the interface characteristics can be improved. . If the frequency is out of the above range, the desired hydrogen content and bonding state in the back surface field layer 2 may not be obtained.

裏面電極５は、半導体基板１の非受光面側に裏面電界層２が形成された後、裏面電界層２上に形成される。裏面電極５の形成方法は、特に限定されることはなく、従来公知の方法に従って行うことができる。例えば、裏面電極５は、真空蒸着やスパッタ法によって裏面電界層２上に形成することができる。   The back electrode 5 is formed on the back surface field layer 2 after the back surface field layer 2 is formed on the non-light-receiving surface side of the semiconductor substrate 1. The method for forming the back electrode 5 is not particularly limited, and can be performed according to a conventionally known method. For example, the back electrode 5 can be formed on the back surface field layer 2 by vacuum deposition or sputtering.

ここで、半導体基板１の非受光面側に裏面電界層２及び裏面電極５が形成された直後は、半導体基板１と裏面電界層２との間の界面の欠陥に起因して良好なＢＳＦ効果及びパッシベーション効果が得られないことがある。そのため、かかる半導体基板１と裏面電界層２との間の界面状態を改善する観点から、裏面電極５の形成後、２００℃以上３００℃以下の温度でアニールすることが好ましい。かかる温度が２００℃未満であると、界面状態の改善効果が十分でないことがある。また、かかる温度が３００℃を超えると、裏面電界層２の特性が劣化することがある。
また、アニールを行う時間は、特に限定されることはなく、半導体基板１や裏面電界層２の大きさ等に併せて適宜設定すればよい。 Here, immediately after the back surface field layer 2 and the back surface electrode 5 are formed on the non-light-receiving surface side of the semiconductor substrate 1, a good BSF effect is caused by a defect at the interface between the semiconductor substrate 1 and the back surface field layer 2. In addition, the passivation effect may not be obtained. Therefore, from the viewpoint of improving the interface state between the semiconductor substrate 1 and the back surface electric field layer 2, it is preferable to anneal at a temperature of 200 ° C. or more and 300 ° C. or less after the back electrode 5 is formed. If the temperature is lower than 200 ° C., the effect of improving the interface state may not be sufficient. Moreover, when this temperature exceeds 300 degreeC, the characteristic of the back surface electric field layer 2 may deteriorate.
Also, the annealing time is not particularly limited, and may be set as appropriate in accordance with the size of the semiconductor substrate 1 and the back surface electric field layer 2.

実施の形態２．
図２は、本実施の形態２における光起電力装置の断面模式図である。図２において、実施の形態２の光起電力装置は、実施の形態１の光起電力装置と基本的な構成は同じであるため、異なる点についてのみ説明する。
実施の形態２の光起電力装置は、半導体基板１と裏面電界層２との間に形成され、且つ開口部を有するパッシベーション層９をさらに具備する点で、実施の形態１の光起電力装置と相違する。ここで、パッシベーション層９の開口部では、半導体基板１に裏面電界層２が直接接続される。かかる開口部は、裏面電極５の集電性を向上させる観点から、縦横一定間隔で配列されていることが好ましい。
かかるパッシベーション層９は、裏面電界層２と比べて、パッシベーション効果がより優れているので、かかる構成を有する光起電力装置は、キャリアの再結合の抑制効果がより一層大きくなり、開放電圧をより一層高めることができる。 Embodiment 2. FIG.
FIG. 2 is a schematic cross-sectional view of the photovoltaic device according to the second embodiment. In FIG. 2, since the basic configuration of the photovoltaic device of the second embodiment is the same as that of the photovoltaic device of the first embodiment, only different points will be described.
The photovoltaic device according to the second embodiment is further provided with a passivation layer 9 formed between the semiconductor substrate 1 and the back surface field layer 2 and having an opening. And different. Here, the back surface field layer 2 is directly connected to the semiconductor substrate 1 at the opening of the passivation layer 9. Such openings are preferably arranged at regular intervals in the vertical and horizontal directions from the viewpoint of improving the current collecting property of the back electrode 5.
Since the passivation layer 9 is more excellent in the passivation effect than the back surface field layer 2, the photovoltaic device having such a configuration has a greater effect of suppressing the recombination of carriers, and the open circuit voltage is further increased. It can be further enhanced.

パッシベーション層９としては、パッシベーション効果を有する層であれば特に限定されることはなく、例えば、酸化珪素膜、窒化珪素膜、炭化珪素膜及び炭化窒化珪素膜からなる群より選択されるアモルファス珪素膜を用いることができる。
パッシベーション層９の厚さは、特に限定されることはなく、作製する光起電力装置の大きさに併せて適宜設定することができる。 The passivation layer 9 is not particularly limited as long as it has a passivation effect. For example, an amorphous silicon film selected from the group consisting of a silicon oxide film, a silicon nitride film, a silicon carbide film, and a silicon carbonitride film Can be used.
The thickness of the passivation layer 9 is not particularly limited, and can be appropriately set according to the size of the photovoltaic device to be manufactured.

次に、実施の形態２の光起電力装置の製造方法について説明する。
実施の形態２の光起電力装置の製造方法は、実施の形態１の光起電力装置の製造方法と基本的な構成が同じであるため、異なる点についてのみ説明する。
まず、半導体基板１の非受光面側にパッシベーション層９を形成した後、パッシベーション層９に開口部を設けることにより、所望の形状のパッシベーション層９を形成することができる。かかるパッシベーション層９の形成方法としては、特に限定されることはなく、プラズマＣＶＤ、常温ＣＶＤ、減圧ＣＶＤ等の公知の方法を用いることができる。また、開口部を設ける方法も、特に限定されることはなく、フォトエッチング等の公知の方法を用いることができる。
このようにして半導体基板１の非受光面側に開口部を設けたパッシベーション層９を形成した後、その上に裏面電界層２及び裏面電極５を順次形成すればよい。 Next, the manufacturing method of the photovoltaic device of Embodiment 2 is demonstrated.
Since the basic configuration of the photovoltaic device manufacturing method according to the second embodiment is the same as that of the photovoltaic device manufacturing method according to the first embodiment, only differences will be described.
First, after forming the passivation layer 9 on the non-light-receiving surface side of the semiconductor substrate 1, the passivation layer 9 can be formed in a desired shape by providing an opening in the passivation layer 9. The method for forming the passivation layer 9 is not particularly limited, and a known method such as plasma CVD, room temperature CVD, or low pressure CVD can be used. The method for providing the opening is not particularly limited, and a known method such as photoetching can be used.
After forming the passivation layer 9 having the opening on the non-light-receiving surface side of the semiconductor substrate 1 in this way, the back surface field layer 2 and the back surface electrode 5 may be sequentially formed thereon.

以下、実施例及び比較例により本発明の詳細を説明するが、これらによって本発明が限定されるものではない。
［実施例１］
２００μｍの厚さ及び１Ωｃｍの抵抗率を有するｐ型多結晶シリコンを基板とし、アルカリ溶液中でスライス時のワイヤーソーダメージを除去した後、アルカリ溶液を用いる異方性エッチングにより当該基板の受光面側表面にテクスチャを形成した。次に、ＰＯＣｌ３ガス雰囲気下でアニールすることにより当該基板にリン拡散層を形成した。次に、当該基板表面に形成されたリンガラス層をフッ酸により除去した後、シランガス及びアンモニアガスを原料ガスとするプラズマＣＶＤにより、ＳｉＮから構成される反射防止膜を受光面側のリン拡散層上に形成した。次に、形成された反射防止膜を保護した後、フッ硝酸を用い、非受光面側表面を５μｍ程度エッチングしてリン拡散層を完全に除去した。次に、反射防止膜上にＡｇ電極ペーストを櫛型に印刷し、８００℃で焼成することにより表面電極を形成した。 Hereinafter, although an Example and a comparative example demonstrate the detail of this invention, this invention is not limited by these.
[Example 1]
Using p-type polycrystalline silicon having a thickness of 200 μm and a resistivity of 1 Ωcm as a substrate, removing wire saw damage during slicing in an alkaline solution, and then performing anisotropic etching using the alkaline solution on the light-receiving surface side of the substrate A texture was formed on the surface. Next, a phosphorus diffusion layer was formed on the substrate by annealing in a POCl 3 gas atmosphere. Next, after removing the phosphorous glass layer formed on the substrate surface with hydrofluoric acid, the antireflection film composed of SiN is formed on the light-receiving surface side phosphorous diffusion layer by plasma CVD using silane gas and ammonia gas as source gases. Formed on top. Next, after the formed antireflection film was protected, the phosphorous diffusion layer was completely removed by etching about 5 μm of the non-light-receiving surface side surface using hydrofluoric acid. Next, Ag electrode paste was printed in a comb shape on the antireflection film and baked at 800 ° C. to form a surface electrode.

次に、６０ＭＨｚのＶＨＦプラズマＣＶＤを用い、基板温度１７０℃、ガス圧０．５Ｐａの条件下で、シランガスを２．０ｓｃｃｍ、水素ガスを２００ｓｃｃｍ、ジボランガスを１．５ｓｃｃｍ流して当該基板の非受光面側表面にエピタキシャル層を形成した後、前記ガスに加えて炭酸ガスを０．５ｓｃｃｍ流して無配向微結晶層を形成した。ここで、エピタキシャル層と無配向微結晶層とを含む裏面電界層の厚さは３０ｎｍであった。次に、真空蒸着によりＡｌ電極（裏面電極）を裏面電界層上に形成した後、フォーミングガス（水素を５％含むＡｒ）雰囲気下、２７５℃で３０分間アニールし、光起電力装置を得た。   Next, a non-light-receiving surface of the substrate is obtained by using a VHF plasma CVD of 60 MHz and flowing 2.0 sccm of silane gas, 200 sccm of hydrogen gas and 1.5 sccm of diborane gas under conditions of a substrate temperature of 170 ° C. and a gas pressure of 0.5 Pa. After forming an epitaxial layer on the side surface, a non-oriented microcrystalline layer was formed by flowing 0.5 sccm of carbon dioxide in addition to the above gas. Here, the thickness of the back surface electric field layer including the epitaxial layer and the non-oriented microcrystalline layer was 30 nm. Next, an Al electrode (back electrode) was formed on the back surface field layer by vacuum deposition, and then annealed at 275 ° C. for 30 minutes in a forming gas (Ar containing 5% hydrogen) to obtain a photovoltaic device. .

［比較例１］
裏面電界層を形成する際に炭酸ガスを追加導入しない点を除き、実施例１と同様にして光起電力装置を得た。ここで、かかる光起電力装置における裏面電界層は、エピタキシャル層のみから構成される。
［比較例２］
基板の非受光面側表面にＡｌ電極をスクリーン印刷した後、８００℃で焼成することで、裏面電界層及びＡｌ電極（裏面電極）を形成した点を除き、実施例１と同様にして光起電力装置を得た。 [Comparative Example 1]
A photovoltaic device was obtained in the same manner as in Example 1 except that carbon dioxide was not additionally introduced when forming the back surface electric field layer. Here, the back surface electric field layer in such a photovoltaic device is comprised only of an epitaxial layer.
[Comparative Example 2]
After the Al electrode was screen-printed on the surface of the non-light-receiving surface of the substrate, it was baked at 800 ° C. to form the photovoltaic layer in the same manner as in Example 1, except that the back surface field layer and the Al electrode (back surface electrode) were formed. A power device was obtained.

実施例１、比較例１及び２の光起電力装置において、ＡＭ１．５のソーラーシミュレータを用いて短絡電流密度（Ｊｓｃ）、開放電圧（ＶＯＣ）、曲線因子（ＦＦ）及び光電変換効率を測定した。なお、実施例１及び比較例１の光起電力装置については、裏面電極形成後のアニールの前後で当該測定を行った。これらの測定結果を表１に示す。   In the photovoltaic devices of Example 1 and Comparative Examples 1 and 2, the short circuit current density (Jsc), open circuit voltage (VOC), fill factor (FF), and photoelectric conversion efficiency were measured using an AM1.5 solar simulator. . In addition, about the photovoltaic apparatus of Example 1 and Comparative Example 1, the said measurement was performed before and after the annealing after back surface electrode formation. These measurement results are shown in Table 1.

Figure 2009140941
Figure 2009140941

表１に示されているように、実施例１の光起電力装置は、比較例１の光起電力装置に比べて光電変換効率が高かった。さらに、実施例１の光起電力装置では、裏面電極形成後にアニールを行った場合に光電変換効率が高くなり、かかる裏面電極形成後にアニールを行った実施例１の光起電力装置は、Ａｌ電極を印刷形成した従来の光起電力装置（比較例２）と同程度の特性を有していた。   As shown in Table 1, the photovoltaic device of Example 1 had higher photoelectric conversion efficiency than the photovoltaic device of Comparative Example 1. Furthermore, in the photovoltaic device of Example 1, when the annealing is performed after the back electrode is formed, the photoelectric conversion efficiency is high, and the photovoltaic device of Example 1 that is annealed after the back electrode is formed is an Al electrode. The same characteristics as those of the conventional photovoltaic device (Comparative Example 2) printed by printing.

［実施例２］
１００μｍの厚さに研磨した多結晶シリコン基板（３ｃｍ×３ｃｍ）の片面に実施例１と同様の方法で裏面電界層及び裏面電極を形成した。この基板の反りを目視によって評価したところ、基板の反りは生じなかった。
［比較例３］
１００μｍの厚さに研磨した多結晶シリコン基板（３ｃｍ×３ｃｍ）の片面に比較例２と同様の方法で裏面電界層及び裏面電極を形成した。この基板の反りを目視によって評価したところ、基板の端部に反りが生じた。この反りは、基板中央部を基準とした場合に、５ｍｍ程度の大きさであった。 [Example 2]
A back surface field layer and a back electrode were formed on one side of a polycrystalline silicon substrate (3 cm × 3 cm) polished to a thickness of 100 μm in the same manner as in Example 1. When the warpage of the substrate was evaluated by visual observation, no warpage of the substrate occurred.
[Comparative Example 3]
A back surface field layer and a back electrode were formed on one side of a polycrystalline silicon substrate (3 cm × 3 cm) polished to a thickness of 100 μm in the same manner as in Comparative Example 2. When the warpage of the substrate was evaluated by visual observation, warpage occurred at the edge of the substrate. This warpage was about 5 mm when the center of the substrate was used as a reference.

［実施例３］
単結晶シリコンを基板として用い、実施例１と同様の条件で基板上に裏面電界層を形成し、当該裏面電界層のＴＥＭ観察を行った。その結果を図３に示す。
［比較例４］
単結晶シリコンを基板として用い、比較例１と同様の条件で基板上に裏面電界層を形成し、当該裏面電界層のＴＥＭ観察を行った。その結果を図４に示す。 [Example 3]
Using single crystal silicon as the substrate, a back surface field layer was formed on the substrate under the same conditions as in Example 1, and the back surface field layer was observed by TEM. The result is shown in FIG.
[Comparative Example 4]
Using single crystal silicon as a substrate, a back surface field layer was formed on the substrate under the same conditions as in Comparative Example 1, and TEM observation of the back surface field layer was performed. The result is shown in FIG.

図３に示されているように、実施例３の裏面電界層では、単結晶シリコン基板１０から２０ｎｍ付近まではエピタキシャル成長してエピタキシャル層１１となり、それを超えるとエピタキシャル層１１から無配向微結晶層１３に徐々に変化する混合層１２となり、それを超えると完全に無配向微結晶層１３となっていることがわかる。かかる裏面電界層のエピタキシャル層１１及び無配向微結晶層１３は、コントラストが一様であることから、欠陥やストレスが少ない良好な層であると考えられる。これに対して、比較例４の裏面電界層では、図４に示されているように、単結晶シリコン基板１０上に層全体がエピタキシャル成長してエピタキシャル層１１を形成していた。そして、かかるエピタキシャル層１１には、層厚方向に大きな粒界が生じていた。   As shown in FIG. 3, in the back surface electric field layer of Example 3, the single crystal silicon substrate 10 is epitaxially grown from the vicinity of 20 nm to the epitaxial layer 11, and beyond this, the epitaxial layer 11 changes to the non-oriented microcrystalline layer. It turns out that it becomes the mixed layer 12 which changes gradually to 13, and beyond that, it becomes the non-oriented microcrystalline layer 13 completely. The epitaxial layer 11 and the non-oriented microcrystalline layer 13 of the back surface electric field layer are considered to be good layers with few defects and stress because the contrast is uniform. On the other hand, in the back surface electric field layer of Comparative Example 4, as shown in FIG. 4, the entire layer was epitaxially grown on the single crystal silicon substrate 10 to form the epitaxial layer 11. And in this epitaxial layer 11, the big grain boundary had arisen in the layer thickness direction.

［実施例４］
実施例１と同様にして基板の受光面側に、テクスチャ、リン拡散層、反射防止膜及び表面電極を順次形成した。
次に、６０ＭＨｚのＶＨＦプラズマＣＶＤを用い、基板温度１７０℃、ガス圧０．５Ｐａの条件下で、シランガス、水素ガス及び炭酸ガスからなる原料ガスを流して６０ｎｍの酸素含有非晶質珪素膜（パッシベーション層）を形成した。次に、パッシベーション層の開口部を形成する部分にレーザーを照射し、当該照射部に生じたレーザーによるダメージをフッ硝酸で除去することにより、１００μｍ×１００μｍの開口部を５００μｍ間隔でパッシベーション層全体に形成した。次に、実施例１と同様にして裏面電界層及び裏面電極を形成した後、アニールを行い、光起電力装置を得た。 [Example 4]
In the same manner as in Example 1, a texture, a phosphorus diffusion layer, an antireflection film and a surface electrode were sequentially formed on the light receiving surface side of the substrate.
Next, a source gas composed of silane gas, hydrogen gas, and carbon dioxide gas is flowed using a 60 MHz VHF plasma CVD under conditions of a substrate temperature of 170 ° C. and a gas pressure of 0.5 Pa. Passivation layer) was formed. Next, a portion of the passivation layer where the opening is to be formed is irradiated with laser, and the damage caused by the laser generated in the irradiated portion is removed with hydrofluoric acid, so that openings of 100 μm × 100 μm are formed on the entire passivation layer at intervals of 500 μm. Formed. Next, after forming a back surface electric field layer and a back electrode in the same manner as in Example 1, annealing was performed to obtain a photovoltaic device.

［比較例５］
裏面電界層を形成する際に炭酸ガスを追加導入しない点を除き、実施例３と同様にして光起電力装置を得た。ここで、かかる光起電力装置における裏面電界層は、エピタキシャル層のみから構成されている。 [Comparative Example 5]
A photovoltaic device was obtained in the same manner as in Example 3 except that carbon dioxide was not additionally introduced when the back surface electric field layer was formed. Here, the back surface electric field layer in such a photovoltaic device is comprised only of the epitaxial layer.

実施例４及び比較例５の光起電力装置において、上記と同様の方法で短絡電流密度（Ｊｓｃ）、開放電圧（ＶＯＣ）、曲線因子（ＦＦ）及び光電変換効率を測定したところ、実施例４の光起電力装置は、比較例５の光起電力装置に比べて開放電圧が１０ｍＶ高かった。   In the photovoltaic devices of Example 4 and Comparative Example 5, the short-circuit current density (Jsc), open-circuit voltage (VOC), fill factor (FF), and photoelectric conversion efficiency were measured by the same method as described above. The photovoltaic device of No. 5 had an open circuit voltage of 10 mV higher than that of the photovoltaic device of Comparative Example 5.

以上の結果からわかるように、本発明の光起電力装置は、半導体基板を薄型化しても半導体基板の反りが生じないと共に、キャリア再結合の抑制効果に優れ、直列抵抗が小さいものである。   As can be seen from the above results, the photovoltaic device of the present invention does not warp the semiconductor substrate even when the semiconductor substrate is thinned, has an excellent effect of suppressing carrier recombination, and has a small series resistance.

実施の形態１における光起電力装置の断面模式図である。1 is a schematic cross-sectional view of a photovoltaic device in Embodiment 1. FIG. 実施の形態２における光起電力装置の断面模式図である。3 is a schematic cross-sectional view of a photovoltaic device according to Embodiment 2. FIG. 実施例３において単結晶シリコン基板に形成した裏面電界層のＴＥＭ写真である。4 is a TEM photograph of a back surface field layer formed on a single crystal silicon substrate in Example 3. FIG. 比較例４において単結晶シリコン基板形成した裏面電界層のＴＥＭ写真である。6 is a TEM photograph of a back surface field layer formed on a single crystal silicon substrate in Comparative Example 4.

符号の説明Explanation of symbols

１ 半導体基板、２ 裏面電界層、３、１１ エピタキシャル層、４、１３ 無配向微結晶層、５ 裏面電極、６ 不純物拡散層、７ 反射防止膜、８ 表面電極、９ パッシベーション層、１０ 単結晶シリコン基板、 １２ 混合層。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 2 Back surface electric field layer, 3, 11 Epitaxial layer, 4, 13 Non-oriented microcrystal layer, 5 Back electrode, 6 Impurity diffusion layer, 7 Antireflection film, 8 Front electrode, 9 Passivation layer, 10 Single crystal silicon Substrate, 12 mixed layer.

Claims (10)

ｐ型不純物元素及び酸素を含む水素化珪素膜から構成される裏面電界層を半導体基板と裏面電極との間に具備する光起電力装置であって、
前記裏面電界層が、前記半導体基板側に形成されたエピタキシャル層と、前記裏面電極側に形成された無配向微結晶層とを含むことを特徴とする光起電力装置。 A photovoltaic device comprising a back surface field layer composed of a silicon hydride film containing a p-type impurity element and oxygen between a semiconductor substrate and a back electrode,
The photovoltaic device, wherein the back surface field layer includes an epitaxial layer formed on the semiconductor substrate side and a non-oriented microcrystalline layer formed on the back electrode side. 前記ｐ型不純物元素が硼素であることを特徴とする請求項１に記載の光起電力装置。   2. The photovoltaic device according to claim 1, wherein the p-type impurity element is boron. 前記エピタキシャル層の酸素濃度が、前記無配向微結晶層の酸素濃度よりも低いことを特徴とする請求項１又は２に記載の光起電力装置。   3. The photovoltaic device according to claim 1, wherein an oxygen concentration of the epitaxial layer is lower than an oxygen concentration of the non-oriented microcrystalline layer. 前記裏面電界層の厚さが、３０ｎｍ以上１００ｎｍ以下であることを特徴とする請求項１〜３のいずれか一項に記載の光起電力装置。   The photovoltaic device according to any one of claims 1 to 3, wherein the thickness of the back surface electric field layer is 30 nm or more and 100 nm or less. 前記半導体基板と前記裏面電界層との間に形成され、且つ開口部を有するパッシベーション層をさらに具備することを特徴とする請求項１〜４のいずれか一項に記載の光起電力装置。   The photovoltaic device according to any one of claims 1 to 4, further comprising a passivation layer formed between the semiconductor substrate and the back surface field layer and having an opening. 前記パッシベーション層が、酸化珪素膜、窒化珪素膜、炭化珪素膜及び炭化窒化珪素膜からなる群より選択されるアモルファス珪素膜であることを特徴とする請求項５に記載の光起電力装置。   6. The photovoltaic device according to claim 5, wherein the passivation layer is an amorphous silicon film selected from the group consisting of a silicon oxide film, a silicon nitride film, a silicon carbide film, and a silicon carbonitride film. 水素化珪素ガス、炭酸ガス、ｐ型不純物元素の水素化物ガス及び水素ガスを含むガス雰囲気下でプラズマＣＶＤを行うことによりｐ型不純物元素及び酸素を含む水素化珪素膜から構成される裏面電界層を半導体基板上に形成した後、前記裏面電界層上に裏面電極を形成する光起電力装置の製造方法であって、
前記炭酸ガスの流量を前記水素化珪素ガスの流量の１／５未満とすることでエピタキシャル層を形成した後、前記炭酸ガスの流量を前記水素化珪素ガスの流量の１／５以上とすることで無配向微結晶層を形成することを特徴とする光起電力装置の製造方法。 A back surface electric field layer composed of a silicon hydride film containing a p-type impurity element and oxygen by performing plasma CVD in a gas atmosphere containing a silicon hydride gas, a carbon dioxide gas, a hydride gas of a p-type impurity element, and a hydrogen gas. Is formed on a semiconductor substrate, and then a back surface electrode is formed on the back surface electric field layer.
After the epitaxial layer is formed by setting the flow rate of the carbon dioxide gas to less than 1/5 of the flow rate of the silicon hydride gas, the flow rate of the carbon dioxide gas is set to 1/5 or more of the flow rate of the silicon hydride gas. And forming a non-oriented microcrystalline layer. 前記ｐ型不純物元素の水素化物ガスが、水素化硼素ガスであることを特徴とする請求項７に記載の光起電力装置の製造方法。   The method for manufacturing a photovoltaic device according to claim 7, wherein the hydride gas of the p-type impurity element is a boron hydride gas. 前記裏面電極の形成後に２００℃以上３００以下の温度でアニールすることを特徴とする請求項７又は８に記載の光起電力装置の製造方法。   The method for manufacturing a photovoltaic device according to claim 7, wherein annealing is performed at a temperature of 200 ° C. or more and 300 or less after the formation of the back electrode. 前記プラズマＣＶＤにおける周波数が、１３．５６ＭＨｚ以上６０ＭＨｚ以下であることを特徴とする請求項７〜９のいずれか一項に記載の光起電力装置の製造方法。   The frequency in the said plasma CVD is 13.56 MHz or more and 60 MHz or less, The manufacturing method of the photovoltaic apparatus as described in any one of Claims 7-9 characterized by the above-mentioned.
JP2007312226A 2007-12-03 2007-12-03 Photovoltaic device and manufacturing method thereof Expired - Fee Related JP5052309B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007312226A JP5052309B2 (en) 2007-12-03 2007-12-03 Photovoltaic device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007312226A JP5052309B2 (en) 2007-12-03 2007-12-03 Photovoltaic device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009140941A true JP2009140941A (en) 2009-06-25
JP5052309B2 JP5052309B2 (en) 2012-10-17

Family

ID=40871321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007312226A Expired - Fee Related JP5052309B2 (en) 2007-12-03 2007-12-03 Photovoltaic device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5052309B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011044766A1 (en) * 2009-10-14 2011-04-21 Guo Jianguo Thin-film photovoltaic cell with external voltage source that provides electric field effect
WO2013168252A1 (en) * 2012-05-09 2013-11-14 三菱電機株式会社 Photovoltaic device and method for producing same
WO2014016931A1 (en) * 2012-07-26 2014-01-30 三洋電機株式会社 Solar cell and manufacturing method therefor
WO2014016932A1 (en) * 2012-07-26 2014-01-30 三洋電機株式会社 Solar-cell manufacturing method and solar cell
JP2015519729A (en) * 2012-04-02 2015-07-09 ヌソラ インコーポレイテッドｎｕｓｏｌａ Ｉｎｃ． Photoelectric conversion element and manufacturing method thereof
CN107403850A (en) * 2017-07-07 2017-11-28 中山德华芯片技术有限公司 A kind of multijunction solar cell containing embedded aluminum back surface field and preparation method thereof
WO2019203125A1 (en) * 2018-04-16 2019-10-24 浜松ホトニクス株式会社 Method for manufacturing back surface incident type semiconductor photo detection element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226084A (en) * 1990-05-23 1992-08-14 Mitsubishi Electric Corp Solar cell and its manufacture
JPH06310740A (en) * 1993-04-21 1994-11-04 Sharp Corp Solar cell and fabrication thereof
JPH10214982A (en) * 1997-01-30 1998-08-11 Sharp Corp Crystalline silicon solar cell and fabrication thereof
JP2002270870A (en) * 2001-03-12 2002-09-20 Canon Inc Formation method of semiconductor device and silicon- based thin film
JP2003258287A (en) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd Semiconductor device, photovoltaic device and manufacturing method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226084A (en) * 1990-05-23 1992-08-14 Mitsubishi Electric Corp Solar cell and its manufacture
JPH06310740A (en) * 1993-04-21 1994-11-04 Sharp Corp Solar cell and fabrication thereof
JPH10214982A (en) * 1997-01-30 1998-08-11 Sharp Corp Crystalline silicon solar cell and fabrication thereof
JP2002270870A (en) * 2001-03-12 2002-09-20 Canon Inc Formation method of semiconductor device and silicon- based thin film
JP2003258287A (en) * 2002-03-05 2003-09-12 Sanyo Electric Co Ltd Semiconductor device, photovoltaic device and manufacturing method thereof

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011044766A1 (en) * 2009-10-14 2011-04-21 Guo Jianguo Thin-film photovoltaic cell with external voltage source that provides electric field effect
JP2015519729A (en) * 2012-04-02 2015-07-09 ヌソラ インコーポレイテッドｎｕｓｏｌａ Ｉｎｃ． Photoelectric conversion element and manufacturing method thereof
WO2013168252A1 (en) * 2012-05-09 2013-11-14 三菱電機株式会社 Photovoltaic device and method for producing same
JPWO2014016932A1 (en) * 2012-07-26 2016-07-07 パナソニックＩｐマネジメント株式会社 Solar cell manufacturing method and solar cell
WO2014016932A1 (en) * 2012-07-26 2014-01-30 三洋電機株式会社 Solar-cell manufacturing method and solar cell
JPWO2014016931A1 (en) * 2012-07-26 2016-07-07 パナソニックＩｐマネジメント株式会社 Solar cell and manufacturing method thereof
WO2014016931A1 (en) * 2012-07-26 2014-01-30 三洋電機株式会社 Solar cell and manufacturing method therefor
CN107403850A (en) * 2017-07-07 2017-11-28 中山德华芯片技术有限公司 A kind of multijunction solar cell containing embedded aluminum back surface field and preparation method thereof
WO2019203125A1 (en) * 2018-04-16 2019-10-24 浜松ホトニクス株式会社 Method for manufacturing back surface incident type semiconductor photo detection element
JP2019186483A (en) * 2018-04-16 2019-10-24 浜松ホトニクス株式会社 Manufacturing method of back surface incident type semiconductor optical detecting element
CN111989787A (en) * 2018-04-16 2020-11-24 浜松光子学株式会社 Method for manufacturing back-illuminated semiconductor photodetector
JP7089931B2 (en) 2018-04-16 2022-06-23 浜松ホトニクス株式会社 Manufacturing method of backside incident type semiconductor photodetection
US11450695B2 (en) 2018-04-16 2022-09-20 Hamamatsu Photonics K.K. Method for manufacturing back surface incident type semiconductor photo detection element
US11764236B2 (en) 2018-04-16 2023-09-19 Hamamatsu Photonics K.K. Method for manufacturing back surface incident type semiconductor photo detection element

Also Published As

Publication number Publication date
JP5052309B2 (en) 2012-10-17

Similar Documents

Publication Publication Date Title
KR102100909B1 (en) Solar cell having an emitter region with wide bandgap semiconductor material
Gordon et al. 8% Efficient thin‐film polycrystalline‐silicon solar cells based on aluminum‐induced crystallization and thermal CVD
Gall et al. Polycrystalline silicon thin-film solar cells on glass
JP5197760B2 (en) Method for manufacturing solar battery cell
JP5052309B2 (en) Photovoltaic device and manufacturing method thereof
WO2012043124A1 (en) Method for manufacturing photoelectric conversion device
JP5058184B2 (en) Method for manufacturing photovoltaic device
JP5183588B2 (en) Method for manufacturing photovoltaic device
JP6144778B2 (en) Manufacturing method of solar cell
CN111952381A (en) Silicon heterojunction solar cell and preparation method thereof
JP5745653B2 (en) Photovoltaic device, manufacturing method thereof, and photovoltaic module
JP5268976B2 (en) Method for manufacturing photovoltaic device
JP2019033201A (en) Crystalline silicon type solar cell
JP5014263B2 (en) Photovoltaic device and manufacturing method thereof
Tucci et al. CF4/O2 dry etching of textured crystalline silicon surface in a-Si: H/c-Si heterojunction for photovoltaic applications
JP5975841B2 (en) Manufacturing method of photovoltaic device and photovoltaic device
JP6990764B2 (en) Solar cells and their manufacturing methods
JP2012253091A (en) Photovoltaic device and method for manufacturing the same
JP5748907B2 (en) Photovoltaic device and manufacturing method thereof
JP2014011198A (en) Photovoltaic device and method for manufacturing the same
JP5398772B2 (en) Photovoltaic device, manufacturing method thereof, and photovoltaic module
WO2006049003A1 (en) Process for producing thin-film photoelectric converter
JP4614655B2 (en) Method for manufacturing photovoltaic device
Rau et al. Polycrystalline Si thin-film solar cells with absorber layers grown at temperatures below 600 C by ECRCVD
JP2014154619A (en) Method for manufacturing photoelectric conversion element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Ref document number: 5052309

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees