JP2015173243A - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents
半導体発光素子及び半導体発光素子の製造方法 Download PDFInfo
- Publication number
- JP2015173243A JP2015173243A JP2014169719A JP2014169719A JP2015173243A JP 2015173243 A JP2015173243 A JP 2015173243A JP 2014169719 A JP2014169719 A JP 2014169719A JP 2014169719 A JP2014169719 A JP 2014169719A JP 2015173243 A JP2015173243 A JP 2015173243A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- semiconductor light
- layer
- emitting device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
【解決手段】m面GaN基板と、前記m面GaN基板のおもて面にGaN系半導体を用いて形成された発光構造と、前記発光構造の上面に形成された、金属(マグネシウムを除く)からなるp側コンタクト電極と、を備え、前記m面GaN基板、前記発光構造及び前記p側コンタクト電極に印加される順方向電流が20mAのときに、順方向電圧が4.7V以下であることを特徴とする。
【選択図】図1
Description
図1は、本実施形態に係る半導体発光素子1の模式図である。図1(a)は上面図、図1(b)は図1(a)のX−X線の位置における断面図である。半導体発光素子1は、m面窒化物基板上に窒化物半導体で形成された発光構造を有するm面窒化物系半導体発光素子である。図1(b)に示すように、半導体発光素子1は、m面GaN基板2の上にGaN系半導体からなる半導体積層体3を有している。半導体積層体3は、m面GaN基板2のおもて面2A上に配置されている。
図2は、本実施形態に係る半導体発光素子1の製造方法のフローチャートである。本実施形態に係る半導体発光素子1の製造方法では、まず、m面GaN基板2のおもて面2A上に半導体積層体3を形成する(ステップSP1)。
以下に、本発明者等が行った実験の結果を記す。ただし、これらの実験で用いられた方法やサンプルの構造によって、本発明は何らの限定を受けるものではない。
実施例1の半導体発光素子は、図1に示した半導体発光素子1と同じ構成である。実施例1の半導体発光素子は、次の手順に従い作製した。
まず、縦×横×厚さが8mm×20mm×330μmのm面GaN基板をMOVPE装置内に準備した。このm面GaN基板はキャリア濃度が1.9×1017cm-3で、+c方向へのオフ角は0.01°であった。上記準備したm面GaN基板の、ポリッシング仕上げされたおもて面上に、常圧MOVPE法を用いて、半導体積層体をエピタキシャル成長させた。すなわち、m面GaN基板のおもて面上に、第1のアンドープGaN層、n型GaNコンタクト層、第2のアンドープGaN層、n型GaNクラッド層、活性層、p型AlGaNクラッド層、p型GaNコンタクト層及びp型InGaNコンタクト層を順次エピタキシャル成長させた。
上記手順により得たエピタキシャルウェハを、フォトリソグラフィー法を用いてパターニングし、その後、RIEドライエッチング装置により、n型GaNコンタクト層に達するまでエッチングして、メサを形成した。
続いて、大気中(酸素の存在下)で石英製加熱炉を用いて、メサを形成したエピタキシャルウェハを520℃で20分間熱処理した。ここでは、あらかじめ温度を一定にしておいた石英製加熱炉に、サセプタに載せたエピタキシャルウェハを挿入し、所定の時間挿入した後、大気中で熱処理したエピタキシャルウェハを取り出した。なお、熱処理する温度は、400℃以上700℃以下が望ましい。
次に、大気中で熱処理したエピタキシャルウェハの表面上にフォトリソグラフィー法を用いて、電極パターンのフォトレジストマスクを形成し、その後、p型InGaNコンタクト層上にp側コンタクト電極として、メサ全面に厚さ30nmのNi層及び厚さ300nmのAu層を、電子ビーム蒸着装置により形成した。その後、リフトオフ法を用いて、p側コンタクト電極を形成したエピタキシャルウェハにTi−W層(厚さ108nm)、Au層(厚さ300nm)をこの順に含むp側メタル電極を形成し、その後、熱処理炉を用いて、窒素雰囲気中において500℃で1分間熱処理(アロイ処理)した。
次に、p側コンタクト電極及びp側メタル電極を形成したエピタキシャルウェハにおいて、メサ形成により部分的に露出させたn型GaNコンタクト層2の表面に、メタル製のn側メタル電極を形成した。このn側メタル電極は、Ti−W層(厚さ108nm)、Au層(厚さ300nm)をこの順に含む積層膜とした。n側メタル電極のパターニングは、通常のリフトオフ法により行った。
上記手順により得た実施例1の半導体発光素子に順方向電流1mAを印加したときの順方向電圧(Vf)を測定したところ、2.83Vという極めて低い値であった。また、実施例1の半導体発光素子に順方向電流20mAを印加したときの順方向電圧(Vf)を測定したところ、3.09Vという極めて低い値であった。さらに、実施例1の半導体発光素子に順方向電流100mAを印加したときの順方向電圧(Vf)を測定したところ、3.48Vという極めて低い値であった。さらに、実施例1の半導体発光素子に順方向電流350mAを印加したときの順方向電圧(Vf)を測定したところ、4.00Vという極めて低い値であった。
比較例1の半導体発光素子は、メサ形成後に大気中での熱処理を行っていない点を除いて、実施例1の半導体発光素子と同じ手順で作製した。比較例1の半導体発光素子は、実施例1の半導体発光素子の作製で使用した残りの1/2のエピタキシャルウェハを使用して作製した。
上記手順により得た比較例1の半導体発光素子に順方向電流1mAを印加したときの順方向電圧(Vf)を測定したところ、4.79Vという高い値であった。また、比較例1の半導体発光素子に順方向電流20mAを印加したときの順方向電圧(Vf)を測定したところ、5.39Vという高い値であった。さらに、比較例1の半導体発光素子に順方向電流100mAを印加したときの順方向電圧(Vf)を測定したところ、5.83Vという高い値であった。さらに、比較例1の半導体発光素子に順方向電流350mAを印加したときの順方向電圧(Vf)を測定したところ、6.09Vという高い値であった。
比較例2の半導体発光素子は、メサ形成後に窒素雰囲気中で熱処理した点を除いて、実施例1の半導体発光素子と同じ手順で作製した。熱処理温度及び熱処理時間は、実施例1の半導体発光素子と同じである。比較例2の半導体発光素子は、キャリア濃度が1.32×1017cm-3で、+c方向へのオフ角が−0.01°であるm面GaN基板を使用して作製した。基板サイズは、実施例1のm面GaN基板と同じである。
上記手順により得た比較例2の半導体発光素子に順方向電流1mAを印加したときの順方向電圧(Vf)を測定したところ、4.52Vという高い値であった。また、比較例2の半導体発光素子に順方向電流20mAを印加したときの順方向電圧(Vf)を測定したところ、4.98Vという高い値であった。さらに、比較例2の半導体発光素子に順方向電流100mAを印加したときの順方向電圧(Vf)を測定したところ、5.32Vという高い値であった。さらに、比較例2の半導体発光素子に順方向電流350mAを印加したときの順方向電圧(Vf)を測定したところ、5.41Vという高い値であった。
実施例2の半導体発光素子は、p側コンタクト電極を、厚さ30nmのNi層及び厚さ300nmのAg(銀)層で形成した点を除いて、実施例1の半導体発光素子と同じ手順で作製した。実施例2の半導体発光素子は、キャリア濃度が1.32×1017cm-3で、+c方向へのオフ角が−0.05°であるm面GaN基板を使用して作製した。基板サイズは、実施例1のm面GaN基板と同じである。
上記手順により得た実施例1の半導体発光素子に順方向電流20mAを印加したときの順方向電圧(Vf)を測定したところ、3.09Vという極めて低い値であった。
表2は、実施例1、比較例1、比較例2及び実施例2の半導体発光素子に順方向電流を印加したときの順方向電圧(Vf)の測定結果を示している。
表3は、実施例1、比較例1、比較例2及び実施例2のプロセス条件の違いを示している。
実施例3では、TLM(Transmission Line Methode)測定を行った。TLM測定によれば、電極間のコンタクト抵抗とシート抵抗の導出が可能になる。
実施例4では、大気中での熱処理温度を一定としたときの熱処理時間依存性を調査した。まず、実施例4では、実施例3と同様の手順によりエピタキシャルウェハを4枚作製した。続いて、大気中(酸素の存在下)で石英製加熱炉を用いて、上記手順により作製した各エピタキシャルウェハについて、熱処理温度を520℃と一定とし、熱処理時間を1分間、20分間、60分間、120分間としてそれぞれ熱処理した。
実施例5−1の半導体発光素子は、(エピタキシャル成長)→(大気中での熱処理)→(メサ形成)の手順で作製した点を除いて、実施例1の半導体発光素子と同じ手順で作製した。実施例5−2の半導体発光素子は、(エピタキシャル成長)→(メサ形成)→(p側電極の形成)の手順で作製し、p側電極の形成後に窒素雰囲気中で熱処理せずに(大気中での熱処理)を行った点を除いて、実施例1の半導体発光素子と同じ手順で作製した。実施例5−1及び実施例5−2の半導体発光素子は、キャリア濃度が1.32×1017cm-3で、+c方向へのオフ角が0.05°であるm面GaN基板を使用して作製した。基板サイズは、実施例1のm面GaN基板と同じである。
上記手順により得た実施例5−1の半導体発光素子に順方向電流1mAを印加したときの順方向電圧(Vf)を測定したところ、2.64Vという極めて低い値であった。また、実施例5−1の半導体発光素子に順方向電流20mAを印加したときの順方向電圧(Vf)を測定したところ、2.94Vという極めて低い値であった。さらに、実施例5−1の半導体発光素子に順方向電流100mAを印加したときの順方向電圧(Vf)を測定したところ、3.37Vという極めて低い値であった。さらに、実施例5−1の半導体発光素子に順方向電流350mAを印加したときの順方向電圧(Vf)を測定したところ、4.13Vという極めて低い値であった。
表5は、実施例1、実施例5−1及び実施例5−2の半導体発光素子に順方向電流を印加したときの順方向電圧(Vf)及び発光出力の測定結果を示している。
実施例6の半導体発光素子は、実施例3と同じTLM構造である。ただし、電極依存性を調査するためにp側コンタクト電極のNi層を他の金属に変更した。実施例6−1の半導体発光素子は、Ni層をPt層に変更した。実施例6−2の半導体発光素子は、Ni層をAl層に変更した。実施例6−1及び実施例6−2の半導体発光素子は、キャリア濃度が1.95×1017cm-3で、+c方向へのオフ角が−0.26°であるm面GaN基板を使用して作製した。基板サイズは、実施例1のm面GaN基板と同じである。
上記手順により得た実施例6−1の半導体発光素子は、コンタクト抵抗が1.0×10-2Ωcm2と極めて低い値であり、順方向電流20mAを印加したときの順方向電圧(Vf)(計算値)が4.23Vという極めて低い値であった。
表6は、実施例6−1及び実施例6−2の半導体発光素子のコンタクト抵抗の測定結果及び順方向電流を印加したときの順方向電圧(Vf)の計算値を示している。
このようにして、本実施形態の半導体発光素子1では、m面GaN基板2と、m面GaN基板2のおもて面2AにGaN系半導体を用いて形成された半導体積層体3と、半導体積層体3の上面に形成された、金属(マグネシウムを除く)からなるp側コンタクト電極42と、を備え、m面GaN基板2、半導体積層体3及びp側コンタクト電極42に印加される順方向電流が20mAのときに、順方向電圧が4.7V以下である。
Claims (5)
- m面GaN基板と、
前記m面GaN基板のおもて面にGaN系半導体を用いて形成された発光構造と、
前記発光構造の上面に形成された、金属(マグネシウムを除く)からなるp側コンタクト電極と、
を備え、
前記m面GaN基板、前記発光構造及び前記p側コンタクト電極に印加される順方向電流が20mAのときに、順方向電圧が4.7V以下である
ことを特徴とする半導体発光素子。 - 前記p側コンタクト電極は、少なくともニッケル、プラチナ又はアルミニウムを含む
ことを特徴とする請求項1に記載の半導体発光素子。 - m面GaN基板のおもて面にGaN系半導体を用いて発光構造を形成する第1ステップと、
前記第1ステップにおいて形成した前記発光構造を酸素の存在下で熱処理する第2ステップと、
前記第2ステップにおいて熱処理を行った前記発光構造の上面に金属(マグネシウムを除く)からなるp側コンタクト電極を形成する第3ステップと、
を備える
ことを特徴とする半導体発光素子の製造方法。 - 前記第2ステップでは、前記発光構造を大気中で熱処理する
ことを特徴とする請求項4に記載の半導体発光素子の製造方法。 - 前記第2ステップでは、前記発光構造を400℃以上700℃以下で熱処理する
ことを特徴とする請求項4に記載の半導体発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014169719A JP2015173243A (ja) | 2013-08-30 | 2014-08-22 | 半導体発光素子及び半導体発光素子の製造方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013179904 | 2013-08-30 | ||
JP2013179904 | 2013-08-30 | ||
JP2014030909 | 2014-02-20 | ||
JP2014030909 | 2014-02-20 | ||
JP2014169719A JP2015173243A (ja) | 2013-08-30 | 2014-08-22 | 半導体発光素子及び半導体発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015173243A true JP2015173243A (ja) | 2015-10-01 |
JP2015173243A5 JP2015173243A5 (ja) | 2017-03-30 |
Family
ID=54260379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014169719A Pending JP2015173243A (ja) | 2013-08-30 | 2014-08-22 | 半導体発光素子及び半導体発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015173243A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091637A (ja) * | 1998-09-07 | 2000-03-31 | Rohm Co Ltd | 半導体発光素子の製法 |
JP2004111514A (ja) * | 2002-09-17 | 2004-04-08 | Sanyo Electric Co Ltd | 窒化物系半導体発光素子およびその製造方法 |
JP2004335559A (ja) * | 2003-04-30 | 2004-11-25 | Nichia Chem Ind Ltd | Iii族窒化物基板を用いる半導体素子 |
US20120138891A1 (en) * | 2010-10-27 | 2012-06-07 | The Regents Of The University Of California | METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES |
-
2014
- 2014-08-22 JP JP2014169719A patent/JP2015173243A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091637A (ja) * | 1998-09-07 | 2000-03-31 | Rohm Co Ltd | 半導体発光素子の製法 |
JP2004111514A (ja) * | 2002-09-17 | 2004-04-08 | Sanyo Electric Co Ltd | 窒化物系半導体発光素子およびその製造方法 |
JP2004335559A (ja) * | 2003-04-30 | 2004-11-25 | Nichia Chem Ind Ltd | Iii族窒化物基板を用いる半導体素子 |
US20120138891A1 (en) * | 2010-10-27 | 2012-06-07 | The Regents Of The University Of California | METHOD FOR REDUCTION OF EFFICIENCY DROOP USING AN (Al,In,Ga)N/Al(x)In(1-x)N SUPERLATTICE ELECTRON BLOCKING LAYER IN NITRIDE BASED LIGHT EMITTING DIODES |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5084837B2 (ja) | 深紫外線発光素子及びその製造方法 | |
JPWO2018181044A1 (ja) | Iii族窒化物半導体発光素子およびその製造方法 | |
TW201011952A (en) | Group iii nitride based semiconductor light emitting element and epitaxial wafer | |
JP6686172B2 (ja) | 窒化物半導体発光素子 | |
TW200410466A (en) | GaN semiconductor device | |
TW200529476A (en) | Gallium nitride-based compound semiconductor multilayer structure and production method thereof | |
JP2001203385A (ja) | 窒化物半導体発光ダイオード | |
US9614121B1 (en) | Method of fabricating semiconductor light emitting device | |
TWI257717B (en) | Gallium nitride-based compound semiconductor multilayer structure and production method thereof | |
JP4641812B2 (ja) | 窒化ガリウム系化合物半導体積層物およびその製造方法 | |
JP6143749B2 (ja) | m面窒化物系発光ダイオードの製造方法 | |
JP4444230B2 (ja) | 窒化ガリウム系半導体素子 | |
JP2008118049A (ja) | GaN系半導体発光素子 | |
JP4901115B2 (ja) | 窒化ガリウム系半導体素子 | |
JP2008288532A (ja) | 窒化物系半導体装置 | |
JP6840352B2 (ja) | 半導体多層膜ミラー、これを用いた垂直共振器型発光素子及びこれらの製造方法 | |
JP3434162B2 (ja) | 窒化物半導体素子 | |
JP4705384B2 (ja) | 窒化ガリウム系半導体素子 | |
JP5839293B2 (ja) | 窒化物発光素子及びその製造方法 | |
JP2016143771A (ja) | エピタキシャルウエハ、半導体発光素子、発光装置及びエピタキシャルウエハの製造方法 | |
WO2008056632A1 (fr) | Élément électroluminescent semi-conducteur gan | |
JP2008118048A (ja) | GaN系半導体発光素子 | |
US10763395B2 (en) | Light emitting diode element and method for manufacturing same | |
JP5800251B2 (ja) | Led素子 | |
JP2015173243A (ja) | 半導体発光素子及び半導体発光素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170222 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170222 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180703 |