JP2015170644A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2015170644A JP2015170644A JP2014042736A JP2014042736A JP2015170644A JP 2015170644 A JP2015170644 A JP 2015170644A JP 2014042736 A JP2014042736 A JP 2014042736A JP 2014042736 A JP2014042736 A JP 2014042736A JP 2015170644 A JP2015170644 A JP 2015170644A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate electrode
- dividing groove
- back gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】バックゲートの抵抗値を低減し、駆動電圧を低くすることが可能な不揮発性半導体記憶装置を提供する。
【解決手段】半導体基板と、半導体基板上に形成された絶縁層と導電層とが複数積層された積層構造体を有する。積層構造体上に形成された選択ゲート電極層と、積層構造体と選択ゲート電極層を貫通する複数のホールを有する。複数のホールのうち隣接するホールを下部において接続する接続部と、接続されたホール及び接続部に形成されたピラー絶縁膜及び半導体ピラーと、接続部の上部と前記積層構造体の間に形成されたバックゲートを有する。隣接し、接続された半導体ピラー間において積層構造体及び選択ゲート電極層を分断する分断溝を有する。分断溝は底部においてバックゲートに接し、分断溝の底面の位置はバックゲートの上面より低い位置に配置される。バックゲートの分断溝が接する部分に金属シリサイドが形成される。
【選択図】図2
【解決手段】半導体基板と、半導体基板上に形成された絶縁層と導電層とが複数積層された積層構造体を有する。積層構造体上に形成された選択ゲート電極層と、積層構造体と選択ゲート電極層を貫通する複数のホールを有する。複数のホールのうち隣接するホールを下部において接続する接続部と、接続されたホール及び接続部に形成されたピラー絶縁膜及び半導体ピラーと、接続部の上部と前記積層構造体の間に形成されたバックゲートを有する。隣接し、接続された半導体ピラー間において積層構造体及び選択ゲート電極層を分断する分断溝を有する。分断溝は底部においてバックゲートに接し、分断溝の底面の位置はバックゲートの上面より低い位置に配置される。バックゲートの分断溝が接する部分に金属シリサイドが形成される。
【選択図】図2
Description
本発明の実施形態は、不揮発性半導体記憶装置に関する。
不揮発性半導体記憶装置として、例えば、ピラー構造にトランジスタを3次元的に配置し、ピラー構造の下部に連結部を備えた構造を有するNAND型フラッシュメモリがある。この連結部には周りを囲むようにバックゲートが配置され、連結部の導電性の制御を行っている。このバックゲートを構成するシリコン層の抵抗値が高いため、駆動電圧が高くなる等の問題がある。
ピラー構造の下部の連結部を囲むバックゲートを備えた不揮発性半導体記憶装置において、このバックゲートの抵抗値を低減し、駆動電圧を低くすることが可能な不揮発性半導体記憶装置を提供する。
本実施形態に係る不揮発性半導体記憶装置は、半導体基板と、半導体基板上に形成された、絶縁層と導電層とが複数積層された積層構造体とを有する。積層構造体上に形成された選択ゲート電極層と、積層構造体と選択ゲート電極層を貫通する複数のホールとを有する。複数のホールのうち隣接するホールを下部において接続する接続部と、接続されたホール及び接続部に形成されたピラー絶縁膜及び半導体ピラーと、接続部の上部と前記積層構造体の間に形成されたバックゲートと、を有する。隣接し、接続された半導体ピラー間において積層構造体及び選択ゲート電極層を分断する分断溝とを有する。分断溝は底部においてバックゲートに接し、分断溝の底面の位置はバックゲートの上面より低い位置に配置される。バックゲートの分断溝が接する部分に、金属シリサイドが形成されている。
以下に、実施形態について図面を参照しつつ説明する。なお、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ずしも一致しない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。また、上下左右の方向についても、後述する半導体基板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向を基準としたものとは一致しない。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。また、以下の説明において、説明の便宜上、XYZ直交座標系を使用する。この座標系においては、半導体基板の表面に対して平行な方向であって相互に直交する2方向をX方向およびY方向とし、これらX方向およびY方向の双方に対して直交する方向をZ方向とする。また、本願明細書において、「積層」とは、複数の層が直接重ねられる場合の他、複数の層の間に他の要素が挿入されて重ねられる場合も含む。
(実施形態)
以下、図1から図14を参照して、実施形態について説明する。図1は、本実施形態に係る不揮発性半導体記憶装置10のメモリセル領域の一部の構成を示す斜視図の一例である。図2は、図1のAA線に沿った部分の断面構造を示す縦断面図の一例である。図1においては、図を見やすくするために、導電部分のみを示し、絶縁部分は図示を省略している。本実施形態では、不揮発性半導体記憶装置10として、U字型の3次元NAND型フラッシュメモリを例示して説明する。すなわち、不揮発性半導体記憶装置10において、隣接する半導体ピラーSPが底部で接続されてU字型のメモリストリングMSを構成している。
以下、図1から図14を参照して、実施形態について説明する。図1は、本実施形態に係る不揮発性半導体記憶装置10のメモリセル領域の一部の構成を示す斜視図の一例である。図2は、図1のAA線に沿った部分の断面構造を示す縦断面図の一例である。図1においては、図を見やすくするために、導電部分のみを示し、絶縁部分は図示を省略している。本実施形態では、不揮発性半導体記憶装置10として、U字型の3次元NAND型フラッシュメモリを例示して説明する。すなわち、不揮発性半導体記憶装置10において、隣接する半導体ピラーSPが底部で接続されてU字型のメモリストリングMSを構成している。
図1及び図2に示すように、半導体基板12表面に、下側のバックゲートBG1及び上側のバックゲートBG2を有している。バックゲートBG1は例えば半導体基板12に不純物が導入されて形成されている。バックゲートBG1には、後述する複数の半導体ピラーSPを下部において接続する接続部SCを有している。バックゲートBG1は、接続部SC下部及び側部を覆うように形成されている。バックゲートBG2は接続部SC上部を覆うように形成されている。バックゲートBG2は例えば不純物が導入されたアモルファスシリコンにより形成されている。以下、バックゲートBG1及びBG2を一体としてバックゲートBGと称する。バックゲートBGは、バックゲートBG1及びBG2が一体となって、接続部SCの周り(下部、上部、及び側部)を囲んで覆っている。
半導体基板12としては、例えばシリコン基板などが用いられる。また、半導体基板12として、例えばシリコン基板上に素子(図示せず)を形成し、これら素子の上部を絶縁膜で覆って上面を平坦化し、さらにその上部に例えばアモルファスシリコン層を形成した状態のものでも良い。この場合は、アモルファスシリコン層中にバックゲートBG及び接続部SCが形成される。
バックゲートBG上には、ストッパ絶縁膜16が形成されている。ストッパ絶縁膜16は例えばタンタルオキサイド(TaO)により形成されている。
上述の構造の上部に積層構造体MLが形成されている。積層構造体MLは、図中Z方向に交互に積層された複数の電極膜60(下層から順に、601〜604)と複数の電極間絶縁膜62とを有する。以下、個々の電極膜60を特定しない場合は電極膜60を用い、個々の電極膜60を特定する場合は電極膜601、602、603,604を用いる。
上述の構造の上部に積層構造体MLが形成されている。積層構造体MLは、図中Z方向に交互に積層された複数の電極膜60(下層から順に、601〜604)と複数の電極間絶縁膜62とを有する。以下、個々の電極膜60を特定しない場合は電極膜60を用い、個々の電極膜60を特定する場合は電極膜601、602、603,604を用いる。
電極膜60は、図中X方向(図2において、手前−奥方向)に沿って延在する帯形状を有している。電極膜60は本実施形態の不揮発性半導体記憶装置10のワード線WLとなる。電極膜60としては、例えば、不純物が導入されて導電性が付与されたアモルファスシリコン(非晶質シリコン)、または、不純物が導入されて導電性が付与されたポリシリコン(多結晶シリコン)などを用いることができる。不純物としては、例えばボロン(B)を用いることができる。
電極間絶縁膜62は積層される電極膜60間を絶縁分離している。ここでは、電極膜60が4層形成された構成を例示しているが、電極膜60の層数は任意である。電極膜60は、例えば、多くは8の倍数の膜数で形成されており、さらに上部に、例えば複数層のダミー層を有していても良い。電極間絶縁膜62としては、例えばシリコン酸化膜を用いることができる。
最上層の電極膜60(604)の上部(すなわち、積層構造体MLの上部)には、層間絶縁膜18を介して選択ゲート電極SGが形成されている。選択ゲート電極SGは、X方向(図2において、手前−奥方向)に延在する帯形状を有している。選択ゲート電極SGにより構成されるトランジスタは、後述するメモリストリングMSの選択/非選択を制御するスイッチングトランジスタとして機能する。層間絶縁膜18としては、例えばシリコン酸化膜を用いることができる。選択ゲート電極SGとしては、例えば、不純物が導入されて導電性が付与されたアモルファスシリコン(非晶質シリコン)、または、不純物が導入されて導電性が付与されたポリシリコン(多結晶シリコン)などを用いることができる。
不揮発性半導体記憶装置10は、層間絶縁膜18、積層構造体ML及び選択ゲート電極SGをZ方向に貫通する半導体ピラーSPを有する。以下、図に示された個々の半導体ピラーを特定しない場合は半導体ピラーSPを用い、個々の半導体ピラーを特定する場合は半導体ピラーSP1、SP2、SP3、SP4を用いる。
ピラー絶縁膜28及び半導体ピラーSPは、積層構造体ML及び選択ゲート電極SGをZ方向に貫通するホール中に、埋め込み形成されている。半導体ピラーSPは、例えば、Z方向に延在する筒状形状(例えば円筒状)または、柱状形状(例えば円柱状)を有している。半導体ピラーSPは、トランジスタのチャネル部となる。半導体ピラーSPの中心部は中空でも良く、また、絶縁膜で埋設されていても良い。
ピラー絶縁膜28としては、例えば、半導体ピラーSPのホール内壁面から内側に向かって、第1のシリコン酸化膜(SiO2)/シリコン窒化膜(SiN)/第2のシリコン酸化膜(SiO2)の積層膜を用いることができる。第1のシリコン酸化膜はブロック膜として機能する。シリコン窒化膜はチャージ膜として機能する。第2のシリコン酸化膜は、トンネル膜として機能する。トランジスタのチャネル部となる半導体ピラーSPを構成する半導体膜としては、例えばアモルファスシリコンを用いることができる。ピラー絶縁膜28は、メモリセルMCの記憶層48として、またメモリセルトランジスタのゲート酸化膜として機能する。また、ピラー絶縁膜28は、選択ゲート電極SGの選択ゲート絶縁膜SGIとして機能する。なお、メモリセルトランジスタのゲート電極は、電極膜60(ワード線WL)である。
以下、図に示された個々の接続部を特定しない場合は接続部SCを用い、個々の接続部を特定する場合は接続部SC1、SC2を用いる。また、個々のメモリストリングを特定しない場合はメモリストリングMSを用い、個々のメモリストリングを特定する場合はメモリストリングMS1、MS2を用いる。
半導体ピラーSPは、図中Y方向右側から、SP1、SP2、SP3、SP4の順に配列している。半導体ピラーSP1〜SP4は、積層構造体MLをZ方向に沿って貫通する。
隣接する半導体ピラーSP1とSP2は、下部において接続部SC1によって接続され、一つのメモリストリングMS1を構成している。隣接する半導体ピラーSP3とSP4は、下部において接続部SC2によって接続され、一つのメモリストリングMS2を構成している。接続部SC内部は半導体ピラーSPと同様の構造を有している。バックゲートBGに電圧を印加することにより接続部SC内部の半導体膜を導通状態とすることができる。
電極膜60(601〜604)と半導体ピラーSP(SP1〜SP4)とが交差する部分に、メモリセルトランジスタが形成されている。メモリセルトランジスタのチャネル部となる半導体ピラーSPと電極膜60との間に記憶層48を有する。記憶層48としてはピラー絶縁膜28と同じ膜を用いることができる。メモリセルトランジスタは3次元マトリクス状に配列されている。メモリセルトランジスタのそれぞれは、記憶層48に電荷が蓄積することにより情報(データ)を記憶するメモリセルMCとして機能する。メモリセルMCのそれぞれにおいて、記憶層48は、半導体ピラーSPと電極膜60との間に印加される電界によって電荷を蓄積または放出し、電荷蓄積層(情報記憶部)として機能する。
選択ゲート電極SG上には層間絶縁膜20が設けられている。層間絶縁膜20の上には、ソース線SLとコンタクト電極42とが設けられている。ソース線SLの周りには層間絶縁膜22が設けられている。ソース線SLは、X方向(図2において、手前−奥方向)に延在する帯状の形状を有している。
ソース線SLの上に層間絶縁膜24が設けられている。層間絶縁膜24の上にはビット線BLが設けられている。ビット線BLは、例えば、Y方向(図2において左右方向)に延在する帯状の形状を有している。層間絶縁膜20、22、24としては、例えばシリコン酸化膜を用いることができる。
選択ゲート電極SGと半導体ピラーSPとの間に選択ゲート絶縁膜SGIが設けられる。選択ゲート絶縁膜SGIとしては、例えば、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の積層膜を用いることができる。選択ゲート絶縁膜SGIとしては、ピラー絶縁膜28と同じ膜を用いることができる。
選択ゲート電極SGと半導体ピラーSPとが交差する部分に選択ゲートトランジスタが形成される。選択ゲートトランジスタは、選択ゲート絶縁膜SGIをゲート酸化膜とし、半導体ピラーSPをチャネル部とするMOSトランジスタとして機能する。また、選択ゲートトランジスタは、メモリストリングMSを選択するスイッチングトランジスタとして機能する。
半導体ピラーSP2及びSP3は、上部においてピラーコンタクト部40を介してソース線SLに接続している。ソース線SLと最上層の電極膜604間の半導体ピラーSP2及びSP3の周りには、ソース側選択ゲート電極SG(SGS)が配置されている。
半導体ピラーSP1及びSP4は、上部においてピラーコンタクト部40及びコンタクト電極42を介してビット線BLに接続している。ビット線BLと最上層の電極膜604間の半導体ピラーSP1及びSP4の周りには、ドレイン側選択ゲート電極SG(SGD)が配置されている。
下部が接続部SC1によって連結されている半導体ピラーSP1−SP2間には、半導体ピラーSP1−SP2間の選択ゲート電極SG及び電極膜60を、Y方向(図2において左右方向)に分断する分断絶縁膜ILP1が設けられている。下部が接続部SC2によって連結されている半導体ピラーSP3−SP4間においては、半導体ピラーSP3−SP4間の選択ゲート電極SG及び電極膜60を、Y方向(図2において左右方向)に分断する分断絶縁膜ILP1が設けられている。
分断絶縁膜ILP1は、ストッパ絶縁膜16を貫通し、ストッパ絶縁膜16下に位置するバックゲートBG(BG2)表面にまで達している。分断絶縁膜ILP1底部は、バックゲートBG(BG2)上面に溝を形成するように設けられている。分断絶縁膜ILP1底面の位置は、バックゲートBG(BG2)上面位置よりも、図中Z方向に低い位置に設定されている。
分断絶縁膜ILP1は、X方向(図2において、手前−奥方向)に沿って延在して形成されている。選択ゲート電極SG及び電極膜604の分断絶縁膜ILP1に接する(対向する)側面部に金属シリサイド層72が形成されている。バックゲートBG(BG2)の分断絶縁膜ILP1に接する部分には、金属シリサイド層72が形成されている。金属シリサイド層72は分断絶縁膜ILP1に沿って、図中X方向(図2において、手前−奥方向)に延在している。金属シリサイド層72としては、例えば、ニッケルシリサイド(NiSi)、コバルトシリサイド(CoSi)、チタンシリサイド(TiSi)、タングステンシリサイド(WSi)、モリブデンシリサイド(MoSi)等、様々な金属シリサイドを用いることができる。
上述のように、分断絶縁膜ILP1に接する電極膜60(601〜604)及び選択ゲート電極SGの側面に形成された金属シリサイド層72によって、選択ゲート電極SG、及び電極膜60を低抵抗化することができる。
また、バックゲートBG(BG2)上面の分断絶縁膜ILP1に接する部分に、金属シリサイド層72が形成されている。これにより、バックゲートBGを低抵抗化することができる。
隣接し、接続部SCによって連結されていない半導体ピラーSP2−SP3間においては、半導体ピラーSP2−SP3間の選択ゲート電極SGを、Y方向(図2において左右方向)に分断する分断絶縁膜ILP2が設けられている。分断絶縁膜ILP2は、X方向(図2において、手前−奥方向)に沿って延在している。分断絶縁膜ILP2は、選択ゲート電極SG−最上層の電極膜604間の電極間絶縁膜62上面まで達するように設けられている。分断絶縁膜ILP2は、隣接するメモリストリングMS間の選択ゲート電極SGをY方向(図2において左右方向)に分断している。
選択ゲート電極SGには、分断絶縁膜ILP2によって分断された箇所の側面部の分断絶縁膜ILP2と接する(対向する)側面部分において、金属シリサイド層72が形成されている。金属シリサイド層72は分断絶縁膜ILP2に沿って、図中X方向(図2において、手前−奥方向)に延在している。このため、選択ゲート電極SGは、この部分でさらに抵抗が低減されている。
以上、説明したように、本実施形態によれば、電極膜60(601〜604)及び選択ゲート電極SGの側面部分に形成された金属シリサイド層72によって、選択ゲート電極SG、及び電極膜60の抵抗が低減される。これにより、不揮発性半導体記憶装置10の駆動電圧を低くすることができ、不揮発性半導体記憶装置10の動作を高速化することができる。
また、本実施形態によれば、バックゲートBG2の上面部であって、分断絶縁膜ILP1に接する部分に、金属シリサイド層72が形成されている。これにより、バックゲートBGを低抵抗化することができ、ひいては、不揮発性半導体記憶装置10の駆動電圧の低減し、高速動作を可能とすることができる。
(製造方法)
以下に、図2〜図14を参照して、本実施形態に係る不揮発性半導体記憶装置10の製造方法を説明する。図2〜図14は、本実施形態に係る不揮発性半導体記憶装置10の製造方法を示すための縦断面図であり、図1のAA線部分の構成を工程順に示した模式的縦断面図の一例である。
以下に、図2〜図14を参照して、本実施形態に係る不揮発性半導体記憶装置10の製造方法を説明する。図2〜図14は、本実施形態に係る不揮発性半導体記憶装置10の製造方法を示すための縦断面図であり、図1のAA線部分の構成を工程順に示した模式的縦断面図の一例である。
まず、図3に示すように、半導体基板12上に第1のバックゲートBG1を形成する。半導体基板12としては、例えば、シリコン基板を用いることができる。バックゲートBG1は、例えばシリコン基板に不純物としてボロンを導入することにより形成することができる。
次に、リソグラフィ法及びRIE(Reactive Ion Etching、反応性イオンエッチング)法を用いて、バックゲートBG1に溝13を形成する。この溝13は、平面視で長方形を有しており、後に接続部SCとなる。
また、半導体基板12としては、シリコン基板上に、例えば周辺回路を構成するトランジスタ等の素子を形成し、その上部を絶縁膜で覆って平坦化し、さらにその上部に例えばボロンが導入されたアモルファスシリコン膜を形成したものを用いても良い。この場合は、アモルファスシリコン膜がバックゲートBG1となり、そこに溝13が形成される。
次に、溝13内に犠牲膜14を埋設する。犠牲膜14としては、例えば不純物が導入されていないノンドープシリコンを用いることができる。シリコンの成膜はCVD(Chemical Vapor Deposition)法を用いて行うことができ、例えばアモルファスシリコンを形成することができる。
次に、図4に示すように、バックゲートBG1及び犠牲膜14の上面に、第2のバックゲートBG2を形成する。バックゲートBG2としては、例えば、ボロンが導入されたアモルファスシリコン膜を用いることができる。アモルファスシリコンは、例えばCVD法によって形成することができる。
続いて、バックゲートBG2上に、ストッパ絶縁膜16を形成する。ストッパ絶縁膜16としては、例えば、タンタルオキサイド(TaO)を用いることができる。タンタルオキサイドは、例えばスパッタリング法により形成することができる。
ストッパ絶縁膜16としては、タンタルオキサイドに代えて、タングステンシリサイド(WSi)、アルミナ(AlO)、窒化アルミ(AlN)、ハフニウムオキサイド(HfO)、窒化ホウ素(BN)、チタンオキサイド(TiO)等を用いることができる。ストッパ絶縁膜16は、後の工程で、貫通ホール26を形成する際のエッチングストッパとして機能する。
次に、図5に示すように、ストッパ絶縁膜16上に、電極間絶縁膜62と電極膜60を繰り返し形成する。電極間絶縁膜62としては、例えばシリコン酸化膜を用いることができる。シリコン酸化膜は、例えばCVD法により形成することができる。電極膜60としては、アモルファスシリコンを用いることができる。アモルファスシリコンは例えばCVD法により成膜することができる。電極膜60には例えば不純物が導入されて導電性が付与されている。不純物としては、例えばボロンを用いることができる。例えばCVDによる成膜中にin-situでボロンを導入することで、不純物が導入されたアモルファスシリコンを形成することができる。
本実施形態では、電極膜60を4層積層した例を示しており、ストッパ絶縁膜16側から電極膜601、602、603、604が形成されている。なお、電極膜60の積層数は上述のように任意であり、4層に限定されない。最上層の電極膜604上には層間絶縁膜18が形成されている。層間絶縁膜18としては、例えばシリコン酸化膜を用いることができる。シリコン酸化膜は、例えばCVD法を用いて形成することができる。
次に、図6に示すように、層間絶縁膜18上面からバックゲートBG2上面まで達する第1分断溝30を形成する。第1分断溝30の形成には、リソグラフィ法及びRIE法を用いることができる。第1分断溝30は、犠牲膜14が形成された領域のY方向(図において左右方向)中央部の上方に位置し、図中X方向(図において、手前−奥方向)に延伸している。
このRIE法によるエッチングにおいては、層間絶縁膜18(例えばシリコン酸化膜)、電極膜60(例えばアモルファスシリコン)及び電極間絶縁膜62(例えばシリコン酸化膜)のエッチングレート差が小さい条件を用いることができる。また、このRIE法によるエッチングにおいては、ストッパ絶縁膜16(例えばタンタルオキサイド)のエッチングレートに比較して、層間絶縁膜18(例えばシリコン酸化膜)、電極膜60(例えばアモルファスシリコン)及び電極間絶縁膜62(例えばシリコン酸化膜)のエッチングレートが大きい条件を用いることができる。これにより、第1分断溝30の形成はストッパ絶縁膜16上においてストップする。
次に、バックゲートBG2(例えばアモルファスシリコン)のエッチレートに比較して、ストッパ絶縁膜16のエッチングレートが大きいエッチング条件に切り換えて、ストッパ絶縁膜16をエッチングする。ストッパ絶縁膜16のエッチングは、バックゲートBG上面でストップする。この時、バックゲートBG2表面にはオーバーエッチングにより、溝(掘れ)が形成されても良い。このエッチングにおいては、第1分断溝30が、バックゲートBG2を貫通せず、犠牲膜14に達しないように加工する。
次に、図7に示すように、第1分断溝30を犠牲膜32で埋設する。犠牲膜32としては、例えばシリコン窒化膜(SiN)を用いることができる。シリコン窒化膜は、例えばCVD法により形成することができる。シリコン窒化膜は、第1分断溝30内を埋設し、さらに層間絶縁膜18上面を覆うように形成した後、CMP法(Chemical Mechanical Polishing;化学機械研磨法)又は、RIE法を用いたエッチバックが施される。これにより、層間絶縁膜18上面に形成されたシリコン窒化膜が除去される。
次に、図8に示すように、電極膜64、層間絶縁膜20を形成する。電極膜64としては、例えばアモルファスシリコンを用いることができる。アモルファスシリコンは例えばCVD法により成膜することができる。電極膜64には例えば不純物が導入されて導電性が付与されている。不純物としては、例えばボロンを用いることができる。例えばCVDによる成膜中にin-situでボロンを導入することで、不純物が導入されたアモルファスシリコンを形成することができる。電極膜64は、後に選択ゲート電極SGとなる膜である。層間絶縁膜20としては、例えばシリコン酸化膜を用いることができる。シリコン酸化膜は例えばCVD法を用いて成膜することができる。
次に、図9に示すように、層間絶縁膜20表面から犠牲膜14上面までを貫通する貫通ホール26を形成する。貫通ホール26は、犠牲膜32の両脇に位置し、犠牲膜14のY方向の両端上に接続するように形成される。貫通ホール26は、リソグラフィ法及びRIE法を用いて形成することができる。このRIE法によるエッチングにおいては、層間絶縁膜20、電極膜64、層間絶縁膜18、電極間絶縁膜62、及び電極膜60のエッチレート差が小さいエッチング条件を用いることができる。すなわち、シリコン酸化膜及びシリコン(アモルファスシリコン)のエッチングレート差が小さい条件を用いることができる。このエッチングにより、層間絶縁膜20、電極膜64、層間絶縁膜18、電極間絶縁膜62、電極膜60の積層膜を一括してエッチング加工することができる。
また、このRIE法によるエッチングにおいては、ストッパ絶縁膜16に対するエッチングレートが小さい条件を用いることができる。すなわち、ストッパ絶縁膜16に対してエッチング選択比を有するエッチング条件を用いることができる。この条件を用いることにより、貫通ホール26はストッパ絶縁膜16表面でストップさせることができる。
次に、エッチング条件を、ストッパ絶縁膜16(例えば、タンタルオキサイド)のエッチングレートに比較して、バックゲートBG(アモルファスシリコン)のエッチングレートが低い条件に切替えてエッチングを施す。すなわち、バックゲートBGに対してエッチング選択比を有するエッチング条件に切替えて、エッチングを施す。これにより、ストッパ絶縁膜16のエッチングが進行し、バックゲートBG上でエッチングがストップする。
次に、バックゲートBG(アモルファスシリコン)をエッチングするエッチング条件に切替えて、バックゲートBGの上部(すなわちバックゲートBG2)の膜厚分をエッチングする時間を指定してエッチングを施す。これにより、貫通ホール26下部のバックゲートBG2がエッチングされ、犠牲膜14上面が露出する。この時、犠牲膜14上面に多少の溝(掘れ)が形成されていても良い。
次に、図10に示すように犠牲膜14をエッチング除去する。犠牲膜14のエッチング除去には、例えばアルカリ系薬液による処理を用いることができる。これにより、犠牲膜14を選択的に除去することができる。この工程により、隣接する貫通ホール26が、犠牲膜14を除去した後に出来た空洞142を介して接続された構造を形成することができる。
次に、図11に示すように、貫通ホール26及び空洞142内に、ピラー絶縁膜28及び半導体ピラーSPを形成する。ピラー絶縁膜28としては例えば、第1のシリコン酸化膜(SiO2)/シリコン窒化膜(SiN)/第2のシリコン酸化膜(SiO2)の積層膜を用いることができる。第1のシリコン酸化膜、シリコン窒化膜、第2のシリコン酸化膜は例えばCVD法を用いて形成することができる。
半導体ピラーSPとしては、例えば半導体膜を用いることができ、半導体膜としては、例えば、アモルファスシリコンを用いることができる。アモルファスシリコンは、例えばCVD法を用いて形成することができる。これにより、貫通ホール26及び空洞142内は、貫通ホール26の側壁側から中心に向かって、第1のシリコン酸化膜、シリコン窒化膜、第2のシリコン酸化膜、アモルファスシリコンの順で形成された膜によって埋設される。犠牲膜14が除去された空洞142に、ピラー絶縁膜28及び半導体ピラーSP形成において成膜されたアモルファスシリコンが埋設されることで接続部SCが形成されている。貫通ホール26及び空洞142の中心部は、空洞にとなっていても良いし、また、さらに追加形成した絶縁膜(例えばシリコン酸化膜)によって埋設されていても良い。
層間絶縁膜20上部に形成されたピラー絶縁膜28及び半導体ピラーSPは、RIE法によるエッチングを用いてエッチバックすることにより除去することができる。ここで、半導体ピラーSPについて、図中Y方向右側から順にSP1、SP2、SP3、SP4とする。また、半導体ピラーSP1とSP2を下部において接続する部分を接続部SC(SC1)とする。同様に、半導体ピラーSP3とSP4を下部において接続する部分を接続部SC(SC2)とする。
次に、図12に示すように、第2分断溝34及び第3分断溝36を形成する。第2分断溝34及び第3分断溝36は、リソグラフィ法及びRIE法を用いて形成される。第2分断溝34及び第3分断溝36は、層間絶縁膜20上面から、電極膜64下の層間絶縁膜18上面に達するように形成される。第2分断溝34及び第3分断溝36は、電極膜64(選択ゲート電極SG)を貫通するように形成されている。
第2分断溝34は、接続部SC1によって接続される半導体ピラーSP1−SP2間、及び接続部SC2によって接続される半導体ピラーSP3−SP4間の電極膜64(選択ゲート電極SG)を分断するように形成される。第3分断溝36は、接続部SCによって接続されていない半導体ピラーSP2−SP3間の電極膜64(選択ゲート電極SG)を分断するように形成される。第2分断溝34及び36は、図中X方向(図において、手前−奥方向)に延在している。
次に、図13に示すように、犠牲膜32(例えばシリコン窒化膜)を除去する。犠牲膜32は、例えばホットリン酸を用いて除去することができる。これにより、第1分断溝30と第2分断溝34は接続し、一続きの分断溝35が形成される。この第1分断溝30と第2分断溝34によって形成された分断溝35の底部にはバックゲートBG(BG2)表面が露出している。
分断溝35の内壁面には、電極膜60及び電極膜64の側面が露出している。第3分断溝36の内壁面には電極膜64の側面が露出している。第3分断溝36下部は、層間絶縁膜18表面に接している。
次に、図14に示すように、電極膜60(ワード線WL)及び電極膜64(選択ゲート電極SG)の、分断溝35及び第3分断溝36の内壁に露出した部分に、金属シリサイド層72を形成する。金属シリサイド層72の形成は、以下の工程によって実施される。すなわち、先ず、分断溝35、第3分断溝36内に金属膜を形成する。金属膜としては、例えば、ニッケル(Ni)を形成することができる。ニッケルに代えて、例えば、コバルト(Co)、チタン(Ti)、タングステン(W)、モリブデン(Mo)を用いても良い。ニッケルは、例えばCVD法により形成することができる。ニッケルを成膜した後、アニールを施す。アニールは、例えば、温度300〜600℃、水素及び酸素の混合雰囲気で行うことができる。
このアニールによって、金属膜と電極膜60(ワード線WL)、電極膜64(選択ゲート電極SG)、及びバックゲートBGが接する箇所において、金属シリサイド層72(本実施形態においては、ニッケルシリサイド)が形成される。すなわち、半導体ピラーSP1−SP2間、及び半導体ピラーSP3−SP4間で分断溝35によって分断された電極膜64(選択ゲート電極SG)及び電極膜60(ワード線WL)の側面に金属シリサイド層72が形成される。分断溝35底部において、バックゲートBG(BG2)上面に形成された溝部に面した箇所に金属シリサイド層72が形成される。半導体ピラーSP2−SP3間で第3分断溝36により分断された電極膜64(選択ゲート電極SG)の側面に金属シリサイド層72が形成される。
次に、このアニール処理で未反応の金属膜(余剰金属)を除去する。余剰金属は、例えば硫酸過水溶液(硫酸と過酸化水素水との混合溶液)によって除去することができる。
次に、図2に示すように、第1分断溝30と第2分断溝34によって形成された分断溝35内に分断絶縁膜ILP1を、第3分断溝36内に分断絶縁膜ILP2を形成する。分断絶縁膜ILP1、及びILP2は、例えば絶縁膜により形成されている。絶縁膜としては、例えばシリコン酸化膜を用いることができ、例えばCVD法を用いて成膜することができる。分断絶縁膜ILP1及びIP2は、分断溝35、第3分断溝36内を絶縁膜で埋設し、層間絶縁膜20上面に成膜された絶縁膜を、例えばCMP法(Chemical Mechanical Polishing;化学機械研磨法)を用いて研磨除去することにより形成することができる。このCMP法による研磨により、層間絶縁膜20及び半導体ピラーSPの上部が僅かに研磨されても良い。
次に、図2に示すように、第1分断溝30と第2分断溝34によって形成された分断溝35内に分断絶縁膜ILP1を、第3分断溝36内に分断絶縁膜ILP2を形成する。分断絶縁膜ILP1、及びILP2は、例えば絶縁膜により形成されている。絶縁膜としては、例えばシリコン酸化膜を用いることができ、例えばCVD法を用いて成膜することができる。分断絶縁膜ILP1及びIP2は、分断溝35、第3分断溝36内を絶縁膜で埋設し、層間絶縁膜20上面に成膜された絶縁膜を、例えばCMP法(Chemical Mechanical Polishing;化学機械研磨法)を用いて研磨除去することにより形成することができる。このCMP法による研磨により、層間絶縁膜20及び半導体ピラーSPの上部が僅かに研磨されても良い。
上述のように第1分断溝30及び第2分断溝34は連続して分断溝35を構成しており、この内部に絶縁膜が埋設されて、分断絶縁膜ILP1が形成される。また、第3分断溝36の内部に絶縁膜が埋設されて分断絶縁膜ILP2が形成される。
続いて、ピラーコンタクト部40、層間絶縁膜22、ソース線SL、層間絶縁膜24、コンタクト電極42及びビット線BLを順次形成する。以上に説明した工程を経ることにより、本実施形態に係る不揮発性半導体記憶装置10を形成することができる。
以上説明したように、本実施形態を用いれば、分断絶縁膜ILP1及び分断絶縁膜ILP2に接する電極膜60(601〜604)の側面部及び選択ゲート電極SGの側面部に形成された金属シリサイド層72によって、選択ゲート電極SG、及び電極膜60の抵抗が低減される。
また、本実施形態を用いれば、分断絶縁膜ILP1底部に接するバックゲートBG(BG2)表面に形成された金属シリサイド層72によって、バックゲートBGの抵抗が低減される。
これにより、不揮発性半導体記憶装置10の駆動電圧を低くすることができ、不揮発性半導体記憶装置10の動作を高速化することができる。
これにより、不揮発性半導体記憶装置10の駆動電圧を低くすることができ、不揮発性半導体記憶装置10の動作を高速化することができる。
(他の実施形態)
上記に説明した実施形態は、NAND型又はNOR型のフラッシュメモリ、EPROM、EEPROM、その他の不揮発性半導体記憶装置に適用しても良い。
上述のように、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
上記に説明した実施形態は、NAND型又はNOR型のフラッシュメモリ、EPROM、EEPROM、その他の不揮発性半導体記憶装置に適用しても良い。
上述のように、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、10は不揮発性半導体記憶装置、12は半導体基板、14は犠牲膜、142は空洞、16はストッパ絶縁膜、18、20、22、24は層間絶縁膜、26は貫通ホール、28はピラー絶縁膜、30は第1分断溝、32は犠牲膜、34は第2分断溝、35は分断溝、36は第3分断溝、40はピラーコンタクト部、42はコンタクト電極、60は電極膜、BGはバックゲート、SGは選択ゲート電極、SPは半導体ピラーである。
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された、複数の絶縁層と複数の導電層とが交互に積層された積層構造体と、
前記積層構造体上に形成された選択ゲート電極層と、
前記積層構造体と前記選択ゲート電極層を貫通する複数のホールと、
前記複数のホールのうち隣接する前記ホールを下部において接続する接続部と、
前記接続された前記ホール及び前記接続部に形成されたピラー絶縁膜及び半導体ピラーと、
前記接続部の上部と前記積層構造体の間に形成されたバックゲートと、
隣接し、接続された前記半導体ピラー間において前記積層構造体及び前記選択ゲート電極層を分断する分断溝と、を有し、
前記分断溝は底部において前記バックゲートに接し、
前記分断溝の底面の位置は前記バックゲートの上面より低い位置に配置され、
前記バックゲートの前記分断溝が接する部分に、金属シリサイドが形成されていることを特徴とする不揮発性半導体記憶装置。 - 前記分断溝の底部は、前記接続部の前記ピラー絶縁膜に接していないことを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記導電層及び前記選択ゲート電極層の側面であって、前記分断溝に接する部分において、さらに金属シリサイドが形成されていることを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。
- 前記半導体ピラーと前記導電層との交点に形成された複数のメモリセルと、前記半導体ピラーと前記選択ゲート電極層との交点に形成された選択トランジスタを有するメモリストリングを複数有し、
前記メモリストリング間に、前記選択ゲート電極層を分断する第2の分断層を有しており、
前記選択ゲート電極層の側面であって、前記第2の分断溝に接する部分において、さらに金属シリサイドが形成されていることを特徴とする請求項1から3の何れか一項に記載の不揮発性半導体記憶装置。 - 前記金属シリサイドは、少なくとも、ニッケル、コバルト、チタン、タングステン、モリブデンの何れかを含むことを特徴とする請求項1から4の何れか一項に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014042736A JP2015170644A (ja) | 2014-03-05 | 2014-03-05 | 不揮発性半導体記憶装置 |
US14/638,265 US20150255485A1 (en) | 2014-03-05 | 2015-03-04 | Nonvolatile semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014042736A JP2015170644A (ja) | 2014-03-05 | 2014-03-05 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015170644A true JP2015170644A (ja) | 2015-09-28 |
Family
ID=54018158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014042736A Pending JP2015170644A (ja) | 2014-03-05 | 2014-03-05 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150255485A1 (ja) |
JP (1) | JP2015170644A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6306233B1 (ja) * | 2017-02-28 | 2018-04-04 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびその製造方法 |
JP2018107300A (ja) * | 2016-12-27 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
WO2019003060A1 (ja) * | 2017-06-27 | 2019-01-03 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体ウェハ、記憶装置、及び電子機器 |
TWI686929B (zh) * | 2016-05-20 | 2020-03-01 | 聯華電子股份有限公司 | 半導體元件 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5603834B2 (ja) * | 2011-06-22 | 2014-10-08 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
US9842907B2 (en) * | 2015-09-29 | 2017-12-12 | Sandisk Technologies Llc | Memory device containing cobalt silicide control gate electrodes and method of making thereof |
US9853047B2 (en) * | 2016-01-26 | 2017-12-26 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
DE112018002779T5 (de) | 2017-06-02 | 2020-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät |
US10593693B2 (en) | 2017-06-16 | 2020-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US10665604B2 (en) | 2017-07-21 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, semiconductor wafer, memory device, and electronic device |
CN110121778B (zh) * | 2019-03-04 | 2020-08-25 | 长江存储科技有限责任公司 | 三维存储器件 |
CN113517298B (zh) * | 2021-07-13 | 2023-04-18 | 长江存储科技有限责任公司 | 三维存储器、其制作方法及具有其的存储*** |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101616089B1 (ko) * | 2009-06-22 | 2016-04-28 | 삼성전자주식회사 | 3차원 반도체 메모리 소자 |
US8198672B2 (en) * | 2010-06-30 | 2012-06-12 | SanDisk Technologies, Inc. | Ultrahigh density vertical NAND memory device |
US8847302B2 (en) * | 2012-04-10 | 2014-09-30 | Sandisk Technologies Inc. | Vertical NAND device with low capacitance and silicided word lines |
-
2014
- 2014-03-05 JP JP2014042736A patent/JP2015170644A/ja active Pending
-
2015
- 2015-03-04 US US14/638,265 patent/US20150255485A1/en not_active Abandoned
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI686929B (zh) * | 2016-05-20 | 2020-03-01 | 聯華電子股份有限公司 | 半導體元件 |
JP2018107300A (ja) * | 2016-12-27 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP6306233B1 (ja) * | 2017-02-28 | 2018-04-04 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびその製造方法 |
JP2018142659A (ja) * | 2017-02-28 | 2018-09-13 | ウィンボンド エレクトロニクス コーポレーション | フラッシュメモリおよびその製造方法 |
WO2019003060A1 (ja) * | 2017-06-27 | 2019-01-03 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体ウェハ、記憶装置、及び電子機器 |
JPWO2019003060A1 (ja) * | 2017-06-27 | 2020-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体ウェハ、記憶装置、及び電子機器 |
JP7224282B2 (ja) | 2017-06-27 | 2023-02-17 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体ウェハ、記憶装置、及び電子機器 |
US11682667B2 (en) | 2017-06-27 | 2023-06-20 | Semiconductor Energy Laboratory Co., Ltd. | Memory cell including cell transistor including control gate and charge accumulation layer |
Also Published As
Publication number | Publication date |
---|---|
US20150255485A1 (en) | 2015-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2015170643A (ja) | 不揮発性半導体記憶装置 | |
JP2015170644A (ja) | 不揮発性半導体記憶装置 | |
US11342348B2 (en) | Non-volatile semiconductor memory device and manufacturing method thereof | |
KR102509915B1 (ko) | 반도체 메모리 소자 | |
US8436414B2 (en) | Non-volatile semiconductor stacked memory device having two semiconductor pillars in a through hole and method for manufacturing same | |
US9818757B2 (en) | Semiconductor device | |
JP5808708B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP6509514B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US20170103999A1 (en) | Three-dimensional semiconductor memory device | |
US20130168757A1 (en) | Nonvolatile memory device and method for fabricating the same | |
US9397107B2 (en) | Methods of making three dimensional NAND devices | |
JP2012151187A (ja) | 半導体記憶装置の製造方法 | |
US9627400B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
JP2018046059A (ja) | 半導体装置 | |
JP2012142558A (ja) | 不揮発性メモリ装置及びその製造方法 | |
US20120043599A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
US8648409B2 (en) | Non-volatile memory device and method for fabricating the same | |
US9129860B2 (en) | Semiconductor device and manufacturing method thereof | |
US9006089B2 (en) | Nonvolatile memory device and method for fabricating the same | |
US20130234332A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2015079802A (ja) | 不揮発性半導体記憶装置 | |
JP2015095650A (ja) | 不揮発性半導体記憶装置 | |
JP6250506B2 (ja) | 集積回路装置及びその製造方法 | |
US20160079265A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
US9679911B2 (en) | Semiconductor memory device and production method thereof |