JP2015146410A - ガラスインターポーザー基板、ガラスインターポーザー基板の製造方法 - Google Patents
ガラスインターポーザー基板、ガラスインターポーザー基板の製造方法 Download PDFInfo
- Publication number
- JP2015146410A JP2015146410A JP2014019390A JP2014019390A JP2015146410A JP 2015146410 A JP2015146410 A JP 2015146410A JP 2014019390 A JP2014019390 A JP 2014019390A JP 2014019390 A JP2014019390 A JP 2014019390A JP 2015146410 A JP2015146410 A JP 2015146410A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- base layer
- diameter
- interposer substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
Landscapes
- Laser Beam Processing (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】第1面と該第1面と反対の側の第2面とを有し、第1面から第2面に貫通する孔が設けられ、該孔の第1面における径である第1の径が該孔の前記第2面における径である第2の径よりも大きく、かつ、該孔が第1面と第2面との間のいずれかの位置で径が極小値をもつような孔であり、該極小値である第3の径が第1の径よりも小さい、ガラス製の基層と、基層の孔の内部に位置する、導電性組成物でできた縦方向導電体と、基層の第1面および第2面に連なる面である縦方向導電体の上下面に接触して設けられた導体とを具備する。
【選択図】図1
Description
Claims (9)
- 第1面と該第1面と反対の側の第2面とを有し、前記第1面から前記第2面に貫通する孔が設けられ、該孔の前記第1面における径である第1の径が該孔の前記第2面における径である第2の径よりも大きく、かつ、該孔が前記第1面と前記第2面との間のいずれかの位置で径が極小値をもつような孔であり、該極小値である第3の径が前記第1の径よりも小さい、ガラス製の基層と、
前記基層の前記孔の内部に位置する、導電性組成物でできた縦方向導電体と、
前記基層の前記第1面および前記第2面に連なる面である前記縦方向導電体の上下面に接触して設けられた導体と
を具備するガラスインターポーザー基板。 - 前記基層が、前記孔における前記第3の径を有する位置が、該基層の前記第1面と前記第2面との中間位置からみて前記第2の面の側に配置されている基層である請求項1記載のガラスインターポーザー基板。
- 前記基層が、前記孔における前記第3の径を有する位置が、該基層の前記第1面と前記第2面との中間位置からみて前記第1の面の側に配置されている基層である請求項1記載のガラスインターポーザー基板。
- 前記基層が、前記孔における前記第3の径を有する位置前後での径の変化が滑らかにされている基層である請求項1記載のガラスインターポーザー基板。
- 前記基層の前記孔が、前記第1面において、前記第1面から深さ方向に径が小さくなる孔である請求項1記載のガラスインターポーザー基板。
- 前記基層の前記孔が、前記第2面において、前記第2面から深さ方向に径が小さくなる孔である請求項1記載のガラスインターポーザー基板。
- 前記基層の前記孔の内壁面と前記縦方向導電体との間に隙間が形成されている請求項1記載のガラスインターポーザー基板。
- ガラス製の基層に対して、所定の第1のパワーを有するレーザ光を表面の側から照射して裏面の側に第1のレーザ加工くぼみを形成する工程と、
前記基層に対して、前記第1のパワーより弱い第2のパワーを有するレーザ光を前記表面の側から照射してレーザ加工を行い、前記第1のレーザ加工くぼみを深くした第2のレーザ加工くぼみを形成する工程と、
前記基層に対して、前記第1のパワーより弱くかつ前記第2のパワーより強い第3のパワーを有するレーザ光を前記表面の側から照射してレーザ加工を行い、前記第2のレーザ加工くぼみを前記裏面に貫通させた貫通孔を形成する工程と、
前記基層の前記貫通孔の内壁面をフッ酸処理して平滑化面を形成する工程と、
前記平滑化面を有する前記基層の前記貫通孔内に、該基層の前記裏面の側から導電性組成物を充填して縦方向導電体を形成する工程と、
前記基層の前記表面および前記裏面に連なる面である前記縦方向導電体の上下面に接触するように導体を設ける工程と
を具備するガラスインターポーザー基板の製造方法。 - ガラス製の基層に対してレーザ光を照射して貫通孔を形成する工程と、
前記貫通孔を有する前記基層に対して、該基層の一方の面の側に接し他方の面に達しない深さのフッ酸浴を所定の第1の時間が経過するまで行い、前記一方の面から前記貫通孔の深さ中途までの該貫通孔の径を拡げる工程と、
前記一方の面から前記貫通孔の深さ中途まで該貫通孔の径が拡げられた前記基層に対して、該基層の前記他方の面に接し前記一方の面に達しない深さのフッ酸浴を前記第1の時間より短い第2の時間が経過するまで行い、前記他方の面から前記貫通孔の深さ中途までの該貫通孔の径を拡げる工程と、
前記一方の面および前記他方の面から前記貫通孔の径が拡げられた前記基層の該貫通孔内に、該基層の前記一方の面の側から導電性組成物を充填して縦方向導電体を形成する工程と、
前記基層の前記一方の面および前記他方の面に連なる面である前記縦方向導電体の上下面に接触するように導体を設ける工程と
を具備するガラスインターポーザー基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014019390A JP6273873B2 (ja) | 2014-02-04 | 2014-02-04 | ガラスインターポーザー基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014019390A JP6273873B2 (ja) | 2014-02-04 | 2014-02-04 | ガラスインターポーザー基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015146410A true JP2015146410A (ja) | 2015-08-13 |
JP6273873B2 JP6273873B2 (ja) | 2018-02-07 |
Family
ID=53890511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014019390A Active JP6273873B2 (ja) | 2014-02-04 | 2014-02-04 | ガラスインターポーザー基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6273873B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017143140A (ja) * | 2016-02-09 | 2017-08-17 | 凸版印刷株式会社 | 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法 |
JP2018039678A (ja) * | 2016-09-05 | 2018-03-15 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板および半導体装置 |
JP6369653B1 (ja) * | 2018-05-17 | 2018-08-08 | 大日本印刷株式会社 | 貫通電極基板および半導体装置 |
US10580725B2 (en) | 2017-05-25 | 2020-03-03 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
US10756003B2 (en) | 2016-06-29 | 2020-08-25 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
US10794679B2 (en) | 2016-06-29 | 2020-10-06 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US11078112B2 (en) * | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
WO2021157496A1 (ja) * | 2020-02-07 | 2021-08-12 | ソニーグループ株式会社 | 表示装置 |
US11114309B2 (en) | 2016-06-01 | 2021-09-07 | Corning Incorporated | Articles and methods of forming vias in substrates |
US11152294B2 (en) | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
WO2022185997A1 (ja) * | 2021-03-02 | 2022-09-09 | ソニーグループ株式会社 | 半導体基板、半導体基板の製造方法及び半導体基板を有する電子機器 |
US11554984B2 (en) | 2018-02-22 | 2023-01-17 | Corning Incorporated | Alkali-free borosilicate glasses with low post-HF etch roughness |
WO2023171240A1 (ja) * | 2022-03-10 | 2023-09-14 | 凸版印刷株式会社 | ガラス基板、貫通電極、多層配線基板、およびガラス基板の製造方法 |
US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
WO2024070321A1 (ja) * | 2022-09-30 | 2024-04-04 | Toppanホールディングス株式会社 | ガラス基板、多層配線基板、およびガラス基板の製造方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102573196B1 (ko) * | 2019-03-07 | 2023-08-30 | 앱솔릭스 인코포레이티드 | 패키징 기판 및 이를 포함하는 반도체 장치 |
WO2020185020A1 (ko) | 2019-03-12 | 2020-09-17 | 에스케이씨 주식회사 | 유리를 포함하는 기판의 적재 카세트 및 이를 적용한 기판의 적재방법 |
US11967542B2 (en) | 2019-03-12 | 2024-04-23 | Absolics Inc. | Packaging substrate, and semiconductor device comprising same |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218525A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2004363212A (ja) * | 2003-06-03 | 2004-12-24 | Hitachi Metals Ltd | スルーホール導体を持った配線基板 |
JP2008288577A (ja) * | 2007-04-18 | 2008-11-27 | Fujikura Ltd | 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品 |
JP2010532562A (ja) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | 低抵抗のウエハ貫通ビア |
JP2010287878A (ja) * | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
US20120235969A1 (en) * | 2011-03-15 | 2012-09-20 | Qualcomm Mems Technologies, Inc. | Thin film through-glass via and methods for forming same |
JP2013512583A (ja) * | 2009-12-17 | 2013-04-11 | インテル コーポレイション | 多層ガラスコアを含む集積回路デバイス用基板、及びその製造方法 |
-
2014
- 2014-02-04 JP JP2014019390A patent/JP6273873B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218525A (ja) * | 2002-01-18 | 2003-07-31 | Fujitsu Ltd | 回路基板及びその製造方法 |
JP2004363212A (ja) * | 2003-06-03 | 2004-12-24 | Hitachi Metals Ltd | スルーホール導体を持った配線基板 |
JP2008288577A (ja) * | 2007-04-18 | 2008-11-27 | Fujikura Ltd | 基板の処理方法、貫通配線基板及びその製造方法、並びに電子部品 |
JP2010532562A (ja) * | 2007-07-05 | 2010-10-07 | オー・アー・セー・マイクロテック・アクチボラゲット | 低抵抗のウエハ貫通ビア |
JP2010287878A (ja) * | 2009-06-09 | 2010-12-24 | Ibiden Co Ltd | プリント配線板の製造方法及びプリント配線板 |
JP2013512583A (ja) * | 2009-12-17 | 2013-04-11 | インテル コーポレイション | 多層ガラスコアを含む集積回路デバイス用基板、及びその製造方法 |
US20120235969A1 (en) * | 2011-03-15 | 2012-09-20 | Qualcomm Mems Technologies, Inc. | Thin film through-glass via and methods for forming same |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017143140A (ja) * | 2016-02-09 | 2017-08-17 | 凸版印刷株式会社 | 配線回路基板用のコア基板の製造方法、配線回路基板の製造方法、および半導体装置の製造方法 |
US11114309B2 (en) | 2016-06-01 | 2021-09-07 | Corning Incorporated | Articles and methods of forming vias in substrates |
US11774233B2 (en) | 2016-06-29 | 2023-10-03 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
US10756003B2 (en) | 2016-06-29 | 2020-08-25 | Corning Incorporated | Inorganic wafer having through-holes attached to semiconductor wafer |
US10794679B2 (en) | 2016-06-29 | 2020-10-06 | Corning Incorporated | Method and system for measuring geometric parameters of through holes |
JP2018039678A (ja) * | 2016-09-05 | 2018-03-15 | 大日本印刷株式会社 | 貫通電極基板の製造方法、貫通電極基板および半導体装置 |
US10847444B2 (en) | 2016-09-05 | 2020-11-24 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
US11728243B2 (en) | 2016-09-05 | 2023-08-15 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and semiconductor device |
US11972993B2 (en) | 2017-05-25 | 2024-04-30 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
US10580725B2 (en) | 2017-05-25 | 2020-03-03 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
US11062986B2 (en) | 2017-05-25 | 2021-07-13 | Corning Incorporated | Articles having vias with geometry attributes and methods for fabricating the same |
US11078112B2 (en) * | 2017-05-25 | 2021-08-03 | Corning Incorporated | Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same |
US11554984B2 (en) | 2018-02-22 | 2023-01-17 | Corning Incorporated | Alkali-free borosilicate glasses with low post-HF etch roughness |
US11201109B2 (en) | 2018-04-09 | 2021-12-14 | Corning Incorporated | Hermetic metallized via with improved reliability |
US11152294B2 (en) | 2018-04-09 | 2021-10-19 | Corning Incorporated | Hermetic metallized via with improved reliability |
JP2018195825A (ja) * | 2018-05-17 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板および半導体装置 |
JP6369653B1 (ja) * | 2018-05-17 | 2018-08-08 | 大日本印刷株式会社 | 貫通電極基板および半導体装置 |
US11760682B2 (en) | 2019-02-21 | 2023-09-19 | Corning Incorporated | Glass or glass ceramic articles with copper-metallized through holes and processes for making the same |
WO2021157496A1 (ja) * | 2020-02-07 | 2021-08-12 | ソニーグループ株式会社 | 表示装置 |
WO2022185997A1 (ja) * | 2021-03-02 | 2022-09-09 | ソニーグループ株式会社 | 半導体基板、半導体基板の製造方法及び半導体基板を有する電子機器 |
WO2023171240A1 (ja) * | 2022-03-10 | 2023-09-14 | 凸版印刷株式会社 | ガラス基板、貫通電極、多層配線基板、およびガラス基板の製造方法 |
WO2024070321A1 (ja) * | 2022-09-30 | 2024-04-04 | Toppanホールディングス株式会社 | ガラス基板、多層配線基板、およびガラス基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6273873B2 (ja) | 2018-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6273873B2 (ja) | ガラスインターポーザー基板の製造方法 | |
US9711441B2 (en) | Reduced PTH pad for enabling core routing and substrate layer count reduction | |
US20150156881A1 (en) | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component | |
JP6870608B2 (ja) | 印刷配線板及びその製造方法 | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
KR101506785B1 (ko) | 인쇄회로기판 | |
TWI566355B (zh) | 電子元件封裝結構及製作方法 | |
TWI599281B (zh) | 封裝載板及其製作方法 | |
JP2018022824A (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
KR20160080526A (ko) | 인쇄회로기판 및 그 제조방법 | |
JPWO2014184873A1 (ja) | 部品内蔵基板の製造方法及び部品内蔵基板 | |
JP2007080976A (ja) | 多層回路基板及びその製造方法ならびに電子部品パッケージ | |
JP2015146401A (ja) | ガラスインターポーザー | |
JP2018006712A5 (ja) | ||
JP4657870B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
TW201424474A (zh) | 基板結構及其製作方法 | |
JP2018006450A (ja) | 電子部品内蔵基板及びその製造方法と電子部品装置 | |
JP2009060151A (ja) | 積層配線板の製造方法 | |
KR102149797B1 (ko) | 기판 및 그 제조 방법 | |
JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
TWI558290B (zh) | 線路板的製造方法 | |
JP2014090079A (ja) | プリント配線板 | |
JP4830884B2 (ja) | 半導体装置 | |
US20150114699A1 (en) | Insulation material, printed circuit board using the same and method of manufacturing the same | |
KR101168641B1 (ko) | 부품 표면 실장을 위한 패드 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170926 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6273873 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |